JP2990173B1 - 半導体集積回路の基準電位供給配線方法 - Google Patents

半導体集積回路の基準電位供給配線方法

Info

Publication number
JP2990173B1
JP2990173B1 JP10254686A JP25468698A JP2990173B1 JP 2990173 B1 JP2990173 B1 JP 2990173B1 JP 10254686 A JP10254686 A JP 10254686A JP 25468698 A JP25468698 A JP 25468698A JP 2990173 B1 JP2990173 B1 JP 2990173B1
Authority
JP
Japan
Prior art keywords
wiring
reference potential
cell
supply wiring
potential supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10254686A
Other languages
English (en)
Other versions
JP2000077611A (ja
Inventor
国幸 堂地
政弘 原山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Original Assignee
NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI AISHII MAIKON SHISUTEMU KK filed Critical NIPPON DENKI AISHII MAIKON SHISUTEMU KK
Priority to JP10254686A priority Critical patent/JP2990173B1/ja
Application granted granted Critical
Publication of JP2990173B1 publication Critical patent/JP2990173B1/ja
Publication of JP2000077611A publication Critical patent/JP2000077611A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【要約】 【課題】 クロストークが発生しない基準電位供給配線
を実現、従来行なっていた機能セルの配置配線後にクロ
ストークの可能性がある隣接配線を洗出し、修正する時
間も不要に、更に、チップサイズの縮小化あるいは配線
性の向上を図った半導体集積回路の基準電位供給配線方
法を提供することを課題とする。 【解決手段】 ECL搭載の半導体集積回路のゲートア
レイの基準電位供給配線方法において、基準電位供給配
線を接続する際、機能セル202の配置座標を機能セル
単位でずらしながら、機能セル毎に配線位置を決定する
ことで、基準電位供給配線と各機能セルを接続する信号
配線の同一配線層が機能セル間の距離を超えて隣接しな
い配線を行なう方法を採用した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
Emitter Coupled Logic(以後E
CLと称す)を搭載したゲートアレイ(以後G/Aと称
す)の基準電位供給配線方法に関し、特に、クロストー
クの原因となる隣接配線を回避し、基準電位の変動によ
る回路の誤動作を防止するための半導体集積回路の基準
電位供給配線方法に関する。
【0002】
【従来の技術】近年、600MHzを超える高速動作の
ECL搭載LSIが要求され、そのチップ内のクロスト
ークが大きな問題になっている。
【0003】以下に、従来例を示し、説明する。図13
に基準電位発生回路201と、そこから供給する予め固
定された格子状の配線(基準電位配線)1001を示
す。
【0004】従来、ECLを搭載したG/A(ゲートア
レイ)チップの基準電位供給配線は、チップ内に固定配
置された基準電位発生回路201から各セルへ図13に
示すように、チップ基板上に予め格子状に設けられてい
た。202は機能セル、203は基本セルを示す。
【0005】特に微細化が進み、現在配線間隔が1μm
以下になると、前記基準電位配線1001と機能セル2
02を接続する信号配線の同一配線層がチップの内部セ
ル領域で長距離にわたって自動配線格子上を隣接する場
合、クロストークの発生原因になり、信号配線のノイズ
により基準電位が変動し、回路の誤動作を招く問題があ
る。
【0006】また、図12にECL搭載のゲートアレイ
における、自動レイアウト設計ツールを用いた配置配線
全体フローを示す。従来、図12に示すように、ステッ
プ901で、回路接続情報7と自動配線データベース8
の情報から機能セルを自動配置するが、この時は既に基
準電位発生回路201は、前述のようにチップ基盤上の
予め固定された場所に配置されているので、機能セル2
02の配置のみとなる。
【0007】次に、ステップ902で信号配線接続を行
なう。ここでも前述のようにこの時は既に基準電位発生
回路201から各セルへ電位を供給するための配線10
01は、チップ基板上に予め格子状に設けられているの
で、信号配線の接続のみを行なう。
【0008】ここで、ステップ903にてクロストーク
に影響する前記基準電位配線と機能セルとを接続する信
号配線の同一配線層が長距離にわたって隣接する箇所の
有無の洗出しを行なう。
【0009】そして、ステップ904で、クロストーク
に影響する隣接がない場合には終了し、あった場合は、
ステップ905にてクロストークを回避するため、隣接
配線を引き離すための手作業による信号配線の経路修正
を自動配線ツール上で行っていた。
【0010】
【発明が解決しようとする課題】従来のECLを搭載し
たG/A構造での設計手法では、予め用意された基準電
位配線により、その領域以外に自動による信号配線領域
の確保が必要なため、チップサイズが大きくなる。ま
た、基準電位配線がチップ上に格子状になっているた
め、信号配線が同一配線層と並行して配線され、クロス
トークが発生し易い構造になっていた。
【0011】さらに、機能セルの配置配線後にクロスト
ーク発生の可能性がある隣接部分を洗出し、配線経路修
正を行い、この隣接部分が無くなるまで繰り返すので設
計時間短縮の妨げになっていた。
【0012】なお、隣接配線間のクロストーク防止技術
として、以下の2件の先行技術がある。 (1)特開平6−291189号公報 これはゲートアレイに関する技術で、信号線間にGND
配線を設けてシールドする技術である。 (2)特開平9−172073号公報 これは半導体集積回路の自動配置配線方法に関する技術
で、最初に幅の太い配線で接続し、配線後に幅を狭くし
他の信号の隣接を裂ける技術である(信号配線の両隣の
配線格子を空ける)。
【0013】しかし、上記(1)、(2)の先行技術に
は、次のような問題点があった。この先行技術に係る構
造や方法を適用すると、予め基準電位発生回路から各セ
ルへ電位を供給するための固定配線と隣接信号配線との
クロストーク防止用にシールド配線や空き格子を用意し
ておく必要があったため、自動配線格子を潰し配線性を
劣化し、また無駄な面積がチップサイズ縮小化の妨げに
なっていた。
【0014】本発明は、以上のような点を考慮してなさ
れたもので、機能セル間分の(短い)配線でかつ異なる
配線層で配線することで、クロストークが発生しない基
準電位供給配線を実現、また、従来行なっていた機能セ
ルの配置配線後にクロストークの可能性がある隣接配線
を洗出し、修正する時間も不要にして、設計時間の短縮
を図り、更に、予め基準電位発生回路から各セルへ電位
を供給するための配線を不要にして、チップサイズの縮
小化あるいは配線性の向上を図った半導体集積回路の基
準電位供給配線方法を提供することを課題とする。
【0015】
【課題を解決するための手段】前記課題を解決するた
め、本発明では、ECL搭載の半導体集積回路のゲート
アレイの基準電位供給配線方法において、基準電位供給
配線を接続する際、機能セルの配置座標を機能セル単位
でずらしながら、機能セル毎に配線位置を決定すること
で、前記基準電位供給配線と各機能セルを接続する信号
配線の同一配線層が機能セル間の距離以下に隣接しない
配線を行なう方法を採用した。また、本発明では、EC
L搭載の半導体集積回路のゲートアレイの基準電位供給
配線方法において、基準電位供給配線を接続する際、機
能セル毎に接続方向が変わる配線位置を決定すること
で、前記基準電位供給配線と各機能セルを接続する信号
配線の同一配線層が機能セル間の距離以下に隣接しない
配線を行なう方法を採用した。また、基準電位供給配線
は、機能セル一個分にほぼ対応する距離で折れ曲がって
機能セルに接続されているようにすることができる。ま
た、基準電位供給配線は、機能セル一個分にほぼ対応す
る距離で機能セル毎に折れ曲がって各機能セルにそれぞ
れ接続されているようにすることができる。また、本発
明では、回路接続情報と自動配線データベースに基づい
て機能セルを配置する第1段階と、ある一つの基準電位
発生回路を基準とし、その基準位置セル座標及び機能セ
ル配置座標を読取り、機能セル配置座標変更及び基準電
位配線接続ルート決定を行う第2段階と、全ての基準電
位接続回路の接続ルート決定終了か否かを判定し、未終
了の場合に第2段階へ戻し、終了の場合に次に進む第3
段階と、決定した接続ルートに基づいて基準電位供給配
線を接続する第4段階と、各機能セル間の信号配線を接
続する第5段階とを含む方法を採用した。
【0016】本発明によれば、機能セルの配置位置を交
互にずらすことで基準電位供給配線が、機能セル間分の
(短い)配線でかつ異なる配線層で配線されるため、ク
ロストークが発生しない基準電位供給配線を実現するこ
とができる。また、従来行なっていた機能セルの配置配
線後にクロストークの可能性がある隣接配線を洗出し、
修正する時間も不要になるため、設計時間の短縮がはか
れる。更に、予め基準電位発生回路から各セルへ電位を
供給するための配線が不要になるため、チップサイズの
縮小化あるいは配線性の向上を図ることができる。
【0017】
【発明の実施の形態】(実施の形態1)以下、本発明の
好適な実施の形態について、図面を参照して説明する。
図1は本発明の実施の形態1に係る半導体集積回路の基
準電位供給配線方法の全体フローチャートである。従来
のフローチャート(図12)に加えて機能セル配置適正
化と基準電位供給配線接続のステップ2から4を追加し
ている。
【0018】図1を参照すると、本実施の形態では、従
来の自動配置方法により機能セルを配置するステップ1
と、配置された機能セル座標を読み取り、機能セル位置
を適正化し基準電位発生回路から各機能セルへ基準電位
を接続するルートを決定するステップ2と、全ての基準
電位接続回路の接続ルート決定終了か否かを判断し、未
終了の場合にステップ2へ戻し、終了の場合に次に進む
ステップ3と、決定した接続ルートに基づいて基準電位
供給配線を接続するステップ4と、各機能セル間の信号
配線を接続する従来の自動配線方法によるステップ5と
自動配置及び配線結果の出力6を備えている。
【0019】図2及び図3は、図1全体フローチャート
内のステップ2における機能セル配置適正化及び接続ル
ート決定の詳細フローチャートである。この図2及び図
3を参照すると、基準位置セル座標を初期化し決定する
ステップ21から27と、基準セルから基準電位供給配
線を接続するための接続ルートを決定するステップ28
から51を備え、決定した接続ルート情報は50に出力
される。
【0020】図4は、図1全体フローチャート内のステ
ップ4における基準電位供給配線接続の詳細フローチャ
ートである。図4を参照すると、図2、図3で作成した
基準電位の接続ルートに従い接続情報を作成するステッ
プ71から79と、その接続情報を基に基準電位供給配
線を自動配線するステップ80を備えている。
【0021】図5はチップの内部自動配線領域の構成を
示す実施例である。107は基準電位発生回路で、内部
自動配線領域101〜106の6個所に配置されてい
る。また、内部自動配線領域は101から106の6個
の各基準電位発生回路が基準電位を供給するエリアに分
割されている。
【0022】図8は複数の基本セルで構成された基準電
位発生回路のセル例である。本例では基本セル203の
4セル分で構成されており、自動配線時に使用する基準
電位接続用の出力端子261はセルの周囲に設置されて
いる。
【0023】図9は本実施の形態で使用するECL基本
セル及び機能セルの例である。NPNトランジスタ70
4及び抵抗素子705は基本セルの中心線に対して対象
となるように構成されている。また基準電位を受けるト
ランジスタのベースに接続した自動配線接続用の端子を
自動配線格子上に有している。ここで702は入力用端
子で第1配線層、703は出力用端子で第2配線層とし
てそれぞれ自動配線データベースに定義する。
【0024】自動配線はあらかじめ定義された配線格子
上を通る。また優先的に配線される方向を主軸とし、本
実施の形態では第1配線層の主軸をX軸に、第2配線層
の主軸をY軸に、また第3配線層の主軸をX軸に定義す
る。701は基準電位端子、706、707は配線格子
である。
【0025】(動作の説明)図2、図3は機能セルの有
無を読み取り配置位置を変更して基準電位供給配線の接
続ルートを決定するフローチャートである。本実施の形
態では、基準電位発生回路を基点とし、X方向に基準電
位配線の接続ルートを決定していく方法である。
【0026】あらかじめチップ上に配置されている基準
電位発生回路のうち左下の、図5に示すエリア101を
例に接続ルート決定方法を説明する。エリア102、1
03は101と同一のフローチャートで決定される。ま
た右側のエリア104、105、106はそれぞれ右下
を基準とし、X軸を負の方向に機能セルを検索して接続
ルートが決定される。
【0027】また図2、図3のフローチャートスタート
前には図1のステップ1により各機能セルの配置は初期
配置として終了している。
【0028】図5のエリア101に機能セルが配置され
た初期段階の例を図6に示す。図6では基本セル203
上に機能セル202がランダムに配置されている。
【0029】最初にステップ21で、基準電位接続ルー
トのうち基準電位発生回路から接続される初段となる機
能セルの基順位置を決定するため、左下の基本セル座標
を自動配線データベースから読み取る。
【0030】次にステップ22で、ステップ21で読み
取った基本セル座標に機能セルが配置されているか配置
情報9と比較し検出して、ステップ23でその有無を判
断する。配置されていない場合はステップ24でX方向
に1セル移動し、ステップ25でX方向のエリア内判定
後ステップ22に戻り、基順位置が決定されるまでを繰
り返す。
【0031】またX方向エリア外の場合ステップ26に
てY方向に1セル移動し、ステップ27でY方向のエリ
ア内判定後ステップ22に戻り、同様に基順位置が決定
されるまで繰り返す。
【0032】ここでY方向がエリア外となった場合は、
配置された機能セルなしで終了となる。
【0033】次にステップ23で、基本セル座標に機能
セルの存在が確認されたら、そこを基準位置とし、ステ
ップ28で基準電位配線の接続確認を行い、未接続の場
合ステップ29に進み、基準位置の次段となる機能セル
の位置を決定する。ここで決定した機能セルが基準電位
接続済の場合はステップ24に進みX方向に1セル移動
して、基準位置を変更する。
【0034】次にステップ29で、基準位置に対しX方
向に1セル移動する。ステップ30で基準位置の次段と
なるべき機能セルの有無を確認し、ここに存在しない場
合はステップ31に進む。ここでY方向−1セルの位置
の機能セル有無を確認し、ここに存在する場合はそこを
次段機能セルとする。また、存在しない場合はステップ
33でY方向+1セルの位置の機能セルの有無を確認し
存在する場合はそこを次段機能セルとする。
【0035】さらにそこにも存在しない場合は、ステッ
プ29に戻り次段位置をX方向に1セル移動し機能セル
検索を繰り返す。
【0036】ステップ30で機能セルが存在する場合は
ステップ35に進み前段と次段のY座標を比較し違って
いた場合そのままステップ42に進みルートを決定す
る。前段と次段のY座標が同じ場合はステップ36に進
む。
【0037】ステップ36では次段セルのY方向−1セ
ルの位置の機能セル有無を確認し、存在しなければそこ
に機能セルを移動し、ステップ42で接続ルートを決定
する。また、ステップ36で機能セルがY方向−1セル
に存在する場合は、ステップ38に進みY方向+1セル
の位置の機能セル有無を確認する。存在しなければそこ
に機能セルを移動しステップ42で接続ルートを決定す
る。
【0038】ここに存在する場合はステップ40及び4
1にて、Y方向に機能セルが存在しない空きセルを検索
し、そこまでの機能セルをまとめて1セル分移動し次段
の機能セルを前段のX方向+1セル、Y方向+1セルの
位置にして接続ルートを決定する。ここでステップ43
で決定した機能セルのY座標をY3に格納する。
【0039】次にステップ44で、X座標がエリア内か
判定し、エリア内の場合は基準位置を変更しステップ2
9に戻り次の接続ルート決定を繰り返す。またエリア外
の場合は基準セル位置をX=1、Yは+1セル変更し、
ステップ47でY方向エリア確認後、エリア内の場合は
ステップ22に戻り接続ルート決定を繰り返す。またエ
リア外の場合は全ての接続ルートが決定したとし終了す
る。
【0040】本実施の形態により、基準電位供給配線
は、基準電位発生回路から機能セルを介してその配置間
隔の距離毎に折れ曲がって接続される。
【0041】図4は図2、図3のフローチャートで決定
した接続ルートを基に、基準電位供給配線情報を作成
し、機能セル間を自動接続するフローチャートである。
【0042】最初にステップ71で、接続ルート情報に
含まれる一番目の接続ルートを選択するために接続ルー
ト番号を初期化する。次にステップ72で接続ルート情
報から基準セルの機能セル名とその座標を読み取る。次
にステップ73で基準セルとなる機能セルに近い基準電
位発生回路内の端子位置を決定する。ステップ74で機
能セルの回路内の固有名を検索し、ステップ75で接続
情報を作成し81に格納する。
【0043】ここで、回路接続情報の記述について説明
する。回路接続情報とは論理を構成するため、機能セル
を組み合わせその入力及び出力端子を接続する情報であ
る。各機能セルには1つの品種の回路接続情報に固有の
名称を付ける。
【0044】ステップ76で次段の機能セル有無を確認
し、存在する場合はステップ74に戻り接続情報作成を
繰り返す。また、存在しない場合はステップ78に進み
全てのルートにつき接続した事を確認し、残っている場
合は、ステップ79でルート番号を変更しステップ72
に戻り接続情報作成を繰り返す。全てのルートの接続情
報を作成した場合は、その接続情報を基に自動配線を行
い、各機能セル間の基準電位供給配線を接続し終了す
る。
【0045】図7に図6で初期配置された機能セルを図
2、図3のフローチャートに従い一部移動し、さらに図
4のフローチャートに従い基準電位供給配線を接続した
例を示す。
【0046】機能セル252は図6の初期配置に対して
図2、図3のフローチャートに従い移動した機能セルで
ある。機能セルを移動した結果基準電位発生回路201
の出力端子から接続される各ルートの基準電位供給配線
は機能セル一個分の距離で折れ曲って接続される。
【0047】このように、本実施の形態によれば、第一
に、基準電位発生回路からの基準電位供給配線は、機能
セル一個分の距離でかつ異なる層で配線するため、信号
配線との隣接が極力おさえられ、配線間のクロストーク
による基準電位変動が原因となる誤動作を防止する半導
体集積回路が実現できる。
【0048】第二に、従来実施していたクロストークを
回避するための手作業による修正を行なわなくてよいた
め、設計時間の短縮になる。
【0049】第三に、基準電位供給配線も必要な分だけ
自動レイアウトするため、従来の予め用意された基準電
位供給配線が不要になり、その分信号配線に使用できる
ので、配線性の向上もしくはチップサイズの縮小ができ
る。
【0050】(実施の形態2)図10は本発明の実施の
形態2を示すもので、Y方向2セル間の機能セルの配置
有無を読み取りながら、基準電位供給配線接続ルートを
決定するフローチャートである。
【0051】この実施形態は、基準電位発生回路を基点
とし、X方向に基準電位配線の接続ルートを決定する方
法である。あらかじめチップ上に配置されている基準電
位発生回路のうち左下の、図5に示すエリア101を例
に接続ルート決定方法を説明する。
【0052】エリア102、103は101と同一のフ
ローチャートで決定される。また右側のエリア104、
105、106はそれぞれ右下を基準とし、X軸を負の
方向に機能セルを検索して接続ルートが決定される。ま
た図10のフローチャートスタート前には図1のステッ
プ1により各機能セルの配置は初期配置として終了して
いる。
【0053】この配置結果で前記エリア101に用意さ
れている基本セル数に対し、機能セルの使用率が高く5
0%を超えた場合、空きセルが減少しその座標検索と機
能セルの移動座標決定にかかる時間を増大させる問題が
ある。
【0054】機能セルの配置後、まずステップ801で
基準電位接続ルートのうち基準電位発生回路から接続さ
れる初段となる基順位置を決定するため、左下の基本セ
ル座標を自動配線データベースから読み取る。次にステ
ップ802で、ステップ801で読み取った基本セル座
標に機能セルが配置されているか配置情報8と比較し検
出してステップ803で有無を判断する。ここまでは図
2、図3の例と同じである。
【0055】配置されていない場合はステップ804で
Y方向に+1セル移動し、ステップ805で機能セルの
有無を確認し、存在する場合はステップ814に進む。
また存在しない場合はステップ806でX方向に1セル
移動し、ステップ807でX方向のエリア内判定後ステ
ップ802に戻り基準セル位置決定を繰り返す。ステッ
プ803で機能セルが存在していた場合、次段機能セル
への接続ルートを決定する。
【0056】次にステップ810でY方向に+1セル移
動し、ステップ811でY方向エリア内判定後ステップ
812で機能セル有無を判定する。そこに機能セルが存
在する場合はステップ813で接続ルート決定し、ステ
ップ814で基準位置座標を同位置に変更してステップ
821に進む。ステップ812で機能セルが存在しない
場合はそのままステップ821に進む。またステップ8
11でY方向エリア外の場合は終了する。
【0057】次にステップ821で次段の機能セル座標
を初期位置に対しX,Y方向共+1セルの位置としステ
ップ822でX方向エリア内判定後、ステップ803で
機能セル有無を判定する。そこに機能セルが存在する場
合はステップ824で接続ルート決定し、ステップ82
5で基準位置座標を同位置に変更してステップ831に
進む。ステップ823で機能セルが存在しない場合はそ
のままステップ831に進む。またステップ822でX
方向エリア外の場合はステップ847に進み基準セル位
置変更後、Y方向エリア判定しエリア内の場合ステップ
802に戻り、エリア外の場合は終了する。
【0058】次にステップ831で次段の機能セル座標
を初期位置に対しX方向のみ+1セルとし、ステップ8
32で機能セル有無を判定する。そこに機能セルが存在
する場合はステップ833で接続ルート決定し、ステッ
プ834で基準位置座標を同位置に変更してステップ8
41に進む。ステップ832で機能セルが存在しない場
合はそのままステップ841に進む。
【0059】次にステップ841で次段の機能セル座標
を初期位置に対しX方向のみ+2セルの位置とし、ステ
ップ842でX方向エリア内判定後ステップ843で機
能セル有無を判定する。そこに機能セルが存在する場合
はステップ844で接続ルート決定し、ステップ845
で基準位置座標を同位置に変更して接続ルート情報を出
力し、ステップ810に戻る。ステップ843で機能セ
ルが存在しない場合はステップ810に戻る。またステ
ップ842でX方向エリア外の場合はステップ847に
進み、基準セル位置変更後Y方向エリア判定しエリア内
の場合ステップ802に戻り、エリア外の場合は終了す
る。
【0060】この実施の形態では、基準電位供給配線は
基準電位発生回路から、機能セル位置を変更せずに各機
能セル毎に折れ曲がって接続される。またY方向に2セ
ル単位で検索していくため、特に図1のステップ1にお
ける機能セル初期配置の結果で空きセルが少ない場合に
有効であり、空きセルの検索及び機能セルの移動座標決
定にかかる時間をなくし、さらなる設計時間短縮の効果
がある。
【0061】
【発明の効果】以上のように、本発明によれば、以下の
ような効果を奏する。第一に、基準電位発生回路からの
基準電位供給配線は、機能セル一個分の距離でかつ異な
る層で配線するため、信号配線との隣接が極力おさえら
れ、配線間のクロストークによる基準電位変動が原因と
なる誤動作を防止する半導体集積回路が実現できる。
【0062】第二に、従来実施していたクロストークを
回避するための手作業による修正を行なわなくてよいた
め、設計時間の短縮になる。
【0063】第三に、基準電位供給配線も必要な分だけ
自動レイアウトするため、従来の予め用意された基準電
位供給配線が不要になり、その分信号配線に使用できる
ので、配線性の向上もしくはチップサイズの縮小ができ
る。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係るフローチャートで
ある。
【図2】本発明の実施の形態1に係るフローチャートで
ある。
【図3】本発明の実施の形態1に係るフローチャートで
ある。
【図4】図1のステップ4基準電位供給配線接続の詳細
フローチャートである。
【図5】本発明の実施の形態1に係るチップの内部自動
配線領域の構成図である。
【図6】本発明の実施の形態1に係る基本セル、機能セ
ル、基準電位発生回路の配置構成図である。
【図7】図6で初期配置された機能セルを一部移動し、
さらに基準電位供給配線を接続した例を示す構成図であ
る。
【図8】本発明の実施の形態1に係る基準電位発生回路
の出力端子と基本セルを示す構成図である。
【図9】本発明の実施の形態1に係るECL基本セル及
び機能セルの構成図である。
【図10】本発明の実施の形態2に係るフローチャート
である。
【図11】本発明の実施の形態2に係るフローチャート
である。
【図12】従来例に係るフローチャートである。
【図13】従来の基準電位配線と機能等を示す構成図で
ある。
【符合の説明】
7 回路接続情報 8 自動配線データベース 9 機能セル配置情報 101、102、103、104、105、106 内
部自動配線領域 107 基準電位発生回路 201 基準電位発生回路 202 機能セル 203 基本セル 252 機能セル 261 出力端子 702 入力用端子 703 出力用端子 704 NPNトランジスタ 705 抵抗端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−116163(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 27/04 H01L 21/822 H01L 27/118

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 ECL搭載の半導体集積回路のゲートア
    レイの基準電位供給配線方法において、基準電位供給配
    線を接続する際、機能セルの配置座標を機能セル単位で
    ずらしながら、機能セル毎に配線位置を決定すること
    で、前記基準電位供給配線と各機能セルを接続する信号
    配線の同一配線層が機能セル間の距離以下に隣接しない
    配線を行なうことを特徴とする、半導体集積回路の基準
    電位供給配線方法。
  2. 【請求項2】 ECL搭載の半導体集積回路のゲートア
    レイの基準電位供給配線方法において、基準電位供給配
    線を接続する際、機能セル毎に接続方向が変わる配線位
    置を決定することで、前記基準電位供給配線と各機能セ
    ルを接続する信号配線の同一配線層が機能セル間の距離
    以下に隣接しない配線を行なうことを特徴とする、半導
    体集積回路の基準電位供給配線方法。
  3. 【請求項3】 前記基準電位供給配線は、機能セル一個
    分にほぼ対応する距離で折れ曲がって機能セルに接続さ
    れていることを特徴とする、請求項1又は2記載の半導
    体集積回路の基準電位供給配線方法。
  4. 【請求項4】 前記基準電位供給配線は、機能セル一個
    分にほぼ対応する距離で機能セル毎に折れ曲がって各機
    能セルにそれぞれ接続されていることを特徴とする、請
    求項2記載の半導体集積回路の基準電位供給配線方法。
  5. 【請求項5】 回路接続情報と自動配線データベースに
    基づいて機能セルを配置する第1段階と、ある一つの基
    準電位発生回路を基準とし、その基準位置セル座標及び
    機能セル配置座標を読取り、機能セル配置座標変更及び
    基準電位配線接続ルート決定を行う第2段階と、全ての
    基準電位接続回路の接続ルート決定終了か否かを判定
    し、未終了の場合に第2段階へ戻し、終了の場合に次に
    進む第3段階と、決定した接続ルートに基づいて基準電
    位供給配線を接続する第4段階と、各機能セル間の信号
    配線を接続する第5段階とを含む、半導体集積回路の基
    準電位供給配線方法。
JP10254686A 1998-08-26 1998-08-26 半導体集積回路の基準電位供給配線方法 Expired - Fee Related JP2990173B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10254686A JP2990173B1 (ja) 1998-08-26 1998-08-26 半導体集積回路の基準電位供給配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10254686A JP2990173B1 (ja) 1998-08-26 1998-08-26 半導体集積回路の基準電位供給配線方法

Publications (2)

Publication Number Publication Date
JP2990173B1 true JP2990173B1 (ja) 1999-12-13
JP2000077611A JP2000077611A (ja) 2000-03-14

Family

ID=17268466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10254686A Expired - Fee Related JP2990173B1 (ja) 1998-08-26 1998-08-26 半導体集積回路の基準電位供給配線方法

Country Status (1)

Country Link
JP (1) JP2990173B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4918951B2 (ja) * 2001-03-12 2012-04-18 ソニー株式会社 半導体装置

Also Published As

Publication number Publication date
JP2000077611A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
US6502226B2 (en) Semiconductor device, semiconductor device design method, semiconductor device design method recording medium, and semiconductor device design support system
US8122386B2 (en) Dummy pattern placement apparatus, method and program and semiconductor device
JP2007043049A (ja) セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
CN105378565A (zh) 使用直写光刻的集成电路制造
US6430735B2 (en) Semiconductor integrated circuit having thereon on-chip capacitors
US20020024148A1 (en) Semiconductor device, designing method and designing device thereof
JP2990173B1 (ja) 半導体集積回路の基準電位供給配線方法
US5952684A (en) Chip layout of semiconductor integrated circuit
US6925615B2 (en) Semiconductor device having embedded array
EP1009031B1 (en) Semiconductor integrated circuit device and method of producing the same
JPH10107152A (ja) 集積回路装置とその電源配線形成法
JPH07153844A (ja) 半導体集積回路装置
US20020027446A1 (en) Multi-purpose transistor array
JPH05235168A (ja) マスクパタン設計方法
JP2972713B2 (ja) 半導体集積回路製造装置および半導体集積回路の配線方法、並びに記録媒体
JP3062149B2 (ja) 自動配線方法
JP2001267427A (ja) 配置配線方法
JPH06169016A (ja) 半導体集積回路及びそのレイアウト設計方法
JPH07249065A (ja) 配線経路探索方法
JPH0850604A (ja) クロックスキュー防止レイアウト設計方法
JP2003158184A (ja) 半導体集積回路およびそのレイアウト設計方法
JP2000056446A (ja) 半導体集積回路及び半導体集積回路設計方法
JPH05315451A (ja) マスクパタン設計方法
JP2001135726A (ja) 半導体集積回路およびレイアウト方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees