JP2988117B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2988117B2
JP2988117B2 JP10363492A JP10363492A JP2988117B2 JP 2988117 B2 JP2988117 B2 JP 2988117B2 JP 10363492 A JP10363492 A JP 10363492A JP 10363492 A JP10363492 A JP 10363492A JP 2988117 B2 JP2988117 B2 JP 2988117B2
Authority
JP
Japan
Prior art keywords
resin
sealing
semiconductor device
layer
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10363492A
Other languages
English (en)
Other versions
JPH05283561A (ja
Inventor
智司 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP10363492A priority Critical patent/JP2988117B2/ja
Publication of JPH05283561A publication Critical patent/JPH05283561A/ja
Application granted granted Critical
Publication of JP2988117B2 publication Critical patent/JP2988117B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特にマイクロ波帯以上の高周波で使用する樹脂封
止型の半導体装置に関する。
【0002】
【従来の技術】従来、マイクロ波帯以上で使用する半導
体は、誘電損失が小さいセラミック容器に封入されてい
たが、近年マイクロ波帯用の半導体装置が民生機器にも
多く使用され始めてきたため、大幅なコストダウンが必
要となり、手段として樹脂封止型のマイクロ波用半導体
装置の開発が進められていた。しかしながら、単に通常
用いられているエポキシ樹脂をマイクロ波用半導体に用
いて封止を行っても、エポキシ樹脂の誘電率が大きいた
め(通常のエポキシ樹脂における比誘電率: 4.0〜4.8
at1MHZ )必然的にパッケージの端子間容量が大きく
なり、所望の利得が得られなくなる。このため、従来で
は種々の工夫が行われていた。
【0003】例えば、図2に示すものは、リードフレー
ム2のダイ面3に半導体素子4を搭載し、ワイヤ5でリ
ードフレーム2との間を電気接続した上で樹脂1で封止
した半導体装置であるが、この樹脂1には通常のエポキ
シ樹脂ではなく、エポキシより誘電率の低い樹脂、例え
ばシリコン系樹脂(信越化学工業(株)の商品名KCM
−10)にて封止を行ったものである。又、図3に示すの
は、特開昭61−237455号公報にあげられている
もので、公知である2重モールド技術を利用して低誘電
率樹脂であるBT樹脂(ビスマレイド・トリアジン・レ
ジン,三菱瓦斯化学(株)の商品名)11により第1の
モールドを行い、更に、このBT樹脂の外側をエポキシ
樹脂(例えばMP−10)12にでモールドしたものであ
る。
【0004】図4に示すものは公知であるポッティング
技術を利用したものであり、例えば特開平2−1544
52号公報にあげられているもので、半導体素子4の表
面が含弗素芳香族ポリエーテルアミド樹脂13でコート
され、更に成形材料樹脂14で封止されているものであ
る。又、図5に示すものは、低誘電率の液状樹脂15た
とえばポリイミド系樹脂(住友ベークライト(株)の商
品名CRC−6066)で半導体素子4,ワイヤ5等の表面
をコートし、更に成形材料樹脂16で封止されているも
のである。
【0005】以上のように、2重モールド技術,ポッテ
ィング技術を利用し、樹脂自体の低誘電率化を行うこと
によって、樹脂封止型のマイクロ波帯用半導体装置の開
発が進められていた。尚、前記した各樹脂の誘電特性を
表1に示す。
【0006】
【表1】
【0007】
【発明が解決しようとする課題】しかしながら、これら
従来のマイクロ波帯用樹脂封止型の半導体装置におい
て、樹脂自体の低誘電率化には限界があり、所望の高周
波特性を得るまでには至っていないという問題がある。
本発明の目的は、所要の高周波特性を得ることができる
樹脂封止型半導体装置を提供することにある。
【0008】
【課題を解決するための手段】本発明は、半導体素子を
樹脂で封止してなる樹脂封止型半導体装置において、前
記封止用樹脂層は前記半導体素子を封止する第1の封止
層と、前記第1の封止層の外周を覆う第2の封止層とで
構成されおり、前記第1の封止層は0.1〜1,000
μm程度の径寸法の中空体の粉末を堆積し、かつその表
面を前記第2の封止層を形成する樹脂よりも低誘電率の
樹脂でプリコートした構成とされていること特徴とす
る。
【0009】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の第1実施例の断面図である。本実施
例では 0.1〜 1,000μm程度の微小な中空体7、例えば
ガラス中空球体の粉末をダイ面3に搭載した半導体素子
4の全体を覆うように堆積させ後、低誘電率の液状樹脂
9例えばポリイミド系樹脂でプリコートする。さらにこ
れ全体を成形樹脂1で成形したものである。前記中空体
は、ガラスなどの無機物に限らずPTFEなどの有機物
であってもよい。前記中空体は、ガラスなどの無機物に
限らずPTFEなどの有機物であってもよい。更に、中
空体の形状も球状とは限らず、楕円状,多面体状であっ
てもよい。
【0010】
【発明の効果】以上説明したように本発明は、半導体素
子を樹脂で封止してなる樹脂封止型半導体装置におい
て、前記封止用樹脂層は前記半導体素子を封止する第1
の封止層と、前記第1の封止層の外周を覆う第2の封止
層とで構成されおり、前記第1の封止層は0.1〜1,
000μm程度の径寸法の中空体の粉末を堆積し、かつ
その表面を前記第2の封止層を形成する樹脂よりも低誘
電率の樹脂でプリコートした構成にしていることによ
り、第1の封止層における中空によって生じる低誘電率
特性によって所望の高周波特性を得ることができ、樹脂
封止型半導体装置の高周波帯での適用を実現することが
できる効果がある。
【図面の簡単な説明】
【図1】本発明の第1実施例の断面図である。
【図2】〜
【図5】それぞれ従来の異なる樹脂封止型半導体装置の
断面図である。
【符号の説明】
1 成形樹脂 2 リードフレーム 4 半導体素子 7 中空体 9 プリコート層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子を樹脂で封止してなる樹脂
    封止型半導体装置において、前記封止用樹脂層は前記半
    導体素子を封止する第1の封止層と、前記第1の封止層
    の外周を覆う第2の封止層とで構成され、前記第1の封
    止層は0.1〜1,000μm程度の径寸法の中空体の
    粉末を堆積し、かつその表面を前記第2の封止層を形成
    する樹脂よりも低誘電率の樹脂でプリコートした構成と
    されていること特徴とする半導体装置。
JP10363492A 1992-03-30 1992-03-30 樹脂封止型半導体装置 Expired - Fee Related JP2988117B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10363492A JP2988117B2 (ja) 1992-03-30 1992-03-30 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10363492A JP2988117B2 (ja) 1992-03-30 1992-03-30 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH05283561A JPH05283561A (ja) 1993-10-29
JP2988117B2 true JP2988117B2 (ja) 1999-12-06

Family

ID=14359208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10363492A Expired - Fee Related JP2988117B2 (ja) 1992-03-30 1992-03-30 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2988117B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69514201T2 (de) * 1994-11-24 2000-08-03 Dow Corning Toray Silicone Verfahren zur Herstellung eines Halbleiterbauelements
JP2871591B2 (ja) * 1996-05-14 1999-03-17 日本電気株式会社 高周波用電子部品および高周波用電子部品の製造方法
EP1311072A1 (en) * 2000-08-17 2003-05-14 Hitachi, Ltd. Transmitter and receiver module
JP2002201358A (ja) * 2000-12-27 2002-07-19 Hitachi Chem Co Ltd 電子部品の封止材料、電子部品の封止方法、半導体パッケージ、および半導体パッケージの作製方法
US7435625B2 (en) * 2005-10-24 2008-10-14 Freescale Semiconductor, Inc. Semiconductor device with reduced package cross-talk and loss

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380554A (ja) * 1986-09-25 1988-04-11 Toshiba Corp 樹脂封止半導体装置

Also Published As

Publication number Publication date
JPH05283561A (ja) 1993-10-29

Similar Documents

Publication Publication Date Title
US6472598B1 (en) Electromagnetic interference shield device with conductive encapsulant and dam
US5644169A (en) Mold and method for manufacturing a package for a semiconductor chip and the package manufactured thereby
US7432133B2 (en) Plastic packaged device with die interface layer
US20040201090A1 (en) Electronic device with cavity and a method for producing the same
US20040262718A1 (en) Semiconductor package for a large die
US20060244141A1 (en) Bow control in an electronic package
JP2871591B2 (ja) 高周波用電子部品および高周波用電子部品の製造方法
US5446959A (en) Method of packaging a power semiconductor device
US5512781A (en) Semiconductor package device for super high-frequency band
US11552028B2 (en) Chip packaging method and chip packaging structure
US7016655B2 (en) Surface acoustic wave filter packaging
JP2988117B2 (ja) 樹脂封止型半導体装置
US20170287730A1 (en) Thermosonically bonded connection for flip chip packages
US20050046046A1 (en) Semiconductor package structure and method for manufacturing the same
US20060105737A1 (en) Method and apparatus for integrating a surface acoustic wave filter and a transceiver
US6818968B1 (en) Integrated circuit package and process for forming the same
TWI452667B (zh) 具有空腔結構之半導體封裝元件及其封裝方法
JP3104695B2 (ja) Bga型樹脂封止半導体装置
JPS5998547A (ja) 半導体装置とその製造方法
JP2573092B2 (ja) 高周波半導体装置
US6312975B1 (en) Semiconductor package and method of manufacturing the same
US11877505B2 (en) Fluorinated polymers with low dielectric loss for environmental protection in semiconductor devices
JPH03124052A (ja) 樹脂封止型半導体装置
JP3125868B2 (ja) 樹脂封止半導体装置
JPH03151657A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990907

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees