JP2987789B2 - Method of anodizing silicon and method of manufacturing thin film transistor using the method - Google Patents
Method of anodizing silicon and method of manufacturing thin film transistor using the methodInfo
- Publication number
- JP2987789B2 JP2987789B2 JP4048536A JP4853692A JP2987789B2 JP 2987789 B2 JP2987789 B2 JP 2987789B2 JP 4048536 A JP4048536 A JP 4048536A JP 4853692 A JP4853692 A JP 4853692A JP 2987789 B2 JP2987789 B2 JP 2987789B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor layer
- layer
- semiconductor
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、シリコンの陽極酸化方
法並びに、その方法を用いた半導体素子，表示素子，受
光素子等に用いられる薄膜トランジスタの製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of anodizing silicon and a method of manufacturing a thin film transistor used for a semiconductor element, a display element, a light receiving element, and the like using the method.
【０００２】[0002]
【従来の技術】コプレーナ型等のトップゲート型薄膜ト
ランジスタは自己整合技術が可能であるため、様々な半
導体素子のトランジスタ構造としてよく用いられてい
る。ここでは、液晶ディスプレイの駆動回路の一部とし
て用いられている多結晶シリコンを半導体層として用い
たコプレーナ型の薄膜トランジスタを用いて説明する。2. Description of the Related Art A top-gate thin film transistor such as a coplanar type can be applied to a self-alignment technique, and is therefore often used as a transistor structure of various semiconductor devices. Here, a description is given using a coplanar thin film transistor in which polycrystalline silicon used as part of a driving circuit of a liquid crystal display is used as a semiconductor layer.
【０００３】図７は従来のコプレーナ型の薄膜トランジ
スタの要部断面図を示し、図中、22は非晶質絶縁基板で
あって、ガラス基板、石英基板などが用いられ、ときに
はＳiＯ2で覆われたＳi基板を用いることもある。しか
しながら、低コストのガラス基板を用いるには約600℃
以下の比較的低温でプロセスを行わなければならない。
ここでは600℃以下の低温プロセスを用いることとし非
晶質絶縁基板22としてガラス基板を用いる。FIG. 7 is a cross-sectional view of a main part of a conventional coplanar thin film transistor. In the figure, reference numeral 22 denotes an amorphous insulating substrate, such as a glass substrate or a quartz substrate, which is sometimes covered with SiO 2. In some cases, a Si substrate is used. However, using a low cost glass substrate requires about 600 ° C.
The process must be performed at the following relatively low temperatures:
Here, a low-temperature process at 600 ° C. or lower is used, and a glass substrate is used as the amorphous insulating substrate 22.
【０００４】このガラス基板22上に、原料ガスとしてＳ
i2Ｈ6を用い、基板温度450℃〜500℃の低圧化学気相堆
積法(以下ではＬＰ−ＣＶＤ(Low Pressure-Chemical Va
porDeposition)法と略記する)により非晶質シリコン薄
膜を堆積させる。この非晶質シリコン薄膜中にはＳi−
ＨあるいはＳi−Ｈ2の形で水素が多量に含まれているの
で300℃〜450℃の熱処理を行い、前記非晶質シリコン薄
膜に含まれる水素を脱離させる。[0004] On this glass substrate 22, S
Using i 2 H 6 , a low pressure chemical vapor deposition method (hereinafter referred to as LP-CVD (Low Pressure-Chemical Vapor Deposition) at a substrate temperature of 450 ° C. to 500 ° C.
An amorphous silicon thin film is deposited by a porDeposition method). This amorphous silicon thin film contains Si-
Since a large amount of hydrogen is contained in the form of H or Si—H 2 , a heat treatment at 300 ° C. to 450 ° C. is performed to desorb the hydrogen contained in the amorphous silicon thin film.
【０００５】次に、水素脱離された非晶質シリコン薄膜
を、500℃〜700℃の低温熱処理を行い、前記水素脱離さ
れた非晶質シリコン薄膜を固相成長させると、固相成長
したシリコン薄膜、即ち、多結晶シリコン薄膜23が成長
する。アニール雰囲気としては、窒素ガス，水素ガス，
アルゴンガス，ヘリウムガスなどを用いる。１×10~6か
ら１×10~10Torrの高真空雰囲気でアニールを行っても
よい。低温アニールでは選択的に、結晶成長の活性化エ
ネルギーの小さな結晶方位を持つ結晶粒のみが成長し、
しかも緩やかに大きく成長する。Next, the amorphous silicon thin film from which hydrogen has been eliminated is subjected to a low-temperature heat treatment at 500 ° C. to 700 ° C., and the amorphous silicon thin film from which hydrogen has been eliminated is subjected to solid phase growth. The grown silicon thin film, that is, the polycrystalline silicon thin film 23 grows. As the annealing atmosphere, nitrogen gas, hydrogen gas,
Argon gas, helium gas, or the like is used. Annealing may be performed in a high vacuum atmosphere of 1 × 10 to 6 to 1 × 10 to 10 Torr. In low-temperature annealing, only crystal grains having a crystal orientation with a small activation energy for crystal growth grow selectively.
Moreover, it grows slowly and large.
【０００６】次に前記多結晶シリコン薄膜23を一般のフ
ォトリソグラフィ及びエッチングにより島状にパターニ
ングする。次に、ゲート絶縁層24として酸化シリコン層
を形成する。前記ゲート絶縁層の形成方法としてはＬＰ
−ＣＶＤ法、あるいは光励起ＣＶＤ法、あるいはプラズ
マＣＶＤ法、ＥＣＲプラズマＣＶＤ法のような500℃以
下の低温方法がある。非晶質絶縁基板22として石英基板
等を用いる場合は、熱酸化法によることができる。該熱
酸化法にはｄｒｙ酸化法とｗｅｔ酸化法とがあるが、酸
化温度は1000℃以上と高いが膜質が優れていることから
ｄｒｙ酸化法の方が適している。Next, the polycrystalline silicon thin film 23 is patterned into an island shape by general photolithography and etching. Next, a silicon oxide layer is formed as the gate insulating layer 24. As a method for forming the gate insulating layer, LP
A low-temperature method of 500 ° C. or lower such as a CVD method, a photo-excitation CVD method, a plasma CVD method, or an ECR plasma CVD method. When a quartz substrate or the like is used as the amorphous insulating substrate 22, a thermal oxidation method can be used. The thermal oxidation method includes a dry oxidation method and a wet oxidation method. The oxidation temperature is as high as 1000 ° C. or higher, but the dry oxidation method is more suitable because of excellent film quality.
【０００７】次に、ゲート電極25を例えば多結晶シリコ
ンを用いて形成する。成膜方法としては、ＣＶＤ法、ス
パッタ法等の方法があるが、ここでの詳しい説明は省略
する。続いて前記ゲート電極25をマスクとして不純物を
イオン注入し、自己整合的にソース領域26およびドレイ
ン領域27を形成する。前記不純物としては、ｎチャンNext, a gate electrode 25 is formed using, for example, polycrystalline silicon. As a film forming method, there are methods such as a CVD method and a sputtering method, but a detailed description is omitted here. Subsequently, impurities are ion-implanted using the gate electrode 25 as a mask to form a source region 26 and a drain region 27 in a self-aligned manner. N impurities
【０００８】[0008]
【外１】 ネル・トランジスタを作製する場合はＰ＋あるいはＡｓ
＋を用い、ｐチャンネル・トランジスタを作製する場合
はＢ＋等を用いる。不純物添加方法としては、When manufacturing a flannel transistor, P + or As
+ , And when manufacturing a p-channel transistor, B + or the like is used. As a method of adding impurities,
【０００９】イオン注入法の他に、レーザードーピング
法あるいはプラズマドーピング法などの方法がある。In addition to the ion implantation method, there are methods such as a laser doping method and a plasma doping method.
【００１０】続いて層間絶縁層28として、例えば窒化シ
リコン膜を数百nm〜数μm程度堆積する。形成方法とし
ては、ＬＰ−ＣＶＤ法あるいはプラズマＣＶＤ法などが
簡単である。反応ガスには、ＳiＨ4，ＮＨ3，Ｎ2とＨ2
ガス等の混合ガスなどを用いる。Subsequently, as the interlayer insulating layer 28, for example, a silicon nitride film is deposited on the order of several hundred nm to several μm. As a forming method, an LP-CVD method, a plasma CVD method, or the like is simple. The reaction gases include SiH 4 , NH 3 , N 2 and H 2
A mixed gas such as a gas is used.
【００１１】ここで、水素プラズマ法、あるいは水素イ
オン注入法、あるいはプラズマ窒化膜からの水素の拡散
法などの方法で水素イオンを導入すると、ゲート酸化膜
界面などに存在するダングリングボンドなどの欠陥が不
活性化される。このような水素化工程は、層間絶縁層28
を積層する前に行ってもよい。Here, when hydrogen ions are introduced by a method such as a hydrogen plasma method, a hydrogen ion implantation method, or a method of diffusing hydrogen from a plasma nitride film, defects such as dangling bonds existing at the gate oxide film interface or the like are present. Are inactivated. Such a hydrogenation step is performed by the interlayer insulating layer 28.
May be performed before lamination.
【００１２】最後に、前記層間絶縁層28及びゲート絶縁
層24にコンタクトホール29を形成し、ソース電極30及び
ドレイン電極31として、例えばアルミニウムＡlを用い
て形成する。このようにしてコプレーナ型薄膜トランジ
スタを形成される。Finally, a contact hole 29 is formed in the interlayer insulating layer 28 and the gate insulating layer 24, and a source electrode 30 and a drain electrode 31 are formed using, for example, aluminum Al. Thus, a coplanar thin film transistor is formed.
【００１３】[0013]
【発明が解決しようとする課題】しかしながら上記の製
造方法ではゲート絶縁層24を形成するには、低コストの
ガラス基板22を用いてコストを下げようとすると、ゲー
ト絶縁層の形成は半導体層の形成と不連続になり、ゲー
ト絶縁層形成前の処理方法によっては半導体／絶縁層界
面が汚染され、素子の特性を劣化させると言う問題点が
ある。また、石英基板を用いると熱酸化膜を使用するこ
とができ、半導体／絶縁層界面は清浄に保たれるが、コ
ストが高くなるという問題点を有している。However, in the above-described manufacturing method, in order to form the gate insulating layer 24 by using a low-cost glass substrate 22 and to reduce the cost, the formation of the gate insulating layer is made of the semiconductor layer. There is a problem that the formation becomes discontinuous, and the interface between the semiconductor and the insulating layer is contaminated depending on the processing method before forming the gate insulating layer, thereby deteriorating the characteristics of the device. When a quartz substrate is used, a thermal oxide film can be used, and the interface between the semiconductor and the insulating layer is kept clean, but there is a problem that the cost is increased.
【００１４】本発明はかかる点に鑑み、基板としては低
コストのガラス基板を使用しながら、半導体／絶縁層界
面を清浄に保つ絶縁層の形成並びに性能に優れ信頼の高
いシリコンの陽極酸化方法並びに薄膜トランジスタの製
造方法を提供することを目的とするものである。In view of the above, the present invention uses a low-cost glass substrate as the substrate, forms an insulating layer for keeping the interface between the semiconductor and the insulating layer clean, and provides a highly reliable and highly reliable silicon anodic oxidation method. It is an object of the present invention to provide a method for manufacturing a thin film transistor.
【００１５】[0015]
【課題を解決するための手段】本発明は、シリコンを主
成分とする半導体を、アルカリ金属を含まない硝酸塩を
含む化成液を用いて陽極酸化し、この陽極酸化膜をゲー
ト絶縁層として用いることを特徴とする。According to the present invention, there is provided an anodizing method comprising the steps of: anodizing a semiconductor containing silicon as a main component using a chemical solution containing a nitrate containing no alkali metal; and using the anodized film as a gate insulating layer. It is characterized by.
【００１６】[0016]
【作用】本発明はアルカリ金属の含まれていない硝酸塩
を含む化成液を用いることにより、熱酸化膜とほぼ同等
の組成で、しかも陽極酸化膜中には可動イオンのない信
頼性が高く、膜質の良い陽極酸化膜が形成できる。According to the present invention, a chemical conversion solution containing a nitrate containing no alkali metal is used, the composition is almost the same as that of a thermal oxide film, and the anodic oxide film has high reliability without mobile ions. A good anodic oxide film can be formed.
【００１７】また、本発明は、半導体層／絶縁層界面を
清浄に保持できる薄膜トランジスタを、石英基板を用い
ず、低コストのガラス基板を使用して製造できる。また
本発明の薄膜トランジスタは性能及び信頼性に優れた薄
膜トランジスタである。Further, according to the present invention, a thin film transistor capable of keeping the interface between the semiconductor layer and the insulating layer clean can be manufactured using a low-cost glass substrate without using a quartz substrate. Further, the thin film transistor of the present invention is a thin film transistor excellent in performance and reliability.
【００１８】[0018]
【実施例】（実施例１）図１は本発明の第１の実施例の
陽極酸化方法を実施する装置概略図を示し、これは、ガ
ラス基板１上にシリコン薄膜２を堆積する方法である。
このシリコンは単結晶シリコン，多結晶シリコン，非晶
質シリコンのいずれであってもよい。次にこのガラス基
板を化成槽６内に満されたエチレグリコール中に0.04Ｍ
の硝酸アンモニウム(ＮＨ4ＮＯ3)を溶かした化成液３中
に浸漬し、クリップ４で挟み、このクリップを通じて電
源７から所定の陽極酸化電流を供給する。ここで、８は
電流計、９は電圧計であり、対向電極５は例えば白金を
用い、電流密度４〜８mA／cm2、化成電圧150Ｖで陽極酸
化する。電流密度にもよるが１〜２時間で約100nmの厚
みの陽極酸化膜が形成される。この陽極酸化膜の組成
は、ＥＳＣＡ(Electron Spectroscopy for Chemical An
alysis)の測定によれば熱酸化膜とほぼ同等であり、し
かも化成液にはカリウムやナトリウム等のアルカリ金属
が含まれていないので、陽極酸化膜中には可動イオンが
なく信頼性が高い。またこの陽極酸化膜の絶縁破壊電界
は８MV／cmとゲート絶縁層として十分な耐圧を持ってい
るのでゲート絶縁層として用いることができる。(Embodiment 1) FIG. 1 is a schematic view showing an apparatus for carrying out an anodic oxidation method according to a first embodiment of the present invention, which is a method for depositing a silicon thin film 2 on a glass substrate 1. .
This silicon may be any of single crystal silicon, polycrystal silicon, and amorphous silicon. Next, the glass substrate was placed in an ethylene glycol filled in a chemical conversion tank 6 at a concentration of 0.04M.
Is immersed in a chemical conversion solution 3 in which ammonium nitrate (NH 4 NO 3 ) is dissolved, is sandwiched by clips 4, and a predetermined anodic oxidation current is supplied from a power supply 7 through the clips. Here, reference numeral 8 denotes an ammeter, 9 denotes a voltmeter, and the counter electrode 5 is made of, for example, platinum and anodized at a current density of 4 to 8 mA / cm 2 and a formation voltage of 150 V. An anodic oxide film having a thickness of about 100 nm is formed in one to two hours, depending on the current density. The composition of this anodic oxide film was determined by using ESCA (Electron Spectroscopy for Chemical Anion).
According to the measurement of the thermal oxidation film, it is almost the same as the thermal oxide film. Further, since the chemical conversion solution does not contain an alkali metal such as potassium or sodium, the anodic oxide film has no mobile ions and has high reliability. The anodized film has a dielectric breakdown electric field of 8 MV / cm, which is a sufficient withstand voltage for a gate insulating layer, and thus can be used as a gate insulating layer.
【００１９】上記実施例では、化成液３としてエチレン
グリコール中に硝酸アンモニウムを溶かした溶液を用い
たが、硝酸テトラメチルアンモニウム〔(ＣＨ3)4Ｎ〕Ｎ
Ｏ３等のアルカリ金属を含まない硝酸塩ならば何を用い
てもほぼ同等の結果が得られる。In the above embodiment, a solution prepared by dissolving ammonium nitrate in ethylene glycol was used as the chemical conversion solution 3, but tetramethylammonium nitrate [(CH 3 ) 4 N] N
Approximately the same results can be obtained by using any nitrate containing no alkali metal such as O 3 .
【００２０】（実施例２）図２は本発明の第２の実施例
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図２（ａ）に示す
ようにガラス基板10上に多結晶シリコン11(半導体層)を
選択的に被着形成する。多結晶シリコンの被着形成に
は、非晶質シリコンからの固相成長、レーザーアニール
等の方法やＬＰ−ＣＶＤ法等で直接的に多結晶シリコン
を堆積する方法もある。(Embodiment 2) FIG. 2 is a schematic cross-sectional view showing the main steps of a method of manufacturing a thin film transistor according to a second embodiment of the present invention. First, as shown in FIG. Polycrystalline silicon 11 (semiconductor layer) is selectively formed on a glass substrate 10. For the deposition of polycrystalline silicon, there are also methods such as solid phase growth from amorphous silicon, laser annealing, and a method of directly depositing polycrystalline silicon by LP-CVD or the like.
【００２１】次に、図２(b)に示すように例えばアルミ
ニウムＡlを用いてソース電極12及びドレイン電極13を
形成する。この時図示はしないが、ソース電極もしくは
ドレイン電極のいずれか一方または両方に電力が加えら
れるように外部への取り出し電極へ接続されるように形
成する。Next, as shown in FIG. 2B, a source electrode 12 and a drain electrode 13 are formed using, for example, aluminum Al. At this time, although not shown, it is formed so that power is applied to either or both of the source electrode and the drain electrode so as to be connected to an extraction electrode to the outside.
【００２２】次に図２(c)に示すように、通常のフォト
リソグラフィーでアルミニウムをレジストで取り出し電
極部以外は完全に被覆する。そして多結晶シリコン11を
上記図１に示す第１の発明の実施例１の方法で陽極酸化
する。このとき、基板表面でのキャリア密度を増やすた
め光照射を行うことが望ましい。Next, as shown in FIG. 2 (c), aluminum is taken out with a resist by ordinary photolithography and completely covered except for the electrode portion. Then, the polycrystalline silicon 11 is anodized by the method of the first embodiment of the first invention shown in FIG. At this time, light irradiation is preferably performed to increase the carrier density on the substrate surface.
【００２３】次に、レジスト14を剥離すると図２(d)に
示すように陽極酸化膜15が形成される。その後、図示は
しないがもう一度フォトリソグラフィーエッチングによ
り各々のソース・ドレイン電極12，13を独立させる。そ
して例えばクロムＣrを用いてゲート電極16を形成し、
このゲート電極16をマスクとしてイオンを打ち込みソー
ス領域17及びドレイン領域18を形成すれば図２(e)に示
すような薄膜トランジスタが形成される。Next, when the resist 14 is removed, an anodic oxide film 15 is formed as shown in FIG. Thereafter, although not shown, each source / drain electrode 12, 13 is made independent by photolithography etching once again. Then, for example, a gate electrode 16 is formed using chromium Cr,
When the source region 17 and the drain region 18 are formed by implanting ions using the gate electrode 16 as a mask, a thin film transistor as shown in FIG. 2E is formed.
【００２４】（実施例３）図３は本発明の第３の実施例
による薄膜トランジスタの概略断面図であり、実施例２
において陽極酸化膜形成後(図２(c))、窒化シリコン，
酸化シリコン，酸化タンタル等の層間絶縁層19を被着す
ることにより２重ゲート絶縁層として、ゲート絶縁層中
のピンホールによるショート不良を低減させる。(Embodiment 3) FIG. 3 is a schematic sectional view of a thin film transistor according to a third embodiment of the present invention.
After the formation of the anodic oxide film (FIG. 2C),
By depositing an interlayer insulating layer 19 of silicon oxide, tantalum oxide, or the like, a double gate insulating layer reduces short-circuit failure due to pinholes in the gate insulating layer.
【００２５】（実施例４）図４は本発明の第４の実施例
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図４(a)に示すよ
うにガラス基板10上に不純物を殆ど含まない多結晶シリ
コン20(半導体層)を被着形成する。多結晶シリコンの被
着形成には、非晶質シリコンからの固相成長、レーザー
アニール等の方法やＬＰ−ＣＶＤ法等で直接的に多結晶
シリコンを堆積する方法もある。次に、この半導体層上
に例えばＬＰ−ＣＶＤ法で不純物として燐を多く含む多
結晶シリコン21を堆積し図４(a)のようにフォトリソグ
ラフィー・エッチングでパターニングする。(Embodiment 4) FIG. 4 is a schematic cross-sectional view showing the main steps of a method of manufacturing a thin film transistor according to a fourth embodiment of the present invention. First, as shown in FIG. Polycrystalline silicon 20 (semiconductor layer) containing almost no impurities is deposited on a glass substrate 10. For the deposition of polycrystalline silicon, there are also methods such as solid phase growth from amorphous silicon, laser annealing, and a method of directly depositing polycrystalline silicon by LP-CVD or the like. Next, polycrystalline silicon 21 containing a large amount of phosphorus as an impurity is deposited on the semiconductor layer by, for example, LP-CVD and patterned by photolithography and etching as shown in FIG.
【００２６】次に、図４(b)のように例えばアルミニウ
ムＡlを用いてソース電極12及びドレイン電極13を形成
する。この時図示はしないが、ソース電極もしくはドレ
イン電極のいずれか一方または両方に電力が加えられる
ように外部への取り出し電極へ接続されるように形成す
る。Next, as shown in FIG. 4B, a source electrode 12 and a drain electrode 13 are formed using, for example, aluminum Al. At this time, although not shown, it is formed so that power is applied to either or both of the source electrode and the drain electrode so as to be connected to an extraction electrode to the outside.
【００２７】次に通常のフォトリソグラフィーでアルミ
ニウムをレジストで取り出し電極部以外は完全に被覆す
る。そして燐を多く含む多結晶シリコン21を実施例１の
方法で陽極酸化する。このとき、基板表面でのキャリア
密度を増やすため光照射を行うことが望ましい。この方
法によればソース・ドレイン領域17，18(図２参照)を形
成するための不純物イオン打ち込みの工程が不要となる
ばかりでなく、陽極酸化を行うシリコンとして、燐を多
く含む多結晶シリコン21を用いているので導電率が高
く、陽極酸化が容易となる。Next, aluminum is taken out with a resist by ordinary photolithography, and the portions other than the electrode portion are completely covered. Then, the polycrystalline silicon 21 containing much phosphorus is anodized by the method of the first embodiment. At this time, light irradiation is preferably performed to increase the carrier density on the substrate surface. According to this method, not only the step of implanting impurity ions for forming the source / drain regions 17 and 18 (see FIG. 2) becomes unnecessary, but also polycrystalline silicon 21 containing a large amount of phosphorus as silicon for performing anodic oxidation. Is used, the conductivity is high, and anodic oxidation becomes easy.
【００２８】次に、レジストを剥離すると図４(c)に示
すように陽極酸化膜15が形成される。その後、図示はし
ないがもう一度フォトリソグラフィー・エッチングによ
り各々のソース・ドレイン電極12，13を独立させる。Next, when the resist is removed, an anodic oxide film 15 is formed as shown in FIG. Thereafter, although not shown, each source / drain electrode 12, 13 is made independent by photolithography etching again.
【００２９】そして属間絶縁層19を堆積後、ゲート電極
形成には、例えば多結晶シリコンを全面に被着し、全面
にネガレジストを塗布し裏面から露光することにより自
己整合的にゲート電極16を形成することが可能となる。
このようにして図４(d)に示すような薄膜トランジスタ
は形成される。After depositing the inter-metallic insulating layer 19, for forming the gate electrode, for example, polycrystalline silicon is applied on the entire surface, a negative resist is applied on the entire surface, and the entire surface is exposed from the back surface, so that the gate electrode 16 is self-aligned. Can be formed.
Thus, a thin film transistor as shown in FIG. 4D is formed.
【００３０】尚、上記実施例ではＬＰ−ＣＶＤ法を用い
て燐を多く含む多結晶シリコンを堆積したが、その他の
方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ−
ＣＶＤ法等の方法でもよい。また不純物として燐を多く
含む多結晶シリコンを用いたが、ヒ素，ボロン等のドナ
ーもしくはアクセプタとなる不純物ならばどれでもよ
い。In the above embodiment, polycrystalline silicon containing a large amount of phosphorus was deposited by using the LP-CVD method. However, other methods such as plasma CVD, sputtering, and ECR-
A method such as a CVD method may be used. In addition, polycrystalline silicon containing a large amount of phosphorus is used as an impurity, but any impurity such as arsenic or boron which can be a donor or an acceptor may be used.
【００３１】また、上記実施例では自己整合的にゲート
電極を形成したが、通常のフォトリソグラフィー・エッ
チングで形成しても良いことは言うまでもない。Although the gate electrode is formed in a self-aligned manner in the above embodiment, it is needless to say that the gate electrode may be formed by ordinary photolithography and etching.
【００３２】（実施例５）本実施例は、実施例４におい
て不純物を殆ど含まない多結晶シリコンの表面近傍にド
ナーまたはアクセプタとなる不純物となるイオンをイオ
ン・インプランテーション，プラズマドープ，イオンシ
ャワードープ等の方法により導入し、不純物を含む半導
体層を形成したものであり特に図示はしない。(Embodiment 5) This embodiment is different from the embodiment 4 in that ions serving as donors or acceptors serving as impurities are ion-implanted, plasma-doped, and ion-shower-doped in the vicinity of the surface of polycrystalline silicon containing almost no impurities. And the like, and a semiconductor layer containing impurities is formed, and is not particularly shown.
【００３３】（実施例６）図５は本発明の第６の実施例
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図５(a)に示すよ
うにガラス基板10上に不純物を殆ど含まない多結晶シリ
コン20(半導体層)を選択的に被着形成する。この多結晶
シリコン20の被着形成には、非晶質シリコンからの固相
成長、レーザーアニール等の方法やＬＰ−ＣＶＤ法等で
直接的に多結晶シリコンを堆積する方法もある。(Embodiment 6) FIG. 5 is a schematic cross-sectional view showing the main steps of a method for manufacturing a thin film transistor according to a sixth embodiment of the present invention. First, as shown in FIG. Polycrystalline silicon 20 (semiconductor layer) containing almost no impurities is selectively formed on the glass substrate 10. The deposition of the polycrystalline silicon 20 includes a method of solid-phase growth from amorphous silicon, a method of laser annealing, and a method of directly depositing polycrystalline silicon by LP-CVD or the like.
【００３４】次に、この半導体層上に例えばＬＰ−ＣＶ
Ｄ法で不純物として燐を多く含む多結晶シリコン21を堆
積してフォトリソグラフィー・エッチングでパターニン
グする。そして、例えばアルミニウムＡlを用いてソー
ス・ドレイン電極12，13を形成すれば図５(a)を得る。
この時図示はしないが、ソース電極もしくはドレイン電
極のいずれか一方または両方に電力が加えられるように
外部への取り出し電極へ接続されるように形成する。Next, on this semiconductor layer, for example, LP-CV
Polycrystalline silicon 21 containing a large amount of phosphorus as an impurity is deposited by method D and patterned by photolithography and etching. Then, if the source / drain electrodes 12 and 13 are formed using, for example, aluminum Al, FIG. 5A is obtained.
At this time, although not shown, it is formed so that power is applied to either or both of the source electrode and the drain electrode so as to be connected to an extraction electrode to the outside.
【００３５】次に図５(b)に示すように通常のフォトリ
ソグラフィーでアルミニウムをレジスト14で取り出し電
極部以外は完全に被覆する。そして燐を多く含む多結晶
シリコン21を実施例１の方法で陽極酸化する。このと
き、基板表面でのキャリア密度を増やすため光照射を行
うことが望ましい。この方法によれば、ソース・ドレイ
ン領域17，18(図２参照)を形成するための不純物イオン
打ち込みの工程が不要となるばかりでなく、陽極酸化を
行うシリコンとして、燐を多く含む多結晶シリコン21を
用いているので導電率が高く、陽極酸化が容易となる。Next, as shown in FIG. 5 (b), aluminum is taken out with a resist 14 by ordinary photolithography to completely cover portions other than the electrode portion. Then, the polycrystalline silicon 21 containing much phosphorus is anodized by the method of the first embodiment. At this time, light irradiation is preferably performed to increase the carrier density on the substrate surface. According to this method, not only is the step of implanting impurity ions for forming the source / drain regions 17 and 18 (see FIG. 2) unnecessary, but also polycrystalline silicon containing a large amount of phosphorus is used as silicon for anodic oxidation. Since 21 is used, the conductivity is high and anodic oxidation becomes easy.
【００３６】次に、レジストを剥離すれば図５(c)に示
すように陽極酸化膜15が形成される。その後、図示はし
ないがもう一度フォトリソグラフィー・エッチングによ
り各々のソース・ドレイン電極12，13を独立させる。Next, by removing the resist, an anodic oxide film 15 is formed as shown in FIG. Thereafter, although not shown, each source / drain electrode 12, 13 is made independent by photolithography etching again.
【００３７】最後にゲート電極16の形成には、例えばク
ロムＣrを用いて形成すれば、図５(d)に示すような薄膜
トランジスタが形成される。Finally, when the gate electrode 16 is formed using, for example, chromium Cr, a thin film transistor as shown in FIG. 5D is formed.
【００３８】尚、上記実施例ではＬＰ−ＣＶＤ法を用い
て燐を多く含む多結晶シリコンを堆積したが、その他の
方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ−
ＣＶＤ法等の方法でもよい。また不純物として燐を多く
含むシリコンを用いたが、ヒ素，ボロン等のドナーもし
くはアクセプタとなる不純物ならばどれでもよい。In the above embodiment, polycrystalline silicon containing a large amount of phosphorus is deposited by the LP-CVD method. However, other methods such as plasma CVD, sputtering, and ECR-
A method such as a CVD method may be used. Although silicon containing a large amount of phosphorus is used as an impurity, any impurity such as arsenic, boron, or the like serving as a donor or an acceptor may be used.
【００３９】（実施例７）図６は本発明の第７の実施例
における薄膜トランジスタの製造方法の主要工程毎の概
略断面図を示したものであり、まず、図６(a)に示すよ
うにガラス基板10上例えばアルミニウムＡlを用いてソ
ース電極12及びドレイン電極13を形成する。この時図示
はしないが、ソース電極もしくはドレイン電極のいずれ
か一方または両方に電力が加えられるように外部への取
り出し電極へ接続されるように形成する。そして、不純
物を殆ど含まない多結晶シリコン20(半導体層)を選択的
に被着形成する。多結晶シリコンの被着形成には、非晶
質シリコンからの固相成長、レーザーアニール等の方法
やＬＰ−ＣＶＤ法等で直接的に多結晶シリコンを堆積す
る方法もある。次に、例えばＬＰ−ＣＶＤ法で不純物と
して燐を多く含む多結晶シリコン21を堆積し図６(a)の
ようにフォトリソグラフィー・エッチングでパターニン
グする。(Embodiment 7) FIGS. 6A and 6B are schematic sectional views showing main steps of a method for manufacturing a thin film transistor according to a seventh embodiment of the present invention. First, as shown in FIG. A source electrode 12 and a drain electrode 13 are formed on a glass substrate 10 using, for example, aluminum Al. At this time, although not shown, it is formed so that power is applied to either or both of the source electrode and the drain electrode so as to be connected to an extraction electrode to the outside. Then, polycrystalline silicon 20 (semiconductor layer) containing almost no impurities is selectively deposited. For the deposition of polycrystalline silicon, there are also methods such as solid phase growth from amorphous silicon, laser annealing, and a method of directly depositing polycrystalline silicon by LP-CVD or the like. Next, polycrystalline silicon 21 containing a large amount of phosphorus as an impurity is deposited by, for example, LP-CVD, and patterned by photolithography and etching as shown in FIG.
【００４０】そして、次に図６(b)に示すように通常の
フォトリソグラフィーでアルミニウムをレジスト14で取
り出し電極部以外は完全に被覆する。そして燐を多く含
む多結晶シリコン21を実施例１の方法で陽極酸化する。
このとき、基板表面でのキャリア密度を増やすため光照
射を行うことが望ましい。この方法によればソース・ド
レイン領域17，18(図２参照)を形成するための不純物イ
オン打ち込みの工程が不要となるばかりでなく、陽極酸
化を行うシリコンとして、燐を多く含む多結晶シリコン
を用いているので導電率が高く、陽極酸化が容易とな
る。Then, as shown in FIG. 6B, aluminum is taken out with a resist 14 by ordinary photolithography, and the aluminum is completely covered except for the electrode portion. Then, the polycrystalline silicon 21 containing much phosphorus is anodized by the method of the first embodiment.
At this time, light irradiation is preferably performed to increase the carrier density on the substrate surface. According to this method, not only is the step of implanting impurity ions for forming the source / drain regions 17 and 18 (see FIG. 2) unnecessary, but also polycrystalline silicon containing a large amount of phosphorus is used as silicon for anodizing. Since it is used, the conductivity is high and anodic oxidation becomes easy.
【００４１】次に、レジストを剥離すれば図６(c)に示
すような陽極酸化膜15が形成されるその後、図示はしな
いがもう一度フォトリソグラフィー・エッチングにより
各々のソース・ドレイン電極12，13を独立させる。Next, by removing the resist, an anodic oxide film 15 as shown in FIG. 6C is formed. Thereafter, although not shown, each of the source / drain electrodes 12 and 13 is again subjected to photolithographic etching. Be independent.
【００４２】最後に層間絶縁層19を堆積し、ゲート電極
16を例えばクロムＣr用いて形成すれば、図６(d)に示す
ような薄膜トランジスタが形成される。Finally, an interlayer insulating layer 19 is deposited, and a gate electrode
If 16 is formed using, for example, chromium Cr, a thin film transistor as shown in FIG. 6D is formed.
【００４３】尚、上記実施例ではソース・ドレイン電極
の形成工程と不純物を含まない多結晶シリコンの形成工
程の順序を入れ換えても良い。In the above embodiment, the order of the step of forming source / drain electrodes and the step of forming polycrystalline silicon containing no impurity may be interchanged.
【００４４】また、上記実施例ではＬＰ−ＣＶＤ法を用
いて燐を多く含む多結晶シリコンを堆積したが、その他
の方法、例えばプラズマＣＶＤ法，スパッタ法，ＥＣＲ
−ＣＶＤ法等の方法でもよい。また、不純物として燐を
多く含む多結晶シリコンを用いたが、ヒ素，ボロン等の
ドナーもしくはアクセプタとなる不純物ならばどれでも
よい。In the above embodiment, polycrystalline silicon containing a large amount of phosphorus was deposited by using the LP-CVD method. However, other methods such as plasma CVD, sputtering, and ECR were used.
-A method such as a CVD method may be used. Although polycrystalline silicon containing a large amount of phosphorus is used as an impurity, any impurity that serves as a donor or an acceptor such as arsenic or boron may be used.
【００４５】また、上記実施例では自己整合的にゲート
電極を形成したが、通常のフォトリソグラフィー・エッ
チングで形成しても良いことは言うまでもない。In the above embodiment, the gate electrode is formed in a self-aligned manner. However, it goes without saying that the gate electrode may be formed by ordinary photolithography and etching.
【００４６】[0046]
【発明の効果】以上説明したように、本発明によれば、
熱酸化膜とほぼ同等の組成で、しかも化成液にはカリウ
ムやナトリウム等のアルカリ金属が含まれていないの
で、陽極酸化膜中には可動イオンがなく信頼性が高く、
絶縁破壊電界は８MV／cmとゲート絶縁層として十分な耐
圧を持っている陽極酸化膜が形成できる。As described above, according to the present invention,
Since the composition is almost the same as that of the thermal oxide film and the chemical liquid does not contain alkali metals such as potassium and sodium, the anodic oxide film has no mobile ions and is highly reliable.
An anodic oxide film having a dielectric breakdown electric field of 8 MV / cm and a sufficient withstand voltage as a gate insulating layer can be formed.
【００４７】また、本発明によれば、半導体層／絶縁層
界面を清浄に保持できる薄膜トランジスタが低コストで
製造できる。また本発明の薄膜トランジスタは性能及び
信頼性に優れた薄膜トランジスタであり、その実用上の
効果は大きい。Further, according to the present invention, a thin film transistor capable of keeping the semiconductor layer / insulating layer interface clean can be manufactured at low cost. Further, the thin film transistor of the present invention is a thin film transistor excellent in performance and reliability, and has a large practical effect.
【図１】本発明の実施例１における陽極酸化方法を実施
する装置概略図である。FIG. 1 is a schematic diagram of an apparatus for performing an anodic oxidation method in Embodiment 1 of the present invention.
【図２】本発明の実施例２における薄膜トランジスタの
製造方法の主要工程毎の概略断面図である。FIG. 2 is a schematic cross-sectional view of each main step of a method for manufacturing a thin film transistor in Embodiment 2 of the present invention.
【図３】本発明の実施例３における薄膜トランジスタの
製造方法により製造された薄膜トランジスタの概略断面
図である。FIG. 3 is a schematic sectional view of a thin film transistor manufactured by a method of manufacturing a thin film transistor according to a third embodiment of the present invention.
【図４】本発明の実施例４における薄膜トランジスタの
製造方法の主要工程毎の概略断面図である。FIG. 4 is a schematic cross-sectional view of each main step of a method for manufacturing a thin film transistor in Example 4 of the present invention.
【図５】本発明の実施例６における薄膜トランジスタの
製造方法の主要工程毎の概略断面図である。FIG. 5 is a schematic cross-sectional view of each main step of a method for manufacturing a thin film transistor in Example 6 of the present invention.
【図６】本発明の実施例７における薄膜トランジスタの
製造方法の主要工程毎の概略断面図である。FIG. 6 is a schematic cross-sectional view of each main step of a method for manufacturing a thin film transistor in Example 7 of the present invention.
【図７】従来の方法による製造されたコプレーナ型薄膜
トランジスタの要部断面図である。FIG. 7 is a sectional view of a main part of a coplanar thin film transistor manufactured by a conventional method.
１，10…ガラス基板、 ２…シリコン薄膜、 ３…化成
液、 ４…クリップ、５…対向電極(白金)、 ６…化成
槽、 ７…電源、 ８…電流計、 ９…電圧計、 11…
多結晶シリコン、 12…ソース電極、 13…ドレイン電
極、 14…レジスト、 15…陽極酸化膜、 16…ゲート
電極、 17…ソース領域、 18…ドレイン領域、 19…
層間絶縁層、 20…不純物をほとんど含まない多結晶シ
リコン、21…燐を多く含む多結晶シリコン。1, 10: glass substrate, 2: silicon thin film, 3: chemical conversion liquid, 4: clip, 5: counter electrode (platinum), 6: chemical conversion tank, 7: power supply, 8: ammeter, 9: voltmeter, 11 ...
Polycrystalline silicon, 12… Source electrode, 13… Drain electrode, 14… Resist, 15… Anodic oxide film, 16… Gate electrode, 17… Source region, 18… Drain region, 19…
Interlayer insulating layer, 20 ... polycrystalline silicon containing almost no impurities, 21 ... polycrystalline silicon containing much phosphorus.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 達男 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 川村 哲也 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭58−33873（ＪＰ，Ａ) 特開 平４−302431（ＪＰ，Ａ) 特開 昭58−108774（ＪＰ，Ａ) 特開 昭58−134432（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316 H01L 29/786 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Tatsuo Yoshioka 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (72) Tetsuya Kawamura 1006 Kadoma Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor: Yutaka Miyata 1006, Kazuma, Kazuma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-58-33873 (JP, A) JP-A-4-302431 (JP, A) JP-A-58-108774 (JP, A) JP-A-58-134432 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/316 H01L 29/786
Claims (8)
カリ金属を含まない硝酸塩を含む化成液を用いて陽極酸
化し、その陽極酸化された膜をゲート絶縁層として用い
ることを特徴とするシリコンの陽極酸化方法。1. An anodizing method comprising the steps of: anodizing a semiconductor containing silicon as a main component using a chemical solution containing a nitrate containing no alkali metal; and using the anodized film as a gate insulating layer. Anodizing method.
なくとも硝酸アンモニウム(ＮＨ4ＮＯ3)もしくは硝酸テ
トラメチルアンモニウム([(ＣＨ3)4Ｎ]ＮＯ3)を含むこ
とを特徴とする請求項１記載のシリコン陽極酸化方法。2. The method according to claim 1, wherein the nitrate containing no alkali metal contains at least ammonium nitrate (NH 4 NO 3 ) or tetramethylammonium nitrate ([(CH 3 ) 4 N] NO 3 ). Silicon anodization method.
第１の工程と、前記半導体層を一部覆うように第１の導
電層を形成し、前記半導体層の露出部に第１の絶縁層を
形成する第２の工程と、前記第１の導電層を除去しゲー
ト電極及びゲートバス配線となる第２の導電層を形成す
る第３の工程と、前記第２の導電層をマスクとして前記
半導体層中にドナーまたはアクセプタとなる不純物を導
入しソース領域及びドレイン領域を形成する第４の工程
と、第２の絶縁層を選択的に被着形成する第５の工程
と、ソースバス配線とともに前記ソース及びドレイン領
域に接触するようにソース電極とドレイン電極を形成す
るように第３の導電層を選択的に形成する第６の工程
と、から少なくともなる薄膜トランジスタの製造方法に
おいて、前記半導体層はシリコンを主成分とする半導体
からなり、前記第１の絶縁層は、前記第１の導電層から
電力を供給することにより前記半導体層を陽極酸化して
形成することを特徴とする薄膜トランジスタの製造方
法。3. A first step of selectively forming a semiconductor layer on a substrate, and forming a first conductive layer so as to partially cover the semiconductor layer, and forming a first conductive layer on an exposed portion of the semiconductor layer. A second step of forming an insulating layer, a third step of removing the first conductive layer to form a second conductive layer serving as a gate electrode and a gate bus line, and forming the second conductive layer. A fourth step of forming a source region and a drain region by introducing an impurity serving as a donor or an acceptor into the semiconductor layer as a mask, a fifth step of selectively forming a second insulating layer, A sixth step of selectively forming a third conductive layer so as to form a source electrode and a drain electrode so as to be in contact with the source and drain regions together with the bus wiring. The semiconductor layer A method of manufacturing a thin film transistor, comprising: a semiconductor containing silicon as a main component; and forming the first insulating layer by anodizing the semiconductor layer by supplying power from the first conductive layer. .
なる不純物を殆ど含まない第１の半導体層を形成する第
１の工程と、ドナーもしくはアクセプタとなる不純物を
含む第２の半導体層を形成する第２の工程と、ソース及
びドレイン電極とともにソースバス配線を形成するよう
に第１の導電層を選択的に形成する第３の工程と、前記
第２の半導体層の露出部に絶縁層を形成する第４の工程
と、選択的に第２の絶縁層を形成する第５の工程と、ゲ
ート電極とゲートバス配線となる第２の導電層を形成す
る第６の工程と、から少なくともなる薄膜トランジスタ
の製造方法において、前記半導体層はシリコンを主成分
とする半導体からなり、前記絶縁層は、前記第１の導電
層から電力を供給することにより前記半導体層を陽極酸
化して形成することを特徴とする薄膜トランジスタの製
造方法。4. A first step of forming a first semiconductor layer containing almost no impurity serving as a donor or an acceptor on a substrate, and a second step of forming a second semiconductor layer containing an impurity serving as a donor or an acceptor. Step 2, a third step of selectively forming a first conductive layer so as to form a source bus wiring together with source and drain electrodes, and forming an insulating layer on an exposed portion of the second semiconductor layer. A thin film transistor comprising at least a fourth step, a fifth step of selectively forming a second insulating layer, and a sixth step of forming a second conductive layer serving as a gate electrode and a gate bus wiring; In the manufacturing method, the semiconductor layer is made of a semiconductor containing silicon as a main component, and the insulating layer is formed by anodizing the semiconductor layer by supplying power from the first conductive layer. A method for manufacturing a thin film transistor, comprising:
層上の不純物を含む半導体層を選択的に被着形成するこ
とを特徴とする請求項４記載の薄膜トランジスタの製造
方法。5. The method according to claim 4, wherein said second semiconductor layer is formed by selectively depositing a semiconductor layer containing impurities on said first semiconductor layer.
層に不純物を導入することにより形成することを特徴と
する請求項４記載の薄膜トランジスタの製造方法。6. The method according to claim 4, wherein the second semiconductor layer is formed by introducing an impurity into the first semiconductor layer.
極及びドレイン電極となる第１の導電層を形成する第１
の工程と、半導体層をトランジスタ形成領域及びソース
バス配線とゲートバス配線の交差部に選択的に形成する
第２の工程と、前記半導体層の露出部及びソースバス配
線とゲートバス配線の交差部に絶縁層を形成する第３の
工程と、ゲート電極及びゲートバス配線となる第２の導
電層を形成する第４の工程と、から少なくともなる薄膜
トランジスタの製造方法において、前記半導体層はシリ
コンを主成分とする半導体からなり、前記絶縁層は、前
記第１の導電層から電力を供給することにより前記半導
体層を陽極酸化して形成することを特徴とする薄膜トラ
ンジスタの製造方法。7. A first method for forming a source bus wiring and a first conductive layer serving as a source electrode and a drain electrode on a substrate.
A second step of selectively forming a semiconductor layer in a transistor formation region and an intersection of a source bus wiring and a gate bus wiring; and an exposed part of the semiconductor layer and an intersection of a source bus wiring and a gate bus wiring. A third step of forming an insulating layer on the substrate, and a fourth step of forming a second conductive layer serving as a gate electrode and a gate bus wiring, wherein the semiconductor layer is mainly made of silicon. A method for manufacturing a thin film transistor, comprising a semiconductor as a component, wherein the insulating layer is formed by anodizing the semiconductor layer by supplying power from the first conductive layer.
もソースバス配線も形成するように第１の導電層を選択
的に形成する第１の工程と、ドナーもしくはアクセプタ
となる不純物を殆ど含まない第１の半導体層を形成する
第２の工程と、ドナーもしくはアクセプタとなる不純物
を含む第２の半導体層を形成する第３の工程と、前記第
２の半導体層の露出部に絶縁層を形成する第４の工程
と、選択的に第２の絶縁層を形成する第５の工程と、ゲ
ート電極とゲートバス配線となる第２の導電層を形成す
る第５の工程と、から少なくともなる薄膜トランジスタ
の製造方法において、前記半導体層はシリコンを主成分
とする半導体からなり、前記絶縁層は、前記第１の導電
層から電力を供給することにより前記半導体層を陽極酸
化して形成することを特徴とする薄膜トランジスタの製
造方法。8. A first step of selectively forming a first conductive layer on a substrate so as to form source and drain electrodes and a source bus wiring, and substantially does not include an impurity serving as a donor or an acceptor. A second step of forming a first semiconductor layer, a third step of forming a second semiconductor layer containing an impurity serving as a donor or an acceptor, and forming an insulating layer in an exposed portion of the second semiconductor layer And a fifth step of selectively forming a second insulating layer and a fifth step of forming a second conductive layer serving as a gate electrode and a gate bus wiring. Wherein the semiconductor layer is made of a semiconductor containing silicon as a main component, and the insulating layer is formed by anodizing the semiconductor layer by supplying power from the first conductive layer. A method for manufacturing a thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048536A JP2987789B2 (en) | 1992-03-05 | 1992-03-05 | Method of anodizing silicon and method of manufacturing thin film transistor using the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048536A JP2987789B2 (en) | 1992-03-05 | 1992-03-05 | Method of anodizing silicon and method of manufacturing thin film transistor using the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251432A JPH05251432A (en) | 1993-09-28 |
| JP2987789B2 true JP2987789B2 (en) | 1999-12-06 |
Family
ID=12806091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4048536A Expired - Fee Related JP2987789B2 (en) | 1992-03-05 | 1992-03-05 | Method of anodizing silicon and method of manufacturing thin film transistor using the method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2987789B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856183B1 (en) | 2004-02-16 | 2008-10-10 | 샤프 가부시키가이샤 | Thin film transistor and manufacturing method thereof, display apparatus, method for modifying oxide film, method for forming oxide film, semiconductor device, method for manufacturing semiconductor device and equipment for manufacturing semiconductor device |
| US9608122B2 (en) * | 2013-03-27 | 2017-03-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1992
- 1992-03-05 JP JP4048536A patent/JP2987789B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05251432A (en) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595944A (en) | Transistor and process for fabricating the same | |
| US6124603A (en) | Complementary integrated circuit having N channel TFTs and P channel TFTs | |
| US7045399B2 (en) | Electronic circuit | |
| US5728259A (en) | Process for fabricating thin-film semiconductor device without plasma induced damage | |
| US6939749B2 (en) | Method of manufacturing a semiconductor device that includes heating the gate insulating film | |
| JPH11112004A (en) | Manufacture of thin film transistor | |
| JP3869189B2 (en) | Method for manufacturing thin film transistor | |
| JP2700277B2 (en) | Method for manufacturing thin film transistor | |
| JPH0422120A (en) | Thin film semiconductor device | |
| JP2987789B2 (en) | Method of anodizing silicon and method of manufacturing thin film transistor using the method | |
| JPS6165477A (en) | Semiconductor device | |
| JPH03194937A (en) | Manufacture of thin film transistor | |
| JP2004055838A (en) | Method for manufacturing thin film transistor | |
| JP2987987B2 (en) | Method of forming crystalline semiconductor thin film and method of manufacturing thin film transistor | |
| JP2996025B2 (en) | Method of manufacturing insulating film and thin film transistor device using the same | |
| JP3181901B2 (en) | Thin film transistor | |
| JP2587570B2 (en) | Polycrystalline silicon thin film transistor and method of manufacturing the same | |
| JP3181817B2 (en) | Thin film transistor | |
| JP4036917B2 (en) | Thin film transistor manufacturing method | |
| JPH04186634A (en) | Manufacture of thin film semiconductor device | |
| JP3333489B2 (en) | Method for manufacturing thin film transistor | |
| JP2561572B2 (en) | Method for manufacturing insulated gate field effect transistor | |
| JPS61160943A (en) | Formation of oxide film | |
| JPH0936369A (en) | Manufacture of thin-film semiconductor device | |
| JPH0348670B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |