JP2984628B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2984628B2 JP2984628B2 JP9172420A JP17242097A JP2984628B2 JP 2984628 B2 JP2984628 B2 JP 2984628B2 JP 9172420 A JP9172420 A JP 9172420A JP 17242097 A JP17242097 A JP 17242097A JP 2984628 B2 JP2984628 B2 JP 2984628B2
- Authority
- JP
- Japan
- Prior art keywords
- dump
- output
- μrom
- storage device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、１チップのマイク
ロコンピュータに関し、特に内蔵ＲＯＭ（Ｒｅａｄ Ｏ
ｎｌｙ Ｍｅｍｏｒｙ：読み出し専用メモリ）のテスト
機能に特徴を持つ。
ロコンピュータに関し、特に内蔵ＲＯＭ（Ｒｅａｄ Ｏ
ｎｌｙ Ｍｅｍｏｒｙ：読み出し専用メモリ）のテスト
機能に特徴を持つ。
【０００２】
【従来の技術】一般に、マイクロプログラム方式を採用
している、１チップマイクロコンピュータ（以下、１チ
ップマイコンと称す）は、ユーザプログラムを格納する
ための、インストラクションＲＯＭ（以下、ＩＲＯＭと
称す）と、該インストラクションＲＯＭの内容をデコー
ドし、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ：中央演算処理装置）制御信号を生成するため
の情報を内部に格納するマイクロＲＯＭ（以下、μＲＯ
Ｍと称す）とを内蔵している。これらの１チップマイコ
ンは、ユーザ出荷前のスクリーニングテストでＩＲＯＭ
およびμＲＯＭの内容が正しく格納されていることの確
認をしている。これをＲＯＭダンプテストと称する。
している、１チップマイクロコンピュータ（以下、１チ
ップマイコンと称す）は、ユーザプログラムを格納する
ための、インストラクションＲＯＭ（以下、ＩＲＯＭと
称す）と、該インストラクションＲＯＭの内容をデコー
ドし、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ：中央演算処理装置）制御信号を生成するため
の情報を内部に格納するマイクロＲＯＭ（以下、μＲＯ
Ｍと称す）とを内蔵している。これらの１チップマイコ
ンは、ユーザ出荷前のスクリーニングテストでＩＲＯＭ
およびμＲＯＭの内容が正しく格納されていることの確
認をしている。これをＲＯＭダンプテストと称する。
【０００３】従来の１チップマイコンでは、ＲＯＭダン
プテストを実行する場合、外部から入力されるモード信
号の状態により、ＩＲＯＭのダンプテスト許可信号（以
下、ＩＲＯＭダンプ信号と記す）やμＲＯＭのダンプテ
スト許可信号（以下、μＲＯＭダンプ信号と記す）等を
排他的に生成して、１チップマイコンのＲＯＭダンプテ
ストのモードを決定している。たとえば、ＩＲＯＭダン
プ信号を有効にすると、μＲＯＭダンプ信号は無効にな
り、ＩＲＯＭのダンプテストを行うことはできるが、μ
ＲＯＭのダンプテストは実行できない。その逆の場合も
同様である。ＲＯＭのダンプテストを行う場合、ＩＲＯ
Ｍの転送経路とμＲＯＭの転送経路が同じ場合には、２
つのＲＯＭのダンプテストを同時に実行することは不可
能であるが、上述のような、モードデコード構成を取っ
ている場合、ＩＲＯＭの転送経路とμＲＯＭの転送経路
が転送経路が異なる場合であっても、すなわち、ハード
ウエア的に同時にテストすることが可能であっても、同
時に動作させることができない。
プテストを実行する場合、外部から入力されるモード信
号の状態により、ＩＲＯＭのダンプテスト許可信号（以
下、ＩＲＯＭダンプ信号と記す）やμＲＯＭのダンプテ
スト許可信号（以下、μＲＯＭダンプ信号と記す）等を
排他的に生成して、１チップマイコンのＲＯＭダンプテ
ストのモードを決定している。たとえば、ＩＲＯＭダン
プ信号を有効にすると、μＲＯＭダンプ信号は無効にな
り、ＩＲＯＭのダンプテストを行うことはできるが、μ
ＲＯＭのダンプテストは実行できない。その逆の場合も
同様である。ＲＯＭのダンプテストを行う場合、ＩＲＯ
Ｍの転送経路とμＲＯＭの転送経路が同じ場合には、２
つのＲＯＭのダンプテストを同時に実行することは不可
能であるが、上述のような、モードデコード構成を取っ
ている場合、ＩＲＯＭの転送経路とμＲＯＭの転送経路
が転送経路が異なる場合であっても、すなわち、ハード
ウエア的に同時にテストすることが可能であっても、同
時に動作させることができない。
【０００４】以下に、従来の１チップマイコンでのＲＯ
Ｍダンプテストの実行の方法を、図５ないし図７を用い
て説明する。なお、本説明では、説明に必要な機能のみ
を示し、直接関係のない機能や回路については省略して
いる。
Ｍダンプテストの実行の方法を、図５ないし図７を用い
て説明する。なお、本説明では、説明に必要な機能のみ
を示し、直接関係のない機能や回路については省略して
いる。
【０００５】図５の１チップマイコンにおいて、符号３
００はＩＲＯＭである。符号３０１は、上記ＩＲＯＭ３
００にアドレスを供給するＩＲＯＭアドレスカウンタで
ある。符号３０４は、ポートＡであり、ＩＲＯＭのダン
プテスト時には、データの出力端子となるものである。
符号３０３は、上記ポートＡ・３０４に接続される第１
の内部のデータバス（以下、ＩＢＵＳと称す）である。
符号３１０は、ＩＲＯＭ３００から、読み出されたデー
タをデコードして、ＣＰＵ制御信号３４０を生成するた
めの情報を格納するμＲＯＭである。符号３１１は、μ
ＲＯＭダンプのテスト時に、μＲＯＭにアドレスを供給
するμＲＯＭアドレスカウンタである。
００はＩＲＯＭである。符号３０１は、上記ＩＲＯＭ３
００にアドレスを供給するＩＲＯＭアドレスカウンタで
ある。符号３０４は、ポートＡであり、ＩＲＯＭのダン
プテスト時には、データの出力端子となるものである。
符号３０３は、上記ポートＡ・３０４に接続される第１
の内部のデータバス（以下、ＩＢＵＳと称す）である。
符号３１０は、ＩＲＯＭ３００から、読み出されたデー
タをデコードして、ＣＰＵ制御信号３４０を生成するた
めの情報を格納するμＲＯＭである。符号３１１は、μ
ＲＯＭダンプのテスト時に、μＲＯＭにアドレスを供給
するμＲＯＭアドレスカウンタである。
【０００６】符号３１４は、ポートＢであり、μＲＯＭ
のダンプテスト時には、データの出力端子となるもので
ある。符号３１３は、μＲＯＭのダンプテスト時に、μ
ＲＯＭ３１０から出力されるデータをポートＢ・３１４
に出力する第２の内部のデータバス（以下、μＢＵＳと
称す）である。符号３２６は、ＩＲＯＭアドレスカウン
タ３０１とμＲＯＭアドレスカウンタ３１１とに同期タ
イミングを与えるために外部から入力されるシステムク
ロック信号である。符号３２０は、テストモードを設定
するために外部から入力される２ビットのモード信号
（以下、ＭＯＤ信号と称す）である。符号３２３は、モ
ードデコーダであり、ＭＯＤ信号３２０の状態をデコー
ドして、ＩＲＯＭダンプ信号３２１とμＲＯＭダンプ信
号３２２とを生成する。符号３３１から３３４は、３ス
テートバッファである。符号３０２は、ＩＲＯＭ３００
に与えるアドレスの乗る、ＩＲＯＭアドレスバスであ
り、符号３１２は、μＲＯＭ３１０に与えるアドレスの
乗る、μＲＯＭアドレスバスである。
のダンプテスト時には、データの出力端子となるもので
ある。符号３１３は、μＲＯＭのダンプテスト時に、μ
ＲＯＭ３１０から出力されるデータをポートＢ・３１４
に出力する第２の内部のデータバス（以下、μＢＵＳと
称す）である。符号３２６は、ＩＲＯＭアドレスカウン
タ３０１とμＲＯＭアドレスカウンタ３１１とに同期タ
イミングを与えるために外部から入力されるシステムク
ロック信号である。符号３２０は、テストモードを設定
するために外部から入力される２ビットのモード信号
（以下、ＭＯＤ信号と称す）である。符号３２３は、モ
ードデコーダであり、ＭＯＤ信号３２０の状態をデコー
ドして、ＩＲＯＭダンプ信号３２１とμＲＯＭダンプ信
号３２２とを生成する。符号３３１から３３４は、３ス
テートバッファである。符号３０２は、ＩＲＯＭ３００
に与えるアドレスの乗る、ＩＲＯＭアドレスバスであ
り、符号３１２は、μＲＯＭ３１０に与えるアドレスの
乗る、μＲＯＭアドレスバスである。
【０００７】まず、ＩＲＯＭのダンプテストモード時の
動作について、図６を参照しつつ説明する。この１チッ
プマイコンは、ＭＯＤ信号３２０を、所定の状態（たと
えば“１１”）にすることにより、ＩＲＯＭダンプ信号
３２１が“１”になり、μＲＯＭダンプ信号３２２は、
“０”になる。これにより、ＩＲＯＭ３００からＩＢＵ
Ｓ３０３への出力が許可状態になり，ＩＢＵＳ３０３か
らポートＡ・３０４への出力が許可状態になる。同時
に、ＩＲＯＭアドレスカウンタ３０１は初期化される。
その後、ＩＲＯＭアドレスカウンタ３０１は、システム
クロック信号３２６に同期して、順次インクリメントさ
れたアドレスを出力し、ＩＲＯＭ３００は、ＩＲＯＭア
ドレスバス３０２の出力するアドレスに対応するデータ
を、出力許可状態となったＩＢＵＳ３０３に出力し、Ｉ
ＢＵＳ３０３上のデータは、出力許可状態となったポー
トＡ・３０４から外部に出力される。
動作について、図６を参照しつつ説明する。この１チッ
プマイコンは、ＭＯＤ信号３２０を、所定の状態（たと
えば“１１”）にすることにより、ＩＲＯＭダンプ信号
３２１が“１”になり、μＲＯＭダンプ信号３２２は、
“０”になる。これにより、ＩＲＯＭ３００からＩＢＵ
Ｓ３０３への出力が許可状態になり，ＩＢＵＳ３０３か
らポートＡ・３０４への出力が許可状態になる。同時
に、ＩＲＯＭアドレスカウンタ３０１は初期化される。
その後、ＩＲＯＭアドレスカウンタ３０１は、システム
クロック信号３２６に同期して、順次インクリメントさ
れたアドレスを出力し、ＩＲＯＭ３００は、ＩＲＯＭア
ドレスバス３０２の出力するアドレスに対応するデータ
を、出力許可状態となったＩＢＵＳ３０３に出力し、Ｉ
ＢＵＳ３０３上のデータは、出力許可状態となったポー
トＡ・３０４から外部に出力される。
【０００８】一方、μＲＯＭダンプ信号３２２は”０”
であるため、μＲＯＭ３１０およびμＲＯＭアドレスカ
ウンタ３１１の動作は停止しており、またポートＢは出
力禁止状態（Ｈｉ−ｚ）になっている。次に、μＲＯＭ
ダンプテストモード時の動作について第７図を参照して
説明する。ＭＯＤ信号３２０を所定の状態（たとえば、
“００”）にすることにより、μＲＯＭダンプ信号が
“１”になる。μＲＯＭダンプ信号が、”１”になるこ
とにより、μＲＯＭ３１０からμＢＵＳ３１３への出力
許可状態になり、μＢＵＳ３１３からポート３１４への
出力許可状態になり、同時にμＲＯＭアドレスカウンタ
３１１は初期化される。
であるため、μＲＯＭ３１０およびμＲＯＭアドレスカ
ウンタ３１１の動作は停止しており、またポートＢは出
力禁止状態（Ｈｉ−ｚ）になっている。次に、μＲＯＭ
ダンプテストモード時の動作について第７図を参照して
説明する。ＭＯＤ信号３２０を所定の状態（たとえば、
“００”）にすることにより、μＲＯＭダンプ信号が
“１”になる。μＲＯＭダンプ信号が、”１”になるこ
とにより、μＲＯＭ３１０からμＢＵＳ３１３への出力
許可状態になり、μＢＵＳ３１３からポート３１４への
出力許可状態になり、同時にμＲＯＭアドレスカウンタ
３１１は初期化される。
【０００９】その後、μＲＯＭアドレスカウンタ３１１
は、システムクロック３２６に同期して順次インクリメ
ントされたアドレスを出力し、μＲＯＭ３１０はμＲＯ
Ｍアドレスカウンタ３１１の出力するアドレスに対応す
るデータを出力許可状態となったμＢＵＳ３１３に出力
し、μＢＵＳ３１３上のデータは出力許可状態となった
ポートＢ・３１４から外部に出力される。一方、ＩＲＯ
Ｍダンプ信号３２１は、“０”であるため、ＩＲＯＭ３
００およびＩＲＯＭアドレスカウンタ３０１の動作は停
止しており、またポートＡ・３０４は、出力禁止状態に
なっている。
は、システムクロック３２６に同期して順次インクリメ
ントされたアドレスを出力し、μＲＯＭ３１０はμＲＯ
Ｍアドレスカウンタ３１１の出力するアドレスに対応す
るデータを出力許可状態となったμＢＵＳ３１３に出力
し、μＢＵＳ３１３上のデータは出力許可状態となった
ポートＢ・３１４から外部に出力される。一方、ＩＲＯ
Ｍダンプ信号３２１は、“０”であるため、ＩＲＯＭ３
００およびＩＲＯＭアドレスカウンタ３０１の動作は停
止しており、またポートＡ・３０４は、出力禁止状態に
なっている。
【００１０】
【発明が解決しようとする課題】上記の従来装置の例で
は、上述のように、従来の１チップマイコンは、ＩＲＯ
ＭのダンプモードとμＲＯＭのダンプモードとを、異な
るモードとして設定しているため、ＩＲＯＭのダンプテ
スト時とμＲＯＭのダンプテスト時の転送経路が異なる
にもかかわらず（すなわち分離されたハードウエアを有
しているにもかかわらず）、一方がダンプテストを実行
している場合、他方は常に停止状態にあり、同時には２
つのＲＯＭダンプテストを実行することができなかっ
た。このため、スクリーニングのテスト時に、ＩＲＯＭ
およびμＲＯＭのダンプテストのテストパターンを別々
に用意する必要があり、このためテストパターンの量が
増大するという問題があった。また、ユーザ要求によ
り、ＲＯＭ容量は長大化してきており、これに伴い、テ
ストパターンの量も膨大になり、テスト時間も長くなる
ため、生産のスループットが低下するという弊害も生じ
てきている。
は、上述のように、従来の１チップマイコンは、ＩＲＯ
ＭのダンプモードとμＲＯＭのダンプモードとを、異な
るモードとして設定しているため、ＩＲＯＭのダンプテ
スト時とμＲＯＭのダンプテスト時の転送経路が異なる
にもかかわらず（すなわち分離されたハードウエアを有
しているにもかかわらず）、一方がダンプテストを実行
している場合、他方は常に停止状態にあり、同時には２
つのＲＯＭダンプテストを実行することができなかっ
た。このため、スクリーニングのテスト時に、ＩＲＯＭ
およびμＲＯＭのダンプテストのテストパターンを別々
に用意する必要があり、このためテストパターンの量が
増大するという問題があった。また、ユーザ要求によ
り、ＲＯＭ容量は長大化してきており、これに伴い、テ
ストパターンの量も膨大になり、テスト時間も長くなる
ため、生産のスループットが低下するという弊害も生じ
てきている。
【００１１】本発明はこのような事情に鑑みてなされた
もので、上記欠点を解決し、２種の内蔵ＲＯＭのダンプ
テストを平行して行うことにより、テストの効率化、テ
ストパターンの短縮化、従ってテスト時間の短縮化を果
たすマイクロコンピュータ提供することを目的とする。
もので、上記欠点を解決し、２種の内蔵ＲＯＭのダンプ
テストを平行して行うことにより、テストの効率化、テ
ストパターンの短縮化、従ってテスト時間の短縮化を果
たすマイクロコンピュータ提供することを目的とする。
【００１２】
【課題を解決するための手段】請求項１記載の発明は、
ユーザプログラムを格納する第１の記憶装置と、上記第
１の記憶装置から読み出したプログラムをデコードした
結果から制御信号を生成するための情報を格納する第２
の記憶装置と、第１の許可信号によって、上記第１の記
憶装置の内容を外部に出力可能とする第１の転送手段
と、第２の許可信号によって、上記第２の記憶装置の内
容を外部に出力可能とする第２の転送手段と、上記第１
の転送手段と、上記第２の転送手段とをそれぞれ出力制
御する制御手段と、を具備し、前記制御手段は、上記第
１の許可信号と、上記第１の許可信号と排他的な値を取
る上記第２の許可信号のいずれかが有効になった時に、
上記第１の転送手段と上記第２の転送手段を同時に出力
可能とすることを特徴とするマイクロコンピュータであ
る。請求項２記載の発明は、請求項１記載のマイクロコ
ンピュータにおいて、上記第２の記憶装置は、読み出し
専用の記憶装置であり、上記第１の記憶装置は不揮発性
の読み出し専用の記憶装置であることを特徴としてい
る。請求項３記載の発明は、請求項２記載のマイクロコ
ンピュータにおいて、上記マイクロコンピュータは、１
チップのＬＳＩ上に実現されていることを特徴としてい
る。請求項４記載の発明は、請求項３記載のマイクロコ
ンピュータにおいて、上記第１の記憶装置は少なくとも
１回は書き換え可能な読み出し専用の記憶装置であるこ
とを特徴としている。
ユーザプログラムを格納する第１の記憶装置と、上記第
１の記憶装置から読み出したプログラムをデコードした
結果から制御信号を生成するための情報を格納する第２
の記憶装置と、第１の許可信号によって、上記第１の記
憶装置の内容を外部に出力可能とする第１の転送手段
と、第２の許可信号によって、上記第２の記憶装置の内
容を外部に出力可能とする第２の転送手段と、上記第１
の転送手段と、上記第２の転送手段とをそれぞれ出力制
御する制御手段と、を具備し、前記制御手段は、上記第
１の許可信号と、上記第１の許可信号と排他的な値を取
る上記第２の許可信号のいずれかが有効になった時に、
上記第１の転送手段と上記第２の転送手段を同時に出力
可能とすることを特徴とするマイクロコンピュータであ
る。請求項２記載の発明は、請求項１記載のマイクロコ
ンピュータにおいて、上記第２の記憶装置は、読み出し
専用の記憶装置であり、上記第１の記憶装置は不揮発性
の読み出し専用の記憶装置であることを特徴としてい
る。請求項３記載の発明は、請求項２記載のマイクロコ
ンピュータにおいて、上記マイクロコンピュータは、１
チップのＬＳＩ上に実現されていることを特徴としてい
る。請求項４記載の発明は、請求項３記載のマイクロコ
ンピュータにおいて、上記第１の記憶装置は少なくとも
１回は書き換え可能な読み出し専用の記憶装置であるこ
とを特徴としている。
【００１３】
【発明の実施の形態】以下、本発明の一実施形態による
第１の実施形態について図面を参照しつつ説明する。な
お、本実施形態では、説明に必要な機能のみを示し、直
接関係の無い機能・回路については割愛した。図１を参
照すると、符号１００はＩＲＯＭである。符号１０１
は、上記ＩＲＯＭ１００にアドレスを供給するＩＲＯＭ
アドレスカウンタである。符号１０４は、ポートＡであ
り、ＩＲＯＭのダンプテスト時には、データの出力端子
となるものである。符号１０３は、上記ポートＡ・１０
４に接続される第１の内部のデータバス（以下、ＩＢＵ
Ｓと称す）である。符号１１０は、ＩＲＯＭ１００か
ら、読み出されたデータをデコードして、ＣＰＵ制御信
号１４０を生成するための情報を格納するμＲＯＭであ
る。符号１１１は、μＲＯＭダンプのテスト時に、μＲ
ＯＭにアドレスを供給するμＲＯＭアドレスカウンタで
ある。
第１の実施形態について図面を参照しつつ説明する。な
お、本実施形態では、説明に必要な機能のみを示し、直
接関係の無い機能・回路については割愛した。図１を参
照すると、符号１００はＩＲＯＭである。符号１０１
は、上記ＩＲＯＭ１００にアドレスを供給するＩＲＯＭ
アドレスカウンタである。符号１０４は、ポートＡであ
り、ＩＲＯＭのダンプテスト時には、データの出力端子
となるものである。符号１０３は、上記ポートＡ・１０
４に接続される第１の内部のデータバス（以下、ＩＢＵ
Ｓと称す）である。符号１１０は、ＩＲＯＭ１００か
ら、読み出されたデータをデコードして、ＣＰＵ制御信
号１４０を生成するための情報を格納するμＲＯＭであ
る。符号１１１は、μＲＯＭダンプのテスト時に、μＲ
ＯＭにアドレスを供給するμＲＯＭアドレスカウンタで
ある。
【００１４】符号１１４は、ポートＢであり、μＲＯＭ
のダンプテスト時には、データの出力端子となるもので
ある。符号１１３は、μＲＯＭのダンプテスト時に、μ
ＲＯＭ１１０から出力されるデータをポートＢ・１１４
に出力する第２の内部のデータバス（以下、μＢＵＳと
称す）である。符号１２６は、ＩＲＯＭアドレスカウン
タ１０１とμＲＯＭアドレスカウンタ１１１とに同期タ
イミングを与えるために外部から入力されるシステムク
ロック信号である。符号１２０は、テストモードを設定
するために外部から入力される２ビットのモード信号
（以下、ＭＯＤ信号と称す）である。符号１２３は、モ
ードデコーダであり、ＭＯＤ信号１２０の状態をデコー
ドして、ＩＲＯＭダンプ信号１２１とμＲＯＭダンプ信
号１２２とを生成する。符号１３１から１３４は、３ス
テートバッファである。符号１２５は、ポートＡ・１０
４とポートＢ・１１４とを共に有効にする、ＲＯＭダン
プ信号である。符号１２４は、ＯＲゲートである。符号
１０２は、ＩＲＯＭ１００に与えるアドレスの乗る、Ｉ
ＲＯＭアドレスバスであり、符号１１２は、μＲＯＭ１
１０に与えるアドレスの乗る、μＲＯＭアドレスバスで
ある。
のダンプテスト時には、データの出力端子となるもので
ある。符号１１３は、μＲＯＭのダンプテスト時に、μ
ＲＯＭ１１０から出力されるデータをポートＢ・１１４
に出力する第２の内部のデータバス（以下、μＢＵＳと
称す）である。符号１２６は、ＩＲＯＭアドレスカウン
タ１０１とμＲＯＭアドレスカウンタ１１１とに同期タ
イミングを与えるために外部から入力されるシステムク
ロック信号である。符号１２０は、テストモードを設定
するために外部から入力される２ビットのモード信号
（以下、ＭＯＤ信号と称す）である。符号１２３は、モ
ードデコーダであり、ＭＯＤ信号１２０の状態をデコー
ドして、ＩＲＯＭダンプ信号１２１とμＲＯＭダンプ信
号１２２とを生成する。符号１３１から１３４は、３ス
テートバッファである。符号１２５は、ポートＡ・１０
４とポートＢ・１１４とを共に有効にする、ＲＯＭダン
プ信号である。符号１２４は、ＯＲゲートである。符号
１０２は、ＩＲＯＭ１００に与えるアドレスの乗る、Ｉ
ＲＯＭアドレスバスであり、符号１１２は、μＲＯＭ１
１０に与えるアドレスの乗る、μＲＯＭアドレスバスで
ある。
【００１５】ＩＲＯＭのダンプテストモード時の動作に
ついて、図２を参照しつつ説明する。この１チップマイ
コンは、ＭＯＤ信号１２０を、所定の状態（たとえば
“１１”）にすることにより、ＩＲＯＭダンプ信号１２
１が“１”になる。これにより、ＯＲゲート１２４の出
力は“１”となり、ＲＯＭダンプ信号１２５は“１”に
なる。これにより、この１チップマイコンは、ＲＯＭの
ダンプテストモードに設定される。その結果、ＩＲＯＭ
１００からＩＢＵＳ１０３への出力が許可状態になり，
ＩＢＵＳ１０３からポートＡ・１０４への出力が許可状
態になる。また、μＲＯＭ１１０からμＢＵＳ１１３へ
の出力が許可状態になり，μＢＵＳ１１３からポートＢ
・１１４への出力が許可状態になる。同時に、ＩＲＯＭ
アドレスカウンタ１０１は初期化される。その後、ＩＲ
ＯＭアドレスカウンタ１０１は、システムクロック信号
１２６に同期して、順次インクリメントされたアドレス
を出力し、ＩＲＯＭ１００は、ＩＲＯＭアドレスバス１
０２の出力するアドレスに対応するデータを、出力許可
状態となったＩＢＵＳ１０３に出力し、ＩＢＵＳ１０３
上のデータは、出力許可状態となったポートＡ・１０４
から外部に出力される。
ついて、図２を参照しつつ説明する。この１チップマイ
コンは、ＭＯＤ信号１２０を、所定の状態（たとえば
“１１”）にすることにより、ＩＲＯＭダンプ信号１２
１が“１”になる。これにより、ＯＲゲート１２４の出
力は“１”となり、ＲＯＭダンプ信号１２５は“１”に
なる。これにより、この１チップマイコンは、ＲＯＭの
ダンプテストモードに設定される。その結果、ＩＲＯＭ
１００からＩＢＵＳ１０３への出力が許可状態になり，
ＩＢＵＳ１０３からポートＡ・１０４への出力が許可状
態になる。また、μＲＯＭ１１０からμＢＵＳ１１３へ
の出力が許可状態になり，μＢＵＳ１１３からポートＢ
・１１４への出力が許可状態になる。同時に、ＩＲＯＭ
アドレスカウンタ１０１は初期化される。その後、ＩＲ
ＯＭアドレスカウンタ１０１は、システムクロック信号
１２６に同期して、順次インクリメントされたアドレス
を出力し、ＩＲＯＭ１００は、ＩＲＯＭアドレスバス１
０２の出力するアドレスに対応するデータを、出力許可
状態となったＩＢＵＳ１０３に出力し、ＩＢＵＳ１０３
上のデータは、出力許可状態となったポートＡ・１０４
から外部に出力される。
【００１６】また、μＲＯＭアドレスカウンタ１１１も
初期化され、クロック１２６に同期して順次インクリメ
ントされたアドレスをμＲＯＭアドレスバス１１３に出
力し、μＢＵＳ１１３上のデータは、出力許可状態にな
ったポートＢ・１１４から外部に出力される。また、μ
ＲＯＭのダンプテストモードに設定した場合でも、動作
は上記と全く同じである。
初期化され、クロック１２６に同期して順次インクリメ
ントされたアドレスをμＲＯＭアドレスバス１１３に出
力し、μＢＵＳ１１３上のデータは、出力許可状態にな
ったポートＢ・１１４から外部に出力される。また、μ
ＲＯＭのダンプテストモードに設定した場合でも、動作
は上記と全く同じである。
【００１７】次に、本発明の第２の実施形態について図
３、４を参照しつつ説明する。図３を参照すると、符号
２００は、書き換え可能な読み出し専用メモリである、
ＩＰＲＯＭである。符号２０１は、上記ＩＲＯＭ１００
にアドレスを供給するＩＰＲＯＭアドレスカウンタであ
る。符号２０４は、ポートＡであり、ＩＰＲＯＭのダン
プテスト時には、データの出力端子となるものである。
符号２０３は、上記ポートＡ・３０４に接続される第１
の内部のデータバス（以下、ＩＢＵＳと称す）である。
符号２１０は、ＩＰＲＯＭ２００から、読み出されたデ
ータをデコードして、ＣＰＵ制御信号２４０を生成する
ための情報を格納するμＲＯＭである。符号２１１は、
μＲＯＭダンプのテスト時に、μＲＯＭにアドレスを供
給するμＲＯＭアドレスカウンタである。
３、４を参照しつつ説明する。図３を参照すると、符号
２００は、書き換え可能な読み出し専用メモリである、
ＩＰＲＯＭである。符号２０１は、上記ＩＲＯＭ１００
にアドレスを供給するＩＰＲＯＭアドレスカウンタであ
る。符号２０４は、ポートＡであり、ＩＰＲＯＭのダン
プテスト時には、データの出力端子となるものである。
符号２０３は、上記ポートＡ・３０４に接続される第１
の内部のデータバス（以下、ＩＢＵＳと称す）である。
符号２１０は、ＩＰＲＯＭ２００から、読み出されたデ
ータをデコードして、ＣＰＵ制御信号２４０を生成する
ための情報を格納するμＲＯＭである。符号２１１は、
μＲＯＭダンプのテスト時に、μＲＯＭにアドレスを供
給するμＲＯＭアドレスカウンタである。
【００１８】符号２１４は、ポートＢであり、μＲＯＭ
のダンプテスト時には、データの出力端子となるもので
ある。符号２１３は、μＲＯＭのダンプテスト時に、μ
ＲＯＭ２１０から出力されるデータをポートＢ・２１４
に出力する第２の内部のデータバス（以下、μＢＵＳと
称す）である。符号２２６は、ＩＰＲＯＭアドレスカウ
ンタ２０１とμＲＯＭアドレスカウンタ２１１とに同期
タイミングを与えるために外部から入力されるシステム
クロック信号である。符号２２０は、テストモードを設
定するために外部から入力される２ビットのモード信号
（以下、ＭＯＤ信号と称す）である。符号２２３は、モ
ードデコーダであり、ＭＯＤ信号２２０の状態をデコー
ドして、ＩＰＲＯＭダンプ信号２２１とμＲＯＭダンプ
信号２２２とを生成する。符号２３１から２３４は、３
ステートバッファである。符号２２５は、ポートＡ・２
０４とポートＢ・２１４とを共に有効にする、ＲＯＭダ
ンプ信号である。符号２２４は、ＯＲゲートである。
のダンプテスト時には、データの出力端子となるもので
ある。符号２１３は、μＲＯＭのダンプテスト時に、μ
ＲＯＭ２１０から出力されるデータをポートＢ・２１４
に出力する第２の内部のデータバス（以下、μＢＵＳと
称す）である。符号２２６は、ＩＰＲＯＭアドレスカウ
ンタ２０１とμＲＯＭアドレスカウンタ２１１とに同期
タイミングを与えるために外部から入力されるシステム
クロック信号である。符号２２０は、テストモードを設
定するために外部から入力される２ビットのモード信号
（以下、ＭＯＤ信号と称す）である。符号２２３は、モ
ードデコーダであり、ＭＯＤ信号２２０の状態をデコー
ドして、ＩＰＲＯＭダンプ信号２２１とμＲＯＭダンプ
信号２２２とを生成する。符号２３１から２３４は、３
ステートバッファである。符号２２５は、ポートＡ・２
０４とポートＢ・２１４とを共に有効にする、ＲＯＭダ
ンプ信号である。符号２２４は、ＯＲゲートである。
【００１９】ＩＰＲＯＭ２００のダンプテストモード時
の動作について、図４を参照しつつ説明する。この１チ
ップマイコンは、ＭＯＤ信号２２０を、所定の状態（た
とえば“１１”）にすることにより、ＩＰＲＯＭダンプ
信号２２１が“１”になる。これにより、ＯＲゲート２
２４の出力は“１”となり、ＲＯＭダンプ信号２２５は
“１”になる。これにより、この１チップマイコンは、
ＲＯＭのダンプテストモードに設定される。その結果、
ＩＰＲＯＭ２００からＩＢＵＳ２０３への出力が許可状
態になり，ＩＢＵＳ２０３からポートＡ・２０４への出
力が許可状態になる。また、μＲＯＭ２１０からμＢＵ
Ｓ２１３への出力が許可状態になり，μＢＵＳ２１３か
らポートＢ・２１４への出力が許可状態になる。同時
に、ＩＰＲＯＭアドレスカウンタ２０１は初期化され
る。その後、ＩＰＲＯＭアドレスカウンタ２０１は、シ
ステムクロック信号２２６に同期して、順次インクリメ
ントされたアドレスを出力し、ＩＰＲＯＭ２００は、こ
のアドレスに対応するデータを、出力許可状態となった
ＩＢＵＳ２０３に出力し、ＩＢＵＳ２０３上のデータ
は、出力許可状態となったポートＡ・２０４から外部に
出力される。
の動作について、図４を参照しつつ説明する。この１チ
ップマイコンは、ＭＯＤ信号２２０を、所定の状態（た
とえば“１１”）にすることにより、ＩＰＲＯＭダンプ
信号２２１が“１”になる。これにより、ＯＲゲート２
２４の出力は“１”となり、ＲＯＭダンプ信号２２５は
“１”になる。これにより、この１チップマイコンは、
ＲＯＭのダンプテストモードに設定される。その結果、
ＩＰＲＯＭ２００からＩＢＵＳ２０３への出力が許可状
態になり，ＩＢＵＳ２０３からポートＡ・２０４への出
力が許可状態になる。また、μＲＯＭ２１０からμＢＵ
Ｓ２１３への出力が許可状態になり，μＢＵＳ２１３か
らポートＢ・２１４への出力が許可状態になる。同時
に、ＩＰＲＯＭアドレスカウンタ２０１は初期化され
る。その後、ＩＰＲＯＭアドレスカウンタ２０１は、シ
ステムクロック信号２２６に同期して、順次インクリメ
ントされたアドレスを出力し、ＩＰＲＯＭ２００は、こ
のアドレスに対応するデータを、出力許可状態となった
ＩＢＵＳ２０３に出力し、ＩＢＵＳ２０３上のデータ
は、出力許可状態となったポートＡ・２０４から外部に
出力される。
【００２０】また、μＲＯＭアドレスカウンタ２１１も
初期化され、クロック信号２２６に同期して順次インク
リメントされたアドレスをμＲＯＭ２１０に出力し、μ
ＢＵＳ２１３上のデータは、出力許可状態になったポー
トＢ・２１４から外部に出力される。また、μＲＯＭの
ダンプテストモードに設定した場合でも、動作は上記と
全く同じである。
初期化され、クロック信号２２６に同期して順次インク
リメントされたアドレスをμＲＯＭ２１０に出力し、μ
ＢＵＳ２１３上のデータは、出力許可状態になったポー
トＢ・２１４から外部に出力される。また、μＲＯＭの
ダンプテストモードに設定した場合でも、動作は上記と
全く同じである。
【００２１】上記の様に、本発明によれば具体的には以
下の様なテスト時のテストパターンの短縮が得られる。
一例として、３２ｋバイトのＩＲＯＭ（ＩＰＲＯＭ）と
１６ｋバイトのμＲＯＭを内蔵している場合、従来の１
チップマイコンであれば、そのテストパターン長は、３
２ｋ＋１６ｋ＝４８ｋ（バイト）、であるが、本実施形
態の１チップマイコンであれば、同時のテストが可能で
あるため、テストパターンの長さは、ＩＲＯＭ（ＩＰＲ
ＯＭ）とμＲＯＭの内、メモリサイズの大きい方で決定
されるため、３２ｋ（バイト）のパターン長しか必要と
しない。
下の様なテスト時のテストパターンの短縮が得られる。
一例として、３２ｋバイトのＩＲＯＭ（ＩＰＲＯＭ）と
１６ｋバイトのμＲＯＭを内蔵している場合、従来の１
チップマイコンであれば、そのテストパターン長は、３
２ｋ＋１６ｋ＝４８ｋ（バイト）、であるが、本実施形
態の１チップマイコンであれば、同時のテストが可能で
あるため、テストパターンの長さは、ＩＲＯＭ（ＩＰＲ
ＯＭ）とμＲＯＭの内、メモリサイズの大きい方で決定
されるため、３２ｋ（バイト）のパターン長しか必要と
しない。
【００２２】
【発明の効果】以上説明したように、この発明による１
チップマイコンによれば、下記の効果を得ることができ
る。 １．ＩＲＯＭ（ＩＰＲＯＭ）とμＲＯＭの双方のダンプ
テストを許可する信号をＯＲすることによって、上記の
２種のＲＯＭのダンプテストを平行して実行することを
可能にし、このために、全体のテストパターン長を短縮
することができる。 ２．同様の理由により、ＲＯＭのダンプテストに要する
全体のテスト時間を短縮することが可能になる。
チップマイコンによれば、下記の効果を得ることができ
る。 １．ＩＲＯＭ（ＩＰＲＯＭ）とμＲＯＭの双方のダンプ
テストを許可する信号をＯＲすることによって、上記の
２種のＲＯＭのダンプテストを平行して実行することを
可能にし、このために、全体のテストパターン長を短縮
することができる。 ２．同様の理由により、ＲＯＭのダンプテストに要する
全体のテスト時間を短縮することが可能になる。
【図１】 本発明による第１の実施形態による１チップ
マイコンのブロック図である。
マイコンのブロック図である。
【図２】 上記第１の実施形態によるＲＯＭのダンプテ
ストのタイミングチャートである。
ストのタイミングチャートである。
【図３】 本発明による第２の実施形態による１チップ
マイコンのブロックである。
マイコンのブロックである。
【図４】 上記第２の実施形態によるＲＯＭのダンプテ
ストのタイミングチャートである。
ストのタイミングチャートである。
【図５】 従来例の１チップマイコンのブロック図であ
る。
る。
【図６】 従来例におけるＩＲＯＭのダンプテストのタ
イミングチャートである。
イミングチャートである。
【図７】 従来例におけるμＲＯＭのダンプテストのタ
イミングチャートである。
イミングチャートである。
１００…ＩＲＯＭ、 １０１…ＩＲＯＭアドレスカウンタ、 １１０…μＲＯＭ、 １１１…μＲＯＭアドレスカウンタ、 １０４…ポートＡ、 １１４…ポートＢ、 １２６…システムクロック信号。
Claims (4)
- 【請求項１】 ユーザプログラムを格納する第１の記憶
装置と、 上記第１の記憶装置から読み出したプログラムをデコー
ドした結果から制御信号を生成するための情報を格納す
る第２の記憶装置と、 第１の許可信号によって、上記第１の記憶装置の内容を
外部に出力可能とする第１の転送手段と、 第２の許可信号によって、上記第２の記憶装置の内容を
外部に出力可能とする第２の転送手段と、 上記第１の転送手段と、上記第２の転送手段とをそれぞ
れ出力制御する制御手段と、 を具備し、 前記制御手段は、上記第１の許可信号と、上記第１の許
可信号と排他的な値を取る上記第２の許可信号のいずれ
かが有効になった時に、上記第１の転送手段と上記第２
の転送手段を同時に出力可能とすることを特徴とするマ
イクロコンピュータ。 - 【請求項２】 上記第２の記憶装置は、読み出し専用の
記憶装置であり、上記第１の記憶装置は不揮発性の読み
出し専用の記憶装置であることを特徴とする請求項１記
載のマイクロコンピュータ。 - 【請求項３】 上記マイクロコンピュータは、１チップ
のＬＳＩ上に実現されていることを特徴とする請求項２
記載のマイクロコンピュータ。 - 【請求項４】 上記第１の記憶装置は少なくとも１回は
書き換え可能な読み出し専用の記憶装置であることを特
徴とする請求項３記載のマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9172420A JP2984628B2 (ja) | 1997-06-27 | 1997-06-27 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9172420A JP2984628B2 (ja) | 1997-06-27 | 1997-06-27 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1124955A JPH1124955A (ja) | 1999-01-29 |
| JP2984628B2 true JP2984628B2 (ja) | 1999-11-29 |
Family
ID=15941642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9172420A Expired - Fee Related JP2984628B2 (ja) | 1997-06-27 | 1997-06-27 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984628B2 (ja) |
-
1997
- 1997-06-27 JP JP9172420A patent/JP2984628B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1124955A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272937B1 (ko) | 마이크로프로세서및멀티프로세서시스템 | |
| KR100436805B1 (ko) | 프로그래머블 메모리 ｂｉｓｔ 결합 마이크로코드 및 유한상태 머신 자체 테스트 | |
| JP2581018B2 (ja) | データ処理装置 | |
| GB2279783A (en) | Processor having test circuit. | |
| JP2984628B2 (ja) | マイクロコンピュータ | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| US11521698B2 (en) | Testing read-only memory using memory built-in self-test controller | |
| KR100543152B1 (ko) | 마이크로프로세서 및 마이크로프로세서의 처리 방법 | |
| JP2004094451A (ja) | オンチップｊｔａｇインタフェース回路およびシステムｌｓｉ | |
| JP2004192051A (ja) | 共用端子制御装置 | |
| JP4009461B2 (ja) | 半導体装置 | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| KR100297562B1 (ko) | 통신용 제어 시스템의 하드웨어 자원 인식 제어장치 및 방법 | |
| JP2004013289A (ja) | マイクロコントローラのオンチップデバッグ方法 | |
| JP2001209575A (ja) | 信号処理装置 | |
| JPH0442329A (ja) | データ処理装置 | |
| JP3028779B2 (ja) | 半導体装置 | |
| JP3977894B2 (ja) | データ処理システムおよび柔軟なリセット設定方法 | |
| JP2004185060A (ja) | マイクロコンピュータ | |
| JPH0764856A (ja) | メモリアクセス制御回路 | |
| JP2606477Y2 (ja) | データ処理装置及び入・出力ボード | |
| JPH09106359A (ja) | 半導体集積回路 | |
| JP2002287956A (ja) | マイクロコンピュータ | |
| JP2004078996A (ja) | データ処理装置 | |
| JPH11338817A (ja) | システム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |