JP2984295B2 - Labeling equipment for image processing - Google Patents

Labeling equipment for image processing

Info

Publication number
JP2984295B2
JP2984295B2 JP2016102A JP1610290A JP2984295B2 JP 2984295 B2 JP2984295 B2 JP 2984295B2 JP 2016102 A JP2016102 A JP 2016102A JP 1610290 A JP1610290 A JP 1610290A JP 2984295 B2 JP2984295 B2 JP 2984295B2
Authority
JP
Japan
Prior art keywords
label
image
value
pixel
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016102A
Other languages
Japanese (ja)
Other versions
JPH03222074A (en
Inventor
弘司 春山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016102A priority Critical patent/JP2984295B2/en
Publication of JPH03222074A publication Critical patent/JPH03222074A/en
Application granted granted Critical
Publication of JP2984295B2 publication Critical patent/JP2984295B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は画像処理用ラベル付け装置に関し、特に画像
パターン認識時において2値画像から各領域ごとの面
積、位置等の検出、物体の個数の認識に適した画像処理
用ラベル付け装置に関するものである。
Description: BACKGROUND OF THE INVENTION The present invention relates to a labeling apparatus for image processing, and more particularly to detecting an area and a position of each region from a binary image at the time of image pattern recognition, and determining the number of objects. The present invention relates to an image processing labeling apparatus suitable for recognition.

[従来の技術] 従来、この種の装置においては、2値画像に対してラ
ンコードを用いた中央処理装置(CPU)によるソフト処
理が行われている。
[Related Art] Conventionally, in this type of apparatus, software processing is performed on a binary image by a central processing unit (CPU) using a run code.

また、電気回路化した画像処理用ラベル付け装置の例
として、中間ラベルコードから最終ラベルコードにソフ
トウエアで処理することが開示されている特開昭60−20
0379号や接続関係テーブルから修正テーブルの作成にソ
フトウエアで処理することが開示されている特開昭63−
37482号の出願がある。
Further, as an example of an image processing labeling apparatus in the form of an electric circuit, it is disclosed in Japanese Patent Application Laid-Open No. 60-20 to process software from an intermediate label code to a final label code.
No. 0379, and Japanese Patent Application Laid-Open No. 63-63163 discloses that a correction table is created from a connection relation table by software.
There is a 37482 application.

[発明が解決しようとする課題] しかしながら、上記従来例では、接続関係を含んだ中
間ラベル像を作成した後、中間ラベル像から最終ラベル
像をソフトウエアで作成していたために、多大な処理時
間を要していた。また、ラベル修正テーブルの書き換え
も、接続関係に基づいてソフトウエアで行つているため
に、ラベルの数が大きくなると、それに伴い処理時間も
増大してしまうという欠点がある。
[Problems to be Solved by the Invention] However, in the above-described conventional example, after an intermediate label image including a connection relationship is created, a final label image is created from the intermediate label image by software. Was required. In addition, since the rewriting of the label correction table is also performed by software based on the connection relation, there is a disadvantage that as the number of labels increases, the processing time also increases.

本発明は上述の従来例の欠点に鑑みてなされたもので
あり、その目的とするところは、中間ラベル像を生成す
る際に、ソフトウエアの負担を減らし、処理速度を高速
化してくれる画像処理用ラベル付け装置を提供する点に
ある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks of the conventional example, and has as its object to reduce the load on software when generating an intermediate label image and to increase the processing speed. The present invention is to provide a labeling device for use.

[課題を解決するための手段] 上記目的を達成するために、本発明は、画像処理用ラ
ベル付け装置において、画像データを入力し記憶する記
憶手段と、前記記憶された画像データを2値化処理する
2値化手段と、前記2値化処理された2値画像データを
所定の領域ごとに切出す切出し手段と、前記切り出され
た2値画像データに基づいてコードを発生するコード発
生手段と、前記発生されたコードに基づいて注目画素の
ラベル値を決定する決定手段と、前記決定されたラベル
値に基づいて中間ラベル像を形成する第1の形成手段
と、前記決定されたラベル値のうち、前記注目画素が隣
接する領域と接続関係にあるラベル値を保存する保存手
段と、前記注目画素が所定コードで表わされているとき
に接続関係があると判断し、前記保存手段に前記接続関
係にあるラベル値を保存させる制御手段と、前記保存さ
れたラベル値に基づいて前記第1の形成手段で形成され
た中間ラベル像を修正する修正手段と、前記修正された
中間ラベル像に基づいて最終ラベル像を形成する第2の
形成手段とを備えることを特徴とする。
Means for Solving the Problems In order to achieve the above object, the present invention provides a labeling device for image processing, wherein a storage means for inputting and storing image data, and binarizing the stored image data Binarizing means for processing, cutting means for cutting out the binarized binary image data for each predetermined area, and code generating means for generating a code based on the cut out binary image data; Determining means for determining a label value of a pixel of interest based on the generated code; first forming means for forming an intermediate label image based on the determined label value; A storage unit for storing a label value having a connection relationship with the area in which the pixel of interest is adjacent, and determining that there is a connection relationship when the pixel of interest is represented by a predetermined code. Control means for storing the label values in the connection relationship, correction means for correcting the intermediate label image formed by the first forming means based on the stored label values, and the corrected intermediate label image And a second forming means for forming a final label image based on the second label image.

[実施例] 以下に添付図面を参照して、本発明に係わる好適な実
施例を詳細に説明する。
[Embodiments] Preferred embodiments according to the present invention will be described in detail below with reference to the accompanying drawings.

第1図は本実施例の画像処理用ラベル付け装置の構成
を示すブロツク図である。同図において、1はTVカメラ
等の外部装置から受信したオリジナルの画像データ及び
本実施例の中間ラベル像や最終ラベル像をも記憶する画
像メモリを示し、14は画像データを転送するためのデー
タバスを示している。2はNビツト階調(N≧1)の画
像データを2値化するための2値化回路を示し、3は画
像メモリ1から2値化回路2を介して2値化された2値
画像データを、3×2画素サイズの局所領域に切出す2
値像切出し回路を示している。4はこの2値像切出し回
路3で切り出された局所領域において、注目画素近傍の
画素との接続関係を決められた複数の2値化パターンと
比較し、その結果、一致する2値化パターンのコードを
出力するエンコード回路を示している。5はエンコード
回路4で出力された3×2画素の領域ごとのコード、即
ち、ラベル値を一画面分保存記録し、後に注目画素近傍
のラベル値を切り出すラベル切出し回路を示している。
6は新しいラベル値を更新し、その値を記憶して後述の
ラベル選択回路7に出力するラベル更新カウンタを示
し、7はエンコード回路4でコード化されたデータ値に
従つて、ラベル切出し回路5で切り出されたラベル値ま
たはラベル更新カウンタ6で更新されたラベル値を選択
し、これを中間ラベル値として出力するラベル像切出し
回路、8は中間ラベル値の接続関係を格納して保存する
接続関係テーブル9に対し、データを書き込むか否かの
一方の処理を選択する接続テーブル書込み制御回路をそ
れぞれ示している。9は上記接続関係にあるラベル値を
2つ記憶する接続関係テーブルを示し、10は中間ラベル
値から最終ラベルを得るためにラベルを修正するラベル
修正テーブルを示している。11は接続関係テーブル9よ
り上記接続関係にあるラベル値同士に基づいてラベル修
正テーブル10を書き換えるラベル修正回路を示し、12は
中間ラベル作成時にラベル選択回路7の出力データを画
像メモリ1へ保存するため、その出力データをデータバ
ス14に出力し、最終ラベル作成時にラベル修正テーブル
10の出力データを選択する出力選択回路を示している。
13は後述のラベル修正動作を制御するCPUを示してい
る。以上、本実施例の画像処理用ラベル付け装置は、ハ
ードウエアにより構成されている。
FIG. 1 is a block diagram showing the configuration of an image processing labeling apparatus according to this embodiment. In the figure, reference numeral 1 denotes an image memory for storing original image data received from an external device such as a TV camera, and also an intermediate label image and a final label image of the present embodiment, and 14 denotes data for transferring image data. Shows a bus. Reference numeral 2 denotes a binarization circuit for binarizing image data of N-bit gradation (N ≧ 1), and reference numeral 3 denotes a binary image binarized from the image memory 1 via the binarization circuit 2. Cut out data into a local area of 3 × 2 pixel size 2
3 shows a value image cutout circuit. Numeral 4 compares the connection relationship with the pixels near the pixel of interest in the local region cut out by the binary image cutout circuit 3 with a plurality of predetermined binarization patterns. 2 shows an encoding circuit that outputs a code. Reference numeral 5 denotes a label cutout circuit for storing and recording a code for each area of 3 × 2 pixels output by the encoding circuit 4, that is, a label value for one screen, and thereafter cutting out a label value near a target pixel.
Reference numeral 6 denotes a label update counter for updating a new label value, storing the updated value, and outputting the updated value to a label selection circuit 7 described below. Reference numeral 7 denotes a label extraction circuit 5 according to the data value encoded by the encoding circuit 4. A label image cut-out circuit for selecting the label value cut out by the above or the label value updated by the label update counter 6 and outputting it as an intermediate label value, and a connection relation 8 for storing and storing the connection relation of the intermediate label values. A connection table write control circuit for selecting one process of writing or not writing data to the table 9 is shown. Reference numeral 9 denotes a connection relation table for storing two label values in the connection relation, and reference numeral 10 denotes a label correction table for correcting a label to obtain a final label from an intermediate label value. Reference numeral 11 denotes a label correction circuit for rewriting the label correction table 10 based on the label values having the above connection relation from the connection relation table 9, and 12 stores the output data of the label selection circuit 7 in the image memory 1 at the time of creating an intermediate label. Therefore, the output data is output to the data bus 14, and the label correction table is
An output selection circuit for selecting ten output data is shown.
Reference numeral 13 denotes a CPU that controls a label correction operation described later. As described above, the image processing labeling apparatus of this embodiment is configured by hardware.

次に、本実施例の画像処理用ラベル付け装置の動作に
ついて説明する。尚、ここでは、一例として、画素サイ
ズを10×10画素の領域に限定しているが、本発明の趣旨
を逸脱しない範囲であれば、これに限定されるものでは
ない。
Next, the operation of the image processing labeling apparatus of this embodiment will be described. Here, as an example, the pixel size is limited to an area of 10 × 10 pixels, but the pixel size is not limited to this as long as it does not depart from the gist of the present invention.

第2図は10×10画素の領域で2値画像を示す図、第3
図は第2図の2値画像の中間ラベル像を示す図、第4図
は第3図の中間ラベル像の最終ラベル像を示す図、そし
て第5図はエンコード回路4からの第2図の2値画像の
値に対応した出力コード像を説明する図である。また、
第6図(a),(b)は2値画像とラベル像切出し回路
5との座標関係を説明する図、第7図はエンコード回路
4の動作による入出力を説明する図、第8図は第2図に
示される画像データを入力したときの接続関係テーブル
9を説明する図、第9図は接続関係テーブル9に従つて
ラベル修正テーブル10を書き換える動作を説明する図で
ある。
FIG. 2 is a diagram showing a binary image in an area of 10 × 10 pixels, FIG.
4 shows the intermediate label image of the binary image of FIG. 2, FIG. 4 shows the final label image of the intermediate label image of FIG. 3, and FIG. 5 shows the intermediate label image of FIG. FIG. 7 is a diagram illustrating an output code image corresponding to a value of a binary image. Also,
6 (a) and 6 (b) are diagrams for explaining the coordinate relationship between the binary image and the label image cutout circuit 5, FIG. 7 is a diagram for explaining input / output by the operation of the encoding circuit 4, and FIG. FIG. 9 is a view for explaining the connection relation table 9 when the image data shown in FIG. 2 is input, and FIG. 9 is a view for explaining an operation of rewriting the label correction table 10 according to the connection relation table 9.

まず、第2図に示されるように、2値画像データが画
像メモリ1に記憶された場合、2値画像データはデータ
バス14を介し、座標(X0,Y0),(X1,Y0),…,(X9,Y
0),(X0,Y1)(X1,Y1)…(X9,Y9)の順に2値化回路
2に入力される。
First, as shown in FIG. 2, when binary image data is stored in the image memory 1, the binary image data is transferred via the data bus 14 to the coordinates (X 0 , Y 0 ), (X 1 , Y 0 ),…, (X 9 , Y
0 ), (X 0 , Y 1 ) (X 1 , Y 1 )... (X 9 , Y 9 ) in this order.

そこで、中間ラベル像を作成する場合には、2値画像
データが2値化回路2からバス15を介して2値像切出し
回路3に入力される。2値像切出し回路3で切り出され
る3×2画素の2値画像データの領域は、第6図(a)
のように注目画素(i,j)に対して生成され、バス16を
通してエンコード回路4に出力される。エンコード回路
4は、2値像切出し回路3で切出された2値画像データ
の2値化パターンに対応するコード値を、第7図に示さ
れる対応関係に基づいて、第5図に示されるコード像に
変換する。エンコード回路4から出力されるコード像、
即ち、出力値はバス17を通してラベル選択回路7に入力
される。ここで、第2図に示される2値は第5図に示さ
れるコードと同じ座標で対応関係にある。ここでは、2
値画像データの画素値“1"に対してのみ着目している
が、エンコード回路4によるパターンに対する出力コー
ドを変えることによつて、“0"に着目したラベル付け、
または、“0",“1"両方に着目したラベル付けが可能で
ある。ラベル選択回路7では、バス17を介してエンコー
ド回路4から入力したコード値に従つて、ラベル像切出
し回路5に記憶されているラベル値、即ち、第6図
(b)に示されるl(i,j)近傍の中間ラベル値を第7
図からA値とする。例えば、2値化パターンに対応する
コードが“5"の場合、エンコード回路4はバス18を介し
てエンコードが行われた経過を情報としてラベル更新カ
ウンタ6に送出し、ラベル更新カウンタ6は入力した情
報からラベル値を更新し、そのラベル更新値をバス19を
通してラベル選択回路7に送出する。このときの中間ラ
ベル値は、第7図に示されるように、ラベル更新値であ
る。ラベル選択回路7で決定された中間ラベル値は、第
3図に示されるパターンデータとなり、この中間ラベル
値はバス21を介して出力選択回路12に入力され、データ
バス14を通つて画像メモリ1に書き込まれる。またバス
21を通る中間ラベル値は、接続テーブル書き込み制御回
路8にも入力される。コード“8"またはコード“9"のと
きには、テーブルアドレスと接続関係にあるため、各コ
ードのときのラベル値がどちらも接続関係テーブル9に
記憶される。
Therefore, when creating an intermediate label image, binary image data is input from the binarization circuit 2 to the binary image cutout circuit 3 via the bus 15. The area of the binary image data of 3 × 2 pixels extracted by the binary image extraction circuit 3 is shown in FIG.
Is generated for the pixel of interest (i, j) as shown in FIG. The encoding circuit 4 encodes the code values corresponding to the binary pattern of the binary image data extracted by the binary image extraction circuit 3 based on the correspondence shown in FIG. Convert to a code image. A code image output from the encoding circuit 4,
That is, the output value is input to the label selection circuit 7 through the bus 17. Here, the binary values shown in FIG. 2 correspond to the codes shown in FIG. 5 at the same coordinates. Here, 2
Although attention is paid only to the pixel value “1” of the value image data, by changing the output code for the pattern by the encoding circuit 4, labeling focusing on “0”,
Alternatively, labeling focusing on both “0” and “1” is possible. In the label selection circuit 7, the label value stored in the label image extraction circuit 5 according to the code value input from the encoding circuit 4 via the bus 17, that is, l (i) shown in FIG. , j) the intermediate label value in the neighborhood
The A value is taken from the figure. For example, if the code corresponding to the binarization pattern is "5", the encoding circuit 4 sends the progress of encoding via the bus 18 to the label update counter 6 as information, and the label update counter 6 receives the input. The label value is updated from the information, and the updated label value is sent to the label selecting circuit 7 through the bus 19. The intermediate label value at this time is a label update value as shown in FIG. The intermediate label value determined by the label selection circuit 7 becomes the pattern data shown in FIG. 3, and this intermediate label value is input to the output selection circuit 12 via the bus 21 and passed through the data bus 14 to the image memory 1. Is written to. Also bus
The intermediate label value passing through 21 is also input to the connection table write control circuit 8. When the code is “8” or “9”, there is a connection relationship with the table address, so that both label values for each code are stored in the connection relationship table 9.

次に、接続関係テーブル9のデータからラベル修正テ
ーブル10を書き換える動作に入る。CPU13によつて接続
関係テーブル9はアドレス“0"から逐次読み込まれ、ラ
ベル修正回路11に2つのラベル値(コード“8"またはコ
ード“9"に対応)がセツトされる。ここでラベル修正回
路11はラベル修正テーブル10の内容を読み出し、接続関
係のラベル値があつた場合、ラベル修正テーブル10のデ
ータを書き換える動作をする。第9図によると、初期値
からa,b,cの順に内容を変化させ、最後にdで1回内容
を走査してラベル値を小さい順にインクリメンタリ値に
修正し、これを確定ラベルデータとする。
Next, an operation of rewriting the label correction table 10 from the data of the connection relation table 9 is started. The connection relationship table 9 is sequentially read from the address "0" by the CPU 13, and two label values (corresponding to code "8" or code "9") are set in the label correction circuit 11. Here, the label correction circuit 11 reads the contents of the label correction table 10 and performs an operation of rewriting the data of the label correction table 10 when there is a label value related to the connection. According to FIG. 9, the contents are changed in the order of a, b, and c from the initial value, and finally, the contents are scanned once by d, and the label values are corrected to incremental values in ascending order. I do.

次に、画像メモリ1に入っている中間ラベル像をデー
タバス14を通して、2値化回路2に入力し、バス25を通
してラベル修正テーブル10に出力する。ラベル修正テー
ブル10からの出力データは第4図に示されるパターンデ
ータように形成され、バス24を通り、出力選択回路12か
らデータバス14に出力される。このとき、出力選択回路
12からの出力画像データ(第4図)は、最終ラベル像と
してデータバス14に出力される。 以上説明したように
本実施例によれば、中間ラベル像を生成する際に接続関
係テーブル書き込み制御回路8及び接続関係テーブル9
をハードウエアで設けることによつて、画像の転送を変
更中断することなく効率良く実施することができること
は勿論、同様にハードウエアでラベル修正回路11及びラ
ベル修正テーブル10を設けることにより少ない情報量の
変更のみで最終ラベル像を得ることができるので、中間
ラベル像を生成する際に、ソフトの負担が減り、全体の
処理速度が高速化するという効果がある。
Next, the intermediate label image stored in the image memory 1 is input to the binarizing circuit 2 through the data bus 14 and output to the label correction table 10 through the bus 25. The output data from the label correction table 10 is formed as the pattern data shown in FIG. 4, passes through the bus 24, and is output from the output selection circuit 12 to the data bus 14. At this time, the output selection circuit
The output image data from FIG. 12 (FIG. 4) is output to the data bus 14 as a final label image. As described above, according to the present embodiment, when the intermediate label image is generated, the connection relation table write control circuit 8 and the connection relation table 9
By providing the hardware, the image transfer can be efficiently performed without interrupting the change, and similarly, by providing the label correction circuit 11 and the label correction table 10 with the hardware, the amount of information can be reduced. Since the final label image can be obtained only by changing the above, there is an effect that when generating the intermediate label image, the load on software is reduced and the overall processing speed is increased.

さて、上述したエンコード回路4では、データ“1"に
着目した3×2画素の画像データの領域についての説明
であるが、本発明はこれに限定されるものではなく、2
値像切出し回路3の出力を、エンコード回路4の入力に
対するコード値を変更することにより、“0"に着目した
場合、または、“0",“1"両方に対するラベル付け、ま
たは、3×2でなく2×2の領域の場合も可能となる。
In the encoding circuit 4 described above, a description is given of a region of image data of 3 × 2 pixels focusing on data “1”, but the present invention is not limited to this.
By changing the code value for the input of the encoding circuit 4, the output of the value image cutout circuit 3 is focused on “0”, or labeling both “0” and “1”, or 3 × 2 However, a 2 × 2 area is also possible.

[発明の効果] 以上説明したように、本発明によれば、注目画素が隣
接する領域と接続関係にあることを示すことができるよ
うにコードを割り付けることにより、中間ラベル像を生
成する際に、ソフトウエアの負担を減らし、処理速度を
高速化させることができる。
[Effects of the Invention] As described above, according to the present invention, when an intermediate label image is generated by assigning a code so as to indicate that a pixel of interest has a connection relationship with an adjacent region. In addition, the load on software can be reduced, and the processing speed can be increased.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本実施例の画像処理用ラベル付け装置の構成を
示すブロツク図、 第2図は10×10画素の領域で2値画像を示す図、 第3図は第2図の2値画像の中間ラベル像を示す図、 第4図は第3図の中間ラベル像の最終ラベル像を示す
図、 第5図はエンコード回路4からの第2図の2値画像の値
に対応した出力コード像を説明する図、 第6図(a),(b)は2値画像とラベル像切出し回路
5との座標関係を説明する図、 第7図はエンコード回路4の動作による入出力を説明す
る図、 第8図は第2図に示される画像データを入力したときの
接続関係テーブル9を説明する図、 第9図は接続関係テーブル9に従つてラベル修正テーブ
ル10を書き換える動作を説明する図である。 図中、1……画像メモリ、2……2値化回路、3……2
値像切出し回路、4……エンコード回路、5……ラベル
像切り出し回路、6……ラベル更新カウンタ、7……ラ
ベル選択回路、8……接続テーブル書き込み制御回路、
9……接続関係テーブル、10……ラベル修正テーブル、
11……ラベル修正回路、12……出力選択回路、13……CP
U、14……データバス、15〜25……バスである。
FIG. 1 is a block diagram showing the configuration of an image processing labeling apparatus according to the present embodiment, FIG. 2 is a diagram showing a binary image in an area of 10.times.10 pixels, and FIG. 3 is a binary image of FIG. FIG. 4 is a diagram showing the final label image of the intermediate label image in FIG. 3, and FIG. 5 is an output code corresponding to the value of the binary image in FIG. FIGS. 6 (a) and 6 (b) are diagrams for explaining the coordinate relationship between the binary image and the label image cutout circuit 5, and FIGS. FIG. 8 is a view for explaining the connection relation table 9 when the image data shown in FIG. 2 is input. FIG. 9 is a view for explaining an operation of rewriting the label correction table 10 according to the connection relation table 9. It is. In the figure, 1 ... image memory, 2 ... binarization circuit, 3 ... 2
Value image cutout circuit, 4 ... encoding circuit, 5 ... label image cutout circuit, 6 ... label update counter, 7 ... label selection circuit, 8 ... connection table write control circuit,
9 ... connection relation table, 10 ... label correction table,
11: Label correction circuit, 12: Output selection circuit, 13: CP
U, 14 ... data bus, 15 to 25 ... bus.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】画像処理用ラベル付け装置において、 画像データを入力し記憶する記憶手段と、 前記記憶された画像データを2値化処理する2値化手段
と、 前記2値化処理された2値画像データを所定の領域ごと
に切出す切出し手段と、 前記切り出された2値画像データに基づいてコードを発
生するコード発生手段と、 前記発生されたコードに基づいて注目画素のラベル値を
決定する決定手段と、 前記決定されたラベル値に基づいて中間ラベル像を形成
する第1の形成手段と、 前記決定されたラベル値のうち、前記注目画素が隣接す
る領域と接続関係にあるラベル値を保存する保存手段
と、 前記注目画素が所定コードで表わされているときに接続
関係があると判断し、前記保存手段に前記接続関係にあ
るラベル値を保存させる制御手段と、 前記保存されたラベル値に基づいて前記第1の形成手段
で形成された中間ラベル像を修正する修正手段と、 前記修正された中間ラベル像に基づいて最終ラベル像を
形成する第2の形成手段とを備えることを特徴とする画
像処理用ラベル付け装置。
1. An image processing labeling apparatus, comprising: storage means for inputting and storing image data; binarization means for binarizing the stored image data; Cutting means for cutting out the value image data for each predetermined area; code generating means for generating a code based on the cut out binary image data; and determining a label value of a pixel of interest based on the generated code. Determining means for forming an intermediate label image based on the determined label value; and, among the determined label values, a label value having a connection relationship with an area adjacent to the pixel of interest. Storage means for storing the label value having the connection relationship when the pixel of interest is represented by a predetermined code, and determining that there is a connection relationship, Correcting means for correcting the intermediate label image formed by the first forming means based on the stored label value; and second forming means for forming a final label image based on the corrected intermediate label image. A labeling apparatus for image processing, comprising:
【請求項2】前記決定手段は、注目画素と同一領域中の
隣接画素のラベル値及び任意の値から前記注目画素のラ
ベル値を選択する選択手段を含むことを特徴とする請求
項1記載の画像処理用ラベル付け装置。
2. The apparatus according to claim 1, wherein said determining means includes a selecting means for selecting a label value of the pixel of interest from a label value of an adjacent pixel in the same area as the pixel of interest and an arbitrary value. Labeling device for image processing.
JP2016102A 1990-01-29 1990-01-29 Labeling equipment for image processing Expired - Fee Related JP2984295B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016102A JP2984295B2 (en) 1990-01-29 1990-01-29 Labeling equipment for image processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016102A JP2984295B2 (en) 1990-01-29 1990-01-29 Labeling equipment for image processing

Publications (2)

Publication Number Publication Date
JPH03222074A JPH03222074A (en) 1991-10-01
JP2984295B2 true JP2984295B2 (en) 1999-11-29

Family

ID=11907157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016102A Expired - Fee Related JP2984295B2 (en) 1990-01-29 1990-01-29 Labeling equipment for image processing

Country Status (1)

Country Link
JP (1) JP2984295B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2618308B1 (en) 2004-08-20 2017-05-10 Fuji Xerox Co., Ltd. Method for generating label image and image processing system
US8041114B2 (en) * 2007-06-15 2011-10-18 Microsoft Corporation Optimizing pixel labels for computer vision applications

Also Published As

Publication number Publication date
JPH03222074A (en) 1991-10-01

Similar Documents

Publication Publication Date Title
US4853971A (en) Method and apparatus for processing image data
JPH11504738A (en) Rotate run-length coded images
JPS6173484A (en) Video signal processing method and device
JP2984295B2 (en) Labeling equipment for image processing
JPH07118002B2 (en) Image processing device
JP3209396B2 (en) Image data compression method and apparatus
JP3130721B2 (en) Binary image compression / expansion processing system and binary image extraction method
JP2840306B2 (en) Area processing method of image processing apparatus
JP2001519104A (en) Image processing method and circuit device for changing image resolution
JPS61243570A (en) Form information compression method
JPH05342340A (en) Method for picture processing and device therefor
JP2825273B2 (en) Drawing management method and apparatus
US6985624B2 (en) Image processing apparatus and its method
JP2007241329A (en) Program, information storage medium, two-dimensional code generation system, image generation system and printed matter
JP2716894B2 (en) Labeling circuit for image processing
JP2798025B2 (en) Video coding method and apparatus
JPS62108381A (en) Density histogram detecting system
JP2797660B2 (en) Pixel correction method
JPH07254981A (en) Data managing device for image magnifying processor
JPS60168277A (en) Controller of picture memory
KR900005900B1 (en) Process method of character picture data
JPH0962845A (en) Labeling method for picture data
JPH0546760A (en) Labeling processor
JP2002094778A (en) Overlay processing method and overlay processor
JP2001128006A (en) Multilevel picture data processing system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees