JP2982348B2 - 同期信号抽出回路 - Google Patents
同期信号抽出回路Info
- Publication number
- JP2982348B2 JP2982348B2 JP3077529A JP7752991A JP2982348B2 JP 2982348 B2 JP2982348 B2 JP 2982348B2 JP 3077529 A JP3077529 A JP 3077529A JP 7752991 A JP7752991 A JP 7752991A JP 2982348 B2 JP2982348 B2 JP 2982348B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- error
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、同期信号抽出回路に関
し、特に同期信号が所定時間ごとに挿入されているディ
ジタルデータ信号の中から同期信号を抽出する場合に適
した同期信号抽出回路に関するものである。
し、特に同期信号が所定時間ごとに挿入されているディ
ジタルデータ信号の中から同期信号を抽出する場合に適
した同期信号抽出回路に関するものである。
【0002】
【従来の技術】所定の時間間隔を保つように同期信号が
挿入されているディジタル信号として例えばディジタル
ビデオテープレコーダ(以下、ディジタルVTRと記
す。)において処理される例えば図2に示すようなビデ
オ信号がある。
挿入されているディジタル信号として例えばディジタル
ビデオテープレコーダ(以下、ディジタルVTRと記
す。)において処理される例えば図2に示すようなビデ
オ信号がある。
【0003】すなわち、ビデオ信号は画面上の所定範囲
の画像信号を表す画像データ郡DDの先頭位置に、画面
上の位置情報を表すアドレスデータADを付けて成る1
ブロック分のビデオ信号部分BDを時間直列的に順次連
続的に伝送するような信号形式をもち、各ビデオ信号部
分BDに付されたアドレスデータADを基準にして1フ
レーム分のアナログビデオ信号を再現するようになされ
ている。そして再生画像を得るために必要な同期信号は
各アドレスデータADの、例えば前側位置にビデオ信号
部分BDの一部として同期信号データSDを挿入するこ
とにより、1つのビデオ信号部分BDの同期信号データ
SDが到来した時点から次のビデオ信号部分BDの同期
信号データSDが到来した時点までの間隔TSを同期信
号の1周期として再生するようになされている。
の画像信号を表す画像データ郡DDの先頭位置に、画面
上の位置情報を表すアドレスデータADを付けて成る1
ブロック分のビデオ信号部分BDを時間直列的に順次連
続的に伝送するような信号形式をもち、各ビデオ信号部
分BDに付されたアドレスデータADを基準にして1フ
レーム分のアナログビデオ信号を再現するようになされ
ている。そして再生画像を得るために必要な同期信号は
各アドレスデータADの、例えば前側位置にビデオ信号
部分BDの一部として同期信号データSDを挿入するこ
とにより、1つのビデオ信号部分BDの同期信号データ
SDが到来した時点から次のビデオ信号部分BDの同期
信号データSDが到来した時点までの間隔TSを同期信
号の1周期として再生するようになされている。
【0004】この種のディジタルビデオ信号において
は、順次続くビデオ信号部分BDのアドレスデータAD
は所定の規則性に従って内容が順次変化していくような
アドレス番号を付けるようになされている。例えばアド
レス番号は各ビデオ信号部分BDごとに1番地ずつ増大
させていくようなアドレス内容をもつようになされ、か
くして各画像データ郡DDの位置情報を再生側で判別し
易くするようになされている。
は、順次続くビデオ信号部分BDのアドレスデータAD
は所定の規則性に従って内容が順次変化していくような
アドレス番号を付けるようになされている。例えばアド
レス番号は各ビデオ信号部分BDごとに1番地ずつ増大
させていくようなアドレス内容をもつようになされ、か
くして各画像データ郡DDの位置情報を再生側で判別し
易くするようになされている。
【0005】ここで同期信号データSDは例えば16ビ
ット(2ワード)分のデータ長を有し、データ長内部の
論理「H」または「L」の配列(以下、パターンと記
す。)として画像データ郡DD内部には生じにくいよう
なパターンを選択し、かくして実際上画像データ郡DD
が伝送されている間に誤って同期信号データSDが到来
したと判断することがないようになされている。
ット(2ワード)分のデータ長を有し、データ長内部の
論理「H」または「L」の配列(以下、パターンと記
す。)として画像データ郡DD内部には生じにくいよう
なパターンを選択し、かくして実際上画像データ郡DD
が伝送されている間に誤って同期信号データSDが到来
したと判断することがないようになされている。
【0006】このような構成のビデオ信号VDをビデオ
信号再生装置において受けて同期信号を含んで成るディ
ジタルデータ信号例えば標準方式のテレビジョン信号を
再現しようとする場合、同期信号データSDを抽出する
方法としてビデオ信号再生装置側に予め同期信号データ
SDと同じパターンを有するデータを格納しておき、順
次到来するビデオ信号VDを基準の同期信号パターンと
常時比較していき、これにより基準同期信号パターンと
同じパターンの信号部分が到来したときその到来時点を
同期信号データSDが到来した時点であると判断するよ
うな方法が考えられる。
信号再生装置において受けて同期信号を含んで成るディ
ジタルデータ信号例えば標準方式のテレビジョン信号を
再現しようとする場合、同期信号データSDを抽出する
方法としてビデオ信号再生装置側に予め同期信号データ
SDと同じパターンを有するデータを格納しておき、順
次到来するビデオ信号VDを基準の同期信号パターンと
常時比較していき、これにより基準同期信号パターンと
同じパターンの信号部分が到来したときその到来時点を
同期信号データSDが到来した時点であると判断するよ
うな方法が考えられる。
【0007】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、同期信号データSDと同じパターンのデー
タ配列が画像データ郡DD内部に発生する確率を十分に
低下させて実用上誤判断をさせないようにするために同
期信号データSDのビット数をかなり長くとる必要があ
り、そのため同期信号データSDの誤り発生の確率が高
くなるという問題点を有していた。
の構成では、同期信号データSDと同じパターンのデー
タ配列が画像データ郡DD内部に発生する確率を十分に
低下させて実用上誤判断をさせないようにするために同
期信号データSDのビット数をかなり長くとる必要があ
り、そのため同期信号データSDの誤り発生の確率が高
くなるという問題点を有していた。
【0008】本発明は上記従来の問題点を解決するもの
で、ビデオ信号VD全体のデータ量をできるだけ短くし
ながらしかも同期信号データSDと画像データ郡DDの
データ部分とを確実に識別できるようにした同期信号抽
出回路を提供することを目的とする。
で、ビデオ信号VD全体のデータ量をできるだけ短くし
ながらしかも同期信号データSDと画像データ郡DDの
データ部分とを確実に識別できるようにした同期信号抽
出回路を提供することを目的とする。
【0009】
【課題を解決するための手段】この目的を達成するため
に本発明の同期信号抽出回路は、連続するディジタルデ
ータの所定の時間位置に同期信号データ,アドレスデー
タ及びエラー検出符号データを順次挿入して構成されて
いる伝送信号の直列データにおいて1語ずつ区別する語
同期回路Aと、上記語同期回路Aにおいて上記同期信号
データに対応して得られる第1の変換データに基づいて
第1の変換データのパターンが所定の基準パターンと一
致しているか否かを検出して検出信号を送出する同期信
号検出回路Bと、上記語同期回路Aにおいて上記アドレ
スデータ及び上記エラー検出符号データに対応して得ら
れる第2及び第3の変換データに基づいて上記アドレス
データにエラーが生じているか否かを検出して検出信号
を送出するアドレスエラー検出回路Cと、上記語同期回
路Aにおいて上記第1及び第3の変換データに基づいて
上記同期信号データにエラーが生じているか否かを検出
して検出信号を送出する同期信号エラー検出回路Dと、
第N番目のアドレスデータと第(N+1)番目のアドレ
スデータとの相対関係を検出する相対関係検出回路E
と、上記同期信号検出回路BでMビットのエラーを検出
した時でも、アドレスデータの相対関係が保たれている
と上記相対関係検出回路Eで検出された時に同期信号で
あると判断する検出信号発生回路Fと、上記アドレスエ
ラー検出回路C、上記同期信号エラー検出回路D及び上
記検出信号発生回路Fの検出信号を取り込んで上記同期
信号データと上記アドレスデータのエラー検出を行なう
エラー箇所判別回路Gと、上記N個のエラー箇所判別回
路の判別信号の論理レベルに基づいて同期出力信号を送
出する出力信号形成回路Hの構成を有している。
に本発明の同期信号抽出回路は、連続するディジタルデ
ータの所定の時間位置に同期信号データ,アドレスデー
タ及びエラー検出符号データを順次挿入して構成されて
いる伝送信号の直列データにおいて1語ずつ区別する語
同期回路Aと、上記語同期回路Aにおいて上記同期信号
データに対応して得られる第1の変換データに基づいて
第1の変換データのパターンが所定の基準パターンと一
致しているか否かを検出して検出信号を送出する同期信
号検出回路Bと、上記語同期回路Aにおいて上記アドレ
スデータ及び上記エラー検出符号データに対応して得ら
れる第2及び第3の変換データに基づいて上記アドレス
データにエラーが生じているか否かを検出して検出信号
を送出するアドレスエラー検出回路Cと、上記語同期回
路Aにおいて上記第1及び第3の変換データに基づいて
上記同期信号データにエラーが生じているか否かを検出
して検出信号を送出する同期信号エラー検出回路Dと、
第N番目のアドレスデータと第(N+1)番目のアドレ
スデータとの相対関係を検出する相対関係検出回路E
と、上記同期信号検出回路BでMビットのエラーを検出
した時でも、アドレスデータの相対関係が保たれている
と上記相対関係検出回路Eで検出された時に同期信号で
あると判断する検出信号発生回路Fと、上記アドレスエ
ラー検出回路C、上記同期信号エラー検出回路D及び上
記検出信号発生回路Fの検出信号を取り込んで上記同期
信号データと上記アドレスデータのエラー検出を行なう
エラー箇所判別回路Gと、上記N個のエラー箇所判別回
路の判別信号の論理レベルに基づいて同期出力信号を送
出する出力信号形成回路Hの構成を有している。
【0010】
【作用】この構成によって、ビデオ信号VDが語同期回
路に取り込まれ、その出力信号データからアドレスエラ
ー検出、同期信号検出及び同期信号エラー検出を行な
い、またビデオ信号部分BDのN番目のアドレスデータ
と(N+1)番目のアドレスデータとの相対関係検出か
らエラー箇所を判断し、同期信号データSDと画像デー
タ郡DDのデータ部分とを確実に識別することができ
る。
路に取り込まれ、その出力信号データからアドレスエラ
ー検出、同期信号検出及び同期信号エラー検出を行な
い、またビデオ信号部分BDのN番目のアドレスデータ
と(N+1)番目のアドレスデータとの相対関係検出か
らエラー箇所を判断し、同期信号データSDと画像デー
タ郡DDのデータ部分とを確実に識別することができ
る。
【0011】
【実施例】以下本発明の一実施例の同期信号抽出回路に
ついて図面を参照しながら説明する。本発明の場合ビデ
オ信号VDは図2との対応部分に同一符号を付して図3
に示すように、各ビデオ信号部分BDについて、アドレ
スデータADと画像データ郡DDとの間にエラー検出符
号データEDが挿入されている。このエラー検出符号E
Dは16ビットでなり、同様に16ビットで構成された
同期信号データSD及びアドレスデータADについてパ
リティチェックによる誤り訂正を実行できるようになさ
れている。なおこのエラー検出符号データEDとしては
一般に同期信号データSD及びアドレスデータADにつ
いて用意されているものを適用し得る。
ついて図面を参照しながら説明する。本発明の場合ビデ
オ信号VDは図2との対応部分に同一符号を付して図3
に示すように、各ビデオ信号部分BDについて、アドレ
スデータADと画像データ郡DDとの間にエラー検出符
号データEDが挿入されている。このエラー検出符号E
Dは16ビットでなり、同様に16ビットで構成された
同期信号データSD及びアドレスデータADについてパ
リティチェックによる誤り訂正を実行できるようになさ
れている。なおこのエラー検出符号データEDとしては
一般に同期信号データSD及びアドレスデータADにつ
いて用意されているものを適用し得る。
【0012】図3は本発明の実施例のブロック図を示す
ものである。図3において、1はビデオ信号VDの入力
端子、2は入力端子1から入力されたビデオ信号VDの
1ブロックの信号(1ブロックの信号とは同期信号デー
タSD,アドレスデータAD,エラー検出符号ED,画
像データ郡DDをまとめて言う。)を保持するための保
持回路、3は保持回路2からの出力信号を取り込んで直
列データを並列データに変換する直列−並列変換回路、
直列−並列変換回路3は入力端からエラー検出符号デー
タ変換部3P、アドレスデータ変換部3A、同期信号デ
ータ変換部3Sを縦続接続してなり、かくして各ビデオ
信号部分BDの同期信号データSDが同期信号データ変
換部3Sにシフト入力された時アドレスデータAD及び
エラー検出符号データEDをそれぞれ変換部3A及び3
Pに入れるようになされている。4はエラー検出符号デ
ータ変換部3Pからの変換データとアドレスデータ変換
部3Aからの変換データを取り込んでアドレスのエラー
を検出するアドレスエラー検出回路、5は同期信号デー
タ変換部3Sからの変換データと予め定められたパター
ンと比較する同期信号検出回路、6はエラー検出符号デ
ータ変換部3Pからの変換データと同期信号データ変換
部3Sからの変換データを取り込んで同期信号のエラー
を検出する同期信号エラー検出回路、7はアドレスエラ
ー検出回路4、同期信号エラー検出回路6及び検出信号
発生回路22の検出信号を取り込んで同期信号データと
アドレスデータのエラー検出を行なうエラー箇所判別回
路、8はビデオ信号VDの1ブロックの信号を保持する
ための保持回路、9はビデオ信号VDを取り込んで直列
データを並列データに変換する直列−並列変換回路、直
列−並列変換回路9は入力端子からアドレス用エラー検
出符号データ変換部9P、アドレスデータ変換部9A、
同期信号データ変換部9Sを縦続接続してなり、回路動
作は直列−並列変換回路3と同様である。10はエラー
検出符号データ変換部9Pからの変換データとアドレス
データ変換部9Aからの変換データを取り込んでアドレ
スのエラーを検出するアドレスエラー検出回路、11は
同期信号データ変換部9Sからの変換データと予め定め
られたパターンと比較する同期信号検出回路、12はエ
ラー検出符号データ変換部9Pからの変換データと同期
信号データ変換部9Sからの変換データを取り込んで同
期信号のエラーを検出する同期信号エラー検出回路、1
3はアドレスエラー検出回路10、同期信号エラー検出
回路12及び検出信号発生回路22の検出信号を取り込
んで同期信号データとアドレスデータのエラー検出を行
なうエラー箇所判別回路、14はビデオ信号VDの1ブ
ロックの信号を保持するための保持回路、15はビデオ
信号VDを取り込んで直列データを並列データに変換す
る直列−並列変換回路、直列−並列変換回路15は入力
端子からアドレス用エラー検出符号データ変換部15
P、アドレスデータ変換部15A、同期信号データ変換
部15Sを縦続接続してなり、回路動作は直列−並列変
換回路3と同様である。16はエラー検出符号データ変
換部15Pからの変換データとアドレスデータ変換部1
5Aからの変換データを取り込んでアドレスのエラーを
検出するアドレスエラー検出回路、17は同期信号デー
タ変換部15Sからの変換データと予め定められたパタ
ーンと比較する同期信号検出回路、18はエラー検出符
号データ変換部15Pからの変換データと同期信号デー
タ変換部15Sからの変換データを取り込んで同期信号
のエラーを検出する同期信号エラー検出回路、19はア
ドレスエラー検出回路16、同期信号エラー検出回路1
8及び検出信号発生回路22の検出信号を取り込んで同
期信号データとアドレスデータのエラー検出を行なうエ
ラー箇所判別回路、20はアドレスデータ変換部3Aか
らの変換データとアドレスデータ変換部9Aからの変換
データとの相関関係を検出する相関関係検出回路、21
はアドレスデータ変換部9Aからの変換データとアドレ
スデータ変換部15Aからの変換データとの相関関係を
検出する相関関係検出回路、22は同期信号検出回路
5、同期信号検出回路11及び同期信号検出回路17の
検出信号でMビットのエラーが検出されても、相対関係
検出回路20及び相対関係検出回路21から出力された
検出信号により相対関係が保証されていると判断されて
いる場合に、同期信号であると認識する検出信号発生回
路、23は出力信号形成回路、24は同期出力信号の出
力端子である。(直列−並列変換回路3からエラー箇所
検出回路7までの回路をNブロックの回路とし、直列−
並列変換回路9からエラー箇所検出回路13までの回路
を(N+1)ブロックとし、直列−並列変換回路15か
らエラー箇所検出回路19までの回路を(N+2)ブロ
ックの回路とする。)以上のように構成された同期信号
抽出回路について、以下図1,図2及び図3を用いてそ
の動作を説明する。
ものである。図3において、1はビデオ信号VDの入力
端子、2は入力端子1から入力されたビデオ信号VDの
1ブロックの信号(1ブロックの信号とは同期信号デー
タSD,アドレスデータAD,エラー検出符号ED,画
像データ郡DDをまとめて言う。)を保持するための保
持回路、3は保持回路2からの出力信号を取り込んで直
列データを並列データに変換する直列−並列変換回路、
直列−並列変換回路3は入力端からエラー検出符号デー
タ変換部3P、アドレスデータ変換部3A、同期信号デ
ータ変換部3Sを縦続接続してなり、かくして各ビデオ
信号部分BDの同期信号データSDが同期信号データ変
換部3Sにシフト入力された時アドレスデータAD及び
エラー検出符号データEDをそれぞれ変換部3A及び3
Pに入れるようになされている。4はエラー検出符号デ
ータ変換部3Pからの変換データとアドレスデータ変換
部3Aからの変換データを取り込んでアドレスのエラー
を検出するアドレスエラー検出回路、5は同期信号デー
タ変換部3Sからの変換データと予め定められたパター
ンと比較する同期信号検出回路、6はエラー検出符号デ
ータ変換部3Pからの変換データと同期信号データ変換
部3Sからの変換データを取り込んで同期信号のエラー
を検出する同期信号エラー検出回路、7はアドレスエラ
ー検出回路4、同期信号エラー検出回路6及び検出信号
発生回路22の検出信号を取り込んで同期信号データと
アドレスデータのエラー検出を行なうエラー箇所判別回
路、8はビデオ信号VDの1ブロックの信号を保持する
ための保持回路、9はビデオ信号VDを取り込んで直列
データを並列データに変換する直列−並列変換回路、直
列−並列変換回路9は入力端子からアドレス用エラー検
出符号データ変換部9P、アドレスデータ変換部9A、
同期信号データ変換部9Sを縦続接続してなり、回路動
作は直列−並列変換回路3と同様である。10はエラー
検出符号データ変換部9Pからの変換データとアドレス
データ変換部9Aからの変換データを取り込んでアドレ
スのエラーを検出するアドレスエラー検出回路、11は
同期信号データ変換部9Sからの変換データと予め定め
られたパターンと比較する同期信号検出回路、12はエ
ラー検出符号データ変換部9Pからの変換データと同期
信号データ変換部9Sからの変換データを取り込んで同
期信号のエラーを検出する同期信号エラー検出回路、1
3はアドレスエラー検出回路10、同期信号エラー検出
回路12及び検出信号発生回路22の検出信号を取り込
んで同期信号データとアドレスデータのエラー検出を行
なうエラー箇所判別回路、14はビデオ信号VDの1ブ
ロックの信号を保持するための保持回路、15はビデオ
信号VDを取り込んで直列データを並列データに変換す
る直列−並列変換回路、直列−並列変換回路15は入力
端子からアドレス用エラー検出符号データ変換部15
P、アドレスデータ変換部15A、同期信号データ変換
部15Sを縦続接続してなり、回路動作は直列−並列変
換回路3と同様である。16はエラー検出符号データ変
換部15Pからの変換データとアドレスデータ変換部1
5Aからの変換データを取り込んでアドレスのエラーを
検出するアドレスエラー検出回路、17は同期信号デー
タ変換部15Sからの変換データと予め定められたパタ
ーンと比較する同期信号検出回路、18はエラー検出符
号データ変換部15Pからの変換データと同期信号デー
タ変換部15Sからの変換データを取り込んで同期信号
のエラーを検出する同期信号エラー検出回路、19はア
ドレスエラー検出回路16、同期信号エラー検出回路1
8及び検出信号発生回路22の検出信号を取り込んで同
期信号データとアドレスデータのエラー検出を行なうエ
ラー箇所判別回路、20はアドレスデータ変換部3Aか
らの変換データとアドレスデータ変換部9Aからの変換
データとの相関関係を検出する相関関係検出回路、21
はアドレスデータ変換部9Aからの変換データとアドレ
スデータ変換部15Aからの変換データとの相関関係を
検出する相関関係検出回路、22は同期信号検出回路
5、同期信号検出回路11及び同期信号検出回路17の
検出信号でMビットのエラーが検出されても、相対関係
検出回路20及び相対関係検出回路21から出力された
検出信号により相対関係が保証されていると判断されて
いる場合に、同期信号であると認識する検出信号発生回
路、23は出力信号形成回路、24は同期出力信号の出
力端子である。(直列−並列変換回路3からエラー箇所
検出回路7までの回路をNブロックの回路とし、直列−
並列変換回路9からエラー箇所検出回路13までの回路
を(N+1)ブロックとし、直列−並列変換回路15か
らエラー箇所検出回路19までの回路を(N+2)ブロ
ックの回路とする。)以上のように構成された同期信号
抽出回路について、以下図1,図2及び図3を用いてそ
の動作を説明する。
【0013】図2において、ビデオ信号VDは入力端子
1から時間直列的に入力されて保持回路2で1ブロック
分のデータを保持する。保持回路2から出力された(2
ブロック分遅れた)ビデオ信号VDが直列−並列変換回
路3に入力され、変換部3S,3A,3Pでそれぞれ並
列ビットの変換データとして送出される。アドレスデー
タADに対する変換データ及びエラー検出符号データE
Dに対する変換データがアドレスエラー検出回路4に与
えられる。このアドレスエラー検出回路4はアドレスデ
ータADに対する変換データ及びエラー検出符号データ
EDに対する変換データによってパリティチェック動作
を実行し、アドレスデータADについて誤りが発生して
いない場合論理は「H」になりかつ誤りが発生した場合
論理「L」に成る検出信号S1を出力する。
1から時間直列的に入力されて保持回路2で1ブロック
分のデータを保持する。保持回路2から出力された(2
ブロック分遅れた)ビデオ信号VDが直列−並列変換回
路3に入力され、変換部3S,3A,3Pでそれぞれ並
列ビットの変換データとして送出される。アドレスデー
タADに対する変換データ及びエラー検出符号データE
Dに対する変換データがアドレスエラー検出回路4に与
えられる。このアドレスエラー検出回路4はアドレスデ
ータADに対する変換データ及びエラー検出符号データ
EDに対する変換データによってパリティチェック動作
を実行し、アドレスデータADについて誤りが発生して
いない場合論理は「H」になりかつ誤りが発生した場合
論理「L」に成る検出信号S1を出力する。
【0014】また同期信号データSDに対する変換デー
タが同期信号検出回路5に与えられる。この同期信号検
出回路5は同期信号データSDについて予め定められた
パターンを格納記憶しており、これを順次到来する同期
信号データSDに対する変換データと比較して一致した
とき論理「H」に立ち上がる検出信号S2を出力する。
タが同期信号検出回路5に与えられる。この同期信号検
出回路5は同期信号データSDについて予め定められた
パターンを格納記憶しており、これを順次到来する同期
信号データSDに対する変換データと比較して一致した
とき論理「H」に立ち上がる検出信号S2を出力する。
【0015】また同期信号データSDに対する変換デー
タ及びエラー検出符号データEDに対する変換データが
同期信号エラー検出回路6に与えられる。この同期信号
エラー検出回路6は同期信号データSDに対する変換デ
ータ及びエラー検出符号データに対する変換データによ
ってパリティチェック動作を実行し、同期信号データS
Dについて誤りが発生していない場合論理は「H」にな
りかつ誤りが発生した場合論理は「L」に成る検出信号
S3を出力する。
タ及びエラー検出符号データEDに対する変換データが
同期信号エラー検出回路6に与えられる。この同期信号
エラー検出回路6は同期信号データSDに対する変換デ
ータ及びエラー検出符号データに対する変換データによ
ってパリティチェック動作を実行し、同期信号データS
Dについて誤りが発生していない場合論理は「H」にな
りかつ誤りが発生した場合論理は「L」に成る検出信号
S3を出力する。
【0016】図1に記載の直列−並列変換回路9から同
期信号エラー検出回路12及び直列−並列変換回路15
から同期信号エラー検出回路18の回路動作は、上記直
列−並列変換回路3から同期信号エラー検出回路6の回
路動作と同等である。
期信号エラー検出回路12及び直列−並列変換回路15
から同期信号エラー検出回路18の回路動作は、上記直
列−並列変換回路3から同期信号エラー検出回路6の回
路動作と同等である。
【0017】またアドレスデータ変換部3Aからの変換
データ及びアドレスデータ変換部8Aからの変換データ
が相対関係検出回路20に与えられる。この相対関係検
出回路20はアドレスデータ変換部3Aからの変換デー
タ及びアドレスデータ変換部9Aからの変換データの関
係が一定間隔を保っている場合論理は「H」になりかつ
間隔が保たれていない場合論理は「L」に成る検出信号
S10を出力する。
データ及びアドレスデータ変換部8Aからの変換データ
が相対関係検出回路20に与えられる。この相対関係検
出回路20はアドレスデータ変換部3Aからの変換デー
タ及びアドレスデータ変換部9Aからの変換データの関
係が一定間隔を保っている場合論理は「H」になりかつ
間隔が保たれていない場合論理は「L」に成る検出信号
S10を出力する。
【0018】またアドレスデータ変換部9Aからの変換
データ及びアドレスデータ変換部15Aからの変換デー
タが相対関係検出回路21に与えられる。この相対関係
検出回路21はアドレスデータ変換部9Aからの変換デ
ータ及びアドレスデータ変換部15Aからの変換データ
の関係が一定間隔を保っている場合論理は「H」になり
かつ間隔が保たれていない場合論理は「L」になる検出
信号S11を出力する。
データ及びアドレスデータ変換部15Aからの変換デー
タが相対関係検出回路21に与えられる。この相対関係
検出回路21はアドレスデータ変換部9Aからの変換デ
ータ及びアドレスデータ変換部15Aからの変換データ
の関係が一定間隔を保っている場合論理は「H」になり
かつ間隔が保たれていない場合論理は「L」になる検出
信号S11を出力する。
【0019】次に検出信号発生回路22に検出信号S
2,S5,S8,S10,S11が与えられ、検出信号
のうちS2,S5,S8で同期信号データにMビットの
エラーが生じて同期信号データでないと判断されたとき
でも、相対関係検出回路20,21からの相対関係が保
たれている場合論理は「H」になりかつ保たれていない
場合論理は「L」になる検出信号S12を出力する。
2,S5,S8,S10,S11が与えられ、検出信号
のうちS2,S5,S8で同期信号データにMビットの
エラーが生じて同期信号データでないと判断されたとき
でも、相対関係検出回路20,21からの相対関係が保
たれている場合論理は「H」になりかつ保たれていない
場合論理は「L」になる検出信号S12を出力する。
【0020】次にNブロックのエラー箇所判別回路7に
検出信号S1,S3,S12が与えられ、データのすべ
てが正しく相対関係をも保っている時には論理「H」を
出力する。また(N+1)ブロックのエラー箇所判別回
路13,(N+2)ブロックのエラー箇所判別回路19
の回路動作はNブロックのエラー箇所判別回路7と同等
である。
検出信号S1,S3,S12が与えられ、データのすべ
てが正しく相対関係をも保っている時には論理「H」を
出力する。また(N+1)ブロックのエラー箇所判別回
路13,(N+2)ブロックのエラー箇所判別回路19
の回路動作はNブロックのエラー箇所判別回路7と同等
である。
【0021】エラー箇所判別回路7,13,19の動作
として、Nブロック,(N+1)ブロックまたは(N+
2)ブロックの同期信号データSDが検出されないかま
たは誤った場合、または、同期信号データSD,アドレ
スデータADが誤ったときにはエラー検出符号データE
Dが検出した場合論理「L」として同期出力信号データ
を送出する。
として、Nブロック,(N+1)ブロックまたは(N+
2)ブロックの同期信号データSDが検出されないかま
たは誤った場合、または、同期信号データSD,アドレ
スデータADが誤ったときにはエラー検出符号データE
Dが検出した場合論理「L」として同期出力信号データ
を送出する。
【0022】次にNブロックのビデオ信号部分で同期信
号データSD及びアドレスデータADが正しく、エラー
検出符号データEDがエラー無しと検出している場合
に、(N+1)ブロックのビデオ信号部分BDのアドレ
スデータADが正しくかつNブロックと(N+1)ブロ
ックのアドレスデータADの相関位置が正しいにも関わ
らず、エラー検出符号データEDが誤っていると検出し
た時には同期信号データSD無しと判断し、論理「L」
として同期出力信号データを送出する。
号データSD及びアドレスデータADが正しく、エラー
検出符号データEDがエラー無しと検出している場合
に、(N+1)ブロックのビデオ信号部分BDのアドレ
スデータADが正しくかつNブロックと(N+1)ブロ
ックのアドレスデータADの相関位置が正しいにも関わ
らず、エラー検出符号データEDが誤っていると検出し
た時には同期信号データSD無しと判断し、論理「L」
として同期出力信号データを送出する。
【0023】次にNブロックのビデオ信号部分で同期信
号データSD及びアドレスデータADが正しく、エラー
検出符号データEDがエラー無しと検出している場合
に、(N+1)ブロックのビデオ信号部分BDのアドレ
スデータADは正しいがNブロックと(N+1)ブロッ
クのアドレスデータADの相関関係が無くかつ同期信号
データSDが検出されなかった場合にもかかわらずエラ
ー検出符号データEDが正しいと検出した時には疑似同
期信号データと判断し、論理「L」として同期出力信号
データを送出する。
号データSD及びアドレスデータADが正しく、エラー
検出符号データEDがエラー無しと検出している場合
に、(N+1)ブロックのビデオ信号部分BDのアドレ
スデータADは正しいがNブロックと(N+1)ブロッ
クのアドレスデータADの相関関係が無くかつ同期信号
データSDが検出されなかった場合にもかかわらずエラ
ー検出符号データEDが正しいと検出した時には疑似同
期信号データと判断し、論理「L」として同期出力信号
データを送出する。
【0024】次にNブロック,(N+1)ブロック及び
(N+2)ブロックのビデオ信号部分で同期信号データ
SDがMビットのエラーを生じた場合でも、Nブロック
と(N+1)ブロックの相対関係及び(N+1)ブロッ
クと(N+2)ブロックの相対関係が保たれている場合
には同期信号データであると判断し、論理「H」として
エラー箇所検出回路7,13,19に出力し、他の検出
信号との関係から出力信号形成回路に信号を出力する。
(N+2)ブロックのビデオ信号部分で同期信号データ
SDがMビットのエラーを生じた場合でも、Nブロック
と(N+1)ブロックの相対関係及び(N+1)ブロッ
クと(N+2)ブロックの相対関係が保たれている場合
には同期信号データであると判断し、論理「H」として
エラー箇所検出回路7,13,19に出力し、他の検出
信号との関係から出力信号形成回路に信号を出力する。
【0025】出力信号形成回路23は、エラー箇所判別
回路7,エラー箇所判別回路12及びエラー箇所判別回
路19の出力信号の論理が「H」状態になった時、論理
「H」に立ち上がる同期出力信号を出力端子24から出
力する。
回路7,エラー箇所判別回路12及びエラー箇所判別回
路19の出力信号の論理が「H」状態になった時、論理
「H」に立ち上がる同期出力信号を出力端子24から出
力する。
【0026】従って出力信号形成回路23は同期信号デ
ータSDが同期信号抽出回路に到来するごとにそのタイ
ミングで同期出力信号を送出することになる。
ータSDが同期信号抽出回路に到来するごとにそのタイ
ミングで同期出力信号を送出することになる。
【0027】かかる動作は同期信号データSDが到来す
るごとにそのタイミングで実行され、かくして同期信号
抽出回路から同期信号データSDに同期した同期出力信
号を送出できることになる。
るごとにそのタイミングで実行され、かくして同期信号
抽出回路から同期信号データSDに同期した同期出力信
号を送出できることになる。
【0028】ゆえにアドレスデータAD及び同期信号デ
ータSDは各ビデオ信号部分BDの画像データ郡DDに
それぞれ付されており、これを訂正するエラー検出符号
データEDも各画像データ郡DDごとに付されている。
従ってアドレスデータについてのエラーチェックが得ら
れたタイミング同期信号抽出回路に同期信号データSD
が到来したタイミングを表していると等価な意味を持っ
ている。
ータSDは各ビデオ信号部分BDの画像データ郡DDに
それぞれ付されており、これを訂正するエラー検出符号
データEDも各画像データ郡DDごとに付されている。
従ってアドレスデータについてのエラーチェックが得ら
れたタイミング同期信号抽出回路に同期信号データSD
が到来したタイミングを表していると等価な意味を持っ
ている。
【0029】これに対して第N番地の同期信号データS
Dが同期信号抽出回路に到来したタイミングと、次の第
(N+1)番地の同期信号データSDが到来したタイミ
ングとの間にあるデータ部分例えば画像データ郡DDに
同期信号データSDのパターンと同じパターンのデータ
部分があった場合は、このデータ部分同期信号データ変
換部3Sに入れば同期信号検出回路5が論理「H」の一
致検出出力S2を出力する。しかしこの時には、アドレ
スデータAD及びエラー検出符号データEDはアドレス
データ変換部3A及びアドレス用エラー検出符号データ
変換部3Pには入れられていないので、アドレスエラー
検出回路5から論理「H」のエラー検出信号S1が送出
される確率は極めて小さくなり、従って実際上出力信号
形成回路23から論理「H」の出力信号が送出されるお
それは無いと言ってよい。
Dが同期信号抽出回路に到来したタイミングと、次の第
(N+1)番地の同期信号データSDが到来したタイミ
ングとの間にあるデータ部分例えば画像データ郡DDに
同期信号データSDのパターンと同じパターンのデータ
部分があった場合は、このデータ部分同期信号データ変
換部3Sに入れば同期信号検出回路5が論理「H」の一
致検出出力S2を出力する。しかしこの時には、アドレ
スデータAD及びエラー検出符号データEDはアドレス
データ変換部3A及びアドレス用エラー検出符号データ
変換部3Pには入れられていないので、アドレスエラー
検出回路5から論理「H」のエラー検出信号S1が送出
される確率は極めて小さくなり、従って実際上出力信号
形成回路23から論理「H」の出力信号が送出されるお
それは無いと言ってよい。
【0030】このように図1の構成によれば、同期信号
データSDについての同期信号一致検出動作の検出結果
に加えてアドレスエラー検出動作の検出結果、同期信号
エラー検出動作の検出結果及びNブロックと(N+1)
ブロックのアドレスデータの相関関係の検出結果に基づ
いて同期出力信号を得るようにしたことにより、同期信
号データSDと同じパターンのデータ部分が画像データ
郡DDにあったとしても、これにより誤って同期信号デ
ータの検出をする確率を格段的に低減できる。従って同
期信号データSDの長さを短くしても確実に同期信号デ
ータSDに同期した同期出力信号を得ることができるな
お上述においてはディジタルビデオ信号を伝達する場合
に本発明を適用したがこれに限らず、要は同期信号デー
タを挿入して成るディジタル信号に広く適用し得る。
データSDについての同期信号一致検出動作の検出結果
に加えてアドレスエラー検出動作の検出結果、同期信号
エラー検出動作の検出結果及びNブロックと(N+1)
ブロックのアドレスデータの相関関係の検出結果に基づ
いて同期出力信号を得るようにしたことにより、同期信
号データSDと同じパターンのデータ部分が画像データ
郡DDにあったとしても、これにより誤って同期信号デ
ータの検出をする確率を格段的に低減できる。従って同
期信号データSDの長さを短くしても確実に同期信号デ
ータSDに同期した同期出力信号を得ることができるな
お上述においてはディジタルビデオ信号を伝達する場合
に本発明を適用したがこれに限らず、要は同期信号デー
タを挿入して成るディジタル信号に広く適用し得る。
【0031】
【発明の効果】以上のように本発明は、同期信号データ
の検出結果と同期信号データのエラー検出結果とアドレ
スのエラー検出結果及びアドレスデータの相関関係とに
基づいて同期信号の抽出を行なうようにしたことによ
り、短いデータ長の同期信号データを用いても誤動作す
る確率が極めて少ない抽出動作を容易に得ることができ
る優れた同期信号抽出回路を実現できるものである。
の検出結果と同期信号データのエラー検出結果とアドレ
スのエラー検出結果及びアドレスデータの相関関係とに
基づいて同期信号の抽出を行なうようにしたことによ
り、短いデータ長の同期信号データを用いても誤動作す
る確率が極めて少ない抽出動作を容易に得ることができ
る優れた同期信号抽出回路を実現できるものである。
【図1】本発明による同期信号抽出回路の一実施例を示
すブロック図
すブロック図
【図2】同同期信号抽出回路の一般的なディジタルデー
タの構成を示す信号波形図
タの構成を示す信号波形図
【図3】同同期信号抽出回路に用いるデータ信号の構成
を示す信号波形図
を示す信号波形図
1 入力端子 2 保持回路 3 直列−並列変換回路 4 アドレスエラー検出回路 5 同期信号検出回路 6 同期信号エラー検出回路 7 エラー箇所判別回路 8 保持回路 9 直列−並列変換回路 10 アドレスエラー検出回路 11 同期信号検出回路 12 同期信号エラー検出回路 13 エラー箇所判別回路 14 保持回路 15 直列−並列変換回路 16 アドレスエラー検出回路 17 同期信号検出回路 18 同期信号エラー検出回路 19 エラー箇所判別回路 20 相対関係検出回路 21 相対関係検出回路 22 検出信号発生回路 23 出力信号形成回路 24 出力端子
Claims (1)
- 【請求項1】連続するディジタルデータの所定の時間位
置に同期信号データ,アドレスデータ及びエラー検出符
号データを順次挿入して構成されている伝送信号の直列
データにおいて1語ずつ区別する語同期回路Aと、前記
語同期回路Aにおいて前記同期信号データに対応して得
られる第1の変換データに基づいて第1の変換データの
パターンが所定の基準パターンと一致しているか否かを
検出して検出信号を送出する同期信号検出回路Bと、前
記語同期回路Aにおいて前記アドレスデータ及び前記エ
ラー検出符号データに対応して得られる第2及び第3の
変換データに基づいて前記アドレスデータにエラーが生
じているか否かを検出して検出信号を送出するアドレス
エラー検出回路Cと、前記語同期回路Aにおいて前記第
1及び第3の変換データに基づいて前記同期信号データ
にエラーが生じているか否かを検出して検出信号を送出
する同期信号エラー検出回路Dと、第N番目のアドレス
データと第(N+1)番目のアドレスデータとの相対関
係を検出する相対関係検出回路Eと、前記同期信号検出
回路BでMビットのエラーを検出した時でも、アドレス
データの相対関係が保たれていると前記相対関係検出回
路Eで検出された時に同期信号であると判断する検出信
号発生回路Fと、前記アドレスエラー検出回路C、前記
同期信号エラー検出回路D及び前記検出信号発生回路F
の検出信号を取り込んで前記同期信号データと前記アド
レスデータのエラー検出を行なうエラー箇所判別回路G
と、前記N個のエラー箇所判別回路の判別信号の論理レ
ベルに基づいて同期出力信号を送出する出力信号形成回
路Hとを備えることを特徴とする同期信号抽出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3077529A JP2982348B2 (ja) | 1991-04-10 | 1991-04-10 | 同期信号抽出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3077529A JP2982348B2 (ja) | 1991-04-10 | 1991-04-10 | 同期信号抽出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04311178A JPH04311178A (ja) | 1992-11-02 |
JP2982348B2 true JP2982348B2 (ja) | 1999-11-22 |
Family
ID=13636511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3077529A Expired - Fee Related JP2982348B2 (ja) | 1991-04-10 | 1991-04-10 | 同期信号抽出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2982348B2 (ja) |
-
1991
- 1991-04-10 JP JP3077529A patent/JP2982348B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04311178A (ja) | 1992-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4920535A (en) | Demultiplexer system | |
US7472336B2 (en) | Data detector and multi-channel data detector | |
EP0343739B1 (en) | Teletext decoders | |
KR950007977B1 (ko) | 디지탈 정보신호의 동기화 방법 및 장치 | |
JPH10154974A (ja) | 同期回路、及び再生回路 | |
JP2982348B2 (ja) | 同期信号抽出回路 | |
EP0599290B1 (en) | Synchronizing signal extracting apparatus | |
JPH0439818B2 (ja) | ||
US6038274A (en) | Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus | |
JP2982320B2 (ja) | 同期信号抽出回路 | |
JP2663441B2 (ja) | 同期信号検出方法 | |
JP2817803B2 (ja) | シンク発生方法 | |
JPH0478076B2 (ja) | ||
JPH0535661Y2 (ja) | ||
JP2855651B2 (ja) | 連続パターン検出回路 | |
JP3416860B2 (ja) | フレーム同期通信方法 | |
JP2883554B2 (ja) | データエンコード方法、データ再生方法、データ形成装置及びデータ再生装置 | |
JPS5836865B2 (ja) | デ−タ伝送方式及びその受信回路 | |
JPH0566778B2 (ja) | ||
JPS638676B2 (ja) | ||
JPH07135497A (ja) | フレーム同期パターン検出装置 | |
JPS60213129A (ja) | 誤り訂正回路 | |
JPH0292117A (ja) | 誤り訂正回路 | |
JP2611722B2 (ja) | エラーフラグ出力回路 | |
JPH0511474B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |