JP2980574B2 - 液晶表示装置および薄膜トランジスタ - Google Patents
液晶表示装置および薄膜トランジスタInfo
- Publication number
- JP2980574B2 JP2980574B2 JP20676597A JP20676597A JP2980574B2 JP 2980574 B2 JP2980574 B2 JP 2980574B2 JP 20676597 A JP20676597 A JP 20676597A JP 20676597 A JP20676597 A JP 20676597A JP 2980574 B2 JP2980574 B2 JP 2980574B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- layer
- liquid crystal
- electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
し、特に画素部に強誘電体を配設してメモリ性を持たせ
た液晶表示装置に関する。また本発明は薄膜トランジス
タに関し、特に半導体膜とゲート電極との間に強誘電体
を配設してスイッチング状態を保持することができる薄
膜トランジスタに関する。
力であるという特徴を持ち、大画面の薄型テレビ、ノー
トブック型パソコン等のディスプレイとして広く利用さ
れている。近年は、PDA等の携帯情報機器への搭載も
行われ、利用用途もさらに広がっていくと予想される。
特に携帯用情報端末への適用では、長時間バッテリー駆
動で使用できるように消費電力を低減することがが望ま
れる。
表示装置の構成を概略的に示す図であり、図2は従来の
液晶表示装置の画素構成を概略的に示す図である。な
お、図2では簡単のため補助容量105の図示を省略し
ている。信号線Vsig 102、ゲート線Vg 101の交
点に薄膜トランジスタ103が配列している。通常、信
号線102には常に画像信号が送られている。ゲート線
101には、60Hzの周波数でパルス信号を与え、選
択されたゲート線101に属する薄膜トランジスタ10
3は選択時のみオン状態になり、信号線102より液晶
容量104と補助容量105に画像信号が書き込まれ
る。通常、直流電圧がかかると液晶層104の焼き付き
が起こるため、プラス、マイナスの極性の信号電圧が6
0Hz毎に交互に書き込まれる(交流駆動)。
は、付加容量(液晶容量CLCと補助容量CS )をC、駆
動周波数をf、駆動電圧をVとするとき、式1のように
なる。
ることにより、低消費電力化できることがわかる。この
うち、駆動電圧は少なくとも、液晶の駆動電圧(現状の
TN液晶の場合、5V)以上は必要である。低電圧化に
より3V程度で駆動なTN液晶もあるが、これ以上駆動
電圧を下げることは技術的に困難である。さらになる低
消費電力化を図るためには、駆動周波数を現状の60H
zに対し、より低い駆動周波数へと低減していく必要が
ある。特に、全表示画素において書き換えを必要としな
い場合には、信号線電圧を供給しない間欠的な駆動を行
うことにより、消費電力をかなり低減化できることが知
られている。ただし、電源を切った状態で画素電圧を保
持するためには、画素部分にメモリー性を備えることが
必要となる。
して、強誘電性液晶(SSFLC)を用いた表示装置が
ある。強誘電性液晶(SSFLC)は、電源を切っても
液晶自体が画素電圧をメモリーしているため、低消費電
力化が可能である。しかしながら、強誘電性液晶は耐衝
撃性に乏しいため、わずかの振動でも表示が乱れたりす
るなど表示上の安定性に問題がある。また、通常はバッ
クライトを必要とする表示モードとなるため、携帯用途
に適している反射型液晶表示装置に適用することが困難
であることが知られている。
反射型液晶表示装置に適用可能で良好な表示特性が得ら
れるゲストホスト型液晶材料などをの非メモリー性液晶
を用いながら、メモリ駆動を実現することが課題とな
る。
の分極のメモリー性を利用した液晶表示装置が提案され
ている(特願平8−45074)。図3は画素電極上に
強誘電体層を備えた液晶表示装置の構成を模式的に示す
図である。この液晶表示装置においては、液晶層204
と強誘電体205を直列に接続し、強誘電体層205の
分極状態を制御することで液晶層の表示状態を制御する
ものである。しかし、この構造では強誘電体の分極を制
御するために駆動電圧が大きくなり、消費電力を小さく
するのは困難であるという問題があつた。また、チタン
酸バリウム、チタン酸ストロンチウム、PZTなどの強
誘電体を大面積にわたって均一に成膜することが困難で
あるという問題もあった。
いて説明する。図4は強誘電体を画素電極上に配設した
液晶表示装置の画素構造を概略的に示す図である。いま
図4のような系の回路モデルを考える。強誘電体層40
2の自発分極Psは下向きで、強誘電体402と液晶層
403との間には負の自発分極電荷密度−Psが誘起さ
れている。これに画素電極401aと対向電極401b
との間に電圧Vを印加することにより、強誘電体402
の自発分極を反転させ、正の自発分極電荷+Psを書き
込む過程を考える。印加電圧Vに対する強誘電体402
及び液晶層403それぞれの分圧をVf、Vlc、単位
面積当たりの容量をCf、Clc、それぞれの両端に誘
起される電荷密度をDf、Dlc、とする。
荷密度Dlcは以下の式2、式3、式4のように表され
る。
を書き込むためには、強誘電体層402の電圧Vf が強
誘電体の反転閾値(しきい値)Vc以上にならなければ
ならない。したがって、式5に式3、式4を代入し、V
f=Vcとして計算すると、Psの電荷を強誘電体40
2に書き込むために必要な駆動電圧Vは以下のように求
まる。
態を保つ電圧を印加し続ける必要がある。保持時のバイ
アス電圧をVcにとる駆動とする。この時、液晶保持電
圧Vlc´は、V=Vcとして
結局次式のように表される。
量比Cf/Clcが大きくなると、駆動電圧Vは大きく
なることが分かる。
に強誘電体と液晶層とが直接接触した構造の容量値につ
いて考察する。このような構造(図4参照)では液晶層
403と強誘電体402の面積は等しい。また、一般に
液晶層403の誘電率は高々10程度、液晶層の厚さが
5μm程度である。これに対し、強誘電体の誘電率は通
常低誘電率のものでも10程度、すなわち液晶層とほぼ
同程度はある。したがって、仮に強誘電体の膜厚を1μ
mに設定したとしても、容量比Cf/Clcは約5程度
となる。また、Vc=5V、Vlc=5Vとしても、式
9によりV=60[V]程度となり、このような高い駆
動電圧では駆動が困難であるという問題があった。
にも問題があった。強誘電体402の面積が液晶層40
3の面積と等しく、強誘電体402の膜厚に対して大き
いため、保持時に強誘電体層402にかかる反電界によ
り、自発分極のメモリー状態が不安定で、駆動している
と自発分極の残留量が低下してしまうなどの問題があっ
た。また、リーク電流の影響で、保持電圧が低下すると
いう問題もあった。
膜をもつMFIS型トランジスタにおいても上記の問題
があった。すなわち、MFIS型トランジスタにおいて
も、強誘電体の分極を反転するためには、強誘電体層に
電圧を十分分圧する必要がある。すなわち、絶縁体に対
する強誘電体の容量比を小さくする必要がある。しか
し、絶縁体として用いられるSiOxなどの誘電率は1
0以下であり、強誘電体の誘電率よりかなり小さいた
め、容量比を小さくするのは難しいという問題がある。
のような構成では、強誘電体の自発分極によるメモリー
性により低周波駆動を行うことができるものの、強誘電
体に分極反転させるだけの十分な電圧を与えるためには
非常に高い駆動電圧を必要とし、結果的には消費電力を
低減することは困難であるという問題があった。また、
反電界やリーク電流の影響で、液晶層の保持状態が不安
定であるという問題もあった。さらに、MFIS型のト
ランジスタにおいても同様な問題があった。
題点を解決するためになされたものである。すなわち本
発明は、消費電力の小さな液晶表示装置を提供すること
を目的とする。また本発明は、表示ムラがなく、消費電
力が小さい液晶表示装置を提供することを目的とする。
また本発明の液晶表示装置はメモリ駆動時の保持特性の
優れた液晶表示装置を提供することを目的とする。
の小さな薄膜トランジスタを提供することを目的とす
る。また本発明は保持特性の良好な薄膜トランジスタを
提供することを目的とする。
るために本発明は以下のような構成を備えたものであ
る。
2の基板との間に挟持された液晶層と、前記第1の基板
上に配設された第1の電極と、表示信号を選択して前記
第1の電極に印加する手段と、前記第1の電極上に強誘
電体からなる第1の領域と常誘電体からなる第2の領域
とが概周期的に配設された誘電体層とを具備したことを
特徴とする。
されたアレイ基板があり、第2の基板としては例えば対
向電極がっ配設された対向基板があるが、第1の基板を
対向基板とし、第2の基板をアレイ基板とするようにし
てもよい。第1の基板、第2の基板としては例えばガラ
ス、無アルカリガラス、石英、アクリル樹脂等などの透
明絶縁性基板を用いることができる。なお、反射型液晶
表示装置に本発明を適用する場合には、一方に基板は透
明である必要はない。第1の電極は例えば画素電極であ
り、この画素電極に印加された表示信号電圧により形成
される電界により強誘電体と常誘電体とからなる誘電体
層の分極状態を制御させ、強誘電体の分極状態に応じて
液晶層を応答させてその配向状態、相転移状態などを制
御して液晶層への入射光を変調するものである。また第
2の基板に例えば対向電極などの第2の電極を配設し、
第1の電極と第2の電極との間に形成される電界により
強誘電体を含む誘電体層の分極状態を制御するようにし
てもよい。
し、第1の電極と第2の電極により基板面と略平行な横
方向電界を形成し、この横方向電界により強誘電体の分
極状態を制御するようにしてもよい。いずれの場合であ
っても、強誘電体と常誘電体とからなる誘電体層の分極
状態を表示信号に応じて制御し、誘電体層の分極状態に
より液晶層を応答させるようにすればよい。
する手段ととしては、例えば表示信号を信号線に供給す
る信号線駆動回路と、信号線に印加される表示信号を選
択して前記画素電極に印加する選択手段とを用いるよう
にしてもよい。選択手段として例えば薄膜トランジスタ
(TFT:Thin Film Transiste
r)MIM(Metal Insulater Met
al)などの非線形スイッチング素子と、このスイッチ
ング素子の駆動手段を用いるようにすればよい。例え
ば、画素電極と信号線とに間に薄膜トランジスタのソー
ス・ドレインを介挿し、走査線駆動回路からアドレス線
を介してTFTのゲート電極に走査信号を印加するよう
にすれば、TFTがオン状態になっているときに信号線
に供給されている表示信号を選択的に画素電極に供給す
ることができる。
た誘電体層は、このとき画素電極に印加される表示信号
電圧によりその分極状態を変化させることができる。強
誘電体は分極状態を保持することができるから、表示信
号を供給しなくとも画素はその表示状態を保持すること
ができる。
体が概周期的に配設して構成するようにしている。例え
ば強誘電体と常誘電体とをストライプ状に配設するよう
にしてもよいし、格子型に配設するようにしてもよい。
また円柱形状の強誘電体を常誘電体からなるマトリクス
に配設するようにしてもよい。さらに海島型に配設する
ようにしてもよい。ストライプの幅、格子の配設ピッチ
等は等間隔でなくともよい。例えばストライプの幅、格
子のピッチ等をスケーリングさせて配設するようにして
もよい。
第2の領域とは約0.5μmの幅を有するストライプ状
に配設するようにすることが好適である。このようにす
ることにより、強誘電体と常誘電体により形成される電
界が均一に液晶層に印加させることができ、表示品質を
向上することができる。
第2の面とを有し、チャネル領域と、前記チャネル領域
を挟むように配設されたコンタクト領域とを有する半導
体膜と、前記半導体膜の第1の面に前記コンタクト領域
とオーミック接合するように配設されたソース電極およ
びドレイン電極と、前記半導体膜の第2の面に配設され
た誘電体膜と、前記誘電体膜を介して前記半導体膜の前
記チャネル領域と対向するように配設されたゲート電極
とを具備し、前記誘電体膜は、前記チャネル領域と対向
する領域に前記ソース電極とドレイン電極の配設方向と
実質的に平行な方向に配設されたストライプ状の強誘電
体を有することを特徴とする。
ト絶縁膜として、強誘電体と常誘電体とがストライプ状
に配設された誘電体膜を採用したものであり、強誘電体
のストライプはソース・ドレインの配設方向と平行に、
すなわち半導体膜中の電子、空乏層などのキャリアの移
動方向と平行に配設するようにしたものである。このよ
うな構成を採用することにより、ゲート電極により半導
体膜中にキャリアを誘起するように及ぼされた電界を、
強誘電体を含む誘電体層により保持することができる。
特に、本発明では、強誘電体ストライプをキャリアの移
動方向と平行にソース・ドレイン間に配設しているた
め、強誘電体により半導体膜に及ぼされる電界がつねに
チャネルに保持される。したがって、ソース・ドレイン
間の導通状態を安定して確保することができる。
ながらさらに詳細に説明する。 (実施形態1)図5は本発明の液晶表示装置の構成の例
を概略的に示す図である。図5(a)は本発明の液晶表
示装置の画素の構成を概略的に示す図であり、図5
(b)は図5(a)の画素の駆動電圧を説明するための
図である。本発明の液晶表示装置では、画素電極307
a上に強誘電体層305と常誘電体層308を概周期的
に配設した複合的な誘電体層を形成し、この誘電体層を
液晶層304に電磁気的に影響を及ぼすように配設し
て、液晶層304の配向状態、相転移状態などの状態を
強誘電体305の分極状態により制御するものである。
このため、強誘電体層305の誘電率を実効的に下げ
ることができ、駆動電圧Vを低減できるようになった。
電体層の駆動電圧Vについて定量的に説明する。図5
(b)に示すように、誘電体層を強誘電体層305と常
誘電体層308の複合構造として形成した。いま、強誘
電体305と常誘電体308の面積比をs:(1−s)
に分割した系を考える。このとき、常誘電体層308の
単位面積当たりの容量をCpとすると、式3は式11に
ように書き換えられる。
うに書き換えられる。
ぞれ式14、式15のようになる。
たりの容量(あるいは誘電率)の小さい常誘電体308
の面積に対する強誘電体305の面積比sを小さくする
ことで、低減することができる。これは、単位面積当た
り強誘電体より小さい容量の常誘電体層を、強誘電体層
の周囲に形成することにより、実効的な容量を低下させ
ることができるためである。
ば、強誘電体のメモリ性を利用して消費電力を低減する
ことができる。また、本発明の液晶表示装置によれば、
強誘電体を含む誘電体層の駆動電圧を大幅に低減するこ
とができる。したがって、消費電力を低減することがで
きる。
装置の構成の例を模式的に示す図である。
液晶層を用いた(誘電率約5、厚さ約5μm)。強誘電
体としては厚さ約1μmのBaMgF4 (以下BMFと
いう、誘電率約10)を用い、常誘電体としては厚さ約
1μmのBCB(ベンゾシクロブテン)(誘電率約3)
をそれぞれストライプ状に配設した。このような系で誘
電体層の駆動電圧ΔVを見積もった。
誘電体層の駆動電圧ΔVを示す図である。従来の例(s
=1:誘電体層はすべて強誘電体)の場合では、駆動電
圧ΔVは55Vであるのに対し、本発明の構成では(s
=0.5:強誘電体と常誘電体の面積比が等しい)ΔV
は約37.5Vまで低減することができる。このように
本発明の液晶表示装置では約30%も駆動電圧を低減す
ることができることがわかる。
分散配置した構造においては、強誘電体の分極電荷が散
在することになるため、液晶層に均一に電界を印加する
ことが困難になる場合がある。このような場合には、強
誘電体と常誘電体の配設ピッチ(島周期)を小さくする
ことにより液晶層に均一な電界を印加できるようにな
る。また、強誘電体と常誘電体とを海島型に配設するよ
うにしてもよく液晶層に均一な電界を印加できるように
なる。
晶表示装置における強誘電体の保持時の電位分布を計算
した。ここでは強誘電体としてはBMFを用い、常誘電
体としてはBCBを用いた例を説明する。図15は強誘
電体と常誘電体のストライプ幅を等しくし(s=0.
5)、その幅を0.5μm〜5μmにわたって変化させ
たときの強誘電体と液晶層の界面での電位分布を示すグ
ラフであり、図16は電界分布の標準偏差の強誘電体の
ストライプ幅への依存性を示すグラフである。図15か
らわかるように、ストライプ幅を約0.5μmにするこ
とにより、±0.3V程度の誤差でほぼ均一に液晶層に
保持電圧(5V)を印加することができることがわか
る。したがって、ストライプの典型的な幅を約0.5μ
m程度、あるいはこれよりも小さくすることにより液晶
表示装置の表示品質を向上することができる。
電界は、強誘電体305の自発分極の保持を不安定にす
るという問題がある。反電界は強誘電体の形状に依存
し、とくに分極方向に平行に長く伸びた形状であればあ
るほど、小さくなることが知られている。したがって、
本発明の液晶表示装置では、分極方向に長い柱状構造を
とることにより、強誘電体305内の反電界を低減する
ことができる。このような構成により強誘電体の分極状
態のエネルギーがより低下し、安定な分極保持特性を得
ることができるようになった。さらに、強誘電体層30
5の面積を小さくし、強誘電体305よりは十分抵抗率
の大きい常誘電体308を回りに配置したことにより、
実効的な抵抗も上げることができた。
をMFIS−薄膜トランジスタに適用したところ、上記
の例と同様に低電圧駆動を行うことができた。
電極の上に形成し液晶層と直接接触させることによりメ
モリー性駆動を行う液晶表示装置において、従来単層で
形成していた強誘電体層を常誘電体と強誘電体の複合構
造にすることにより、書き込み時においては駆動電圧を
低減化し、かつ、強誘電体中の反電界を弱めリーク電流
を低減化することで、安定した保持状態を得ることがで
きる。またこの構造をMFIS−薄膜トランジスタのゲ
ート絶縁膜に用いても同様に、低電圧で駆動することが
できる。
置の構造の例を概略的に示す断面図であり、図7は図6
に例示した本発明の液晶表示装置のアレイ基板の平面構
造の例を概略的に示す図である。なお図6、図7では単
位画素の構造について示している。以下に図6、図7を
用いて本発明の液晶表示装置の製造方法の例について説
明する。
(酸化シリコン)からなるアンダーコート層502を約
200nmの厚さに成膜する。このアンダーコート層の
材料としては例えばAlOx (アルミナ)を用いるよう
にしてもよい。
Wの合金からなるゲート電極層503a及び補助容量電
極層503bを膜厚約300nmにわたりスパッタ法に
より成膜した。ゲート電極材料としては例えばAl、T
a、Cu等あるいはこれらの合金を用いるようにしても
よい。また、この例ではMoとWの合金材料の1層で形
成しているが、2種類以上の金属を積層してもよい。さ
らに、このゲート線及び補助容量電極層の表面はこのゲ
ート電極及び補助容量電極層を構成する金属の酸化物、
窒化物で被覆したところ特に耐酸性に優れ、断線などの
欠陥が少なくなった。形成方法としては、スパッタ法を
用いたが、CVD法、めっき法を用いてもよい。
または積層からなる絶縁体層504を400nm、アモ
ルファスSi層からなる半導体層505を50nm、S
iNx からなる半導体保護層506を200nm連続的
に堆積し、所定の形状にパタ−ニングした。絶縁体層5
04としては、TaOx や複合ぺロブスカイト酸化物材
料(例えば(Ba、Sr)TiO3 )などの高誘電率材
料を用いてもよい。また、複合ぺロブスカイト酸化物材
料(例えばPZT(Pb(Zr,Ti)O3 ))や層状
複合ぺロブスカイト材料(例えばBa2 SrTa
2 O9 )などの強誘電体材料を用いるようにしてもよ
い。さらに、これらの材料を適当な組成比で混合した複
合材料で形成してもよい。特に高誘電率の材料を用いた
ところ、補助容量を形成する面積を小さくでき、開口率
が高くなり、消費電力を大幅に低減することができた。
スSiの他に多結晶シリコン(poly−Si、μc−
Si)、単結晶Siでもよい。さらにGaAs、Ga、
なども用いることができる。半導体保護層506につい
てもSiOx などの常誘電体を用いてもよいし、すでに
例であげている高誘電体や強誘電体を用いてもよい。堆
積方法としては、CVD法、スパッタ法、ゾルゲル法、
レーザーアブレーション法などを用いることができる。
を厚さ約50nmにわたり成膜する。コンタクト層50
7a、507bとしては、P(リン)などを高濃度ドー
プしたn型アモルファスSiを堆積した。形成方法とし
ては、CVD法やスパッタ法がある。
を堆積した後、PH3 プラズマなどを用いてイオンドー
ピングすることにより、コンタクト層を形成するように
してもよい。なお、半導体保護層506をマスクにして
半導体層505の一部にn型Si層を形成し、チャネル
層に自己整合的にソースドレイン電極を形成する方法を
用いることもできる。
xide)などの透明導電性物質からなる画素電極層5
08aを絶縁体層504上に厚さ約100nmにわたり
成膜し、所定の形状にパターニングした。画素電極50
8aの材料としては例えばAlなどの反射率の高い金属
を用いるようにしてもよい。画素電極508aの大きさ
はここでは約100μm×約300μmにパターニング
した。
電極509a、509bを厚さ約300nmにわたり成
膜した。信号線材料としてはこの他にもCu、Au、A
gなどの低抵抗金属を用いるようにしてもよい。形成方
法としてはスパッタ法が望ましいが、CVD法でもよい
し、めっき法を用いるようにしてもよい。
F4 を厚さ約1μmにわたり成膜し、一辺の長さ約1μ
mの島状にパターニングし、強誘電体層511を形成し
た。なお、強誘電体層511の材料としては、低誘電率
の強誘電体材料が望ましく、例えばBaMnF4 以外に
も、Gd2 (MoO4 )3 、KIO3 、YMnO3 、S
b2 Nb2 O7 などを用いるようにしてもよい。また前
述の強誘電体材料を用いるようにしてもよい。成膜方法
についても前述の方法を用いればよい。また、単結晶を
直接基板に貼りあわせる方法も可能である。なお図7の
例では強誘電体を画素電極の大きさに比べて拡大して図
示しているが、実際には強誘電体の島状パターンは画素
電極に比べてずっと微細である。
の形状にパターニングし、無機パッシベーション層51
0を形成した。さらに、例えばBCB(ベンゾシクロブ
テン)などの透明な樹脂材料をSiNx 上に膜厚約1μ
mにわたって堆積し、この上からケミカルメカニカルポ
リッシング法(CMP法)により所定の形状に平坦化処
理を行い、有機パッシベーション層である常誘電体層5
12を形成した。
やAlOx 、TaOx を用いるようにしてもよい。ま
た、BCBの変わりにポリイミドやSOG(スピンオン
グラス)やアクリル樹脂材料を用いるようにしてもよい
が、BCBが特に好適であった。
し、ラビングプロセスを経て、液晶配向膜層513aを
形成した。
マトリクス状に配設されたアレイ基板を完成した。なお
この例では、液晶層514としては透過型のモードの材
料としてTN液晶を用いたが、ゲストホスト型液晶を用
いるようにしてもよいし、選択反射−透過モードのコレ
ステリック液晶を用いるようにしてもよい。これ以外に
も強誘電性液晶、反強誘電体液晶、高分子分散型液晶、
OCBモード液晶を用いるようにしてもよい。これらは
液晶表示モードにより必要に応じて適宜選択して用いる
ようにすればよい。
bに、クロムからなるブラックマトリクス層515を約
200nm膜厚で形成し、3色のカラーフィルター層5
16を形成し、さらにITOからなる透明電極層508
bを約100nm膜厚で形成し、その上にポリイミド層
を約50nm膜厚で形成してラビング処理をし、液晶配
向層513bを形成し対向基板を形成した。
をスペーサを介して対向配置し、この間隙に液晶層51
4を挟持し、その周囲をシール材で封止することによ
り、液晶表示装置を完成した。
及び強誘電体層511の概周期的構造を有する誘電体膜
層の構成の例について説明する。
に配設した常誘電体層と強誘電体層とを概周期的配設し
た誘電体膜層の構成の例を模式的に示す図である。図8
(a)、図8(b)、図8(c)、図8(d)、図8
(e)、図8(f)は強誘電体601と常誘電体602
とを有する誘電体膜の平面構造の例を示しており、常誘
電体602からなるマトリクス中に、柱状の強誘電体6
01が概周期的に配設された例と、強誘電体601から
なるマトリクス中に、柱状の常誘電体602が概周期的
に配設された例とを示している。
規則正しく円柱状の強誘電体601を埋め込んでもよい
し、図8(b)のように四角形、あるいは、図8(c)
のように楕円形からなる強誘電体601を形成してもよ
い。また、図8(f)のように、縞状構造でもよい。こ
のような構造には低電圧以外にもいくつかの利点があ
る。例えばこれらのように規則正しく強誘電体を配列す
ることにより、液晶層にむらなく電界をかけることがで
きた。これらの柱状構造の大きさは1種類あるいは複数
の種類からなってもよいし、ランダムな大きさからなる
ものでもよい。
明する。
9(d)、図9(e)、図9(f)、図9(g)、図9
(h)、図10(i)、図10(j)、図10(k)、
図10(l)、図10(m)、図10(n)、図10
(o)は、強誘電体601と常誘電体602とを有する
誘電体層の断面構造の例を模式的に示している。
いし、図10(m)のように錐体形状をとってもよい。
特に図10(m)のように錐体構造をとることによりパ
ッシベーション層の強誘電体に対するカバレッジがよく
なり、リーク電流を低減することができた。強誘電体層
を形成する前に常誘電体層(パッシベーション層)を形
成することも可能であるが、この場合は図10(n)の
ような構造を取ると、強誘電体層の常誘電体層に対する
カバレッジがよくなり、またリーク電流を低減すること
ができた。
異なっていてもよい。図10(i)のように高さが異な
る構造では、強誘電体層の膜厚が場所により異なること
により、強誘電体の分極反転の閾値電圧を異ならせるこ
とができる。具体的には、図10(k)のように多層か
らなるパッシベーション層の中に強誘電体を重ねること
で形成するようにしてもよい。強誘電体の代わりに図1
0(l)のように一部金属層を埋め込むようにしてもよ
い。また、図10(o)のように上層と下層の強誘電体
柱の周期を異ならせる方法を用いることによって、膜厚
の異なる強誘電体柱を分布させるようにすることができ
る。これらの構造を採用することにより、液晶層に印加
する電圧を多階調化することができる。なお、強誘電体
層中に円形、四角形、楕円形からなる常誘電体柱を埋め
込むようにしてもよい。これら強誘電体あるいは常誘電
体の柱状構造は図9(h)のように2種類以上の材料か
ら作ってもよい。この場合には強誘電体601と誘電率
の異なる強誘電体601bと、常誘電体602と誘電率
の異なる常誘電体602bを強誘電体601および常誘
電体602とともに組み合わせて誘電体層を構成してい
る。2種類以上の材料を用いることにより、さらに液晶
層を駆動する際に多階調制御を行うことができる。
状構造を埋め込む構造であったが、図9(b)のように
球状あるいは楕円体状の強誘電体を配設するようにして
もよい。この球状、あるいは楕円体状の強誘電体層の大
きさは等しくても異なっていてもよい。また、逆に強誘
電体中に図9(a)のように球状あるいは楕円体状の常
誘電体あるいは図9(c)のように金属材料(金属酸化
物を含む)603を埋め込むようにしてもよい。これら
球体あるいは楕円体の配列は規則正しく配設するように
してもよいが、例えば図9(e)のようにランダムに配
設することにより、図10(m)のようにすることによ
り光の拡散が大きくなり、より広い視野角を得ることが
できた。
いると、金属による光の吸収により、強誘電体層を黒色
化することができた。この場合用いる金属としては、可
視光領域に波長の吸収の大きい金属、金属酸化物を用い
るようにすればよい。例えばこのような光吸収性物質
を、薄膜トランジスタのチャネル上に形成することで、
薄膜トランジスタの光リーク電流を低減することができ
た。また、コレステリック液晶の選択反射モードを用い
た液晶表示装置に必要な黒色画素電極としても用いるこ
とができた。
スタについて説明する。図11は本発明の薄膜トランジ
スタの断面構造を概略的に示す図である。この薄膜トラ
ンジスタは、ゲート絶縁膜の一部を強誘電体により構成
した、MFIS構造の薄膜トランジスタである。図11
(c)は本発明の薄膜トランジスタの断面構造を概略的
に示す図であり、図11(a)、図11(b)は本発明
の薄膜トランジスタの平面構造を説明するための図であ
る。なお、図11(c)の断面構造は、図11(a)の
A−A´方向の断面構造に対応している。
ト層を形成し、この上にMoとWの合金からなるゲート
電極層801を300nm形成した。材料としてはA
l、Ta、Cu等を用いるようにしてもよい。あるいは
これらの合金でもよい。また、本実施例ではMoとWの
合金材料の1層で形成されているが、2種類以上の金属
を積層してもよい。また、このゲート線及び補助容量電
極層の表面はこのゲート電極及び補助容量電極層を構成
する金属の酸化物、窒化物で被覆されていると特に耐酸
性に優れ、断線などの欠陥が少なくなった。形成方法と
しては、スパッタ法を用いたが、CVD法、めっき法を
用いるようにしてもよい。
たって成膜したあとパターニングして、強誘電体層80
2を形成した。なお、強誘電体層511の材料として
は、低誘電率の強誘電体材料が望ましく、BaMnF4
以外にもGd2 (MoO4 )3、KIO3 、YMn
O3 、Sb2 Nb2 O7 などを用いるとよい。またこれ
以外にも、前述の実施形態で説明した強誘電体材料を用
いるようにしてもよい。堆積方法についても前述の実施
形態と同様に行うようにすればよい。
て堆積し、この後、CMP(ケミカルメカニカルポリッ
シング)法により平坦化を行うことで、強誘電体島80
2のまわりに絶縁体層803を形成した。絶縁体層80
3の材料としてはこの他にもSiNx やTaOx を用い
るようにしてもよいし、ペロブスカイト系等の強誘電体
を用いるようにしてもよい。
を約300nmの厚さに成膜し、フォトリソグラフィー
法等によりパターニングして、SiNx 層804、半導
体層805を形成した。なお、SiNx 層についてもS
iOx 他の絶縁体材料を用いることはなんら問題はな
い。また半導体層805としては、多結晶Siや単結晶
Siを用いるようにしてもよいし、Se、Ge、GaA
sなどの他の半導体を用いるようにしてもよい。
mにわたって成膜した。コンタクト層806としては、
P(リン)などの不純物を高濃度ドープしたn型アモル
ファスSiを堆積した。B(ホウ素)などの不純物を高
濃度ドープしたp型アモルファスSiを堆積するように
してもよい。コンタクト層806の形成方法としては、
CVD法やスパッタ法がある。また、ドープしていない
アモルファスSiを堆積した後、PH3 プラズマなどを
用いてイオンドーピングすることにより、コンタクト層
を形成してもよい。
極509a、509bを300nm形成した。信号線電
極材料としては、この他にも例えばCu、Au、Agな
どの低抵抗金属を用いるようにしてもよい。形成方法と
してはスパッタ法が望ましいが、CVD法でもよいし、
めっき法を用いるようにしてもよい。
などのパッシベーション層を形成してもよい。
形状としては、島状に行つた(図11(a))が、スト
ライプ状に行うようにしてもよい(図11(b))。ス
トライプ状にする場合、図11(b)に示すようにソー
スドレイン間の電流の流れる方向に平行にした方が、移
動度(モビリティ)が高く、閾値電圧(スレッシュホー
ルドボルテージ)も低くすることができた。これはゲー
ト絶縁膜中に配設されるストライプ状の強誘電体によ
り、半導体膜中にキャリアが移動するためのチャネルを
安定して確保することができるためである。
をゲート絶縁膜に持つMFIS−TFTを形成できた。
このTFTは通常のMFIS−TFTに比べて低電圧で
駆動ができた。
は、従来単層で形成していた強誘電体層を常誘電体と強
誘電体の複合構造にすることにより、駆動電圧を低減化
し、かつ、強誘電体中の反電界を弱めリーク電流を低減
化することで、安定した保持状態を得ることができる。
ンジスタの構造の別の例を概略的に示す図である。図1
1に例示した本発明の薄膜トランジスタは逆スタガー型
の薄膜トランジスタであるのに対し、図12では順スタ
ガー型のMFIS構造の薄膜トランジスタの例を示す。
し、この上にMoとWの合金からなるソース、ドレイン
電極層901を300nm形成した。材料としてはA
l、Ta、Cu等などを用いるようにしてもよい。ある
いはこれらの合金でもよい。また、本実施例ではMoと
Wの合金材料の1層で形成されているが、2種類以上の
金属を積層してもよい。また、このゲート線及び補助容
量電極層の表面はこのゲート電極及び補助容量電極層を
構成する金属の酸化物、窒化物で被覆されていると特に
耐酸性に優れ、断線などの欠陥が少なくなった。形成方
法としては、スパッタ法を用いたが、CVD法、めっき
法を用いるようにしてもよい。
した。コンタクト層902としては、Pなどを高濃度ド
ープしたn型アモルファスSiを堆積した。形成方法と
しては、CVD法やスパッタ法がある。
200nm堆積し、パターニングをして、半導体層90
3、ゲート絶縁膜層904を形成した。なお、ゲート絶
縁膜層904についてもSiOx 他の絶縁体材料を用い
ることはなんら問題はない。また半導体層903として
は、多結晶Siや単結晶Siを用いるようにしてもよい
し、Se、Ge、GaAsなどの他の半導体を用いるこ
とももちろん可能である。
ターニングし、強誘電体層905を形成した。なお、強
誘電体層905の材料としては、低誘電率の強誘電体材
料が望ましく、BaMnF4 以外にもGd2 (Mo
O4 )3 、KIO3 、YMnO3、Sb2 Nb2 O7 な
どを用いるとよい。またこれ以外にも、前述の実施形態
で例示した強誘電体材料を用いるようにしてもよい。堆
積方法についても前述同様に行うようにすればよい。
ート電極907とを絶縁するゲート絶縁膜中に、強誘電
体905を島状パターンに配設した例を説明したが、例
えば図11(b)のようにソース・ドレイン間にチャネ
ルを確保するようにソース・ドレイン方向と平行なスト
ライプ状パターンに配設するように形成するようにして
もよい。
後、CMP(ケミカルメカニカルポリッシング)法によ
り平坦化を行うことで、強誘電体島905のまわりに絶
縁体層906を形成した。材料としてはこの他にもSi
Nx やTaOx を用いるようにしてもよいし、ペロブス
カイト系等の強誘電体を用いるようにしてもよい。
グして、ゲート電極907を形成した。
Tを得ることができた。図11に例示した本発明の薄膜
トランジスタと形成工程は異なるものの、この薄膜トラ
ンジスタも低電圧で駆動することができる。 (実施形態7)上述した各実施形態で説明した本発明の
液晶表示装置、本発明の薄膜トランジスタにおいて強誘
電体としてBMFを、常誘電体としてBCBを組み合わ
せて用いた複合的な誘電体層を形成したところ、他の強
誘電体、常誘電体を用いた場合に比べより優れた特性を
得ることができた。
電圧駆動を行うことができる。
えば画素電極との密着性を向上することができた。比較
のため強誘電体としてPZTをITOからなる画素電極
上に配設したところ膜剥がれが多発したが、BMFを用
いた場合には膜剥がれは見られなかった。またBMFは
低温プロセスで成膜することができる。PZTは成膜後
約700℃程度の温度でアニールを行う必要があるが、
BMFでは約200℃〜約400℃程度の比較的低温で
アニールを行うことができる。したがって、液晶表示装
置の製造プロセスでの熱負荷を小さくすることができ
る。また、BMFはPZTと比べてテーパーエッチング
などエッチングによる成形性が高かった、したがってB
CBなどの常誘電体による被覆性を向上することができ
た。
をdf とすると、液晶保持電圧は概略的にはEc ×df
で与えることができる。例えば強誘電体としては比較的
誘電率の低いGMOを用いた場合、その抗電界Ec は約
10〜20kV/cmであるために、約5μm〜10μ
m程度の膜厚に成膜する必要がある。このため成膜工程
に要するタクトタイムが長くなり生産性が低下してしま
う。これに対しBMFの抗電界Ec は約100〜200
kV/cmであるため、約0.5μm〜1μm程度の厚
さに成膜すればよい。したがって生産性の面でもBMF
を用いることが好適である。
性も良好な常誘電体である。例えばITO上に配設した
ところ密着性も高かった。アクリル系樹脂をITO上に
用いたところ膜剥がれが見られたが、BCBでは膜剥が
れは見られなかった。
焼成することができる。このためアレイ基板、半導体膜
などに与える熱負荷が小さい。
が備える常誘電体と強誘電体の複合的な誘電体層として
は、常誘電体としてBCBを、強誘電体としてBMFを
用いることが好適である。
小さいため、製造工程や、製造後に温度負荷がかかった
場合に生じる応力が小さい。したがって高い密着性を得
ることができた。したがってBCB焼成後にもBCB/
BMF界面の膜剥がれはなく、またBCBに殆どクラッ
ク等が生じなかった。比較のためアクリルとBMFとを
組み合わせて誘電体層を形成したところ、膜剥がれが多
く見られ、またアクリルにクラックが多発した。
いため、BCB/BMF界面でのリーク電流を低減する
ことができた。したがって保持特性、メモリー性を向上
するこができた。
とPZT、アクリルとPZTとをそれぞれ組み合わせて
誘電体層を形成したところ抵抗率は1×109 〜1×1
011Ωcm程度となり、長時間にわたって十分な保持特
性を維持することは困難であった。これに対して、BM
FとBCBとを組み合わせて用いることにより1×10
13Ωcm程度の高い抵抗率を得ることができた。したが
って、長時間にわたって十分な保持特性を維持すること
ができた。
ランジスタが備える常誘電体と強誘電体との複合的な誘
電体層を、BMFとBCBとを組み合わせて形成するこ
とにより優れた特性を実現することができた。
素電極の上に形成し液晶層と直接接触させることにより
メモリー性駆動を行う液晶表示装置において、従来単層
で形成していた強誘電体層を常誘電体と強誘電体の複合
構造にすることにより、書き込み時においては駆動電圧
を低減化し、かつ、強誘電体中の反電界を弱めリーク電
流を低減化することで、安定した保持状態を得ることが
できる。またこの構造をMFIS−薄膜トランジスタの
ゲート絶縁膜に用いても同様に、低電圧で駆動すること
ができる。とくに、常誘電体と強誘電体との概周期的配
設ピッチを約5μm程度以下にすることにより、液晶層
に表示信号電圧を均一に印加することができ、表示品質
を向上することができる。
体としてBCBを組み合わせて用いることにより、画素
電極との密着性を向上することができる。
電体層を常誘電体と強誘電体とを概周期的に配設した複
合構造にすることにより、駆動電圧を低減化することが
できる。また強誘電体中の反電界を弱めリーク電流を低
減化することができ、安定した保持状態を得ることがで
きる。さらに、強誘電体を薄膜トランジスタのソース・
ドレイン方向と平行なストライプ状に配設することによ
り、チャネルにキャリアの移動する経路を安定して確保
し、薄膜トランジスタの特性を均一化し、信頼性を向上
することができる。
構成を概略的に示す図。
図。
の構成を模式的に示す図。
の画素構造の例を概略的に示す図。
す図。
す断面図。
基板の平面構造の例を概略的に示す図。
誘電体膜層の構成の例を模式的に示す図。
誘電体膜層の構成の例を模式的に示す図。
た誘電体膜層の構成の例を模式的に示す図。
的に示す図。
概略的に示す図。
示す図。
電圧ΔVを示す図。
し(s=0.5)、その幅を0.5μm〜5μmにわた
って変化させたときの強誘電体と液晶層の界面での電位
分布を示すグラフ。
幅への依存性を示すグラフ。
Claims (3)
- 【請求項1】 第1の基板と第2の基板との間に挟持さ
れた液晶層と、 前記第1の基板上に配設された第1の電極と、 表示信号を選択して前記第1の電極に印加する手段と、 前記第1の電極上に強誘電体からなる第1の領域と常誘
電体からなる第2の領域とが概周期的に配設された誘電
体層とを具備したことを特徴とする液晶表示装置。 - 【請求項2】 前記誘電体層の前記第1の領域と前記第
2の領域とは約0.5μmの幅を有するストライプ状に
配設されたことを特徴とする請求項1に記載の液晶表示
装置。 - 【請求項3】 第1の面と第2の面とを有し、チャネル
領域と、前記チャネル領域を挟むように配設されたコン
タクト領域とを有する半導体膜と、 前記半導体膜の第1の面に前記コンタクト領域とオーミ
ック接合するように配設されたソース電極およびドレイ
ン電極と、 前記半導体膜の第2の面に配設された誘電体膜と、 前記誘電体膜を介して前記半導体膜の前記チャネル領域
と対向するように配設され、ゲート電極とを具備し、 前記誘電体膜は、前記チャネル領域と対向する領域に前
記ソース電極とドレイン電極の配設方向と実質的に平行
な方向に配設されたストライプ状の強誘電体を有するこ
とを特徴とする薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20676597A JP2980574B2 (ja) | 1997-07-31 | 1997-07-31 | 液晶表示装置および薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20676597A JP2980574B2 (ja) | 1997-07-31 | 1997-07-31 | 液晶表示装置および薄膜トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1152416A JPH1152416A (ja) | 1999-02-26 |
JP2980574B2 true JP2980574B2 (ja) | 1999-11-22 |
Family
ID=16528728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20676597A Expired - Lifetime JP2980574B2 (ja) | 1997-07-31 | 1997-07-31 | 液晶表示装置および薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2980574B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101750829B (zh) * | 2008-12-10 | 2012-01-18 | 财团法人工业技术研究院 | 具致动薄膜元件的胆固醇液晶显示器装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866976B1 (ko) * | 2002-09-03 | 2008-11-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 제조방법 |
JP4524699B2 (ja) | 2007-10-17 | 2010-08-18 | ソニー株式会社 | 表示装置 |
JP4596070B2 (ja) | 2008-02-01 | 2010-12-08 | ソニー株式会社 | メモリ素子及びメモリ素子の製造方法、並びに表示装置及び表示装置の製造方法 |
WO2011155469A1 (ja) * | 2010-06-07 | 2011-12-15 | 株式会社アルバック | 液晶表示装置及び液晶表示装置の製造方法並びに液晶表示装置用電極基板 |
KR20150021622A (ko) | 2013-08-20 | 2015-03-03 | 삼성디스플레이 주식회사 | 표시패널 |
-
1997
- 1997-07-31 JP JP20676597A patent/JP2980574B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101750829B (zh) * | 2008-12-10 | 2012-01-18 | 财团法人工业技术研究院 | 具致动薄膜元件的胆固醇液晶显示器装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH1152416A (ja) | 1999-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5986724A (en) | Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT | |
US7342615B2 (en) | Image display and manufacturing method of the same | |
US4568149A (en) | Liquid crystal display panel with opaque mask over gate or signal line | |
KR940008180B1 (ko) | 액정 전기 광학 장치 및 그 구동 방법 | |
US5349366A (en) | Electro-optical device and process for fabricating the same and method of driving the same | |
US5952991A (en) | Liquid crystal display | |
US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
US5153754A (en) | Multi-layer address lines for amorphous silicon liquid crystal display devices | |
US5498573A (en) | Method of making multi-layer address lines for amorphous silicon liquid crystal display devices | |
US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
JP2980574B2 (ja) | 液晶表示装置および薄膜トランジスタ | |
JP3442551B2 (ja) | 液晶表示装置 | |
US5552910A (en) | Liquid crystal display having zinc sulfide switching elements and method for producing the same | |
EP0182484B1 (en) | Liquid crystal display device | |
JPH0895062A (ja) | 液晶表示素子 | |
JP2006058730A (ja) | 表示装置 | |
JP3039170B2 (ja) | 強誘電性液晶表示素子の駆動方法 | |
KR100381053B1 (ko) | 액정표시장치 | |
JPH0412458B2 (ja) | ||
US5990856A (en) | Ferroelectric liquid crystal element and ferroelectric liquid crystal material | |
EP0495632A2 (en) | Liquid crystal display | |
JP3319562B2 (ja) | 液晶表示装置 | |
JP2868758B1 (ja) | 液晶表示装置 | |
JP3382220B2 (ja) | 液晶表示装置 | |
JPH0414767B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 14 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |