JP2980574B2 - 液晶表示装置および薄膜トランジスタ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関
し、特に画素部に強誘電体を配設してメモリ性を持たせ
た液晶表示装置に関する。また本発明は薄膜トランジス
タに関し、特に半導体膜とゲート電極との間に強誘電体
を配設してスイッチング状態を保持することができる薄
膜トランジスタに関する。

【０００２】

【従来の技術】液晶表示装置は、薄型、軽量で低消費電
力であるという特徴を持ち、大画面の薄型テレビ、ノー
トブック型パソコン等のディスプレイとして広く利用さ
れている。近年は、ＰＤＡ等の携帯情報機器への搭載も
行われ、利用用途もさらに広がっていくと予想される。
特に携帯用情報端末への適用では、長時間バッテリー駆
動で使用できるように消費電力を低減することがが望ま
れる。

【０００３】図１は従来のアクティブマトリクス型液晶
表示装置の構成を概略的に示す図であり、図２は従来の
液晶表示装置の画素構成を概略的に示す図である。な
お、図２では簡単のため補助容量１０５の図示を省略し
ている。信号線Ｖsig １０２、ゲート線Ｖg １０１の交
点に薄膜トランジスタ１０３が配列している。通常、信
号線１０２には常に画像信号が送られている。ゲート線
１０１には、６０Ｈｚの周波数でパルス信号を与え、選
択されたゲート線１０１に属する薄膜トランジスタ１０
３は選択時のみオン状態になり、信号線１０２より液晶
容量１０４と補助容量１０５に画像信号が書き込まれ
る。通常、直流電圧がかかると液晶層１０４の焼き付き
が起こるため、プラス、マイナスの極性の信号電圧が６
０Ｈｚ毎に交互に書き込まれる（交流駆動）。

【０００４】液晶表示装置の駆動に要する消費電力Ｐ
は、付加容量（液晶容量Ｃ_LCと補助容量Ｃ_S ）をＣ、駆
動周波数をｆ、駆動電圧をＶとするとき、式１のように
なる。

【数１】 で表される。すなわち、駆動周波数ｆ、駆動電圧を下げ
ることにより、低消費電力化できることがわかる。この
うち、駆動電圧は少なくとも、液晶の駆動電圧（現状の
ＴＮ液晶の場合、５Ｖ）以上は必要である。低電圧化に
より３Ｖ程度で駆動なＴＮ液晶もあるが、これ以上駆動
電圧を下げることは技術的に困難である。さらになる低
消費電力化を図るためには、駆動周波数を現状の６０Ｈ
ｚに対し、より低い駆動周波数へと低減していく必要が
ある。特に、全表示画素において書き換えを必要としな
い場合には、信号線電圧を供給しない間欠的な駆動を行
うことにより、消費電力をかなり低減化できることが知
られている。ただし、電源を切った状態で画素電圧を保
持するためには、画素部分にメモリー性を備えることが
必要となる。

【０００５】画素にメモリー性をもたせる方法の１つと
して、強誘電性液晶（ＳＳＦＬＣ）を用いた表示装置が
ある。強誘電性液晶（ＳＳＦＬＣ）は、電源を切っても
液晶自体が画素電圧をメモリーしているため、低消費電
力化が可能である。しかしながら、強誘電性液晶は耐衝
撃性に乏しいため、わずかの振動でも表示が乱れたりす
るなど表示上の安定性に問題がある。また、通常はバッ
クライトを必要とする表示モードとなるため、携帯用途
に適している反射型液晶表示装置に適用することが困難
であることが知られている。

【０００６】したがって、バックライトを必要としない
反射型液晶表示装置に適用可能で良好な表示特性が得ら
れるゲストホスト型液晶材料などをの非メモリー性液晶
を用いながら、メモリ駆動を実現することが課題とな
る。

【０００７】このような課題を解決するため、強誘電体
の分極のメモリー性を利用した液晶表示装置が提案され
ている（特願平８−４５０７４）。図３は画素電極上に
強誘電体層を備えた液晶表示装置の構成を模式的に示す
図である。この液晶表示装置においては、液晶層２０４
と強誘電体２０５を直列に接続し、強誘電体層２０５の
分極状態を制御することで液晶層の表示状態を制御する
ものである。しかし、この構造では強誘電体の分極を制
御するために駆動電圧が大きくなり、消費電力を小さく
するのは困難であるという問題があつた。また、チタン
酸バリウム、チタン酸ストロンチウム、ＰＺＴなどの強
誘電体を大面積にわたって均一に成膜することが困難で
あるという問題もあった。

【０００８】まず、強誘電体容量と駆動電圧の関係につ
いて説明する。図４は強誘電体を画素電極上に配設した
液晶表示装置の画素構造を概略的に示す図である。いま
図４のような系の回路モデルを考える。強誘電体層４０
２の自発分極Ｐｓは下向きで、強誘電体４０２と液晶層
４０３との間には負の自発分極電荷密度−Ｐｓが誘起さ
れている。これに画素電極４０１ａと対向電極４０１ｂ
との間に電圧Ｖを印加することにより、強誘電体４０２
の自発分極を反転させ、正の自発分極電荷＋Ｐｓを書き
込む過程を考える。印加電圧Ｖに対する強誘電体４０２
及び液晶層４０３それぞれの分圧をＶｆ、Ｖｌｃ、単位
面積当たりの容量をＣｆ、Ｃｌｃ、それぞれの両端に誘
起される電荷密度をＤｆ、Ｄｌｃ、とする。

【０００９】強誘電体層の電荷密度Ｄｆ及び液晶層の電
荷密度Ｄｌｃは以下の式２、式３、式４のように表され
る。

【数２】

【数３】

【数４】 また、キルヒホッフの第１、第２法則より、

【数５】

【数６】 となる。

【００１０】強誘電体４０２に正の自発分極電荷＋Ｑｒ
を書き込むためには、強誘電体層４０２の電圧Ｖf が強
誘電体の反転閾値（しきい値）Ｖｃ以上にならなければ
ならない。したがって、式５に式３、式４を代入し、Ｖ
ｆ＝Ｖｃとして計算すると、Ｐｓの電荷を強誘電体４０
２に書き込むために必要な駆動電圧Ｖは以下のように求
まる。

【数７】 一方、書き込み電圧を印加後には液晶層４０３の配向状
態を保つ電圧を印加し続ける必要がある。保持時のバイ
アス電圧をＶｃにとる駆動とする。この時、液晶保持電
圧Ｖｌｃ´は、Ｖ＝Ｖｃとして

【数８】 となる。式７、式８よりＱｒを消去すると、印加電圧は
結局次式のように表される。

【００１１】

【数９】 駆動電圧をΔＶとすると、

【数１０】 となる。すなわち、強誘電体４０２と液晶層４０３の容
量比Ｃｆ／Ｃｌｃが大きくなると、駆動電圧Ｖは大きく
なることが分かる。

【００１２】次に、例えば特願平８−４５０７４のよう
に強誘電体と液晶層とが直接接触した構造の容量値につ
いて考察する。このような構造（図４参照）では液晶層
４０３と強誘電体４０２の面積は等しい。また、一般に
液晶層４０３の誘電率は高々１０程度、液晶層の厚さが
５μｍ程度である。これに対し、強誘電体の誘電率は通
常低誘電率のものでも１０程度、すなわち液晶層とほぼ
同程度はある。したがって、仮に強誘電体の膜厚を１μ
ｍに設定したとしても、容量比Ｃｆ／Ｃｌｃは約５程度
となる。また、Ｖｃ＝５Ｖ、Ｖｌｃ＝５Ｖとしても、式
９によりＶ＝６０［Ｖ］程度となり、このような高い駆
動電圧では駆動が困難であるという問題があった。

【００１３】また、電荷を書き込んだ後の特性の安定性
にも問題があった。強誘電体４０２の面積が液晶層４０
３の面積と等しく、強誘電体４０２の膜厚に対して大き
いため、保持時に強誘電体層４０２にかかる反電界によ
り、自発分極のメモリー状態が不安定で、駆動している
と自発分極の残留量が低下してしまうなどの問題があっ
た。また、リーク電流の影響で、保持電圧が低下すると
いう問題もあった。

【００１４】なお、強誘電体と絶縁体の積層ゲート絶縁
膜をもつＭＦＩＳ型トランジスタにおいても上記の問題
があった。すなわち、ＭＦＩＳ型トランジスタにおいて
も、強誘電体の分極を反転するためには、強誘電体層に
電圧を十分分圧する必要がある。すなわち、絶縁体に対
する強誘電体の容量比を小さくする必要がある。しか
し、絶縁体として用いられるＳｉＯｘなどの誘電率は１
０以下であり、強誘電体の誘電率よりかなり小さいた
め、容量比を小さくするのは難しいという問題がある。

【００１５】このように、例えば特願平８−４５０７４
のような構成では、強誘電体の自発分極によるメモリー
性により低周波駆動を行うことができるものの、強誘電
体に分極反転させるだけの十分な電圧を与えるためには
非常に高い駆動電圧を必要とし、結果的には消費電力を
低減することは困難であるという問題があった。また、
反電界やリーク電流の影響で、液晶層の保持状態が不安
定であるという問題もあった。さらに、ＭＦＩＳ型のト
ランジスタにおいても同様な問題があった。

【００１６】

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、消費電力の小さな液晶表示装置を提供すること
を目的とする。また本発明は、表示ムラがなく、消費電
力が小さい液晶表示装置を提供することを目的とする。
また本発明の液晶表示装置はメモリ駆動時の保持特性の
優れた液晶表示装置を提供することを目的とする。

【００１７】さらに本発明はメモリ性を有し、駆動電圧
の小さな薄膜トランジスタを提供することを目的とす
る。また本発明は保持特性の良好な薄膜トランジスタを
提供することを目的とする。

【００１８】

【課題を解決するための手段】このような課題を解決す
るために本発明は以下のような構成を備えたものであ
る。

【００１９】本発明の液晶表示装置は、第１の基板と第
２の基板との間に挟持された液晶層と、前記第１の基板
上に配設された第１の電極と、表示信号を選択して前記
第１の電極に印加する手段と、前記第１の電極上に強誘
電体からなる第１の領域と常誘電体からなる第２の領域
とが概周期的に配設された誘電体層とを具備したことを
特徴とする。

【００２０】第１の基板としては例えば画素電極が配設
されたアレイ基板があり、第２の基板としては例えば対
向電極がっ配設された対向基板があるが、第１の基板を
対向基板とし、第２の基板をアレイ基板とするようにし
てもよい。第１の基板、第２の基板としては例えばガラ
ス、無アルカリガラス、石英、アクリル樹脂等などの透
明絶縁性基板を用いることができる。なお、反射型液晶
表示装置に本発明を適用する場合には、一方に基板は透
明である必要はない。第１の電極は例えば画素電極であ
り、この画素電極に印加された表示信号電圧により形成
される電界により強誘電体と常誘電体とからなる誘電体
層の分極状態を制御させ、強誘電体の分極状態に応じて
液晶層を応答させてその配向状態、相転移状態などを制
御して液晶層への入射光を変調するものである。また第
２の基板に例えば対向電極などの第２の電極を配設し、
第１の電極と第２の電極との間に形成される電界により
強誘電体を含む誘電体層の分極状態を制御するようにし
てもよい。

【００２１】さらに、第２の電極を第１の基板上に配設
し、第１の電極と第２の電極により基板面と略平行な横
方向電界を形成し、この横方向電界により強誘電体の分
極状態を制御するようにしてもよい。いずれの場合であ
っても、強誘電体と常誘電体とからなる誘電体層の分極
状態を表示信号に応じて制御し、誘電体層の分極状態に
より液晶層を応答させるようにすればよい。

【００２２】表示信号を選択して前記第１の電極に印加
する手段ととしては、例えば表示信号を信号線に供給す
る信号線駆動回路と、信号線に印加される表示信号を選
択して前記画素電極に印加する選択手段とを用いるよう
にしてもよい。選択手段として例えば薄膜トランジスタ
（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅ
ｒ）ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｅｒ Ｍｅｔ
ａｌ）などの非線形スイッチング素子と、このスイッチ
ング素子の駆動手段を用いるようにすればよい。例え
ば、画素電極と信号線とに間に薄膜トランジスタのソー
ス・ドレインを介挿し、走査線駆動回路からアドレス線
を介してＴＦＴのゲート電極に走査信号を印加するよう
にすれば、ＴＦＴがオン状態になっているときに信号線
に供給されている表示信号を選択的に画素電極に供給す
ることができる。

【００２３】強誘電体と常誘電体が概周期的に配設され
た誘電体層は、このとき画素電極に印加される表示信号
電圧によりその分極状態を変化させることができる。強
誘電体は分極状態を保持することができるから、表示信
号を供給しなくとも画素はその表示状態を保持すること
ができる。

【００２４】本発明では、誘電体層は強誘電体と常誘電
体が概周期的に配設して構成するようにしている。例え
ば強誘電体と常誘電体とをストライプ状に配設するよう
にしてもよいし、格子型に配設するようにしてもよい。
また円柱形状の強誘電体を常誘電体からなるマトリクス
に配設するようにしてもよい。さらに海島型に配設する
ようにしてもよい。ストライプの幅、格子の配設ピッチ
等は等間隔でなくともよい。例えばストライプの幅、格
子のピッチ等をスケーリングさせて配設するようにして
もよい。

【００２５】また前記誘電体層の前記第１の領域と前記
第２の領域とは約０．５μｍの幅を有するストライプ状
に配設するようにすることが好適である。このようにす
ることにより、強誘電体と常誘電体により形成される電
界が均一に液晶層に印加させることができ、表示品質を
向上することができる。

【００２６】本発明の薄膜トランジスタは、第１の面と
第２の面とを有し、チャネル領域と、前記チャネル領域
を挟むように配設されたコンタクト領域とを有する半導
体膜と、前記半導体膜の第１の面に前記コンタクト領域
とオーミック接合するように配設されたソース電極およ
びドレイン電極と、前記半導体膜の第２の面に配設され
た誘電体膜と、前記誘電体膜を介して前記半導体膜の前
記チャネル領域と対向するように配設されたゲート電極
とを具備し、前記誘電体膜は、前記チャネル領域と対向
する領域に前記ソース電極とドレイン電極の配設方向と
実質的に平行な方向に配設されたストライプ状の強誘電
体を有することを特徴とする。

【００２７】すなわち本発明の薄膜トランジスタはゲー
ト絶縁膜として、強誘電体と常誘電体とがストライプ状
に配設された誘電体膜を採用したものであり、強誘電体
のストライプはソース・ドレインの配設方向と平行に、
すなわち半導体膜中の電子、空乏層などのキャリアの移
動方向と平行に配設するようにしたものである。このよ
うな構成を採用することにより、ゲート電極により半導
体膜中にキャリアを誘起するように及ぼされた電界を、
強誘電体を含む誘電体層により保持することができる。
特に、本発明では、強誘電体ストライプをキャリアの移
動方向と平行にソース・ドレイン間に配設しているた
め、強誘電体により半導体膜に及ぼされる電界がつねに
チャネルに保持される。したがって、ソース・ドレイン
間の導通状態を安定して確保することができる。

【００２８】

【発明の実施の形態】以下に本発明の実施形態を例示し
ながらさらに詳細に説明する。 （実施形態１）図５は本発明の液晶表示装置の構成の例
を概略的に示す図である。図５（ａ）は本発明の液晶表
示装置の画素の構成を概略的に示す図であり、図５
（ｂ）は図５（ａ）の画素の駆動電圧を説明するための
図である。本発明の液晶表示装置では、画素電極３０７
ａ上に強誘電体層３０５と常誘電体層３０８を概周期的
に配設した複合的な誘電体層を形成し、この誘電体層を
液晶層３０４に電磁気的に影響を及ぼすように配設し
て、液晶層３０４の配向状態、相転移状態などの状態を
強誘電体３０５の分極状態により制御するものである。
このため、強誘電体層３０５の誘電率を実効的に下げ
ることができ、駆動電圧Ｖを低減できるようになった。

【００２９】以下に、式を用いて、強誘電体層を含む誘
電体層の駆動電圧Ｖについて定量的に説明する。図５
（ｂ）に示すように、誘電体層を強誘電体層３０５と常
誘電体層３０８の複合構造として形成した。いま、強誘
電体３０５と常誘電体３０８の面積比をｓ：（１−ｓ）
に分割した系を考える。このとき、常誘電体層３０８の
単位面積当たりの容量をＣｐとすると、式３は式１１に
ように書き換えられる。

【数１１】 ここで式４、式１１を式５、式６に代入すると、

【数１２】 となる。また、式８の液晶保持電圧Ｖ_lc´も式１３のよ
うに書き換えられる。

【数１３】 したがって、式１２、式１３から、ＶおよびΔＶはそれ
ぞれ式１４、式１５のようになる。

【数１４】

【数１５】 つまり、駆動電圧Ｖは、強誘電体３０５より単位面積当
たりの容量（あるいは誘電率）の小さい常誘電体３０８
の面積に対する強誘電体３０５の面積比ｓを小さくする
ことで、低減することができる。これは、単位面積当た
り強誘電体より小さい容量の常誘電体層を、強誘電体層
の周囲に形成することにより、実効的な容量を低下させ
ることができるためである。

【００３０】このように本発明の液晶表示装置によれ
ば、強誘電体のメモリ性を利用して消費電力を低減する
ことができる。また、本発明の液晶表示装置によれば、
強誘電体を含む誘電体層の駆動電圧を大幅に低減するこ
とができる。したがって、消費電力を低減することがで
きる。

【００３１】（実施形態２）図１３は本発明の液晶表示
装置の構成の例を模式的に示す図である。

【００３２】液晶層にはＴＮ（ツイストネマティック）
液晶層を用いた（誘電率約５、厚さ約５μｍ）。強誘電
体としては厚さ約１μｍのＢａＭｇＦ4 （以下ＢＭＦと
いう、誘電率約１０）を用い、常誘電体としては厚さ約
１μｍのＢＣＢ（ベンゾシクロブテン）（誘電率約３）
をそれぞれストライプ状に配設した。このような系で誘
電体層の駆動電圧ΔＶを見積もった。

【００３３】図１４はこの強誘電体と常誘電体からなる
誘電体層の駆動電圧ΔＶを示す図である。従来の例（ｓ
＝１：誘電体層はすべて強誘電体）の場合では、駆動電
圧ΔＶは５５Ｖであるのに対し、本発明の構成では（ｓ
＝０．５：強誘電体と常誘電体の面積比が等しい）ΔＶ
は約３７．５Ｖまで低減することができる。このように
本発明の液晶表示装置では約３０％も駆動電圧を低減す
ることができることがわかる。

【００３４】なお、このように強誘電体を常誘電体中に
分散配置した構造においては、強誘電体の分極電荷が散
在することになるため、液晶層に均一に電界を印加する
ことが困難になる場合がある。このような場合には、強
誘電体と常誘電体の配設ピッチ（島周期）を小さくする
ことにより液晶層に均一な電界を印加できるようにな
る。また、強誘電体と常誘電体とを海島型に配設するよ
うにしてもよく液晶層に均一な電界を印加できるように
なる。

【００３５】実際に、図１３に例示したような構成の液
晶表示装置における強誘電体の保持時の電位分布を計算
した。ここでは強誘電体としてはＢＭＦを用い、常誘電
体としてはＢＣＢを用いた例を説明する。図１５は強誘
電体と常誘電体のストライプ幅を等しくし（ｓ＝０．
５）、その幅を０．５μｍ〜５μｍにわたって変化させ
たときの強誘電体と液晶層の界面での電位分布を示すグ
ラフであり、図１６は電界分布の標準偏差の強誘電体の
ストライプ幅への依存性を示すグラフである。図１５か
らわかるように、ストライプ幅を約０．５μｍにするこ
とにより、±０．３Ｖ程度の誤差でほぼ均一に液晶層に
保持電圧（５Ｖ）を印加することができることがわか
る。したがって、ストライプの典型的な幅を約０．５μ
ｍ程度、あるいはこれよりも小さくすることにより液晶
表示装置の表示品質を向上することができる。

【００３６】なお、強誘電体層３０５に保持時生じる反
電界は、強誘電体３０５の自発分極の保持を不安定にす
るという問題がある。反電界は強誘電体の形状に依存
し、とくに分極方向に平行に長く伸びた形状であればあ
るほど、小さくなることが知られている。したがって、
本発明の液晶表示装置では、分極方向に長い柱状構造を
とることにより、強誘電体３０５内の反電界を低減する
ことができる。このような構成により強誘電体の分極状
態のエネルギーがより低下し、安定な分極保持特性を得
ることができるようになった。さらに、強誘電体層３０
５の面積を小さくし、強誘電体３０５よりは十分抵抗率
の大きい常誘電体３０８を回りに配置したことにより、
実効的な抵抗も上げることができた。

【００３７】なお、この強誘電体、常誘電体の複合構造
をＭＦＩＳ−薄膜トランジスタに適用したところ、上記
の例と同様に低電圧駆動を行うことができた。

【００３８】このように、本発明では、強誘電体を画素
電極の上に形成し液晶層と直接接触させることによりメ
モリー性駆動を行う液晶表示装置において、従来単層で
形成していた強誘電体層を常誘電体と強誘電体の複合構
造にすることにより、書き込み時においては駆動電圧を
低減化し、かつ、強誘電体中の反電界を弱めリーク電流
を低減化することで、安定した保持状態を得ることがで
きる。またこの構造をＭＦＩＳ−薄膜トランジスタのゲ
ート絶縁膜に用いても同様に、低電圧で駆動することが
できる。

【００３９】（実施形態３）図６は本発明の液晶表示装
置の構造の例を概略的に示す断面図であり、図７は図６
に例示した本発明の液晶表示装置のアレイ基板の平面構
造の例を概略的に示す図である。なお図６、図７では単
位画素の構造について示している。以下に図６、図７を
用いて本発明の液晶表示装置の製造方法の例について説
明する。

【００４０】まず、ガラス基板５０１ａの上にＳｉＯx
（酸化シリコン）からなるアンダーコート層５０２を約
２００ｎｍの厚さに成膜する。このアンダーコート層の
材料としては例えばＡｌＯx （アルミナ）を用いるよう
にしてもよい。

【００４１】このアンダーコート層５０１ａ上にＭｏと
Ｗの合金からなるゲート電極層５０３ａ及び補助容量電
極層５０３ｂを膜厚約３００ｎｍにわたりスパッタ法に
より成膜した。ゲート電極材料としては例えばＡｌ、Ｔ
ａ、Ｃｕ等あるいはこれらの合金を用いるようにしても
よい。また、この例ではＭｏとＷの合金材料の１層で形
成しているが、２種類以上の金属を積層してもよい。さ
らに、このゲート線及び補助容量電極層の表面はこのゲ
ート電極及び補助容量電極層を構成する金属の酸化物、
窒化物で被覆したところ特に耐酸性に優れ、断線などの
欠陥が少なくなった。形成方法としては、スパッタ法を
用いたが、ＣＶＤ法、めっき法を用いてもよい。

【００４２】ついでこの上にＳｉＯx とＳｉＮx の単層
または積層からなる絶縁体層５０４を４００ｎｍ、アモ
ルファスＳｉ層からなる半導体層５０５を５０ｎｍ、Ｓ
ｉＮx からなる半導体保護層５０６を２００ｎｍ連続的
に堆積し、所定の形状にパタ−ニングした。絶縁体層５
０４としては、ＴａＯx や複合ぺロブスカイト酸化物材
料（例えば（Ｂａ、Ｓｒ）ＴｉＯ₃ ）などの高誘電率材
料を用いてもよい。また、複合ぺロブスカイト酸化物材
料（例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ₃ ））や層状
複合ぺロブスカイト材料（例えばＢａ₂ ＳｒＴａ
₂ Ｏ₉ ）などの強誘電体材料を用いるようにしてもよ
い。さらに、これらの材料を適当な組成比で混合した複
合材料で形成してもよい。特に高誘電率の材料を用いた
ところ、補助容量を形成する面積を小さくでき、開口率
が高くなり、消費電力を大幅に低減することができた。

【００４３】また半導体層５０５としては、アモルファ
スＳｉの他に多結晶シリコン（ｐｏｌｙ−Ｓｉ、μｃ−
Ｓｉ）、単結晶Ｓｉでもよい。さらにＧａＡｓ、Ｇａ、
なども用いることができる。半導体保護層５０６につい
てもＳｉＯx などの常誘電体を用いてもよいし、すでに
例であげている高誘電体や強誘電体を用いてもよい。堆
積方法としては、ＣＶＤ法、スパッタ法、ゾルゲル法、
レーザーアブレーション法などを用いることができる。

【００４４】この上にコンタクト層５０７ａ、５０７ｂ
を厚さ約５０ｎｍにわたり成膜する。コンタクト層５０
７ａ、５０７ｂとしては、Ｐ（リン）などを高濃度ドー
プしたｎ型アモルファスＳｉを堆積した。形成方法とし
ては、ＣＶＤ法やスパッタ法がある。

【００４５】また、ドープしていないアモルファスＳｉ
を堆積した後、ＰＨ₃ プラズマなどを用いてイオンドー
ピングすることにより、コンタクト層を形成するように
してもよい。なお、半導体保護層５０６をマスクにして
半導体層５０５の一部にｎ型Ｓｉ層を形成し、チャネル
層に自己整合的にソースドレイン電極を形成する方法を
用いることもできる。

【００４６】次に、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏ
ｘｉｄｅ）などの透明導電性物質からなる画素電極層５
０８ａを絶縁体層５０４上に厚さ約１００ｎｍにわたり
成膜し、所定の形状にパターニングした。画素電極５０
８ａの材料としては例えばＡｌなどの反射率の高い金属
を用いるようにしてもよい。画素電極５０８ａの大きさ
はここでは約１００μｍ×約３００μｍにパターニング
した。

【００４７】この上にＡｌ、Ｍｏの積層からなる信号線
電極５０９ａ、５０９ｂを厚さ約３００ｎｍにわたり成
膜した。信号線材料としてはこの他にもＣｕ、Ａｕ、Ａ
ｇなどの低抵抗金属を用いるようにしてもよい。形成方
法としてはスパッタ法が望ましいが、ＣＶＤ法でもよい
し、めっき法を用いるようにしてもよい。

【００４８】次に、画素電極層５０８ａの上にＢａＭｎ
Ｆ₄ を厚さ約１μｍにわたり成膜し、一辺の長さ約１μ
ｍの島状にパターニングし、強誘電体層５１１を形成し
た。なお、強誘電体層５１１の材料としては、低誘電率
の強誘電体材料が望ましく、例えばＢａＭｎＦ₄ 以外に
も、Ｇｄ₂ （ＭｏＯ₄ ）₃ 、ＫＩＯ₃ 、ＹＭｎＯ₃ 、Ｓ
ｂ₂ Ｎｂ₂ Ｏ₇ などを用いるようにしてもよい。また前
述の強誘電体材料を用いるようにしてもよい。成膜方法
についても前述の方法を用いればよい。また、単結晶を
直接基板に貼りあわせる方法も可能である。なお図７の
例では強誘電体を画素電極の大きさに比べて拡大して図
示しているが、実際には強誘電体の島状パターンは画素
電極に比べてずっと微細である。

【００４９】次に、ＳｉＮ_x を２００ｎｍ堆積し、所定
の形状にパターニングし、無機パッシベーション層５１
０を形成した。さらに、例えばＢＣＢ（ベンゾシクロブ
テン）などの透明な樹脂材料をＳｉＮ_x 上に膜厚約１μ
ｍにわたって堆積し、この上からケミカルメカニカルポ
リッシング法（ＣＭＰ法）により所定の形状に平坦化処
理を行い、有機パッシベーション層である常誘電体層５
１２を形成した。

【００５０】なお、ＳｉＮ_x の変わりに例えばＳｉＯ_x
やＡｌＯ_x 、ＴａＯ_x を用いるようにしてもよい。ま
た、ＢＣＢの変わりにポリイミドやＳＯＧ（スピンオン
グラス）やアクリル樹脂材料を用いるようにしてもよい
が、ＢＣＢが特に好適であった。

【００５１】この上にポリイミド層を約５０ｎｍ形成
し、ラビングプロセスを経て、液晶配向膜層５１３ａを
形成した。

【００５２】以上より、画素電極と薄膜トランジスタが
マトリクス状に配設されたアレイ基板を完成した。なお
この例では、液晶層５１４としては透過型のモードの材
料としてＴＮ液晶を用いたが、ゲストホスト型液晶を用
いるようにしてもよいし、選択反射−透過モードのコレ
ステリック液晶を用いるようにしてもよい。これ以外に
も強誘電性液晶、反強誘電体液晶、高分子分散型液晶、
ＯＣＢモード液晶を用いるようにしてもよい。これらは
液晶表示モードにより必要に応じて適宜選択して用いる
ようにすればよい。

【００５３】一方、対向基板となるガラス基板上５０１
ｂに、クロムからなるブラックマトリクス層５１５を約
２００ｎｍ膜厚で形成し、３色のカラーフィルター層５
１６を形成し、さらにＩＴＯからなる透明電極層５０８
ｂを約１００ｎｍ膜厚で形成し、その上にポリイミド層
を約５０ｎｍ膜厚で形成してラビング処理をし、液晶配
向層５１３ｂを形成し対向基板を形成した。

【００５４】このように形成したアレイ基板と対向基板
をスペーサを介して対向配置し、この間隙に液晶層５１
４を挟持し、その周囲をシール材で封止することによ
り、液晶表示装置を完成した。

【００５５】（実施形態４）ここで、常誘電体層５１２
及び強誘電体層５１１の概周期的構造を有する誘電体膜
層の構成の例について説明する。

【００５６】図８、図９、図１０は画素電極５０８ａ上
に配設した常誘電体層と強誘電体層とを概周期的配設し
た誘電体膜層の構成の例を模式的に示す図である。図８
（ａ）、図８（ｂ）、図８（ｃ）、図８（ｄ）、図８
（ｅ）、図８（ｆ）は強誘電体６０１と常誘電体６０２
とを有する誘電体膜の平面構造の例を示しており、常誘
電体６０２からなるマトリクス中に、柱状の強誘電体６
０１が概周期的に配設された例と、強誘電体６０１から
なるマトリクス中に、柱状の常誘電体６０２が概周期的
に配設された例とを示している。

【００５７】図８（ａ）のように絶縁膜層６０２の中に
規則正しく円柱状の強誘電体６０１を埋め込んでもよい
し、図８（ｂ）のように四角形、あるいは、図８（ｃ）
のように楕円形からなる強誘電体６０１を形成してもよ
い。また、図８（ｆ）のように、縞状構造でもよい。こ
のような構造には低電圧以外にもいくつかの利点があ
る。例えばこれらのように規則正しく強誘電体を配列す
ることにより、液晶層にむらなく電界をかけることがで
きた。これらの柱状構造の大きさは１種類あるいは複数
の種類からなってもよいし、ランダムな大きさからなる
ものでもよい。

【００５８】つぎに誘電体膜の断面構造の例について説
明する。

【００５９】図９（ａ）、図９（ｂ）、図９（ｃ）、図
９（ｄ）、図９（ｅ）、図９（ｆ）、図９（ｇ）、図９
（ｈ）、図１０（ｉ）、図１０（ｊ）、図１０（ｋ）、
図１０（ｌ）、図１０（ｍ）、図１０（ｎ）、図１０
（ｏ）は、強誘電体６０１と常誘電体６０２とを有する
誘電体層の断面構造の例を模式的に示している。

【００６０】柱の形状は図９（ｄ）のような構造でもよ
いし、図１０（ｍ）のように錐体形状をとってもよい。
特に図１０（ｍ）のように錐体構造をとることによりパ
ッシベーション層の強誘電体に対するカバレッジがよく
なり、リーク電流を低減することができた。強誘電体層
を形成する前に常誘電体層（パッシベーション層）を形
成することも可能であるが、この場合は図１０（ｎ）の
ような構造を取ると、強誘電体層の常誘電体層に対する
カバレッジがよくなり、またリーク電流を低減すること
ができた。

【００６１】また、柱状構造の高さは同じでもよいし、
異なっていてもよい。図１０（ｉ）のように高さが異な
る構造では、強誘電体層の膜厚が場所により異なること
により、強誘電体の分極反転の閾値電圧を異ならせるこ
とができる。具体的には、図１０（ｋ）のように多層か
らなるパッシベーション層の中に強誘電体を重ねること
で形成するようにしてもよい。強誘電体の代わりに図１
０（ｌ）のように一部金属層を埋め込むようにしてもよ
い。また、図１０（ｏ）のように上層と下層の強誘電体
柱の周期を異ならせる方法を用いることによって、膜厚
の異なる強誘電体柱を分布させるようにすることができ
る。これらの構造を採用することにより、液晶層に印加
する電圧を多階調化することができる。なお、強誘電体
層中に円形、四角形、楕円形からなる常誘電体柱を埋め
込むようにしてもよい。これら強誘電体あるいは常誘電
体の柱状構造は図９（ｈ）のように２種類以上の材料か
ら作ってもよい。この場合には強誘電体６０１と誘電率
の異なる強誘電体６０１ｂと、常誘電体６０２と誘電率
の異なる常誘電体６０２ｂを強誘電体６０１および常誘
電体６０２とともに組み合わせて誘電体層を構成してい
る。２種類以上の材料を用いることにより、さらに液晶
層を駆動する際に多階調制御を行うことができる。

【００６２】これまでは、常誘電体層中に強誘電体の柱
状構造を埋め込む構造であったが、図９（ｂ）のように
球状あるいは楕円体状の強誘電体を配設するようにして
もよい。この球状、あるいは楕円体状の強誘電体層の大
きさは等しくても異なっていてもよい。また、逆に強誘
電体中に図９（ａ）のように球状あるいは楕円体状の常
誘電体あるいは図９（ｃ）のように金属材料（金属酸化
物を含む）６０３を埋め込むようにしてもよい。これら
球体あるいは楕円体の配列は規則正しく配設するように
してもよいが、例えば図９（ｅ）のようにランダムに配
設することにより、図１０（ｍ）のようにすることによ
り光の拡散が大きくなり、より広い視野角を得ることが
できた。

【００６３】さらに、図９（ｃ）のように金属球体を用
いると、金属による光の吸収により、強誘電体層を黒色
化することができた。この場合用いる金属としては、可
視光領域に波長の吸収の大きい金属、金属酸化物を用い
るようにすればよい。例えばこのような光吸収性物質
を、薄膜トランジスタのチャネル上に形成することで、
薄膜トランジスタの光リーク電流を低減することができ
た。また、コレステリック液晶の選択反射モードを用い
た液晶表示装置に必要な黒色画素電極としても用いるこ
とができた。

【００６４】（実施形態５）次に本発明の薄膜トランジ
スタについて説明する。図１１は本発明の薄膜トランジ
スタの断面構造を概略的に示す図である。この薄膜トラ
ンジスタは、ゲート絶縁膜の一部を強誘電体により構成
した、ＭＦＩＳ構造の薄膜トランジスタである。図１１
（ｃ）は本発明の薄膜トランジスタの断面構造を概略的
に示す図であり、図１１（ａ）、図１１（ｂ）は本発明
の薄膜トランジスタの平面構造を説明するための図であ
る。なお、図１１（ｃ）の断面構造は、図１１（ａ）の
Ａ−Ａ´方向の断面構造に対応している。

【００６５】図示しないガラス基板の上にアンダーコー
ト層を形成し、この上にＭｏとＷの合金からなるゲート
電極層８０１を３００ｎｍ形成した。材料としてはＡ
ｌ、Ｔａ、Ｃｕ等を用いるようにしてもよい。あるいは
これらの合金でもよい。また、本実施例ではＭｏとＷの
合金材料の１層で形成されているが、２種類以上の金属
を積層してもよい。また、このゲート線及び補助容量電
極層の表面はこのゲート電極及び補助容量電極層を構成
する金属の酸化物、窒化物で被覆されていると特に耐酸
性に優れ、断線などの欠陥が少なくなった。形成方法と
しては、スパッタ法を用いたが、ＣＶＤ法、めっき法を
用いるようにしてもよい。

【００６６】次にＢａＭｎＦ₄ を厚さ約３００ｎｍにわ
たって成膜したあとパターニングして、強誘電体層８０
２を形成した。なお、強誘電体層５１１の材料として
は、低誘電率の強誘電体材料が望ましく、ＢａＭｎＦ₄
以外にもＧｄ₂ （ＭｏＯ₄ ）3、ＫＩＯ₃ 、ＹＭｎ
Ｏ₃ 、Ｓｂ₂ Ｎｂ₂ Ｏ₇ などを用いるとよい。またこれ
以外にも、前述の実施形態で説明した強誘電体材料を用
いるようにしてもよい。堆積方法についても前述の実施
形態と同様に行うようにすればよい。

【００６７】次にＳｉＯx を膜厚約５００ｎｍにわたっ
て堆積し、この後、ＣＭＰ（ケミカルメカニカルポリッ
シング）法により平坦化を行うことで、強誘電体島８０
２のまわりに絶縁体層８０３を形成した。絶縁体層８０
３の材料としてはこの他にもＳｉＮx やＴａＯx を用い
るようにしてもよいし、ペロブスカイト系等の強誘電体
を用いるようにしてもよい。

【００６８】次に、ＳｉＮx を約１００ｎｍ、ａ−Ｓｉ
を約３００ｎｍの厚さに成膜し、フォトリソグラフィー
法等によりパターニングして、ＳｉＮx 層８０４、半導
体層８０５を形成した。なお、ＳｉＮx 層についてもＳ
ｉＯx 他の絶縁体材料を用いることはなんら問題はな
い。また半導体層８０５としては、多結晶Ｓｉや単結晶
Ｓｉを用いるようにしてもよいし、Ｓｅ、Ｇｅ、ＧａＡ
ｓなどの他の半導体を用いるようにしてもよい。

【００６９】次に、コンタクト層８０６を膜厚約５０ｎ
ｍにわたって成膜した。コンタクト層８０６としては、
Ｐ（リン）などの不純物を高濃度ドープしたｎ型アモル
ファスＳｉを堆積した。Ｂ（ホウ素）などの不純物を高
濃度ドープしたｐ型アモルファスＳｉを堆積するように
してもよい。コンタクト層８０６の形成方法としては、
ＣＶＤ法やスパッタ法がある。また、ドープしていない
アモルファスＳｉを堆積した後、ＰＨ₃ プラズマなどを
用いてイオンドーピングすることにより、コンタクト層
を形成してもよい。

【００７０】次に、Ａｌ、Ｍｏの積層からなる信号線電
極５０９ａ、５０９ｂを３００ｎｍ形成した。信号線電
極材料としては、この他にも例えばＣｕ、Ａｕ、Ａｇな
どの低抵抗金属を用いるようにしてもよい。形成方法と
してはスパッタ法が望ましいが、ＣＶＤ法でもよいし、
めっき法を用いるようにしてもよい。

【００７１】この上に必要に応じてＳｉＮx やＳｉＯx
などのパッシベーション層を形成してもよい。

【００７２】なお、強誘電体層８０２のパターニングの
形状としては、島状に行つた（図１１（ａ））が、スト
ライプ状に行うようにしてもよい（図１１（ｂ））。ス
トライプ状にする場合、図１１（ｂ）に示すようにソー
スドレイン間の電流の流れる方向に平行にした方が、移
動度（モビリティ）が高く、閾値電圧（スレッシュホー
ルドボルテージ）も低くすることができた。これはゲー
ト絶縁膜中に配設されるストライプ状の強誘電体によ
り、半導体膜中にキャリアが移動するためのチャネルを
安定して確保することができるためである。

【００７３】以上により、強誘電体膜と絶縁膜の積層膜
をゲート絶縁膜に持つＭＦＩＳ−ＴＦＴを形成できた。
このＴＦＴは通常のＭＦＩＳ−ＴＦＴに比べて低電圧で
駆動ができた。

【００７４】このように、本発明の薄膜トランジスタで
は、従来単層で形成していた強誘電体層を常誘電体と強
誘電体の複合構造にすることにより、駆動電圧を低減化
し、かつ、強誘電体中の反電界を弱めリーク電流を低減
化することで、安定した保持状態を得ることができる。

【００７５】（実施形態６）図１２は本発明の薄膜トラ
ンジスタの構造の別の例を概略的に示す図である。図１
１に例示した本発明の薄膜トランジスタは逆スタガー型
の薄膜トランジスタであるのに対し、図１２では順スタ
ガー型のＭＦＩＳ構造の薄膜トランジスタの例を示す。

【００７６】ガラス基板の上にアンダーコート層を形成
し、この上にＭｏとＷの合金からなるソース、ドレイン
電極層９０１を３００ｎｍ形成した。材料としてはＡ
ｌ、Ｔａ、Ｃｕ等などを用いるようにしてもよい。ある
いはこれらの合金でもよい。また、本実施例ではＭｏと
Ｗの合金材料の１層で形成されているが、２種類以上の
金属を積層してもよい。また、このゲート線及び補助容
量電極層の表面はこのゲート電極及び補助容量電極層を
構成する金属の酸化物、窒化物で被覆されていると特に
耐酸性に優れ、断線などの欠陥が少なくなった。形成方
法としては、スパッタ法を用いたが、ＣＶＤ法、めっき
法を用いるようにしてもよい。

【００７７】次に、コンタクト層９０２を５０ｎｍ形成
した。コンタクト層９０２としては、Ｐなどを高濃度ド
ープしたｎ型アモルファスＳｉを堆積した。形成方法と
しては、ＣＶＤ法やスパッタ法がある。

【００７８】次に、ａ−Ｓｉを４００ｎｍ．ＳｉＮx を
２００ｎｍ堆積し、パターニングをして、半導体層９０
３、ゲート絶縁膜層９０４を形成した。なお、ゲート絶
縁膜層９０４についてもＳｉＯx 他の絶縁体材料を用い
ることはなんら問題はない。また半導体層９０３として
は、多結晶Ｓｉや単結晶Ｓｉを用いるようにしてもよい
し、Ｓｅ、Ｇｅ、ＧａＡｓなどの他の半導体を用いるこ
とももちろん可能である。

【００７９】次にＢａＭｎＦ₄ を３００ｎｍ形成し、パ
ターニングし、強誘電体層９０５を形成した。なお、強
誘電体層９０５の材料としては、低誘電率の強誘電体材
料が望ましく、ＢａＭｎＦ₄ 以外にもＧｄ₂ （Ｍｏ
Ｏ₄ ）₃ 、ＫＩＯ₃ 、ＹＭｎＯ₃、Ｓｂ₂ Ｎｂ₂ Ｏ₇ な
どを用いるとよい。またこれ以外にも、前述の実施形態
で例示した強誘電体材料を用いるようにしてもよい。堆
積方法についても前述同様に行うようにすればよい。

【００８０】なお図１２の例では、半導体膜９０３とゲ
ート電極９０７とを絶縁するゲート絶縁膜中に、強誘電
体９０５を島状パターンに配設した例を説明したが、例
えば図１１（ｂ）のようにソース・ドレイン間にチャネ
ルを確保するようにソース・ドレイン方向と平行なスト
ライプ状パターンに配設するように形成するようにして
もよい。

【００８１】次にＳｉＯx を５００ｎｍ堆積し、この
後、ＣＭＰ（ケミカルメカニカルポリッシング）法によ
り平坦化を行うことで、強誘電体島９０５のまわりに絶
縁体層９０６を形成した。材料としてはこの他にもＳｉ
Ｎx やＴａＯx を用いるようにしてもよいし、ペロブス
カイト系等の強誘電体を用いるようにしてもよい。

【００８２】次にＡｌ、Ｍｏの合金を堆積しパターニン
グして、ゲート電極９０７を形成した。

【００８３】以上により順スタガー型のＭＦＩＳ−ＴＦ
Ｔを得ることができた。図１１に例示した本発明の薄膜
トランジスタと形成工程は異なるものの、この薄膜トラ
ンジスタも低電圧で駆動することができる。 （実施形態７）上述した各実施形態で説明した本発明の
液晶表示装置、本発明の薄膜トランジスタにおいて強誘
電体としてＢＭＦを、常誘電体としてＢＣＢを組み合わ
せて用いた複合的な誘電体層を形成したところ、他の強
誘電体、常誘電体を用いた場合に比べより優れた特性を
得ることができた。

【００８４】ＢＭＦは誘電率が低いため（１０以下）低
電圧駆動を行うことができる。

【００８５】またＢＭＦはＩＴＯとの密着性がよく、例
えば画素電極との密着性を向上することができた。比較
のため強誘電体としてＰＺＴをＩＴＯからなる画素電極
上に配設したところ膜剥がれが多発したが、ＢＭＦを用
いた場合には膜剥がれは見られなかった。またＢＭＦは
低温プロセスで成膜することができる。ＰＺＴは成膜後
約７００℃程度の温度でアニールを行う必要があるが、
ＢＭＦでは約２００℃〜約４００℃程度の比較的低温で
アニールを行うことができる。したがって、液晶表示装
置の製造プロセスでの熱負荷を小さくすることができ
る。また、ＢＭＦはＰＺＴと比べてテーパーエッチング
などエッチングによる成形性が高かった、したがってＢ
ＣＢなどの常誘電体による被覆性を向上することができ
た。

【００８６】さらに、いま抗電界をＥc 、強誘電体膜厚
をｄf とすると、液晶保持電圧は概略的にはＥc ×ｄf
で与えることができる。例えば強誘電体としては比較的
誘電率の低いＧＭＯを用いた場合、その抗電界Ｅc は約
１０〜２０ｋＶ／ｃｍであるために、約５μｍ〜１０μ
ｍ程度の膜厚に成膜する必要がある。このため成膜工程
に要するタクトタイムが長くなり生産性が低下してしま
う。これに対しＢＭＦの抗電界Ｅc は約１００〜２００
ｋＶ／ｃｍであるため、約０．５μｍ〜１μｍ程度の厚
さに成膜すればよい。したがって生産性の面でもＢＭＦ
を用いることが好適である。

【００８７】ＢＣＢは誘電率が低く（約３程度）く成形
性も良好な常誘電体である。例えばＩＴＯ上に配設した
ところ密着性も高かった。アクリル系樹脂をＩＴＯ上に
用いたところ膜剥がれが見られたが、ＢＣＢでは膜剥が
れは見られなかった。

【００８８】またＢＣＢは約２００℃程度以下の低温で
焼成することができる。このためアレイ基板、半導体膜
などに与える熱負荷が小さい。

【００８９】本発明の液晶表示装置、薄膜トランジスタ
が備える常誘電体と強誘電体の複合的な誘電体層として
は、常誘電体としてＢＣＢを、強誘電体としてＢＭＦを
用いることが好適である。

【００９０】さらに、ＢＣＢとＢＭＦは熱膨張率の差が
小さいため、製造工程や、製造後に温度負荷がかかった
場合に生じる応力が小さい。したがって高い密着性を得
ることができた。したがってＢＣＢ焼成後にもＢＣＢ／
ＢＭＦ界面の膜剥がれはなく、またＢＣＢに殆どクラッ
ク等が生じなかった。比較のためアクリルとＢＭＦとを
組み合わせて誘電体層を形成したところ、膜剥がれが多
く見られ、またアクリルにクラックが多発した。

【００９１】このようにＢＣＢとＢＭＦとは密着性が高
いため、ＢＣＢ／ＢＭＦ界面でのリーク電流を低減する
ことができた。したがって保持特性、メモリー性を向上
するこができた。

【００９２】また例えばアクリル樹脂とＢＭＦ、ＢＣＢ
とＰＺＴ、アクリルとＰＺＴとをそれぞれ組み合わせて
誘電体層を形成したところ抵抗率は１×１０⁹ 〜１×１
０¹¹Ωｃｍ程度となり、長時間にわたって十分な保持特
性を維持することは困難であった。これに対して、ＢＭ
ＦとＢＣＢとを組み合わせて用いることにより１×１０
¹³Ωｃｍ程度の高い抵抗率を得ることができた。したが
って、長時間にわたって十分な保持特性を維持すること
ができた。

【００９３】このように本発明の液晶表示装置、薄膜ト
ランジスタが備える常誘電体と強誘電体との複合的な誘
電体層を、ＢＭＦとＢＣＢとを組み合わせて形成するこ
とにより優れた特性を実現することができた。

【００９４】

【発明の効果】このように、本発明では、強誘電体を画
素電極の上に形成し液晶層と直接接触させることにより
メモリー性駆動を行う液晶表示装置において、従来単層
で形成していた強誘電体層を常誘電体と強誘電体の複合
構造にすることにより、書き込み時においては駆動電圧
を低減化し、かつ、強誘電体中の反電界を弱めリーク電
流を低減化することで、安定した保持状態を得ることが
できる。またこの構造をＭＦＩＳ−薄膜トランジスタの
ゲート絶縁膜に用いても同様に、低電圧で駆動すること
ができる。とくに、常誘電体と強誘電体との概周期的配
設ピッチを約５μｍ程度以下にすることにより、液晶層
に表示信号電圧を均一に印加することができ、表示品質
を向上することができる。

【００９５】さらに、強誘電体としてＢＭＦを、常誘電
体としてＢＣＢを組み合わせて用いることにより、画素
電極との密着性を向上することができる。

【００９６】本発明の薄膜トランジスタによれば、強誘
電体層を常誘電体と強誘電体とを概周期的に配設した複
合構造にすることにより、駆動電圧を低減化することが
できる。また強誘電体中の反電界を弱めリーク電流を低
減化することができ、安定した保持状態を得ることがで
きる。さらに、強誘電体を薄膜トランジスタのソース・
ドレイン方向と平行なストライプ状に配設することによ
り、チャネルにキャリアの移動する経路を安定して確保
し、薄膜トランジスタの特性を均一化し、信頼性を向上
することができる。

【図面の簡単な説明】

【図１】従来のアクティブマトリクス型液晶表示装置の
構成を概略的に示す図。

【図２】従来の液晶表示装置の画素構成を概略的に示す
図。

【図３】画素電極上に強誘電体層を備えた液晶表示装置
の構成を模式的に示す図。

【図４】強誘電体を画素電極上に配設した液晶表示装置
の画素構造の例を概略的に示す図。

【図５】本発明の液晶表示装置の構成の例を概略的に示
す図。

【図６】本発明の液晶表示装置の構造の例を概略的に示
す断面図。

【図７】図６に例示した本発明の液晶表示装置のアレイ
基板の平面構造の例を概略的に示す図。

【図８】常誘電体層と強誘電体層とを概周期的配設した
誘電体膜層の構成の例を模式的に示す図。

【図９】常誘電体層と強誘電体層とを概周期的配設した
誘電体膜層の構成の例を模式的に示す図。

【図１０】常誘電体層と強誘電体層とを概周期的配設し
た誘電体膜層の構成の例を模式的に示す図。

【図１１】本発明の薄膜トランジスタの断面構造を概略
的に示す図。

【図１２】本発明の薄膜トランジスタの構造の別の例を
概略的に示す図。

【図１３】本発明の液晶表示装置の構成の例を模式的に
示す図。

【図１４】強誘電体と常誘電体からなる誘電体層の駆動
電圧ΔＶを示す図。

【図１５】強誘電体と常誘電体のストライプ幅を等しく
し（ｓ＝０．５）、その幅を０．５μｍ〜５μｍにわた
って変化させたときの強誘電体と液晶層の界面での電位
分布を示すグラフ。

【図１６】電界分布の標準偏差の強誘電体のストライプ
幅への依存性を示すグラフ。

【符号の説明】

１０１…………ゲート線 １０２…………信号線 １０３…………ＴＦＴ（薄膜トランジスタ） １０４…………液晶 １０５…………補助容量（Ｃｓ） １０６…………対向電極線 ２０１…………ゲート線 ２０２…………信号線 ２０３…………ＴＦＴ ２０４…………液晶 ２０５…………強誘電体 ２０６…………対向電極線 ２０７ａ………画素電極 ２０７ｂ………対向電極 ３０１…………ゲート線 ３０２…………信号線 ３０３…………ＴＦＴ ３０４…………液晶 ３０５…………強誘電体 ３０６…………対向電極線 ３０７ａ………画素電極 ３０７ｂ………対向電極 ３０８…………絶縁体層 ４０１ａ………画素電極 ４０１ｂ………対向電極 ４０２…………強誘電体 ４０３…………液晶 ４０４…………常誘電体 ５Ｏｌａ………ガラス基板 ５０１ｂ………ガラス基板 ５０２…………アンダーコート層 ５０３ａ………ゲート電極 ５０３ｂ………補助容量電極 ５０４…………ゲート絶縁膜層 ５０５…………半導体層 ５０６…………半導体保護層 ５０７ａ………コンタクト層 ５０７ｂ………コンタクト層 ５０８ａ………画素電極 ５０８ｂ………対向電極 ５０９ａ………ドレイン電極 ５０９ｂ………ソース電極 ５１０…………常誘電体層 ５１１…………強誘電体 ５１２…………絶縁体層 ５１３ａ………配向層 ５１３ｂ………配向層 ５１４…………液晶 ５１５…………ブラックマトリクス層 ５１６…………カラーフィルター層 ６０１…………強誘電体 ６０２…………絶縁体層 ６０３…………金属 ８０１…………ゲート電極 ８０２…………強誘電体 ８０３…………絶縁体層 ８０４…………ゲート絶縁膜層 ８０５…………半導体層 ８０６…………コンタクト層 ８０７…………ソース・ドレイン電極 ９０１…………ソース・ドレイン電極 ９０２…………コンタクト層 ９０３…………半導体層 ９０４…………ゲート絶縁膜 ９０５…………強誘電体 ９０６…………絶縁体層 ９０７…………ゲート電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ａ (56)参考文献 特開 昭54−155795（ＪＰ，Ａ) 特開 昭61−17129（ＪＰ，Ａ) 特開 平９−80454（ＪＰ，Ａ) 特開 平５−265031（ＪＰ，Ａ) 特開 平４−130420（ＪＰ，Ａ) 特開 昭61−159627（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/136 500 G02F 1/133 550 G09F 9/35 302 H01L 21/336 H01L 29/786

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 第１の基板と第２の基板との間に挟持さ
   れた液晶層と、 前記第１の基板上に配設された第１の電極と、 表示信号を選択して前記第１の電極に印加する手段と、 前記第１の電極上に強誘電体からなる第１の領域と常誘
   電体からなる第２の領域とが概周期的に配設された誘電
   体層とを具備したことを特徴とする液晶表示装置。
2. 【請求項２】 前記誘電体層の前記第１の領域と前記第
   ２の領域とは約０．５μｍの幅を有するストライプ状に
   配設されたことを特徴とする請求項１に記載の液晶表示
   装置。
3. 【請求項３】 第１の面と第２の面とを有し、チャネル
   領域と、前記チャネル領域を挟むように配設されたコン
   タクト領域とを有する半導体膜と、 前記半導体膜の第１の面に前記コンタクト領域とオーミ
   ック接合するように配設されたソース電極およびドレイ
   ン電極と、 前記半導体膜の第２の面に配設された誘電体膜と、 前記誘電体膜を介して前記半導体膜の前記チャネル領域
   と対向するように配設され、ゲート電極とを具備し、 前記誘電体膜は、前記チャネル領域と対向する領域に前
   記ソース電極とドレイン電極の配設方向と実質的に平行
   な方向に配設されたストライプ状の強誘電体を有するこ
   とを特徴とする薄膜トランジスタ。