JP2980540B2 - マトリックス型液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ｍｎ個の表示画素
によりマトリックス表示を行うマトリックス型液晶表示
装置に関するものである。

【０００２】

【従来の技術】反強誘電性液晶で生じる電場誘起相転移
を利用した液晶表示装置は、特開平２−１５３３２２号
公報の中に詳しく記載されている。それによると、この
種の液晶で観察される電場誘起相移転は、例えばクロス
ニコル間で観察すると、電気光学特性として（１）電圧
−透過率の二重ヒステリシス特性、（２）直流閾値及び
（３）高速応答性を示し、これらの特性を有効に利用す
れば従来のネマチック液晶や特開昭５６−１０７２１６
号公報に記載の強誘電性液晶を利用した液晶表示装置に
比べて高品質の液晶表示装置が実現できると述べられて
いる。また、反強誘電性液晶の特性を有効に利用したマ
トリックス駆動の方法は、特開平２−２３０１１７号公
報或いは特開平２−１７３７３４号公報に提案されてい
る。そこで提案されている駆動法によれば反強誘電性液
晶の特性を十分に活かした高コントラスト表示を得るこ
とができる。

【０００３】さらに、スメクチック層の構造変化に伴う
残像を防止し、しかも、表示画像を駆動するに必要な電
圧レベルの数を削減する方法が特開平５−１１９７４６
号公報に記載されている。そこでは、長時間同一の表示
を行った場合にスメクチック層の構造変化に伴う残像が
生じ、このため液晶分子を配向させるための配向制御膜
として特定のものしか適用できないという制約を受ける
のを回避するため、スメクチック層の構造変化に伴う残
像が生じるのを防止している。また、液晶を交流駆動す
る原則に従って正極性の電圧範囲でのヒステリシスルー
プと負極性の電圧範囲でのヒステリシスループを時間的
に交互に利用して駆動することになるわけであるが、こ
の場合一つの表示画素を駆動するためには走査電極に少
なくとも５種類以上の電圧を、信号電極には少なくとも
３つ以上の電圧を適時選択して入力しなけらばならな
い。このことは、液晶表示装置を駆動する駆動ＩＣの集
積度を上げることができず、最終的には液晶表示装置の
コストアップを招くこととなる。このコストアップを回
避するため、表示画素を駆動するに必要な電圧レベルの
数を低減している。

【０００４】

【発明が解決しようとする課題】しかしながら、上記マ
トリックス型表示装置の反強誘電性液晶では、残像が防
止でき、電圧レベル数の低減になったが、正極性側の透
過率特性と負極性側の透過率特性との非対称に起因し
て、この正極側の透過率特性を利用して表示画素にマト
リクス表示を行う第１期間の透過率と、負極側の透過率
特性を利用して表示画素にマトリクス表示を行う第２期
間の透過率との間に差が生じてフリッカが発生するとい
う問題がある。

【０００５】したがって、本発明は、上記問題点に鑑
み、正極性側の透過率特性と負極性側の透過率特性とが
非対称である液晶を用いても、フリッカの発生を低減で
きるマトリックス型液晶表示装置を提供することを目的
とする。

【０００６】

【課題を解決するための手段】本発明は、前記問題点を
解決するために、特許請求の範囲に記載されるような技
術構成を採用するものである。即ち、請求項１記載の発
明は、液晶がＯＦＦ状態と第１のＯＮ状態の間の変化状
態において第１のヒステリシス特性を有し、ＯＦＦ状態
と第２のＯＮ状態の間の状態変化において第２のヒステ
リシス特性を有するため、第１のヒステリシス特性を利
用してマトリクス表示される際の表示画素の透過率と、
第２のヒステリシス特性を利用してマトリクス表示され
る際の表示画素の透過率とに差が生じる。しかしなが
ら、第１のヒステリシス特性を利用して表示画素にマト
リクス表示を行う第１の期間、もしくは第２のヒステリ
シス特性を利用して表示画素にマトリクス表示を行う第
２の期間の少なくとも一方において、走査信号もしくは
データ信号の少なくとも一方にオフセット電圧を重畳さ
せる。オフセット電圧は、第１のヒステリシス特性を利
用してマトリクス表示される際の表示画素の透過率と、
第２のヒステリシス特性を利用してマトリクス表示され
る際の表示画素の透過率との差に依存したものであるた
め、これら透過率の差を低減することができ、結果、フ
リッカを防止できる。

【０００７】なお、請求項２記載の発明では、請求項１
記載のオフセット電圧は、第１のヒステリシス特性と第
２のヒステリシス特性との非対称分の電圧を含むもので
あるため、これら透過率の差をキャンセルすることがで
き、結果、フリッカを防止できる。 また、請求項３記載
の発明では、請求項１又は請求項２記載のオフセット電
圧は、第１のヒステリシス特性と第２のヒステリシス特
性との経時変化に伴う非対称分の電圧を含むため、これ
ら透過率の差をキャンセルすることができ、結果、フリ
ッカを防止できる。

【０００８】また、請求項４記載の発明は、液晶がＯＦ
Ｆ状態と第１のＯＮ状態の間の変化状態において第１特
性を有し、ＯＦＦ状態と第２のＯＮ状態の間の状態変化
において第２特性を有するため、第１特性を利用してマ
トリクス表示される際の表示画素の透過率と、第２ス特
性を利用してマトリクス表示される際の表示画素の透過
率とに差が生じる。しかしながら、第１特性を利用して
表示画素にマトリクス表示を行う第１の期間、もしくは
第２特性を利用して表示画素にマトリクス表示を行う第
２の期間の少なくとも一方において、走査信号もしくは
データ信号の少なくとも一方にオフセット電圧を重畳さ
せる。オフセット電圧は、第１特性を利用してマトリク
ス表示される際の表示画素の透過率と、第２特性を利用
してマトリクス表示される際の表示画素の透過率との差
に依存したものであるため、これら透過率の差を低減す
ることができ、結果、フリッカを防止できる。

【０００９】なお、請求項５記載の発明では、請求項４
記載のオフセット電圧は、第１特性と第２特性との非対
称分の電圧を含むものであるため、これら透過率の差を
キャンセルすることができ、結果、フリッカを防止でき
る。 また、請求項６記載の発明では、請求項４又は請求
項５記載のオフセット電圧は、第１特性と第２特性との
経時変化に伴う非対称分の電圧を含むため、これら透過
率の差をキャンセルすることができ、結果、フリッカを
防止できる。

【００１０】請求項７記載の発明では、請求項１乃至請
求項６の何れかに記載の第１の期間と第２の期間は各々
交互に現出されるものであり、請求項８記載の発明で
は、請求項１乃至請求項７の何れかに記載の第１の期間
及び第２の期間の合計長さは一行電極を操作する時間内
であり、請求項９記載の発明では請求項１乃至請求項７
の何れかに記載の第１の期間の長さ及び第２の期間の長
さは各々ｎ条の行電極を操作するのに充分な時間である
ため、何れの発明の場合も更にフリッカを低減できる。
請求項１０記載の発明では、請求項１乃至請求項９の何
れかに記載のオフセット電圧を一定の範囲に限定するこ
とにより過度のフリッカ補正を抑制できる。

【００１１】

【発明の実施の形態】以下に、本発明の係るマトリック
ス型液晶表示装置の具体的な構成例と、その駆動方法に
ついて図面を参照しながら詳細に説明する。図１は本発
明の実施例に係る液晶表示装置全体の構成を示す概略構
成図であり、図２は本発明に用いられる液晶セル１０の
構成例を示す断面図である。図１に示すように、ｎ条の
行電極（Ｙ1,Ｙ2 ・・・Ｙn ）とｍ条の列電極（Ｘ1,Ｘ
2 ・・・Ｘm ）とを互いに格子条に対向させるように並
設した両電極基板１１、１２間に（図２参照）、電圧印
加に対して少なくとも一つの反強誘電状態と２つの強誘
電状態とが相互に安定して形成される反強誘電性液晶１
３を封入してｍｎ個の表示画素を形成した液晶セル１０
と前記ｎ条の行電極とｍ条の列電極とで液晶パネル１を
形成し各電極間に、前記ｍｎ個の表示画素のうち選択さ
れた少なくとも一つの行電極上の任意の画素のＯＮ表示
する第１の駆動信号と前記選択された行電極上の残余の
画素をＯＦＦ表示する第２の駆動信号を付与する様に、
前記各行電極を一画面表示時間の１／ｎ以下の時間毎に
選択走査するマトリックス駆動手段（２２、２３、２
４）を備えたマトリックス型液晶表示装置において、前
記反強誘電性液晶として印加電圧により該反強誘電状態
と、電場の向きによって制御できる２つの強誘電状態間
を相互にスイッチングさせることができ、且つ印加電圧
の所定の電圧内における増大又は減少に応じて前記反強
誘電性液晶の光透過率が少なくともマトリックス駆動に
十分なヒステリシスを有する反強誘電性液晶１３を採用
し、前記駆動手段が第１駆動信号として２つの強誘電状
態間をスイッチングする交流的に変化する双極性パルス
として形成され、又前記第２駆動信号として反強誘電状
態から強誘電状態へのスイッチングが行われない範囲の
電圧で交流的に変化する双極性パルスを発生する手段
と、又前記第２駆動信号として反強誘電状態から強誘電
状態へのスイッチングが行われない範囲の電圧で交流的
に変化する双極性パルスを発生させる手段と、更には該
第１と第２の駆動信号に後続して一の極性における所定
の電圧範囲の略中央に相当する電圧を有する直流信号を
前記ｎ条の行電極に付与する様にして一画面表示を完成
させる様にさせたものである。

【００１２】その後、或いは前記各手段による信号発生
操作を複数回繰り返した後、前記駆動手段が前記第１及
び第２駆動信号及びこれらに後続する直流信号の電圧極
性を全て逆極性とした電圧を発生させる手段を設けるも
のであって、それによって、前記と同様の操作により該
ｎ条の行電極とｍ条の列電極との間に前回の操作におけ
る電圧の極性と異なる極性を有する電圧が印加される様
に構成されている。

【００１３】また、さらに、正極性電圧範囲のヒステリ
シスを利用して駆動する第１フィールドと負極性電圧範
囲ヒステリシスを利用して駆動する第２フィールド間の
ヒステリシス非対称に基づく透過率の差に依存したオフ
セット電圧を前記行電極に又は前記列電極に、第１フィ
ールド又は第２フィールドの一方の期間に、重畳するよ
うに構成されているマトリックス型液晶表示装置であ
る。

【００１４】係る本発明のマトリックス型表示装置をよ
り具体的に説明する。図１に示すように、本図実施例の
液晶表示装置は、反強誘電性液晶が封入された液晶パネ
ル１と、外部から入力された映像信号に基づき液晶パネ
ル１のｍ条の列電極Ｘ1,Ｘ2 ・・・Ｘm 及びｎ条の行電
極Ｙ1,Ｙ2 ・・・Ｙn に電圧を印加することにより液晶
パネル１を駆動し、液晶パネル１に映像信号に応じた映
像を表示させる制御装置４とから構成される。

【００１５】ここで、液晶パネル１は、図２に示すよう
に、２枚の電極基板１１、１２間に反強誘電性液晶１３
を封入したものであり、以下のように作成される。すな
わち、電極基板１１は、図２に示すように、透明なガラ
ス板１１ａの内表面に沿ってＩＴＯ（Indium Tin Oxid
e）或いは酸化スズからなる導電膜１１ｂを形成し、こ
の導電膜１１ｂに上下方向に互いに間隔を付与すること
により、図１に示したｎ条の行電極Ｙ1,Ｙ2 ・・・Ｙn
が、左右方向に互いに平行に突設形成されている。ま
た、電極基板１２は、電極基板１１と同様の加工が施さ
れ、図１に示したｍ条の列電極Ｘ1,Ｘ2 ・・・Ｘm が、
各行電極Ｙ1,Ｙ2 ・・・Ｙn に対して直行するように突
設形成されている。なお、これら各行電極Ｙ1,Ｙ2 ・・
・Ｙn 及び列電極Ｘ1,Ｘ2 ・・・Ｘm により、当該液晶
パネル１には、図１に示すように、ｍ×ｎ個の表示画素
Ｇ1,Ｇ2 ・・・Ｇ(m-n) が形成される。

【００１６】各導電膜１１ａ、１１ｂの内表面には、高
分子膜１６、１７が付設されている。高分子膜１６、１
７の表面の少なくとも一方の表面は、液晶分子１３ａ
が、上下基板に平行かつ法線Ｐに直角方向に並ぶように
ラビング処理を行っている。なお、各導電膜１１ａ、１
１ｂの内表面には、高分子膜１６、１７の代わりに、酸
化珪素の斜法蒸着膜などの無機物の薄膜を付設してもよ
い。

【００１７】次に液晶セル１０内への反強誘電液晶の封
入に当たっては、まず、高分子膜１６、１７のラビング
方位が両導電膜１１ｂ、１２ｂに平行（すなわち法線Ｐ
に垂直）となるように電極基板１１、１２を平行に組み
合わせる。然かる後、反強誘電性液晶１３例えば、４−
（１−トリフルオロメチルヘプトキシカルボニルフェニ
ル）−４’−オクチルオキシカルボニルフェニル−４−
カルボキシレートを過熱して等方性液体として、毛細管
現象を利用して両電極基板１１、１２間に注入し、その
後、液晶セル１０全体を毎分１℃程度にて徐冷し、反強
誘電性液晶相（ＳｍＣＡ・相）になるまで冷却する。

【００１８】このような冷却の結果、層構造をとる反強
誘電性液晶１３は、高分子膜１６、１７のラビング方向
に沿って配向する。この状態は、直交ニコル下で観察す
れば消光した安定な状態（第１安定状態）であるが、最
近のChandani等の研究｛Jpn.J.Appl.Phys.Vol.28,(198
9)p.1261 ｝で、層と層の間に分極をキャンセルした反
強誘電的構造になっていることが明らかにされた。

【００１９】上記のように作製した液晶セル１０には偏
光板１４及び１５が、互いに偏光軸が直交するように、
そして液晶に電場が印加されていない状態での消光位に
一致するように貼付されている。以上の構成の液晶パネ
ル１のおいて、両電極基板１１、１２間に例えば電極基
板１１から１２の向きに電場を印加すると液晶分子１３
ａはその永久双極子モーメントが電場方向にそろうため
配列変化を生じ（すなわち、電場誘起の反強誘電相−強
誘電相転移）消光位が角度θずれることになる。この
時、液晶の複屈折により消光状態（暗状態）から光の透
過する明状態に変化する。上記と逆向きの電場を印加し
た場合も同様の原理で明状態となるが、消光位のずれる
方向は前記とは逆向きの−θである。ここで、液晶１３
に三角波電圧を加えた時の電圧−透過率特性を確認した
ところ、以下のように、十分なヒステリシス特性が得ら
れた。

【００２０】図３は本発明に使用される反強誘電性液晶
の相対光透過率と印加電圧との関係を示す図である。本
図の横軸は印加電圧を示し、縦軸は相対透過光強度をパ
ーセント表示した相対透過率を示す。つまり、該相対透
過率の閾値９０％以上を明の状態、閾値１０％以下を暗
の状態と定義すると、まず該液晶セルが印加電圧０Ｖで
暗にある状態から、印加電圧を正の方向に増加させると
電界効果Ｅと該液晶の自発分極とに基づいて液晶の分子
の配列が変化しはじめ、閾値電圧＋Ｖ1 で光の透過が開
始され飽和電圧＋Ｖ2を越えると完全な光透過率が１０
０％となる。

【００２１】つまり、閾値電圧を相対透過率が初期値か
ら１０％変化する電圧と定義し、また飽和電圧を相対透
過率が初期値から９０％変化する電圧と定義すると該閾
値以下の電圧から該飽和電圧以上の電圧迄変化する間に
該液晶セルは暗の状態から明の状態へスイッチングされ
ることになる。また、逆に印加電圧を＋Ｖ2 以上の電圧
から現象させる場合には、電圧の増加時と同じ変化を示
さずに、図３に示すようなヒステリシス特性が示され
る。

【００２２】すなわち、該液晶セルが明の状態にある時
から閾値＋Ｖ3 以下に電圧が変化した時点から液晶の分
子が変化しはじめ、飽和電圧＋Ｖ4 以下となることによ
り該液晶セルは暗の状態に変化する。つまり、閾値電圧
から飽和電圧に印加電圧を変化させると該液晶セルは明
の状態から暗の状態へスイッチングされることになる。

【００２３】このような状態は、印加電圧が負の電圧で
ある場合にも同様であり、該液晶セルの暗の状態から明
の状態、及び明の状態から暗の状態への変化においてそ
れぞれ閾値−Ｖ1,−Ｖ3,及び飽和電圧−Ｖ2,−Ｖ4 をそ
れぞれ有している。したがって、印加電圧を＋／−Ｖ1
以上に設定すれば該液晶は明の状態となり、また印加電
圧を印加電圧を＋／−Ｖ3 以下に設定すれば該液晶セル
は暗の状態になる。

【００２４】また、その間の印加電圧であれば、該液晶
セルの状態は変化しないので、その直前の状態が維持さ
れることになる。次に、液晶パネル１を駆動する制御装
置４について説明する。上記液晶パネル１を線順次走査
方式に基づき本発明の駆動波形にて駆動するための制御
装置は、図１に示すように、外部からの入力された映像
信号を画像データとして取り込み蓄積するフレームメモ
リ２１と、フレームメモリ２１から画像データを読み出
し、クロック信号等の各種制御信号を生成して出力する
制御手段としてのコントロール回路２２と、コントロー
ル回路２２からの制御信号を受けて、上記各表示画素Ｇ
をＯＮ又はＯＦＦ状態に選択するための制御電圧（Ｖａ
又は−Ｖａ）及びその選択されたＯＮ又はＯＦＦ状態を
保持するための制御電圧（Ｖｏ又は−Ｖｏ）を走査信号
として上記各行電極Ｙ1,Ｙ2 ・・・Ｙn に印加する行駆
動手段としての行駆動回路２３と、同じくコントロール
回路２２からの制御信号を受けて各表示画素をＯＮ又は
ＯＦＦ状態に制御するための制御電圧（Ｖｂ又は−Ｖ
ｂ）を上記各列電極Ｘ1,Ｘ2 ・・・Ｘm に印加する列駆
動手段として列駆動回路２４とから構成されている。な
お、行駆動回路２３には電圧レベル設定回路５１が設け
られ、電圧レベル設定回路５１は所定の入力電圧（例え
ば１００Ｖ又はＤＣ１２Ｖ）から前記制御電圧（Ｖａ又
は−Ｖａ、Ｖｏ又は−Ｖｏ）を形成する。列駆動回路２
４には電圧レベル設定回路５２が設けられ、電圧レベル
設定回路５２は所定の入力電圧（例えば１００Ｖ又はＤ
Ｃ１２Ｖ）から前記制御電圧（Ｖｂ又は−Ｖｂ）を形成
する。

【００２５】以下、制御装置４の詳細な構成、動作を説
明する。また、行駆動回路２３は、シフトレジスタ３１
と、データラッチ回路３２と、駆動回路３３とから構成
されて、列駆動回路２４は、シフトレジスタ４１と、デ
ータラッチ回路４２と、駆動回路４３とから構成されて
いる。図４は、制御装置４に使用される液晶パネルの駆
動信号波形の例を示す図である。本図に示す駆動波形
は、図３の正極性電圧範囲のヒステリシス特性を利用し
て駆動する第１フィールド及び負極性範囲のヒステリシ
ス特性を利用して駆動する第２フィールドで構成され、
それぞれ行電極Ｙ1,Ｙ2 ・・・Ｙn 及び列電極Ｘ1,Ｘ2
・・・Ｘm へ印加される８つの基本信号からなる。図４
（ａ）は行電極Ｙ1,Ｙ2 ・・・Ｙn に印加される走査信
号群、図４（ｂ）は列電極Ｘ1,Ｘ2 ・・・Ｘm に印加さ
れる制御信号群である。これらは、上記制御装置４から
適時出力される。

【００２６】コントロール回路２２からの制御信号を受
けて、行電極Ｙ1,Ｙ2 ・・・Ｙn に走査信号を出力する
行駆動回路２３について、以下に、説明する。図５は本
発明に係るマトリックス型液晶表示装置の行電極駆動回
路２３の一具体例を示す図である。図６は図５に示され
る行電極駆動回路２３における各信号タイムチャートで
ある。図５に示すように、行駆動回路２３のシフトレジ
スタ３１には、コントロール回路２２から、Ｖａ、Ｖ
ｏ、−Ｖａ、−Ｖｏの４つの走査信号レベルに対応した
２ビットのデータ（以下、走査信号データという）Ｄ1
、Ｄ2 とこのデータに同期したクロック信号ＣＬ1 と
が入力され、シフトレジスタ３１は、図６（ｃ）に示す
ように、このクロック信号ＣＬ1 により走査信号データ
Ｄ1 、Ｄ2 を順次取り込む。

【００２７】また、図５に示すように、データラッチ回
路３２には、コントロール回路２２から、図６（ｃ）に
示すクロック信号ＣＬ1 のｎ個分を一周期とするクロッ
ク信号ＣＬ2 が入力され、データラッチ回路３２は、こ
のクロック信号ＣＬ2 により、シフトレジスタ３１に全
ての行電極Ｙ1,Ｙ2 ・・・Ｙn の走査信号Ｄ1 、Ｄ2取
り込まれる度に、そのデータをラッチする。

【００２８】一方駆動回路３３は、図５に示すように、
各行電極Ｙ1,Ｙ2 ・・・Ｙn に対応して設けられた、ｎ
個のアナログスイッチ３３ａ1 、３３ａ2 、・・・３３
ａnと、ｎ個のレベルシフタ３３ｂ1 、３３ｂ2 、・・
・３３ｂn とから構成されている。また、アナログスイ
ッチ３３ａ1 、３３ａ2 、・・・３３ａn には、外部か
ら各行電極Ｙ1,Ｙ2 ・・・Ｙn に印加するための４種の
走査信号、すなわち、Ｖａ、Ｖｏ、−Ｖａ、−Ｖｏが供
給されておるので、各アナログスイッチ３３ａ1 、３３
ａ2 、・・・３３ａn には、これら４種の走査信号内の
１つを選択的に行電極Ｙ1,Ｙ2 ・・・Ｙn に印加できる
ように、４つのスイッチ素子が設けられている。そして
各レベルシフタ３３ｂ1 、３３ｂ2 、・・・３３ｂn
は、データラッチ回路３２に蓄積された各行電極Ｙ1,Ｙ
2 ・・・Ｙn 毎の走査信号データをレベルシフトして、
対応するアナログスイッチ３３ａ1 、３３ａ2 、・・・
３３ａn に駆動信号を出力することにより、アナログス
イッチ３３ａ1 、３３ａ2 、・・・３３ａn が行電極Ｙ
1,Ｙ2 ・・・Ｙn に印加する走査信号を、走査信号デー
タに対応させる。

【００２９】このように行駆動回路２３は、コントロー
ル回路２２から出力される各行電極Ｙ1,Ｙ2 ・・・Ｙn
に対する走査信号データＤ1 、Ｄ2 をクロック信号ＣＬ
1 により順次取り込み、全行電極Ｙ1,Ｙ2 ・・・Ｙn に
対する走査信号Ｄ1 、Ｄ2 を取り込む度（すなわちクロ
ック信号ＣＬ2 の一周期毎）に、図５の下段の一例に示
すように、各行電極Ｙ1,Ｙ2 ・・・Ｙn への印加電圧Ｖ
ａ、Ｖｏ、−Ｖａ、−Ｖｏをその走査信号データに対応
して変更する。

【００３０】一方コントロール回路２２は、図６（ｃ）
に示すように、走査信号データＤ1、Ｄ2 を、クロック
信号ＣＬ2 の一周期内に、第１行目の行電極Ｙ1 から最
終の行電極Ｙn まで順に出力するが、クロック信号ＣＬ
2 の一周期当たりに出力される走査信号データＤ1 、Ｄ
2 の内、表示変更の対象となる特定の行電極（以下、選
択電極という。）以外の走査信号データＤ1 、Ｄ2 に
は、反強誘電性液晶のヒステリシス特性の中間電圧とな
る第３の電圧（Ｖｏ又は−Ｖｏ）を設定し、選択電極の
走査信号データＤ1 、Ｄ2 に対してのみ、表示画素のＯ
Ｎ・ＯＦＦ状態を切り替え可能な第１及び第２電圧Ｖａ
又は−Ｖａを設定する。

【００３１】また、コントロール回路２２は、図６
（ｂ）に示すように、選択電極をクロック信号ＣＬ2 の
２周期毎に第１行目の行電極Ｙ1 から順に変更して行
き、図６（ａ）に示すうように、選択電極に対する走査
信号データＤ1 、Ｄ2 として、クロック信号ＣＬ2 の第
１周期目及び第２周期目でそれぞれ第１及び第２電圧−
Ｖａ又はＶａを、それぞれ設定する。また、コントロー
ル回路２２で、選択電極に第２電圧を印加した後、次の
クロック信号ＣＬ2 により選択電極が他の行電極に変更
されて再び当該電極が選択電極となるまでの間、当該電
極に印加する第３の電圧の極性を、第２電圧の極性と同
じ極性に設定する。つまり、図６（ａ）に示すように、
選択電極の第２の電圧が正の電圧であれば、その後当該
電極には正の第３電圧Ｖｏが印加され、選択電極の第２
電圧が負の電圧−Ｖａであれば、その後当該電極には負
の第３電圧−Ｖｏが印加される。

【００３２】また、更にコントロール回路２２は、第１
行目の行電極Ｙ1 から準に印加電圧を変更する制御を実
行するが、第１行目Ｙ1 から最終行の行電極Ｙn に対す
る制御を一旦終了する度に、すなわち液晶パネル１の１
画面分の走査を終了する度に、各行電極Ｙ1,Ｙ2 ・・・
Ｙn への印加電圧の極性を前回と異なる極性に変更す
る。次にコントロール回路２２からの制御信号を受けて
列電極Ｘ1,Ｘ2 ・・・Ｘm に制御電圧を印加する列駆動
回路２４について説明する。

【００３３】図７は本発明に係るマトリックス型液晶表
示装置の列電極駆動回路の一具体例を示すブロックダイ
アグラムである。本図に示すように、列電極駆動回路２
４のシフトレジスタ４１には、コントロール回路２２か
ら、上述の選択電極と各列電極Ｘ1,Ｘ2 ・・・Ｘm の交
点に形成されるｍ個の表示画素をＯＮ状態にするかＯＦ
Ｆ状態にするかを表すＯＮ・ＯＦＦデータＤＧが各列電
極毎に順次入力されると共に、その入力タイミングと同
期してクロック信号ＣＬ3 が入力される。

【００３４】図８は、図７に示される列電極駆動回路に
おける各信号のタイミングチャートである。本図（ｂ）
に示すように、このＯＮ・ＯＦＦデータ及びクロック信
号ＣＬ3 は、上記クロック信号ＣＬ2 の一周期の（１／
ｍ）の周期で入力され、シフトレジスタ４１は、クロッ
ク信号ＣＬ3 により、クロック信号ＣＬ2 の一周期当た
りに全列電極Ｘ1,Ｘ2 ・・・Ｘm のＯＮ・ＯＦＦデータ
ＤＧを取り込む。

【００３５】また図７に示すように、データラッチ回路
４２には、コントロール回路２２からクロック信号ＣＬ
2 が入力されると共に、選択電極への印加電圧の極性を
表すフィールド信号Ｆ1 が入力される。そしてデータラ
ッチ回路４２は、クロック信号ＣＬ2 により、シフトレ
ジスタ４１から全ての列電極Ｘ1,Ｘ2 ・・・Ｘm のＯＮ
・ＯＦＦデータＤＧを取り込むと共に、フィールド信号
Ｆ1 に基づき各列電極Ｘ1,Ｘ2 ・・・Ｘm のＯＮ・ＯＦ
ＦデータＤＧを選択電極への印加電圧の極性に対応して
制御電圧データに変換して記憶する。

【００３６】ここでコントロール回路２２は、選択電極
を変更する度に、すなわちクロック信号ＣＬ2 の２周期
毎にに、各列電極へのＯＮ・ＯＦＦデータＤＧを、フレ
ームメモリ２１から読み込んだ画像データに基づき変更
するようにされており、図８（ａ）に示すようにこのＯ
Ｎ・ＯＦＦデータＤＧが表示画素のＯＮ指令を表してい
る場合、データラッチ回路４２は、フィールド信号Ｆ1
がＯＮ、すなわち選択電極への印加電圧の極性が正であ
れば、クロック信号ＣＬ2 の第１周期目の制御電圧デー
タを＋Ｖｂ、第２周期目の制御電圧データを−Ｖｂ逆に
フィールド信号Ｆ1 がＯＦＦ、すなわち選択電極への印
加電圧の極性が負であれば、クロック信号ＣＬ2 の第１
周期目の制御電圧データを−Ｖｂ、第２周期目の制御電
圧データを＋Ｖｂ、に設定する。

【００３７】なお、図に示さないが、コントロール回路
２２からのＯＮ・ＯＦＦデータＤＧが表示画素のＯＦＦ
指令を表している場合には、上記とは逆に、フィールド
信号Ｆ1 がＯＮ、すなわち選択電極への印加電圧の極性
が正であれば、クロック信号ＣＬ2 の第１周期目の制御
電圧データを−Ｖｂ、第２周期目の制御電圧データを＋
Ｖｂ、に設定し、フィールド信号Ｆ1 がＯＦＦ、すなわ
ち選択電極への印加電圧の極性が負であれば、クロック
信号ＣＬ2 の第１周期目の制御電圧データを＋Ｖｂ、第
２周期目の制御電圧データを−Ｖｂに、設定する。

【００３８】一方駆動回路４３は、図７に示すように、
各列電極Ｘ1,Ｘ2 ・・・Ｘm に対応して設けられた、ｍ
個のアナログスイッチ４３ａ1 、４３ａ2 、・・・４３
ａnと、ｎ個のレベルシフタ４３ｂ1 、４３ｂ2 、・・
・４３ｂn とから構成されている。また各アナログスイ
ッチ４３ａ1 、４３ａ2 、・・・４３ａn には、これら
３種の制御電圧の内の１つを選択的に列電極Ｘ1,Ｘ2 ・
・・Ｘm に印加できるように、２つのスイッチ素子が設
けられている。

【００３９】そして各レベルシフタ４３ｂ1 、４３ｂ2
、・・・４３ｂn は、データラッチ回路４２に蓄積さ
れた各列電極Ｘ1,Ｘ2 ・・・Ｘm 毎の制御電圧データを
レベルシフトして、対応するアナログスイッチ４３ａ1
、４３ａ2 、・・・４３ａn に駆動信号を出力するこ
とにより、アナログスイッチ４３ａ1 、４３ａ2 、・・
・４３ａn から制御電圧に対応した制御電圧を各列電極
Ｘ1,Ｘ2 ・・・Ｘm に同時に印加させる。

【００４０】すなわち、列電極回路２４の動作をまとめ
ると、まず行駆動回路２３からクロック信号ＣＬ2 の１
周期毎に第１電圧（−Ｖａ）→第２電圧（Ｖａ）が順次
印加される選択電極Ｙj （j:1 〜n ）の印加電圧（すな
わち第２電圧（Ｖａ））の極性が正であるとき、この選
択電極Ｙj と列電極Ｘi （i:1 〜m ）とにより形成され
る表示画素ＧをＯＮする場合、列駆動回路２４は、列電
極Ｘi に対して、クロック信号ＣＬ2 の１周期毎に＋Ｖ
ｂ→−Ｖｂを印加し、逆に表示画素をＯＦＦする場合に
は列駆動回路２４は、列電極Ｘi に対して、クロック信
号ＣＬ2 の１周期毎に＋Ｖｂ→−Ｖｂを印加する。

【００４１】また、選択電極Ｙj の印加電圧の極性が負
であるとき、この選択電極Ｙj と列電極Ｘi （i:1 〜m
）とにより形成される表示画素ＧをＯＮにする場合に
は、列駆動回路２４は、列電極Ｘi に対して、クロック
信号ＣＬ2 の１周期毎に−Ｖｂ→＋Ｖｂを印加し、逆に
表示画素をＯＦＦする場合には、列駆動回路２４は、列
電極Ｘi に対して、クロック信号ＣＬ2 の１周期毎に＋
Ｖｂ→−Ｖｂを印加する。

【００４２】以上のようにして形成した本発明の駆動波
形による反強誘電性液晶１３の動作を説明する。図９は
本発明におけるマトリックス型液晶装置に使用されてい
る行電極と列電極の部分拡大図である。本図に示すよう
に、斜線を施した画素は（例えば（１．２））ＯＦＦ表
示画素、それ以外（例えば（１．１））はＯＮ表示画素
である。

【００４３】図１０は本発明におけるマトリックス型液
晶表示装置の液晶セルの両電極間に実際に印加される電
圧信号波形を説明する図である。本図（ａ）には、ＯＮ
表示画素に加えられる波形が示される。各々の電圧レベ
ルは図３のヒステリシス特性との関連においてＶｏをヒ
ステリシス幅（例えばＶ1 ⁺ −Ｖ3 ⁺ で定義）ほぼ中央
の電圧値、ＶａとＶｂは、次の３つの条件 Ｖａ＋Ｖｂ＞Ｖ2 ⁺ …（１） Ｖａ−Ｖｂ＞Ｖ1 ⁺ …（２） ２・Ｖｂ≦Ｖ1 ⁺ −Ｖ3 ⁺ …（３） を満たすように設定されている。そして各パルス幅ｔ
は、電圧（Ｖａ＋Ｖｂ）を反強誘電性液晶１３に印加し
たときのスイッチング時間に対応させてある。このと
き、選択期間の最初の電圧−（Ｖａ＋Ｖｂ）のパルスで
液晶１３は消光位が−θずれた明状態になった後、電圧
（Ｖａ＋Ｖｂ）のパルスで消光位がθずれた明状態に変
化する。そして非選択期間に印加されている電圧（Ｖｏ
＋Ｖｂ）又は（Ｖｏ−Ｖｂ）によってその明状態は保持
される。この関係逆極性の電圧でもまったく同様であ
る。この様子を示す光学透過率変化が図１０（ｂ）に示
される。次に、ＯＦＦ表示画素に加えられる波形が図１
０（ｃ）に示される。この電圧波形では、もともとＯＦ
Ｆ状態（反強誘電状態すなわち暗状態）にある液晶は応
答せず暗表示のままである。また、上記ＯＮ表示の波形
でＯＮ状態（−θの明状態）に励起されている場合も選
択期間に最初の電圧−（Ｖａ−Ｖｂ）のパルスでは変化
しないが続く逆極性で、＋θの明状態へ変化できない電
圧（Ｖａ−Ｖｂ）のパルスにより−θの明状態は反強誘
電状態（暗状態）に戻る。この様子を示す光学透過率変
化が図１０（ｄ）に示される。

【００４４】以上のようにして、行電極側４レベル、列
電極側２レベルの電圧を制御することによりマトリック
ス液晶セル１０はダイナミック駆動され高コントラスト
の表示を得ることができる。また、本駆動法では以下の
ような利点もある。図３の反強誘電性液晶１３のスメク
チック層は図示されているように「くの字」に折れ曲が
ったシェブロン構造をしている。この層構造は、電場を
印加して強誘電状態にすると、「くの字」が伸びたブッ
クシェルフに変化する。この様子をＸ線回折法で調べ、
結果を以下に説明する。

【００４５】図１１はブックシェルフ構造の変化を説明
する図である。本図（ａ）に示す電場ゼロのときスメク
チック層は約１１℃傾いた「くの字」である。電場を印
加すると強誘電相に変化する以前の電圧では変化しない
が（本図（ｂ）参照）、強誘電相となる電圧でスメクチ
ック層の傾きのないブックシェルフ構造に変化する（本
図（ｃ）参照）。電場を再びゼロにすると初期よりも角
度の小さいシェブロン構造に戻る。これらの事実は、M.
Johno et al ;Jpn.J.Appl.Phys.,vol.28, (1989)L119あ
るいはY.Yamada et al :Jpn.J.Appl.Phys.,vol.29, (19
90)pp1757 〜1764などの論文の中に報告されている。す
なわち、反強誘電性液晶１３は、反強誘電状態（暗状
態）と強誘電状態（明状態）とをスイッチングさせると
層構造変化（層スイッチングと呼ばれている）を伴うと
いうことである。そして、我々の実験によれば、過度の
スイッチングは表示装置としたときの残像（表示の焼き
付きと呼ばれる現象）の原因となる。従来駆動法では、
選択信号中に電圧ゼロの期間があるためにＯＮ表示画素
の液晶はフィールド周期毎に例えば負電圧の強誘電状態
→反強誘電状態→正電圧の強誘電状態又は逆の経路の状
態変化が起こる。そして、それに伴って層スイッチング
が起こっていることになる。すると、例えば、コンピュ
ータ端末などのように静止画を表示した場合、特定の画
素すなわちＯＮ表示画素の液晶のみ過度の層スイッチン
グがあり、ＯＦＦ表示画素の液晶では層スイッチングが
行っていないこととなる。従って、この差が表示の焼付
きとなって現れる。

【００４６】しかしながら、本発明の駆動法では、ＯＮ
表示画素の液晶は、電圧ゼロの期間がないためにフィー
ルド周期毎に負電圧の強誘電状態→正電圧の強誘電状態
又はこの逆の経路の状態変化しか起こらない。すなわ
ち、反強誘電状態を経由せずに極性反転が起こるわけで
ある。これ故に、この変化では層スイッチングが起こら
ない。結局、本発明の駆動法によれば、層スイッチング
はＯＮ表示とＯＦＦ表示が切り換えるときのみしか起こ
らないことになる。従って、従来駆動法のような層スイ
ッチングの特定画素へのかたよりがないため表示の焼付
きが防止できるわけである。

【００４７】次に反強誘電性液晶のフリッカ（ちらつ
き）低減について説明する。図４（ａ）に示すように、
行駆動回路２３からは、駆動波形が＋Ｖａ、＋Ｖｏ、−
Ｖａ、−Ｖｏの４つの電圧レベルを順次切替え出力され
る。図４（ｂ）に示すように、列駆動回路２４からは、
表示すべきデータ（ＯＮ、ＯＦＦ）にあわせ行駆動回路
２３と同期した信号が出力される。列駆動回路２４から
の電圧レベルは＋Ｖｂ、−Ｖｂの２種類を基本としてい
る。

【００４８】各駆動回路から出力された電圧は液晶セル
１０（図２参照）の透明電極１１ｂ、１２ｂに印加さ
れ、液晶１３を駆動している。液晶１３は上下電極の電
位差により透過率がかわることから、その電位差を表す
図１０（ａ）に示すように、６種類の電圧レベルが順次
切換えられる波形となる。このような基本的な駆動波形
を用いてテレビ表示を行うとき、３０Ｈｚのフリッカ
（ちらつき）発生するという問題が生じる。この３０Ｈ
ｚ成分のフリッカがでる理由は、図４に示す１フレーム
がＮＴＳＣ（National Television System Committee）
信号の１フレーム（３０Ｈｚ）に相当するからである。
第１フィールドと第２フィールドの透過率の差が大きい
ほどフリッカ強度は大きくなる。ここで、図４の駆動波
形では第１フィールドは正電位が液晶に印加されること
から＋フレーム、第２フィールドは逆に−フレームと呼
ばれる。

【００４９】図１２は反強誘電性液晶のフリッカと相対
透過率との関係を説明する図である。本図に示すよう
に、ここで白表示における反強誘電性液晶の透過率を１
００％とする相対透過率を横軸に、フリッカ強度を縦軸
に取ると、フリッカは透過率２０〜６０％の中間調（灰
色）表示時に、顕著に現れる。そこで、「Ｈ反転」と呼
ばれる上下の画素で位相を１８０°ずらし画面全体のフ
リッカを低減する方法が提案されているが、表示データ
によってはＨ反転の効果が得られずフリッカが目立つ。
さらに、本図に示すように、フリッカ調査の過程で、フ
リッカに経時変化のあることが分かった。以下にフリッ
カの発生原因を説明する。

【００５０】図１３は、理想的な液晶のヒステリシスを
示す図であり、図１４は、フリッカ発生原因となる液晶
の非対象なヒステリシス特性を示す図である。図１３に
示すように、液晶が理想的な場合には、印加電圧±Ｖに
対して対称なヒステリシス特性を有する。しかし、図１
４に示すように、フリッカの発生原因はヒステリシス
カーブが電圧方向にシフトしていることにより生じるこ
とが分かった。よってフィールド間で異符号電圧（＋Ｖ
ａと−Ｖａ）を印加しても透過率が一致せず、Ｔ（−Ｖ
ａ）−Ｔ（Ｖａ）だけずれてフリッカの原因となる。ま
た、その他に、図１４に示すように、液晶の偏光軸の
角度ずれが、同様に、フリッカの原因となる。さらに、
その他に、図１４に示すように、駆動波形の非対称性
を原因としても、フリッカの原因となることが考えられ
る。

【００５１】これらのフリッカの原因のうち特に影響が
大きい、図１４に示す液晶の非対称なヒステリシス特
性を原因とするフリッカの低減を以下のようにして行
う。液晶の非対称なヒステリシス特性を原因とするフリ
ッカはヒステリシスカーブが電圧方向にシフトしている
ためであり、よってフィールド間で異符号同電圧（例え
ば＋Ｖａと−Ｖａ）を印加しても透過率が一致せずフリ
ッカとなっていた。したがって、液晶の非対称なヒステ
リシス特性を除去するために、図１の行駆動回路２３又
は列駆動回路２４の少なくとも一方の駆動波形にオフセ
ットＶｃ（直流）を重畳させる。

【００５２】図１５は図１の制御装置４に使用される液
晶パネルの駆動信号波形であって、行駆動回路２３の駆
動波形にオフセット電圧Ｖｃ（直流）を重畳した場合に
おける例を示す図である。本図に示すように、オフセッ
ト電圧Ｖｃの重畳により、前述した＋Ｖａ、＋Ｖｏ、−
Ｖａ、−Ｖｏは、それぞれ、＋Ｖａ＋Ｖｃ、＋Ｖｏ＋Ｖ
ｃ、−Ｖａ、−Ｖｏとなる。このようにヒステリシスカ
ーブのシフト分をキャンセルするように印加電圧をフィ
ールド間で変わり（例えば＋Ｖａ＋Ｖｃと−Ｖａ）、透
過率が等しくなり、フリッカがなくなる。この時、加え
られるオフセット電圧Ｖｃはヒステリシスカーブの電圧
シフト分をキャンセルするためなので直流電圧とする。
発明者の実験ではヒステリシスカーブが＋側に０．１Ｖ
シフトしており、フィールド間で異符号同電圧を印加し
た時透過率は＋フィールド（第１フィールド）が小さ
く、−フィールド（第２フィールド）が大きいという状
態であった。

【００５３】図１６は駆動回路３３へ走査信号を与える
電圧レベル設定回路５１の変形を示す図である。電圧設
定回路５１の定電圧回路５１ａは入力電圧（例えばＡＣ
１００Ｖ又はＤＣ１２Ｖ）からＶａ、Ｖｏ、−Ｖａ、−
Ｖｏを形成する。定電圧回路５１ａの後段のオフセット
電圧回路５１ｂはオフセット電圧Ｖｃを形成し、ここ
で、Ｒ１＝Ｒ２の時は、Ｖｃ＝０となる。加算回路５１
ｃは電圧ＶａとＶｃとを加算し、加算回路５１ｄは電圧
ＶｏとＶｃとを加算する。

【００５４】図１７は駆動回路４３へ走査信号を与える
電圧レベル設定回路５２の変形を示す図である。電圧設
定回路５２の定電圧回路５２ａは入力電圧（例えばＡＣ
１００Ｖ又はＤＣ１２Ｖ）からＶｂ、−Ｖｂを形成す
る。定電圧回路５２ａの後段のオフセット電圧回路５２
ｂはオフセット電圧Ｖｃを形成し、ここで、Ｒ３＝Ｒ４
の時は、Ｖｃ＝０となる。加算回路５２ｃは電圧Ｖｂと
Ｖｃとを加算する。

【００５５】なお、オフセット電圧を走査ドライバ側に
印加する場合は、Ｒ１≠Ｒ２、Ｒ３＝Ｒ４とし、信号ド
ライバ側に印加する場合は、Ｒ１＝Ｒ２、Ｒ３≠Ｒ４と
する。図１８はオフセット電圧を重畳してＯＮ表示画素
に加えられた駆動波形を示す図である。

【００５６】本図に示すように、＋フィールドに電圧シ
フト部のオフセット電圧Ｖｃ＝０．１Ｖを印加して液晶
の非対称ヒステリシス特性を原因とするフリッカを低減
できるようになった（＋フィールドの透過率を増加させ
た）。図１９は１フレーム内の透過率の経時変化を模式
的に表した例を説明する図である。液晶の非対称なヒス
テリシス特性のずれは、オフセット印加の有無にかかわ
らず経時変化を行うことが実験的に明らかとなってお
り、経時変化が飽和する３０分後ではオフセット電圧に
換算すると、約−０．１Ｖ分フリッカが変化する。すな
わち、オフセット電圧を０．１Ｖ印加し、フリッカを低
減できるが、３０分後にはオフセット無しと同様のフリ
ッカとなる。逆にオフセットを０．２Ｖ印加した場合に
は時間と共にオフセット０．１Ｖの状態に近づき、フリ
ッカが低減できる。この０．２Ｖの印加によりフリッカ
を８．２％から０．１％に低減できた。なお、オフセッ
ト電圧値は液晶材料、基板加工精度により変わるが、い
ずれの場合でも上記２点の現象より求めることができ
る。

【００５７】したがって、本実施例によれば、オフセッ
ト電圧の重畳により＋フィールドと−フィールドの光学
非対称を無くし、フリッカを低減できる。図２０は図１
の制御装置４に使用される液晶パネルの駆動信号波形で
あって、列駆動回路２４の駆動波形にオフセット電圧Ｖ
ｃ（直流）を重畳した場合における例を示す図である。
また、オフセット電圧がヒステリシスカーブの非対称を
キャンセルすることを目的としているため、液晶間の電
位差でヒステリシスカーブを描くことから、本図に示す
ように、列駆動回路２４による＋フィールドの駆動波形
にオフセット電圧Ｖｃを重畳させても効果は変わらな
い。駆動波形にオフセット電圧Ｖｃを重畳させることが
ポイントであり、駆動波形は問わないためである。

【００５８】まとめると、オフセット電圧をヒステリシ
スカーブの前記非対称分としてもよい。また、オフセッ
ト電圧を前記経時変化分としてもよい。また、オフセッ
ト電圧をヒステリシスカーブの非対称分と経時変化分の
合計としてもよい。

【００５９】また、オフセット電圧を−１Ｖ〜１Ｖの範
囲とする。過渡の補正を抑制するためである。さらに、
以下のような駆動波形レベル数が多い、駆動波形レベル
に対してもオフセット電圧を印加してもよい。図２１は
本発明の別の実施例に係る液晶表示装置全体の構成を示
す概略構成図である。本図に示す制御装置１２０は、液
晶パネル１を周知のアナログＲＧＢ信号を入力してフル
カラー表示するもので、入力されるＲＧＢ信号と画像静
止時に使用される停止用信号とを選択してレベル補正を
行うレベル補正補正回路１２２、信号変換回路１２３、
入力される同期信号より各種コントロール信号を作り出
すコントロール回路１２４、データ信号を列電極に印加
する列駆動回路１２５、走査信号を行電極に印加する行
駆動回路１２６等から構成される。

【００６０】レベル補正回路１２２は入力されてＲＧＢ
信号を反強誘電性液晶の特性に合わせてＲＧＢ信号に変
換する回路である。信号変換回路１２３は、レベル補正
回路１２２で変換されたＧＲＢ信号をそのまま通過させ
るか、反転して出力する回路で、コントロール回路１２
４で作りだされたフィールド信号ＦＩによってそのいず
れかが選択される。

【００６１】コントロール回路１２４は、フィールド信
号ＦＩの他に、３種のクロック信号ＣＬ１、ＣＬ２，Ｃ
Ｌ３、及び走査信号を構成する７種類の電圧レベル（Ｖ
1 、Ｖ2 、−Ｖ2 、Ｖ3 、−Ｖ3 、Ｖ4 、−Ｖ4 ）に対
応した３ビットの走査信号Ｄ１、Ｄ２、Ｄ３を出力す
る。列駆動回路１２５は、シフトレジスタ１２７とアナ
ログデータラッチ１２８とから、以下のように、構成さ
れる。

【００６２】図２２は列駆動回路１２５の構成の具体例
を示す図である。本図に示すように、列駆動回路１２５
は、一組のシフトレジスタ１２７と、２段のサンプルホ
ールド回路１２８ａ、１２８ｂからなる。信号変換回路
１２３からのＲＧＢ信号は、コントロール回路１２４で
作りだされた第１クロック信号ＣＬ１に同期して、初段
サンプルホールド回路ＳＨ１１、ＳＨ１２…、ＳＨ１ｍ
に順次ラッチされ、１行分の信号をラッチした後ホール
ドされる。初段サンプルホールド回路１２８ａにホール
ドされた信号は、コントロール回路１２４で作りだされ
た第２のクロック信号ＣＬ２に同期して次段サンプルホ
ールド回路ＳＨ２１、ＳＨ２２、…ＳＨ２ｍに順次ラッ
チされ、各列電極にデータ信号として出力される。そし
て、列駆動回路１２５は上記動作を、以下のように、繰
り返す。

【００６３】図２３は列駆動回路１２５における各信号
のタイミングチャートである。本図に示すように、列駆
動回路１２５は、駆動波形を有するデータ信号を出力す
る。すなわち、第１クロック信号ＣＬ１に同期して、Ｒ
ＧＢのデータ信号Ｘ1 、Ｘ2、…Ｘm を出力する。な
お、ＲＧＢ信号のそれぞれは、中間調の表示を行えるよ
うにその電圧レベルが設定されたものであり、その結
果、各列電極に印加されるデータ信号は、本図のＶ
_b(i,j)に示すように電圧レベルが変化する。なお、本図
（ａ）のＶ_bmax、−Ｖ_bmaxについて、Ｖ_bmaxは入力のＲ
ＧＢ信号の最大振幅値とレベル補正回路１２２の増幅率
の積で求められ、又−Ｖ_bmaxは信号変換回路１２３にて
反転増幅された絶対値の同じ電圧である。

【００６４】図２１に戻り、行駆動回路１２６は、シフ
トレジスタ１２９、ドライバー１３０及び電圧レベル設
定回路１３１から構成される。なお、電圧レベル設定回
路１３１は所定の入力電圧（例えばＡＣ１００Ｖ又はＤ
Ｃ１２Ｖ）からＶ1 、Ｖ2 、−Ｖ2 、Ｖ3 、−Ｖ3 、Ｖ
4 、−Ｖ4 の直流電圧を形成する回路である。電圧レベ
ル設定回路１３１は図１の電圧レベル設定回路５１に対
応し、また、図１の電圧レベル設定回路５２に対応する
部分は信号変換回路１２３に含まれる。オフセット電圧
を信号側（信号変換回路１２３）に印加する場合は非反
転増幅器の倍率を変えることにより印加が行われる。

【００６５】図２４は行駆動回路１２６の構成の具体的
例を示す図である。本図に示すように、行駆動回路２６
は３組のシフトレジスタ１２９ａ、１２９ｂ、１２９ｃ
と行電極の数ｎに応じた多数のデコーダ１３０ａ、各デ
コーダ１３０ａに対して５つのアナログスイッチを備え
た多数のアナログスイッチ回路１３０ｂ、およびこのア
ナログスイッチ回路１３０ｂに走査電圧レベル（Ｖ1 、
Ｖ2 、−Ｖ2 、Ｖ3 、−Ｖ3 、Ｖ4 、−Ｖ4 ）を供給す
る電圧レベル設定回路１３１により構成される。

【００６６】各シフトレジスタ１２９ａ、１２９ｂ、１
２９ｃはコントロール回路１２４で作りだされた第３ク
ロック信号ＣＬ３に同期して、全ての電極Ｙ1 〜Ｙn の
走査タイミング信号Ｄ１、Ｄ２、Ｄ３を取り込む。そし
て、各行に対応したシフトレジスタ１２９ａ、１２９
ｂ、１２９ｃは各デコーダ１３０ａでデコードされデー
タに応じた走査電圧レベル（Ｖ1 、Ｖ2 、−Ｖ2 、Ｖ3
、−Ｖ3 、Ｖ4 、−Ｖ4）のアナログスイッチをＯＮ
し、各行駆動電極へ消去、予備選択、選択、保持の走査
信号を出力する。なお、Ｖ1 は表示状態を反強誘電状態
にもどすための消去電圧、±Ｖ4 は表示状態の選択を行
うための選択電圧、±Ｖ2 は保持を行うための保持電
圧、±Ｖ3 は反強誘電状態から強誘電状態への励起をお
こなう予備選択電圧である。そして、行駆動回路１２６
は、以下のように、上記動作を繰り返す。

【００６７】図２５は行駆動回路１２６における各信号
のタイミングチャートである。本図（ａ）、（ｂ）及び
（ｃ）に示すように、行駆動回路１２６は駆動波形を有
する走査信号を出力する。すなわち、第３クロック信号
ＣＬ３に同期して、走査信号Ｙ1 、Ｙ2 、…Ｙn を出力
する。これらの走査信号は、それぞれの行に対応し、具
体的には、図２５（ａ）に示すような各期間に応じた電
圧レベルになる。そして、行の表示状態を選択する選択
期間は、図２５（ａ）に示すように２ｔ1 期間ずれて各
行に順次発生する。

【００６８】本走査信号にオフセットを加えた波形を図
２６に示す。図２７はＤ１〜Ｄ３の信号とアナログスイ
ッチ回路１３０ｂより出力される電圧関係を示す図であ
る。本図は一例を示し、Ｄ１〜Ｄ３の信号とアナログス
イッチ回路１３０ｂより出力される電圧の組み合わせ種
々設定可能である。図２８は図２１の液晶表示装置全体
の構成の第１の変形例を示す図である。本図に示すよう
に、レベル補正回路１２２は反転増幅器と非反転増幅器
とで構成され、ＲＧＢのレベルを変換するようにしても
よい。この場合、信号変換回路１２３の機能の一部をレ
ベル補正回路１２２に入れる。

【００６９】図２９は図２１の液晶表示装置全体の構成
の第２の変形例を示す図である。本図に示すように、レ
ベル補正回路１２２、信号変換回路１２３の代わりに、
ＡＰ１、ＡＰ２、ＡＰ３が設けられる。ＡＰ３はＲＧＢ
信号をｎビットのデジタルデータに変換するＡ／Ｄ変換
器（Analog to Digital Converter)である。ＡＰ１はＡ
Ｐ１はＡＰ３からのデジタルデータを−Ｖ_bmax〜Ｖ_bmax
のアナログ値に変換するＤ／Ａ変換器(Digital to Anal
og Converter) である。ＡＰ２はアナログ変換に使用す
る基準電圧出力回路で、−Ｖ_bmax〜Ｖ_bmaxをｎ分割した
ＤＣ電圧を出力する。

【００７０】以上は、フリッカの発生原因として、ヒス
テリシスの非対称、経時変化と共に液晶材料物性に起因
していたが、次に、反強誘電性液晶（ＡＦＬＣＤ）を駆
動する波形として、低温用駆動波形を考慮する。ＯＮ表
示の場合、選択信号の極性が反転した時点で、一方の強
誘電状態からもう一方の強誘電状態への変化が起きる、
この応答に要する応答時間は温度が低くなるにつれて長
くなる。この応答時間が、選択信号の１パルス分の時間
よりも長くなるような温度領域でも、画素をＯＮ表示で
きるようにする必要がある。このため、低温用駆動波形
にオフセット電圧を印加して、低温時の表示品位向上と
フリッカの低減を兼ね備えた液晶表示素子の実現を図
る。まず、以下に、低温用駆動波形を説明する。

【００７１】図３０は温度と応答時間の関係を示す図で
ある。本図に示すように、２０°以下では、強誘電状態
間の応答よりも反強誘電状態から強誘電状態への応答の
方がより高速である。この反強誘電状態から強電状態へ
の応答過程を、以下のように、適用する。図３１は、図
２５のタイミングチャートの変形例である。走査信号は
それぞれの行に対応し、後述する予備選択期間、選択期
間、保持期間、消去期間のいずれかの期間に対応した電
圧レベルからなる。予備選択期間及び選択期間の第１パ
ルス部分は、選択期間の第２パルス部分において反強誘
電性液晶が第１安定状態（表示消去の状態）から第２又
は第３安定状態に移るようにして、前記応答時間を短縮
する。第２安定状態、第３安定状態はいずれも液晶を透
光状態（表示ＯＮ）にするものであるが、それぞれの状
態においては液晶にかかる電界の印加方向が逆になって
いる。

【００７２】選択期間第２パルスは、列電極に印加され
る駆動信号との組み合わせで画素の表示状態を決定する
ものである。保持期間は、選択期間に決定された表示状
態を維持するためのものである。消去時間は、表示状態
を第１安定状態に戻すためのものである。図３１（ａ）
に示すように、予備選択期間は、波高値がＶ3 、パルス
幅が２ｔ（ｔ＝３１．８μｓｅｃ）で選択期間と極性が
逆の１パルスで構成されている。選択期間第１パルス
は、波高値がＶ3 でパルス幅がｔの１パルスで構成され
ている。選択期間第２パルスは、波高値がＶ4 でパルス
幅がｔの１パルスで構成されている。保持期間は、波高
値Ｖ2 で極性が選択期間後半と同じであり、パルス幅２
・ｔ・（ｎ−２−Ｒ）の単極性１パルスで構成されてい
る。消去期間は、波高値がＶ1 でパルスは場が２・ｔ・
Ｒの単極性１パルスで構成されている。なお、Ｒは消去
期間を２ｔで割った値として求められる。

【００７３】図３２はＯＮ状態にある画素に印加される
駆動電圧波形とその駆動電圧波形の印加時の画素の光透
過率を示す図であり、図３２はＯＦＦ状態にある画素に
印加される駆動電圧波形とその駆動電圧波形の印加時の
画素の光透過率を示す図である。画素が明（ＯＮ）の場
合、画素には図３１に示すような波形形状の駆動電圧が
印加される。予備選択期間及び選択期間第１パルスで第
１安定状態に準じた状態となり、選択期間第２パルスで
第３安定状態となる。保持期間では第３安定状態に準じ
た状態を維持し、消去期間では、第３安定状態に準じた
状態から第１安定状態となる。負のフィールドに続く正
フィールド期間においては、予備選択期間及び選択期間
第１パルスで第１安定状態に順じた状態となり、選択期
間第２パルスで第２安定状態となる（フィールド毎に極
性反転した電圧が印加されるため）。保持期間では第２
安定状態に順じた状態を維持し、消去期間では第２安定
状態に順じた状態から第１安定状態となる。以上の正負
フィールドで１画面が構成されている。

【００７４】画素が暗（ＯＦＦ）の場合、画素には図３
３に示すような波形形状の駆動電圧が印加される。予備
選択期間及び選択期間第１パルスで第１安定状態に準じ
た状態となり、選択期間第２パルスでも第１安定状態に
準じた状態となる。保持期間では第１安定状態に準じた
状態を維持し、消去期間では第１安定状態に順じた状態
から第１安定状態あるいは第１安定状態に準じた状態と
なる。

【００７５】以上のような駆動方法を用いた場合、予備
選択期間及び選択期間第１パルスで第１安定状態に準じ
た状態から第２安定状態へ移行し始める直前の状態とな
るように、Ｖ3 を設定することにより、予備選択期間が
無く選択期間第１パルスの電圧が−Ｖ4 である従来駆動
法に比較して画素のＯＮとＯＦＦの比すなわち最大にす
るために印加する駆動信号の波高値Ｖ4 ＋Ｖｂを、さら
に、小さくすることができる。上記低温用駆動波形を求
める構成の変形例を以下に説明する。

【００７６】図３４は図２１の液晶表示装置の構成の変
形例を示す図であり、図３５は図３４の行駆動回路１２
６の構成の具体的例を示す図であり、図３６はＤ１〜Ｄ
４の信号とアナログスイッチ回路１３０ｂより出力され
る電圧関係を示す図である。本実施例では、走査電圧レ
ベルを９レベル（Ｖ4 、Ｖ3 、Ｖ3'、Ｖ2 、Ｖ1 、−Ｖ
2 、Ｖ3'、−Ｖ3 、−Ｖ4 ）で構成している。それに対
応して、駆動回路１２６は４組のシフトレジスタ１２９
ａ、１２９ｂ、１２９ｃ、１２９ｄ、データラッチ１２
９ｅ、行電極の数に応じた単数のデコーダ１３０ａ、各
デコーダ１３０ａに対して９個のアナログスイッチを備
えた多数のスイッチ回路１３０ｂからなる。各シフトレ
ジスタ１２９ａ、１２９ｂ、１２９ｃ、１２９ｄはコン
トロール回路２４で作りだされた第３クロック信号ＣＬ
３に同期して、走査信号Ｄ１、Ｄ２、Ｄ３、Ｄ４を取り
込む。データラッチ１２９ｅはコントロール回路２４で
作りだされた第２クロック信号ＣＬ２に同期してシフト
レジスタ１２９にすべての行電極Ｙ1 〜Ｙn の走査信号
Ｄ１、Ｄ２、Ｄ３、Ｄ４が取り込まれる毎にそのデータ
をラッチする。そして、シフトレジスタ１２９に蓄積さ
れた走査信号データは、各デコーダ１２９ｅでデコード
され、データに応じた走査電圧レベルのアナログスイッ
チをＯＮし、各行電極へ消去、予備選択、選択、保持の
走査信号として出力される。

【００７７】予備選択期間の電圧の振幅をＶ3'とする
が、Ｖ3'の振幅がＶ3 の振幅よりも小さくてもよく、逆
に大きくてもよい。次に低温用駆動波形にオフセット電
圧を印加する場合について説明する。図３７〜図４６は
図２１、２８、２９、３４の液晶表示装置における走査
ドライバ側の低温用駆動波形にオフセット電圧を印加し
た例を示す。

【００７８】図３７に示すものは、図３１の低温用駆動
波形に対して、オフセット電圧を印加したものである。
図３８に示すものは、図３７に示すものに対して、予備
選択期間を取り除いたものである。図３９に示すもの
は、選択期間第１パルスを図３８に示すものと逆極性と
したものである。

【００７９】図４０に示すものは、図３１に示すものに
対して、予備選択期間を双極性の２パルスで構成し、予
備選択期間第２パルスの極性を選択期間第２パルスの極
性と同じにしたものである。図４１に示すものは、予備
選択期間を双極性の２パルスで構成したものであって、
予備選択期間の極性を図４０に示すものと逆極性とした
ものである。

【００８０】図４２に示すものは、予備選択期間を図３
１に示すものに対して逆極性としたものである。図４３
に示すものは、予備選択期間及び選択期間第１パルスの
極性を図４２に示すものと逆極性としたものである。図
４４に示すものは、図４３に示すものに対して、予備選
択期間を双極性の２パルスで構成したものであって、予
備選択期間第２パルスの極性を選択期間第２パルスの極
性と同じにしたものである。

【００８１】図４５に示すものは、予備選択期間を双極
性の２パルスで構成したものであって、予備選択期間の
極性を図４４に示すものと逆極性としたものである。図
４６に示すものは、図４２に示すものに対して、選択期
間第１パルスの極性を逆極性としたものである。次に、
データ信号のＯＮ信号とＯＦＦ信号についても種々の波
形のものを用いることができる。この波形例を図４７〜
５２に示す。これらの図においては、正負フィールドの
おける波形を逆極性にしている。

【００８２】図４７に示すものは、前半の期間は０レベ
ルで後半の期間にパルス信号を形成するようにしたもの
である。図４８に示すものは、図４７に示すものに対し
て、ＯＦＦ信号を０レベルにするようにしたものであ
る。図４９に示すものは２ｔの期間に対しパルス信号を
形成するようにしたものである。

【００８３】図５０に示すものは、図４９に示すものに
対し、ＯＦＦ信号を０レベルにするようにしたものであ
る。図５１に示すものは、双極性パルスのＯＮ信号に対
して、ＯＦＦ信号を０レベルにするようにしたものであ
る。図５２に示すものは、双極性パルスのＯＮ信号に対
して、ＯＮ信号を反転した信号をＯＦＦ信号としたもの
である。

【００８４】

【発明の効果】本発明に係る該マトリックス型液晶表示
装置にあっては、上記した技術構成を採用していること
から、駆動ＩＣの集積度を向上させて高コントラストを
確保し、反強誘電性状態液晶のスメクチック層の構造変
化に伴う残像を防止し、しかも表示画素を駆動する必要
な電圧レベルの数を低減して駆動回路を簡素化すると共
に、オフセット電圧の重畳したので、フリッカを低減で
きる。

【図面の簡単な説明】

【図１】本発明の実施例に係る液晶表示装置全体の構成
を示す概略構成図である。

【図２】本発明に用いられる液晶セル１０の構成例を示
す断面図である。

【図３】本発明に使用される反強誘電性液晶の相対光透
過率と印加電圧との関係を示す図である。

【図４】制御装置４に使用される液晶パネルの駆動信号
波形の例を示す図である。

【図５】本発明に係るマトリックス型液晶表示装置の行
電極駆動回路２３の一具体例を示す図である。

【図６】図５に示される行電極駆動回路２３における各
信号タイムチャートである。

【図７】本発明に係るマトリックス型液晶表示装置の列
電極駆動回路の一具体例を示すブロックダイアグラムで
ある。

【図８】図７に示される列電極駆動回路における各信号
のタイミングチャートである。

【図９】本発明におけるマトリックス型液晶装置に使用
されている行電極と列電極の部分拡大図である。

【図１０】本発明におけるマトリックス型液晶表示装置
の液晶セルの両電極間に実際に印加される電圧信号波形
を説明する図である。

【図１１】ブックシェルフ構造の変化を説明する図であ
る。

【図１２】反強誘電性液晶のフリッカと相対透過率との
関係を説明する図である。

【図１３】理想的な液晶のヒステリシスを示す図であ
る。

【図１４】フリッカ発生原因となる液晶の非対象なヒス
テリシス特性を示す図である。

【図１５】図１の制御装置４に使用される液晶パネルの
駆動信号波形であって、行駆動回路２３の駆動波形にオ
フセット電圧Ｖｃ（直流）を重畳した場合における例を
示す図である。

【図１６】駆動回路３３へ走査信号を与える電圧レベル
設定回路５１の変形を示す図である。

【図１７】駆動回路４３へ走査信号を与える電圧レベル
設定回路５２の変形を示す図である。

【図１８】オフセット電圧を重畳してＯＮ表示画素に加
えられた駆動波形を示す図である。

【図１９】１フレーム内の透過率の経時変化を模式的に
表した例を説明する図である。

【図２０】図１の制御装置４に使用される液晶パネルの
駆動信号波形であって、列駆動回路２４の駆動波形にオ
フセット電圧Ｖｃ（直流）を重畳した場合における例を
示す図である。

【図２１】本発明の別の実施例に係る液晶表示装置全体
の構成を示す概略構成図である。

【図２２】列駆動回路１２５の構成の具体例を示す図で
ある。

【図２３】列駆動回路１２５における各信号のタイミン
グチャートである。

【図２４】行駆動回路１２６の構成の具体的例を示す図
である。

【図２５】行駆動回路１２６における各信号のタイミン
グチャートである。

【図２６】走査信号にオフセットを加えた波形を示す図
である。

【図２７】Ｄ１〜Ｄ３の信号とアナログスイッチ回路１
３０ｂより出力される電圧関係を示す図である。

【図２８】図２１の液晶表示装置全体の構成の第１の変
形例を示す図である。

【図２９】図２１の液晶表示装置全体の構成の第２の変
形例を示す図である。

【図３０】温度と応答時間の関係を示す図である。

【図３１】図２５のタイミングチャートの変形例であ
る。

【図３２】ＯＮ状態にある画素に印加される駆動電圧波
形とその駆動電圧波形の印加時の画素の光透過率を示す
図である。

【図３３】ＯＦＦ状態にある画素に印加される駆動電圧
波形とその駆動電圧波形の印加時の画素の光透過率を示
す図である。

【図３４】図２１の液晶表示装置の構成の変形例を示す
図である。

【図３５】図３４の行駆動回路１２６の構成の具体的例
を示す図である。

【図３６】Ｄ１〜Ｄ４の信号とアナログスイッチ回路１
３０ｂより出力される電圧関係を示す図である。

【図３７】図２１、２８、２９、３４の液晶表示装置に
おける走査ドライバ側の低温用駆動波形にオフセット電
圧を印加した例を示す図である。

【図３８】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図３９】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図４０】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図４１】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図４２】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図４３】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図４４】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図４５】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図４６】低温用駆動波形にオフセット電圧を印加した
変形例を示す図である。

【図４７】データ信号のＯＮ信号とＯＦＦ信号の例を示
す図である。

【図４８】データ信号のＯＮ信号とＯＦＦ信号の変形例
を示す図である。

【図４９】データ信号のＯＮ信号とＯＦＦ信号の変形例
を示す図である。

【図５０】データ信号のＯＮ信号とＯＦＦ信号の変形例
を示す図である。

【図５１】データ信号のＯＮ信号とＯＦＦ信号の変形例
を示す図である。

【図５２】データ信号のＯＮ信号とＯＦＦ信号の変形例
を示す図である。

【符号の説明】

１…液晶パネル ４…制御装置 １０…液晶セル １１、１２…電極基板 １３…反強誘電性液晶 １４、１５…偏光板 １６、１７…高分子膜 ２１…フレームメモリ ２２、１２４…コントロール回路 ２３、１２６…行電極駆動回路 ２４、１２５…列電極駆動回路 ５１、５２、１３１…電圧レベル設定回路 １２２…レベル補正回路 １２３…信号変換回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小勝負 信明 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平５−119746（ＪＰ，Ａ) 実開 昭58−115721（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/141 G02F 1/133 560

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 ｎ条の行電極とｍ条の列電極とが互いに
   格子状に対向されるように並設した両電極基板間に液晶
   を封入してｍｎ個の表示画素を形成する液晶セルと、前
   記ｎ条の行電極に走査信号を付与する行駆動回路と、前
   記ｍ条の列電極にデータ信号を付与する列駆動回路とを
   備えて、前記ｍｎ個の表示画素によりマトリックス表示
   を行うようにしたマトリックス型液晶表示装置におい
   て、 前記液晶は、印加電圧の正極性側において前記印加電圧
   が第１の閾値電圧を超えた時にＯＦＦ状態から一方のＯ
   Ｎ状態に変化開始し、前記印加電圧が前記第１の閾値電
   圧より小さい第２の閾値電圧を下回った時に前記一方の
   ＯＮ状態から前記ＯＦＦ状態に変化開始し、前記印加電
   圧の負極性側において前記印加電圧の絶対値が第３の閾
   値電圧の絶対値を超えたときに前記ＯＦＦ状態から他方
   のＯＮ状態に変化開始し、前記印加電圧の絶対値が前記
   第３の閾値電圧の絶対値より小さい第４の閾値電圧の絶
   対値を下回った時に前記他方のＯＮ状態から前記ＯＦＦ
   状態に変化開始して、前記ＯＦＦ状態と前記第１のＯＮ
   状態の間の変化状態において第１のヒステリシス特性を
   有し、前記ＯＦＦ状態と前記第２のＯＮ状態の間の状態
   変化において前記第１のヒステリシス特性とは異なる第
   ２のヒステリシス特性を有するものであって、 前記行駆動回路は、第１の期間において前記列駆動回路
   の出力する前記データ信号との合成により、前記液晶の
   前記第１のヒステリシス特性を利用して前記表示画素に
   マトリクス表示を行う走査信号を出力し、第２の期間に
   おいて前記液晶の前記第２のヒステリシス特性を利用し
   て前記表示画素にマトリクス表示を行う走査信号を出力
   するものであり、 更に、前記第１のヒステリシス特性を利用してマトリク
   ス表示される際の表示画素の透過率と、前記第２のヒス
   テリシス特性を利用してマトリクス表示される際の表示
   画素の透過率との差に依存したオフセット電圧を、前記
   第１の期間もしくは前記第２の期間の少なくとも一方に
   おいて、前記走査信号もしくは前記データ信号の少なく
   とも一方に重畳させる補正手段を備える ことを特徴とす
   るマトリックス型液晶表示装置。
2. 【請求項２】 前記オフセット電圧は、前記第１のヒス
   テリシス特性と前記 第２のヒステリシス特性との非対称
   分の電圧を含むことを特徴とする請求項１に記載のマト
   リックス型液晶表示装置。
3. 【請求項３】 前記オフセット電圧は、前記第１のヒス
   テリシス特性と前記第２のヒステリシス特性との経時変
   化に伴う非対称分の電圧を含むことを特徴とする請求項
   １又は請求項２に記載のマトリックス型液晶表示装置。
4. 【請求項４】 ｎ条の行電極とｍ条の列電極とが互いに
   格子状に対向されるように並設した両電極基板間に液晶
   を封入してｍｎ個の表示画素を形成する液晶セルと、前
   記ｎ条の行電極に走査信号を付与する行駆動回路と、前
   記ｍ条の列電極にデータ信号を付与する列駆動回路とを
   備えて、前記ｍｎ個の表示画素によりマトリックス表示
   を行うようにしたマトリックス型液晶表示装置におい
   て、 前記液晶は、印加電圧の正極性側において前記印加電圧
   が第１の閾値電圧を超えた時にＯＦＦ状態から一方のＯ
   Ｎ状態に変化開始し、前記印加電圧の負極性側において
   前記印加電圧の絶対値が第３の閾値電圧の絶対値を超え
   たときに前記ＯＦＦ状態から他方のＯＮ状態に変化開始
   し、前記ＯＦＦ状態と前記第１のＯＮ状態の間の関係で
   ある第１特性が、前記ＯＦＦ状態と前記第２のＯＮ状態
   の間の関係である第２特性と異なるものであって、 前記行駆動回路は、第１の期間において前記列駆動回路
   の出力する前記データ信号との合成により、前記液晶の
   前記第１特性を利用して前記表示画素にマトリクス表示
   を行う走査信号を出力し、第２の期間において前記液晶
   の前記第２特性を利用して前記表示画素にマトリクス表
   示を行う走査信号を出力するものであり、 更に、前記第１特性を利用してマトリクス表示される際
   の表示画素の透過率と、前記第２特性を利用してマトリ
   クス表示される際の表示画素の透過率との差に依存した
   オフセット電圧を、前記第１の期間もしくは前記第２の
   期間の少なくとも一方において、前記走査信号もしくは
   前記データ信号の少なくとも一方に重畳させる補正手段
   を備えることを特徴とする マトリックス型液晶表示装
   置。
5. 【請求項５】 前記オフセット電圧は、前記第１特性と
   前記第２特性との非対称分の電圧を含むことを特徴とす
   る請求項４に記載のマトリックス型液晶表示装置。
6. 【請求項６】 前記オフセット電圧は、前記第１特性と
   前記第２特性との経時変化に伴う非対称分の電圧を含む
   ことを特徴とする請求項４又は請求項５に記載のマトリ
   ックス型液晶表示装置。
7. 【請求項７】 前記第１の期間と前記第２の期間は各々
   交互に現出されるものである請求項１乃至請求項６の何
   れかに記載のマトリックス型液晶表示装置。
8. 【請求項８】 前記第１の期間及び前記第２の期間の合
   計長さは一行電極を操作する時間内である請求項１乃至
   請求項７の何れかに記載のマトリックス型液晶表示装
   置。
9. 【請求項９】 前記第１の期間の長さ及び前記第２の期
   間の長さは各々前記n 条の行電極を操作するのに充分な
   時間である請求項１乃至請求項７の何れかに記載のマト
   リックス型液晶表示装置。
10. 【請求項１０】 前記オフセット電圧を一定の範囲に限
    定することを特徴とする手段を有する請求項１乃至請求
    項９の何れかに記載のマトリックス型液晶表示装置。