JP2974321B2 - Image signal processing device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフアクシミリ，デジタル複写機等の原稿画像
を電気的に処理する画像信号処理装置に関し、特に、原
稿画像をイメージセンサにより読取って得た読取信号の
不均一性を補正する画像信号処理装置に関するものであ
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image signal processing apparatus such as a facsimile or a digital copying machine for electrically processing a document image, and in particular, to an image signal processing apparatus obtained by reading a document image with an image sensor. The present invention relates to an image signal processing device for correcting non-uniformity of a read signal.

〔従来の技術〕[Conventional technology]

従来、フアクシミリ装置や複写機などの様々な画像処
理を電気的に行う装置が知られているが、これらの多く
は原稿を光源により照明してその反射光をCCDセンサ等
のイメージセンサを用いて読み取りを行っている。しか
しながら、蛍光灯などの光源はその全長に渡って均一な
光量を得るのが困難であったり、また口径蝕（vignetti
ng）に起因するレンズの透光率のかた寄りや受光素子の
感度の不均一等により、均一な読取信号が出力されない
ことがある。尚、本説明ではこの読取信号の不均一をシ
エーデイング歪と呼ぶ。従って、良好な読取信号を得る
ために、このシエーデイング歪を電気的に補正する機構
が提案されている。Conventionally, devices that electrically perform various image processing, such as facsimile machines and copiers, are known.Many of these devices illuminate an original with a light source and reflect the reflected light using an image sensor such as a CCD sensor. We are reading. However, it is difficult for a light source such as a fluorescent lamp to obtain a uniform light amount over its entire length, and it is difficult to obtain a vignetting (vignetti).
ng), a uniform read signal may not be output due to a shift in the light transmittance of the lens or uneven sensitivity of the light receiving element. In this description, the non-uniformity of the read signal is called shading distortion. Therefore, in order to obtain a good read signal, a mechanism for electrically correcting this shading distortion has been proposed.

従来装置は第16図に示すような回路により構成されて
いるものが多い。図において符号301で示すものはCCDセ
ンサなどのイメージセンサで、原稿からの反射光が入光
される。基本的には原稿あるいはセンサの移動などによ
り順次原稿の所定領域の反射光をイメージセンサ301に
入光し、イメージセンサ301から得られる出力を増幅器3
03で増幅した後、コンパレータ317で可変抵抗315により
形成されたスライスレベル値と比較し、その比較結果を
２値化信号として出力する回路である。Many conventional devices are configured by a circuit as shown in FIG. In the figure, reference numeral 301 denotes an image sensor such as a CCD sensor, which receives reflected light from a document. Basically, the reflected light of a predetermined area of the original is sequentially input to the image sensor 301 by the movement of the original or the sensor, and the output obtained from the image sensor 301 is amplified by the amplifier 3
After amplification at 03, the comparator 317 compares the value with the slice level value formed by the variable resistor 315, and outputs the comparison result as a binary signal.

ところが、前述のように、光源の発光量のバラツキな
どに起因するシエーデイング歪、あるいはセンサのバラ
ツキなどにより読み取り誤差が生じることがあるので、
第16図中央に示すような回路が設けられる。However, as described above, a reading error may occur due to a shading distortion due to a variation in a light emission amount of a light source or a variation in a sensor.
A circuit as shown in the center of FIG. 16 is provided.

増幅器303の出力303aはA/D変換器309およびピークホ
ールド回路313に入力されており、A/D変換器309は増幅
器303の出力を所定ビツト数のデイジタル値に変換して
メモリ307に出力するようになっている。また、メモリ3
07内のデータはD/A変換器311により再びアナログデータ
に戻すことができるようになっている。またピークホー
ルド回路313は読み取った信号の最大値を保持し、その
出力313aはA/D,D/A変換の基準値としてA/D変換器309、D
/A変換器311に与えられている。D/A変換器311でアナロ
グ値に戻された電圧は可変抵抗315に与えられ、コンパ
レータ317による２値化の際のスライスレベルとして用
いられる。The output 303a of the amplifier 303 is input to the A / D converter 309 and the peak hold circuit 313. The A / D converter 309 converts the output of the amplifier 303 into a digital value having a predetermined number of bits and outputs the digital value to the memory 307. It has become. Also, memory 3
The data in 07 can be returned to analog data again by the D / A converter 311. The peak hold circuit 313 holds the maximum value of the read signal, and its output 313a is used as a reference value for A / D and D / A conversion.
/ A converter 311. The voltage returned to the analog value by the D / A converter 311 is supplied to the variable resistor 315 and used as a slice level when binarized by the comparator 317.

なお、以上のメモリ307、A/D変換器309、D/A変換器31
1などのデータ転送はマイクロコンピユータなどから構
成された読み取り制御部305により制御される。The above memory 307, A / D converter 309, D / A converter 31
Data transfer such as 1 is controlled by a reading control unit 305 constituted by a microcomputer or the like.

以上の構成において、シエーデイング歪およびイメー
ジセンサ１の各素子の感度のバラツキを補正するには、
原稿画像の読取りに先だってなされるプリスキヤンによ
り、装置内の所定位置に設けた白色基準板などの白基準
面を走査し、その時のイメージセンサ301の出力をA/D変
換器309によりデイジタル化していったんメモリ307に記
憶させる。そして原稿の読み取りを行う時に、メモリ30
7に格納しておいたデータをD/A変換器311によりアナロ
グ値に戻し、これを可変抵抗315で分圧して２値化のた
めのスライスレベルとして用いる。In the above configuration, to correct the shading distortion and the variation in the sensitivity of each element of the image sensor 1,
A prescan is performed prior to reading of the original image, thereby scanning a white reference surface such as a white reference plate provided at a predetermined position in the apparatus, and the output of the image sensor 301 at that time is digitized by the A / D converter 309 once. It is stored in the memory 307. When scanning the original, the memory 30
The data stored in 7 is returned to an analog value by the D / A converter 311 and is divided by the variable resistor 315 and used as a slice level for binarization.

白基準面の読み取りの際にはA/D変換の基準電圧とし
て、白基準面の１ラインの最大輝度部に対応したピーク
ホールド回路313の出力313aを用いている。When reading the white reference plane, the output 313a of the peak hold circuit 313 corresponding to the maximum luminance portion of one line of the white reference plane is used as the reference voltage for A / D conversion.

〔本発明が解決しようとしている問題点〕[Problems to be solved by the present invention]

しかしながら、従来第16図示の構成の如く、プリスキ
ヤン時にビデオ信号をピークホールドしたものを用いて
シエーデイング補正データを得、画像読取時に画像信号
のピーク値をホールドしたものにシエーデイング補正を
して、それを基準としてスライスレベルを得て、二値化
（多値化）を行うものでは、プリスキヤン時と画像読取
時で、ピークホールドの回路は同じ動作を行っていた。However, as in the conventional configuration shown in FIG. 16, shading correction data is obtained using a peak-held video signal at the time of pre-scanning, and a shading correction is performed on the one holding the peak value of the image signal at the time of image reading. In the case where a slice level is obtained as a reference and binarization (multi-level conversion) is performed, the peak hold circuit performs the same operation at the time of pre-scanning and at the time of image reading.

従って、第17図の如くの原稿画像の読取りの場合に
は、次の様な問題を生じた。Therefore, in the case of reading an original image as shown in FIG. 17, the following problem occurs.

即ち、第17図示原稿の領域Ａのように１ラインの画像
中に全白のレベルがあって、第18図（Ａ）の如くプリス
キヤン時と同程度のピーク値が得られる場合は、正しい
スレシヨルドレベルを設定できたが、第17図示原稿の領
域Ｂのように中間調の画像で全白に近いレベルがないと
きは、第18図（Ｂ）の如く画像信号中の最大値をピーク
ホールドして、その値を最高値としてシエーデイング補
正を行ってスレシヨルドレベルを設定してしまう。従っ
て、実際の全白レベルを基準としたものより、スレシヨ
ルドレベルが低くなってしまい、実際の画像よりも白っ
ぽくなってしまうという欠点があった。That is, when there is an all-white level in an image of one line as in the area A of the original shown in FIG. 17 and a peak value similar to that at the time of pre-scan is obtained as shown in FIG. Although the threshold level can be set, but when there is no level close to all white in the halftone image as in the area B of the original shown in FIG. 17, the maximum value in the image signal is peaked as shown in FIG. Hold is performed, and the shading correction is performed with the value as the highest value to set the threshold level. Therefore, there is a disadvantage that the threshold level is lower than that based on the actual full white level, and the image becomes whitish than the actual image.

そして、その結果、A,Bのパターンが混在する原稿で
は地色が一様であった場合でも、前記スレシヨルドレベ
ルの差により再生画像に濃度の段差が生じてしまうとい
う欠点があった。As a result, even if the background color is uniform in a document in which the patterns A and B are mixed, there is a disadvantage that a difference in density occurs in the reproduced image due to the difference in the threshold level.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明は以上の点に鑑みてなされたもので、プリスキ
ャンモードでは、基準画像を読み取ることで得られる基
準画像信号のピーク値を保持手段に保持させ、前記保持
手段に保持された前記ピーク値を充放電手段に充放電さ
せ、前記基準画像信号と前記充放電手段に充電された前
記ピーク値とを比較手段に比較させてＨレベル又はＬレ
ベルを出力し記憶手段に記憶させ、スイッチ手段を前記
比較手段からＨレベルが出力された場合にONさせ、Ｌレ
ベルが出力された場合にOFFさせることで前記充放電手
段を充放電させるように制御し、原稿画像読取モードで
は、原稿画像を読み取ることで得られる原稿画像信号の
電位と基準信号とを前記保持手段にて比較保持させ、前
記保持手段に保持された前記原稿画像信号の電位を前記
充放電手段に充放電させ、前記スイッチ手段を前記記憶
手段からＨレベルが出力された場合にONさせ、Ｌレベル
が出力された場合にOFFさせることで前記充放電手段を
充放電させて前記基準画像信号と相似の波形を有する信
号を出力させ、前記相似の波形を有する信号を前記基準
信号として生成し、前記基準信号に基づいて前記原稿画
像信号を量子化手段に量子化させるように制御すること
を特徴とするものである。The present invention has been made in view of the above points, and in a prescan mode, a holding unit holds a peak value of a reference image signal obtained by reading a reference image, and the peak value held by the holding unit Charge / discharge of the charging / discharging means, and comparing the reference image signal and the peak value charged by the charging / discharging means with a comparing means, outputting an H level or an L level and storing the same in a storage means, When the H level is output from the comparing unit, the control unit controls the charging / discharging unit to charge / discharge by turning on when the H level is output and turning off when the L level is output, and reads the original image in the original image reading mode. The potential of the original image signal and the reference signal are compared and held by the holding unit, and the potential of the original image signal held by the holding unit is charged and discharged by the charging / discharging unit. The switch means is turned on when an H level is output from the storage means, and turned off when an L level is output, thereby charging and discharging the charging / discharging means, thereby forming a waveform similar to the reference image signal. And outputting a signal having the similar waveform as the reference signal, and controlling the original image signal to be quantized by a quantization unit based on the reference signal. is there.

〔実施例〕〔Example〕

以下、本発明を好ましい実施例構成に基づいて説明す
る。Hereinafter, the present invention will be described based on preferred embodiments.

第２図は本発明に適用される原稿読取装置の概略図で
ある。FIG. 2 is a schematic diagram of a document reading apparatus applied to the present invention.

図中401は原稿台ガラス、402はハロゲンランプ，蛍光
灯等の棒状光源、403は第１ミラー、404は第２ミラー、
405は第３ミラー、406はレンズ、407はCCDラインセンサ
等の一次元固体撮像素子（イメージセンサ）、408はシ
エーデイング補正用の基準反射板である。In the figure, 401 is a platen glass, 402 is a bar-shaped light source such as a halogen lamp or a fluorescent lamp, 403 is a first mirror, 404 is a second mirror,
405 is a third mirror, 406 is a lens, 407 is a one-dimensional solid-state image sensor (image sensor) such as a CCD line sensor, and 408 is a reference reflector for shading correction.

原稿読取装置の動作を説明すると、原稿台ガラス401
上に載置された原稿は棒状光源402により照明され原稿
を走査（副走査）する第１ミラー403、第２ミラー404、
第３ミラー405を介してレンズ406により、イメージセン
サ407上に結像される。イメージセンサ407の主走査方向
は図面と垂直な方向である。The operation of the document reading apparatus will be described.
The original placed on top is illuminated by a rod-shaped light source 402 and scans (sub-scans) the original by a first mirror 403, a second mirror 404,
An image is formed on the image sensor 407 by the lens 406 via the third mirror 405. The main scanning direction of the image sensor 407 is a direction perpendicular to the drawing.

棒状光源402及び第１のミラー403は支持体（不図示）
により一体となっており、案内レール（不図示）により
図中Ｆ方向へ移動しつつ、原稿面を走査する（副走
査）。第２ミラー404、第３ミラー405は支持体（不図
示）により一体となっており、第１ミラー403と同一方
向に、第１ミラー403の移動速度の1/2のスピードで案内
レール（不図示）上を移動する。The rod-shaped light source 402 and the first mirror 403 are supported (not shown).
And scans the document surface while moving in the direction F in the figure by a guide rail (not shown) (sub-scanning). The second mirror 404 and the third mirror 405 are integrated by a support (not shown), and move in the same direction as the first mirror 403 at a speed that is half the moving speed of the first mirror 403 (not shown). (Shown).

棒状光源402、第１ミラー403、第２ミラー404、第３
ミラー405は夫々、図中点線で示す位置（402′,403′,4
04′,405′）まで移動するが、この時原稿台401からミ
ラー403,404,405を通ってレンズ406までの光路長は常に
保たれる。Rod-shaped light source 402, first mirror 403, second mirror 404, third
The mirrors 405 are located at the positions indicated by the dotted lines (402 ', 403', 4
04 ', 405'), but at this time, the optical path length from the document table 401 through the mirrors 403, 404, 405 to the lens 406 is always maintained.

従って、副走査中にイメージセンサ407の受光要素か
らの信号を順序よく読み出すならば、原稿面をラスター
・スキヤンした順次信号を得ることができる。Therefore, if the signals from the light receiving elements of the image sensor 407 are read out in order during the sub-scanning, a sequential signal obtained by raster-scanning the document surface can be obtained.

第１図に本発明を適用したシエーデイング補正回路の
回路構成を示す。FIG. 1 shows a circuit configuration of a shading correction circuit to which the present invention is applied.

1,13は電圧比較のコンパレータでり、「＋」入力が
「−」入力よりも電圧が高いときはＨレベル、逆のとき
はＬレベルを出力する。12はOPアンプ、２はダイオー
ド、5,10はコンデンサ、3,8,9,11は抵抗である。スイッ
チ4,6,14はコントロール信号（矢印）がＨレベルのとき
は、図の「Ｈ」側に接続し、Ｌレベルのときは「Ｌ」側
に接続されるスイツチであり、また、スイツチ7,16はコ
ントロール信号（矢印）がＨレベルのとき接続し、Ｌレ
ベルのときは開放となるスイツチである。Reference numerals 1 and 13 denote voltage comparison comparators, which output an H level when the "+" input is higher than the "-" input, and output an L level when the voltage is opposite. 12 is an OP amplifier, 2 is a diode, 5 and 10 are capacitors, and 3, 8, 9, and 11 are resistors. The switches 4, 6, and 14 are switches connected to the "H" side when the control signal (arrow) is at the H level, and connected to the "L" side when the control signal (the arrow) is at the L level. , 16 are switches that are connected when the control signal (arrow) is at H level and are opened when the control signal (arrow) is at L level.

15は半導体メモリRAMで/W信号がＨレベルのときDin
への信号を記憶し、Ｌレベルのとき記憶したデータをDo
utに出力する。17は入力する各画素に対応したパルス信
号26の立上りでＤへの入力信号をラツチするフリツプフ
ロツプである。Numeral 15 denotes a semiconductor memory RAM which is Din when the / W signal is at an H level.
Signal is stored at L level, and the stored data is
Output to ut. Reference numeral 17 denotes a flip-flop for latching the input signal to D at the rising edge of the pulse signal 26 corresponding to each input pixel.

次に第１図示実施例における動作を説明する。 Next, the operation of the first embodiment will be described.

本実施例における原稿読取装置では、まず、シエーテ
イング補正用のデータを測定し、記憶するため、イメー
ジセンサ407による実際の画像読み取り動作を行う前
に、一様な白色である基準反射板408の反射光をイメー
ジセンサ407にて読み取る動作を行う（プリスキヤ
ン）。In the document reading apparatus according to the present embodiment, first, data for shading correction is measured and stored. Therefore, before the actual image reading operation by the image sensor 407 is performed, the reflection of the uniform white reference reflector 408 is performed. An operation of reading light with the image sensor 407 is performed (prescan).

プリスキヤン動作は以下のように行われる。 The prescan operation is performed as follows.

CCDなどのイメージセンサ408によって基準反射板408
を読み取って得られたビデオ信号21はコンパレータ１に
入力される。コンパレータ１は＋入力と−入力を比較し
てＨまたはＬレベルを出力する。いま、＋入力の方が電
圧が高いとＨレベルが出力され、また、スイツチ４がＬ
側に接続されているとするとコンデンサ５は充電される
ため、接続点30の電位は上がる。一方、プリスキヤン
時、信号22はＨレベルとなっており、スイッチ６がＨ側
に接続され、接続点30の電位がコンパレータ１の−入力
となっているため、接続点30の電位があがり続けて＋入
力のビデオ信号21より高くなると、コンパレータ１の出
力がＬとなり、コンデンサ５の電荷は抵抗３を通して放
電する。ここで放電の時定数を充分に大きくとっておけ
ば、接続点30の電位はビデオ信号21の最大値まで上昇
し、その値を保持することになる。以上がピークホール
ドの動作である。Reference reflector 408 by image sensor 408 such as CCD
Is input to the comparator 1. The comparator 1 compares the + input with the − input and outputs an H or L level. Now, if the voltage of the + input is higher, the H level is output, and the switch 4 is set to the L level.
If it is connected to the side, the capacitor 5 is charged, and the potential of the connection point 30 rises. On the other hand, at the time of prescan, the signal 22 is at the H level, the switch 6 is connected to the H side, and the potential at the node 30 is the negative input of the comparator 1, so that the potential at the node 30 continues to rise. When the voltage becomes higher than the + input video signal 21, the output of the comparator 1 becomes L and the electric charge of the capacitor 5 is discharged through the resistor 3. Here, if the time constant of the discharge is set to be sufficiently large, the potential of the connection point 30 rises to the maximum value of the video signal 21 and maintains that value. The above is the operation of the peak hold.

一方、コンパレータ13の＋側にもビデオ信号21が入力
されている。また、スイツチ16のコントロール信号25
は、ラインセンサ出力の１ラインの先頭でＨレベルとな
るので、各ラインの初めでは、OPアンプ12の＋入力がグ
ランドレベルとなってコンパレータ13の−入力はグラン
ドレベルとなる。いま、ビデオ信号21が入力されるとコ
ンパレータ13の＋入力の電圧が−入力の電圧より高くな
るため、コンパレータ13はＨレベルを出力し、その出力
はフリツプフロツプ17によってラツチされる。ラツチ信
号26は前述の如く各画素に対応した一定間隔のパルス信
号で、メモリ15のアドレス信号と同期されている。この
とき信号22がＨであるのでフリツプフロツプ17のラツチ
出力はメモリ15に書きこまれるとともにＨレベルの信号
22によりＨ側に接続されるスイツチ14を通してスイツチ
７のコントロール信号27となる。On the other hand, the video signal 21 is also input to the + side of the comparator 13. In addition, the control signal 25 of the switch 16
Becomes H level at the beginning of one line of the line sensor output, so that at the beginning of each line, the + input of the OP amplifier 12 is at the ground level and the − input of the comparator 13 is at the ground level. Now, when the video signal 21 is input, the voltage of the + input of the comparator 13 becomes higher than the voltage of the − input, so that the comparator 13 outputs an H level, and the output is latched by the flip-flop 17. The latch signal 26 is a pulse signal at a constant interval corresponding to each pixel as described above, and is synchronized with the address signal of the memory 15. At this time, since the signal 22 is H, the latch output of the flip-flop 17 is written to the memory 15 and the H level signal is output.
The control signal 22 of the switch 7 is transmitted through the switch 14 connected to the H side by 22.

一方、信号27がＨであればスイツチ７はONとなるので
コンデンサ５にピークホールドされた接続点30の電位が
コンデンサ10に充電され、アンプ12の出力すなわちコン
パレータ13の−入力の電位は上がる。コンデンサ10が充
電され続けてコンパレータ13の−入力がビデオ信号より
高くなると、コンパレータ13の出力はＬとなりフリツプ
フロツプ17のラツチ出力がＬとなる。従って、スイツチ
７はOFFとなるのでコンデンサ10の電荷は抵抗9,8を通し
て放電し、出力端子24の電位が下がる。この動作をくり
かえすので出力端子24にはビデオ信号21とほぼ同じ波形
があらわれる。On the other hand, if the signal 27 is H, the switch 7 is turned ON, so that the potential of the connection point 30 peak-held by the capacitor 5 is charged in the capacitor 10, and the output of the amplifier 12, that is, the potential of the-input of the comparator 13 rises. When the negative input of the comparator 13 becomes higher than the video signal while the capacitor 10 continues to be charged, the output of the comparator 13 becomes L and the latch output of the flip-flop 17 becomes L. Accordingly, since the switch 7 is turned off, the electric charge of the capacitor 10 is discharged through the resistors 9 and 8, and the potential of the output terminal 24 decreases. Since this operation is repeated, almost the same waveform as the video signal 21 appears at the output terminal 24.

また、メモリ15は１ラインの先頭から終了までの１ラ
イン分のフリツプフロツプ17の出力を記憶する。The memory 15 stores the output of the flip-flop 17 for one line from the beginning to the end of one line.

以上でプリスキヤン動作は終了する。 Thus, the prescan operation ends.

次に画像読取時には信号22はＬになる。 Next, at the time of image reading, the signal 22 becomes L.

イメージセンサ407から原稿画像を読取って得たビデ
オ信号21が入力されると前記のようにコンデンサ５にピ
ーク値がホールドされ、接続点30の電位がスイツチ７に
入力される。信号22がＬなのでメモリ15は読み出しモー
ドであり、また、スイツチ14はＬ側に接続されているの
でスイツチ７はプリスキヤン時に記憶されメモリ15から
読出されるデータによりON−OFFする。なおこの場合、
データ書き込み時と読み出し時でビデオ信号の一ライン
内の同一位置は同一アドレスに対応するようになってい
る。したがってスイツチ７のON−OFFにより接続点30の
電位に基づいてコンデンサ10が充放電され、端子24には
プリスキヤンにより基準反射板408を読み取ったとき
と、相似の波形が出力される。When the video signal 21 obtained by reading the original image from the image sensor 407 is input, the peak value is held in the capacitor 5 as described above, and the potential of the connection point 30 is input to the switch 7. Since the signal 22 is L, the memory 15 is in the read mode. Further, since the switch 14 is connected to the L side, the switch 7 is turned on and off by data stored and read from the memory 15 during prescan. In this case,
At the time of data writing and the time of reading, the same position in one line of the video signal corresponds to the same address. Therefore, when the switch 7 is turned on and off, the capacitor 10 is charged and discharged based on the potential of the connection point 30, and the terminal 24 outputs a waveform similar to that when the reference reflector 408 is read by pre-scanning.

また、このときコンパレータ１の−入力にはスイツチ
６を介して端子24の波形が入力される。すなわちコンデ
ンサ５はシエーデイング補正がされた波形のピーク値を
ピークホールドすることになる。At this time, the waveform of the terminal 24 is input to the negative input of the comparator 1 via the switch 6. That is, the capacitor 5 peak-holds the peak value of the waveform subjected to the shading correction.

この様にして得られる端子24の電圧を基準値（REF）
として用い、ビデオ信号21を量子化することにより簡単
にシエーデイング補正された２値データDATAが得られ
る。例えば、REF信号を抵抗32,33で分圧し、それをスレ
シヨルドレベルとしてコンパレータ33でビデオ信号21と
比較して２値化する。尚、シエーデイング補正の方法と
しては、２値化のスレシヨルドレベルを制御する他、ビ
デオ信号のアナログデジタル変換の基準レベルを端子24
の出力により制御したり、また、ビデオ信号の増幅用ア
ンプのゲインを端子24の出力により制御する等種々のも
のに適用できる。The voltage at terminal 24 obtained in this way is the reference value (REF)
And quantizing the video signal 21, the binary data DATA corrected in shading can be easily obtained. For example, the REF signal is divided by the resistors 32 and 33, and the divided voltage is set as a threshold level and is compared with the video signal 21 by the comparator 33 to be binarized. As a shading correction method, a threshold level for binarization is controlled, and a reference level for analog-to-digital conversion of a video signal is connected to a terminal 24.
And the gain of the video signal amplification amplifier is controlled by the output of the terminal 24.

原稿画像読取時におけるピークホールド動作を以下に
説明する。The peak hold operation at the time of reading a document image will be described below.

いま、ビデオ信号21として第１図示の21のような画像
信号波形が入力されたとすると、コンデンサ５が充電さ
れ、接続点30の電位が上がってゆく。その接続点30の電
位に対してシエーデイング補正がかけられたデータが端
子24に出力される。この端子24の出力がスイツチ６を介
してコンパレータ１の−入力となっているため、端子24
の出力の方がビデオ信号21より低い部分ではコンパレー
タ１はＨレベルを出力し、コンデンサ５は充電され続け
るのでピーク値もあがり続ける。それにともなってシエ
ーデイング補正された波形24のレベルもあがってゆき、
シエーデイング補正された波形がビデオ信号21よりも低
くなる部分までコンデンサが充電され、そのピーク値に
もとづいてシエーデイング補正がなされる。従って、最
終的に各波形は第11図Ｃのようになる。Now, assuming that an image signal waveform like the one shown in FIG. 1 is input as the video signal 21, the capacitor 5 is charged, and the potential of the connection point 30 rises. Data obtained by subjecting the potential of the connection point 30 to shading correction is output to the terminal 24. Since the output of the terminal 24 is the negative input of the comparator 1 via the switch 6, the terminal 24
Is lower than the video signal 21, the comparator 1 outputs the H level, and the capacitor 5 continues to be charged, so that the peak value continues to rise. Along with that, the level of the waveform 24, which has been corrected for shading, also rises,
The capacitor is charged to a portion where the waveform subjected to the shading correction becomes lower than the video signal 21, and the shading correction is performed based on the peak value. Accordingly, each waveform finally becomes as shown in FIG. 11C.

以上説明したように、プリスキヤン時と画像読取時で
ピークホールド用のコンパレータ１へのリフアレンス入
力を切換ることにより、画像信号のレベルが下っても、
正しい基準値を得ることができ、適切な画像データが得
られる。As described above, by switching the reference input to the peak hold comparator 1 at the time of pre-scan and at the time of image reading, even if the level of the image signal falls,
Correct reference values can be obtained, and appropriate image data can be obtained.

第３図にピークホールドされるビデオ信号21と接続点
30の波形を示す。21（実線）は基準反射板408を読み取
ったときのビデオ信号であり、シエーデイング歪のため
一様な白色の反射板を読み取った場合でも各ラインで読
み取り部分の両端の電位が落て、山形の波形となってい
る。点線は接続点30の波形であり、ビデオ信号の最高部
まではコンデンサ５の充電によって電圧が上がる。ビデ
オ信号が下がると放電されて電位が下がるが、放電時定
数を大きくとっておけば電位が落る前に次のラインのピ
ーク値がくるため、ピーク値を保持できる。Fig. 3 shows the video signal 21 peak-held and the connection point
Shows 30 waveforms. 21 (solid line) is a video signal when the reference reflector 408 is read. Even when a uniform white reflector is read due to shading distortion, the potential at both ends of the read portion drops in each line, and a mountain-shaped It has a waveform. The dotted line indicates the waveform at the connection point 30, and the voltage rises up to the highest point of the video signal by charging the capacitor 5. When the video signal decreases, the video signal is discharged and the potential decreases. However, if the discharge time constant is increased, the peak value of the next line comes before the potential decreases, so that the peak value can be maintained.

第４図は実際の画像読取時の波形である。信号25は各
ラインの先頭ごとにＨレベルになるライン同期信号であ
る。24はピークレベルにメモリ15からの読出しデータに
よりシエーデイング補正をかけた波形でビデオ信号が全
白のとき（１ライン目）はほぼビデオ信号21と一致す
る。２ライン目ではビデオ信号21の最大値が低くなって
いるが、前ラインのシエーデイング補正された波形のピ
ーク値をホールドしているため、24（REF）はほぼ同じ
波形を続けている。FIG. 4 shows a waveform at the time of actual image reading. The signal 25 is a line synchronization signal which goes to H level at the beginning of each line. Reference numeral 24 denotes a waveform obtained by subjecting the peak level to shading correction by the read data from the memory 15 and almost coincides with the video signal 21 when the video signal is all white (first line). In the second line, the maximum value of the video signal 21 is low, but since the peak value of the shading-corrected waveform of the previous line is held, the waveform of 24 (REF) continues almost the same.

第５図はプリスキヤンにおけるシエーデイング補正用
データの測定動作を示す。21（実線）はビデオ信号であ
り、24（点線）はREF出力で、26はフリツプフロツプ17
のラツチ用のパルス信号であり、27はスイツチ７のコン
トロール信号を表す。FIG. 5 shows an operation of measuring data for shading correction in pre-scanning. 21 (solid line) is a video signal, 24 (dotted line) is a REF output, 26 is a flip-flop 17
And 27 denotes a control signal of the switch 7.

まず、プリスキヤン動作について説明すると、いま、
Ａの時点ではビデオ信号21の方がREF24よりも高いので
コンパレータ13の出力（＝27）はＨレベルになり、スイ
ツチ７がONとなってコンデンサ10の充電が行われREF24
は上がる。Ｂの点でも同様でREF24は上がり続ける。Ｃ
の点ではREF24の方がビデオ信号21より高くなっている
ため出力27はＬレベルとなり、スイツチ７がOFFとなっ
てコンデンサ10は放電するのでREF22は下がる。以後同
様にしてスイツチ７のON−OFFによるコンデンサ10の充
放電でビデオ信号21の変化に追従したREF波形24をつく
ることができる。このとき、メモリ15に27のデータを書
きこみ、画像読取時にそのデータでスイツチ７をON−OF
Fすることによりプリスキヤン時のREF波形を再現でき
る。First, the prescan operation will be described.
At the time point A, the video signal 21 is higher than the REF24, so that the output (= 27) of the comparator 13 becomes H level, the switch 7 is turned on, and the capacitor 10 is charged.
Rises. The same goes for point B, and REF24 continues to rise. C
In this case, the output 27 is at the L level because the REF 24 is higher than the video signal 21, the switch 7 is turned off and the capacitor 10 is discharged, so that the REF 22 drops. Thereafter, the REF waveform 24 following the change of the video signal 21 can be created by charging and discharging the capacitor 10 by turning on and off the switch 7 in the same manner. At this time, 27 data are written to the memory 15 and the switch 7 is turned on and off with the data when reading an image.
By performing F, the REF waveform at the time of prescan can be reproduced.

ところで、プリスキヤン動作の前にコントロール信号
23をＨにしてコンデンサ５をグランドに接続し放電させ
る。これによりプリスキヤン時には常にコンデンサ５の
電位はグランドレベルから始まるため正しいピークレベ
ルが得られ、正しいシエーデイング補正が行われる。By the way, before the prescan operation, the control signal
23 is set to H, and the capacitor 5 is connected to the ground to discharge. As a result, the potential of the capacitor 5 always starts from the ground level during pre-scanning, so that a correct peak level is obtained, and correct shading correction is performed.

第６図にプリスキヤン時の各部の波形を示す。 FIG. 6 shows the waveform of each part at the time of prescan.

プリスキヤン前はコンデンサ５の電位31は不定であ
る。プリスキヤン開始とともに信号23をＨにするとコン
デンサ５は放電し、グランドレベルとなる。コンデンサ
の放電が充分に行われる期間（ここでは１ライン分とす
る）の後、信号23をＬにすればコンデンサ５は接続点30
と接続され充電されてピークホールド動作にはいる。
尚、信号22は後述の如くプリスキヤン時のみＨとなる。Before the prescan, the potential 31 of the capacitor 5 is undefined. When the signal 23 is set to H at the same time as the start of pre-scanning, the capacitor 5 is discharged to the ground level. After a period in which the capacitor is sufficiently discharged (here, for one line), the signal 5 is set to L to connect the capacitor 5 to the connection point 30.
Is connected and charged and enters the peak hold operation.
The signal 22 becomes H only at the time of prescan as described later.

信号23のタイミングを発生する回路を第７図に示す。
図で41,42はＤ−フリツプフロツプで、信号51の立上り
でＤをラツチし、Ｑに出力する。Ｃはクリア信号であ
り、この信号がＬになるとＱはＬになる。いまプリスキ
ヤン開始信号として信号50に第８図示のようなパルスを
入力する。信号51としては１ラインに１回のパルス（例
えば第１図の25と同じでよい）が入力されている。信号
50がＬになるとフリツプフロツプ41,42はクリアされ、
信号51の１つめのパルスで信号52がＨとなり、２つめの
パルスで信号53がＨとなる。よって、信号23はプリスキ
ヤン開始信号から１ライン分の周期以上の期間、Ｈレベ
ルとなる。A circuit for generating the timing of the signal 23 is shown in FIG.
In the figure, reference numerals 41 and 42 denote D-flip flops which latch D at the rising edge of a signal 51 and output it to Q. C is a clear signal, and when this signal goes low, Q goes low. Now, a pulse as shown in FIG. 8 is input to the signal 50 as a prescan start signal. As the signal 51, one pulse (for example, the same as 25 in FIG. 1) is input to one line. signal
When 50 becomes L, flip flops 41 and 42 are cleared,
The signal 52 becomes H at the first pulse of the signal 51, and the signal 53 becomes H at the second pulse. Therefore, the signal 23 is at the H level for a period equal to or longer than the period of one line from the prescan start signal.

この第７図示の回路はもちろん一例であり、プリスキ
ヤン開始とともに一定期間コントロール信号23を出すも
のなら、どんなものでもよい、また、クリア期間もコン
デンサの放電により適当な値を選ぶべきもので、本実施
例のように１ライン分に限定されることはない。The circuit shown in FIG. 7 is merely an example, and any circuit may be used as long as it outputs the control signal 23 for a certain period at the start of pre-scanning. In the clear period, an appropriate value should be selected by discharging the capacitor. It is not limited to one line as in the example.

この様に、シエーデイング歪測定のためのプリスキヤ
ンに際して、ピーク値保持用のコンデンサ５の放電がな
され、その後、シエーデイング歪の測定が実行されるの
で、常に安定したシエーデイング歪の測定がなされ、従
って、良好なシエーデイング補正が可能となる。As described above, during prescan for measuring the shading distortion, the capacitor 5 for holding the peak value is discharged, and thereafter, the measurement of the shading distortion is performed. Therefore, the measurement of the stable shading distortion is always performed. A large shading correction is possible.

第９図に信号22を発生する回路構成を示す。 FIG. 9 shows a circuit configuration for generating the signal 22.

61〜64はＤタイプフリツプフロツプで、ＣがＬのとき
はＱにＬが出力され、ＣがＨのときはトリガ信号（）
の立上りによってＤの信号をラツチしＱに出力する。65
はインバータである。Reference numerals 61 to 64 denote D-type flip-flops. When C is L, L is output to Q. When C is H, a trigger signal () is output.
The signal of D is latched by the rising edge of the signal, and is output to Q. 65
Is an inverter.

インバータ65の出力22はメモリ15及びスイツチ6,14に
接続され、スイツチ6,14のコントロール信号およびメモ
リ15のリード／ライト信号となる。The output 22 of the inverter 65 is connected to the memory 15 and the switches 6, 14, and serves as a control signal for the switches 6, 14 and a read / write signal for the memory 15.

第10図にプリスキヤンにおける各部の波形を示し、以
下で説明する。21は白色の基準反射板408を読み取った
ときのビデオ波形で一様な反射板を読み取った場合で
も、シエーデイング歪のため一ラインの両端部では電位
が下がり、山形の波形となっている。30はピークホール
ドの電位で、本実施例構成ではプリスキヤン開始（信号
70がＬになった時点）から１ライン目ではビデオ信号21
のピーク値まで達せず、３ライン目以降ではじめて安定
したピークホールドとなっている。FIG. 10 shows the waveform of each part in the prescan, which will be described below. Reference numeral 21 denotes a video waveform when the white reference reflector 408 is read, and even when a uniform reflector is read, the potential drops at both ends of one line due to shading distortion, resulting in a mountain-shaped waveform. Reference numeral 30 denotes a peak hold potential. In the configuration of the present embodiment, a pre-scan start (signal
From the time when 70 becomes L), the video signal 21
Does not reach the peak value, and a stable peak hold is obtained only after the third line.

いま、プリスキヤン開始信号70がＬになると、第９図
のＤタイプフリツプフロツプ61〜64はクリアされ、各出
力ＱはＬレベルとなる。71はラインセンサ出力の１ライ
ンの先頭でＨになるパルスで、例えば前述の信号25と同
じものでよい。この信号71の立上りによりＤ−フリツプ
フロツプ61〜64は順次Ｈレベルになるので、各フリツプ
フロツプの出力は第10図示の72〜74のようになり、最終
の出力である信号22は第10図のようにプリスキヤン開始
信号から３ライン分（以上）Ｈレベルとなる。信号22が
Ｈレベルの間は、メモリ15は書き込みモードとなる。メ
モリ15のアドレスは１ラインの先頭ごとに０から始めら
れるので、1,2ライン目で不正なデータが書きこまれて
も、３ライン目で正しいデータを書きなおすことにな
り、メモリ15には正しいシエーデイング補正データが残
される。Now, when the pre-scan start signal 70 becomes L, the D-type flip-flops 61 to 64 in FIG. 9 are cleared, and each output Q becomes L level. Reference numeral 71 denotes a pulse which becomes H at the head of one line of the line sensor output, and may be the same as the signal 25 described above, for example. Since the D-flip flops 61 to 64 sequentially become H level by the rise of the signal 71, the output of each flip flop becomes 72 to 74 shown in FIG. 10, and the final output signal 22 is as shown in FIG. Next, the H level becomes three lines (or more) from the prescan start signal. While the signal 22 is at the H level, the memory 15 is in the write mode. Since the address of the memory 15 starts from 0 at the beginning of each line, even if invalid data is written in the first and second lines, the correct data is rewritten in the third line. Correct shading correction data is left.

なお、本実施例においては、プリスキヤン開始時から
３ライン目のデータを補正データとしてメモリ15に残す
ようにしているが、これはコンデンサ５および抵抗３か
ら成る充放電の時定数によって決められるもので、限定
されるものではない。また、例えば４ライン目を残す場
合フリツプフロツプ64の後にもう一段Ｄ−フリツプフロ
ツプを追加するだけでよく、時定数に応じて容易に変更
できる。In this embodiment, the data of the third line from the start of the prescan is left as correction data in the memory 15, but this is determined by the charging / discharging time constant of the capacitor 5 and the resistor 3. , But is not limited. Further, for example, when the fourth line is to be left, it is only necessary to add another D-flip flop after the flip flop 64, and it can be easily changed according to the time constant.

以上説明したように、カウンタによりタイマーを構成
し、シエーデイング補正データの書きこみ期間を設定す
るようにしたことにより、ピーク値の安定した所でシエ
ーデイング補正データを得られるようになった。As described above, the timer is constituted by the counter and the writing period of the shading correction data is set, so that the shading correction data can be obtained at the place where the peak value is stable.

また、充放電の時定数の設定にあわせて容易に期間を
変更できるという利点がある。Further, there is an advantage that the period can be easily changed in accordance with the setting of the time constant of charging and discharging.

また、本実施例ではＤ−フリツプフロツプによりカウ
ンタを構成しタイマとして用いたが、ピークホールド開
始時から一定期間後にメモリのライト信号を出すもので
あればどんなものでもよく、ソフトウエアによって作ら
れるものでもよい。また、メモリ15のデータを逐次書き
なおさせるものでなくとも、例えば第10図の３ライン目
のみメモリ15へのライト信号がＨになるような動作でも
よい（ただし、スイツチ６のコントロールは別とす
る）。Further, in this embodiment, the counter is constituted by the D-flip flop and used as a timer. However, any device may be used as long as it outputs a memory write signal after a predetermined period from the start of the peak hold, and any device which is made by software may be used. Good. Further, even if the data in the memory 15 is not rewritten sequentially, the operation may be such that, for example, the write signal to the memory 15 becomes H only on the third line in FIG. 10 (however, the control of the switch 6 is different. Do).

また、本実施例では時間により安定するまで待つとい
う構成であるが、コンデンサの電位検出回路を設けて電
位を監視し、なんらかのアルゴリズムで安定したと判断
してから、記憶動作を始める方法も考えられる。Further, in the present embodiment, the configuration is to wait until it becomes stable with time. However, it is also possible to provide a capacitor potential detection circuit, monitor the potential, determine the stability with some algorithm, and then start the storage operation. .

以下、安定したシエーデイング歪データの測定のため
の他の実施例構成を説明する。Hereinafter, another embodiment configuration for measuring stable shading distortion data will be described.

即ち、以上の実施例において、プリスキヤン動作はシ
ステムからのプリスキヤン開始パルスを入力し、信号22
を一定期間のみＨにすることで行われる。そこで、コン
デンサ５の電位が安定するまで、プリスキヤン動作を受
けつけないようにするため、例えば第12図のような回路
を第９図のものに代えて設ける。That is, in the above embodiment, the pre-scan operation is performed by inputting a pre-scan start pulse from the system and receiving the signal 22.
Is set to H only for a certain period. Therefore, in order to prevent the pre-scan operation from being accepted until the potential of the capacitor 5 is stabilized, for example, a circuit as shown in FIG. 12 is provided in place of the circuit in FIG.

101は電源スイツチであり、102は電源ONの検知回路で
ある。103はカウンタで、104は一致回路、105はＤ−フ
リツプフロツプ、106はANDゲート、107はプリスキヤン
信号22を出力するコントロール回路である。Reference numeral 101 denotes a power switch, and reference numeral 102 denotes a power ON detection circuit. 103 is a counter, 104 is a coincidence circuit, 105 is a D-flip-flop, 106 is an AND gate, and 107 is a control circuit for outputting a pre-scan signal 22.

電源スイツチ101がONされると102はそれを検知し、パ
ルス信号111を出力する。このパルス信号111によりカウ
ンタ103はクリアされ、電源ONとともに一定周期で発振
するクロツク112をカウントしはじめる。一致回路104は
カウンタの出力があらかじめ設定された値となったとき
にパルス信号113を出力する。Ｄ−フリツプフロツプ45
はパルス信号111によってクリアされてＬを出力した
後、パルス信号113の立上りによりＤ（Ｈレベル）をラ
ツチしてＱに出力する。フリツプフロツプのＱ出力114
がANDゲート106に入力されているため、出力114がＬの
間はプリスキヤン開始パルス115が入力されても出力は
Ｌのままであり、コントロール回路107は信号22をＬレ
ベルにしたままなのでプリスキヤン動作はしない。When the power switch 101 is turned on, the power switch 101 detects this and outputs a pulse signal 111. The counter 103 is cleared by the pulse signal 111, and starts counting the clock 112 oscillating at a constant cycle when the power is turned on. The coincidence circuit 104 outputs a pulse signal 113 when the output of the counter reaches a preset value. D-Flip Flop 45
After being cleared by the pulse signal 111 and outputting L, the D (H level) is latched at the rise of the pulse signal 113 and output to Q. Flip-flop Q output 114
Is input to the AND gate 106, while the output 114 is L, the output remains L even if the pre-scan start pulse 115 is input, and the control circuit 107 keeps the signal 22 at the L level, so that the pre-scan operation is performed. Do not.

一方、一致信号113によってフリツプフロツプ105のＱ
出力114がＨになると開始パルス115はそのまま出力され
るので、プリスキヤン開始パルス115によってコントロ
ール回路107はＨレベルを一定期間出力し、プリスキヤ
ン動作が行われる。On the other hand, the Q of the flip-flop 105 is
When the output 114 becomes H, the start pulse 115 is output as it is. Therefore, the pre-scan start pulse 115 causes the control circuit 107 to output the H level for a certain period, and the pre-scan operation is performed.

以上の動作の波形を第13図に示す。30はコンデンサ５
の電位で電源ON直後は不安定である。前記説明したよう
にカウンタ103が一致するまでのあいだプリスキヤン開
始信号が入力されても、プリスキヤンは開始されず、一
致した後に受け付けるようになっている。The waveform of the above operation is shown in FIG. 30 is the capacitor 5
It is unstable immediately after the power is turned on at the potential of. As described above, even if the pre-scan start signal is input until the counter 103 matches, the pre-scan is not started, and is accepted after the match.

第12図ではカウンタと一致回路を用いたハード構成で
あるが電源ON時から一定時間、CPUによりソフトウエア
的にプリスキヤン動作を受けつけないものでもよい。Although FIG. 12 shows a hardware configuration using a counter and a coincidence circuit, the CPU may not accept a prescan operation by software for a certain period of time after power-on.

また、カウンタのクロツクの周波数およびカウンタの
一致数はコンデンサの充放電時定数等によって決められ
るものであって、特に限定はされない。The clock frequency of the counter and the number of coincidences of the counter are determined by the charging / discharging time constant of the capacitor and the like, and are not particularly limited.

以上説明したようにタイマを設けて、電源ON時から一
定期間プリスキヤン動作を受け付けないようにすること
で、不正なシエーデイング補正が行われるのを防ぐこと
ができる。As described above, by providing the timer so that the pre-scan operation is not accepted for a certain period after the power is turned on, it is possible to prevent incorrect shading correction from being performed.

ところで、前記プリスキヤン動作において、各部の波
形は第14図のようになっている。21は基準反射板408を
読み取ったときのビデオ波形で、一様な白色板を読み取
った場合でも、シエーデイング歪のため、一ラインの両
端部では電位が下がり、山形の波形となっている。30は
ピークホールドの電位で、プリスキヤン開始から１ライ
ン目ではピーク値まで達せず、３ライン目以降ではじめ
て安定したピークホールドとなる。このため、１ライン
目もしくは２ライン目でシエーデイング補正データを得
ようとすると正しい値が得られない。By the way, in the pre-scan operation, the waveforms of the respective parts are as shown in FIG. Reference numeral 21 denotes a video waveform when the reference reflector 408 is read. Even when a uniform white plate is read, the potential drops at both ends of one line due to shading distortion, resulting in a mountain-shaped waveform. Reference numeral 30 denotes a peak hold potential, which does not reach the peak value in the first line from the start of prescanning, and becomes stable only after the third line. For this reason, when trying to obtain shading correction data on the first or second line, a correct value cannot be obtained.

そこで、以下の実施例ではフリツプフロツプ17の出力
302を前ライン分のデータと比較し、現ラインのシエー
デイング補正データと前ラインのデータが一致すればピ
ーク信号が安定し、正しい補正データであると判断して
メモリ15への記憶動作を行うことにする。Therefore, in the following embodiment, the output of the flip-flop 17
302 is compared with the data of the previous line, and if the shading correction data of the current line matches the data of the previous line, the peak signal is stabilized, and it is determined that the correction data is correct, and the storage operation to the memory 15 is performed. To

即ち、信号22を発生する回路として第９図のものに代
えて第15図に示す回路を用いる。シフトレジスタ241に
よって１ライン分おくれたデータと、現在のフリツプフ
ロツプ17からのデータを243の一致回路に入力する。一
致回路243は両者が一致した場合、Ｈを出力する。カウ
ンタ44はこのＨの数を数え、所定値になったところで、
パルス信号234を出力する。このカウンタ244は、１ライ
ンごとにクリアされ、パルス信号は１ライン終了時に出
るものとする。245はタイプフリツプフロツプで、プリ
スキヤン開始信号233によってクリアされたときＱには
Ｌが出力され、トリガ信号（）の立上りによってＤが
出力されるので、Ｈレベルが出力される。この出力はイ
ンバータ246によって反転されて信号22となる。これ
は、メモリ15のライト信号となる。第14図に示すように
プリスキヤン開始時からデータ一致時まではメモリは書
き込みモードとなり、また１ラインの先頭ごとにアドレ
スは０からスタートするのでデータは１ラインごとに書
きなおされ、最終的にデータ一致時のデータが残される
ことになる。読み取り時にこのデータを用いて、シエー
デイング補正が行われる。That is, the circuit shown in FIG. 15 is used as a circuit for generating the signal 22 instead of the circuit shown in FIG. The data shifted by one line by the shift register 241 and the data from the current flip-flop 17 are input to the matching circuit 243. The coincidence circuit 243 outputs H when both coincide with each other. The counter 44 counts the number of H, and when it reaches a predetermined value,
The pulse signal 234 is output. The counter 244 is cleared every line, and a pulse signal is output at the end of one line. Reference numeral 245 denotes a type flip-flop. When cleared by the pre-scan start signal 233, L is output at Q and D is output at the rising edge of the trigger signal (), so that H level is output. This output is inverted by inverter 246 to become signal 22. This becomes a write signal for the memory 15. As shown in FIG. 14, the memory is in the write mode from the start of prescanning to the time of data match, and since the address starts from 0 at the beginning of each line, the data is rewritten every line, and finally the data is written. The data at the time of matching will be left. At the time of reading, shading correction is performed using this data.

なお、前記一致判断のカウント数は、本来、１ライン
分の全ビツト数と一致すべきであるが、たとえピーク値
が安定していても全ビツトのデータが一致することはむ
ずかしいと考えられるので適当な値を選ぶとよい。It should be noted that the count number of the match determination should originally match the number of all bits for one line, but even if the peak value is stable, it is considered difficult to match the data of all bits. Choose an appropriate value.

以上のように、シエーデイング補正データが前ライン
と一致するまで記憶動作を完了しないようにしたことで
安定したピーク値で得たシエーデイング補正データを記
憶することになり、常に正しいシエーデイング補正が行
われる。As described above, since the storing operation is not completed until the shading correction data matches the previous line, the shading correction data obtained at a stable peak value is stored, and correct shading correction is always performed.

〔発明の効果〕〔The invention's effect〕

本発明の画像信号処理装置によれば、濃度変化が不定
な原稿画像を読取る場合であっても、実際の原稿画像濃
度に合ったリファレンス信号を形成して適切な量子化を
行なうことができる。ADVANTAGE OF THE INVENTION According to the image signal processing apparatus of this invention, even when reading the original image whose density change is indefinite, it is possible to form a reference signal suitable for the actual original image density and perform appropriate quantization.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明を適用したシエーデイング補正回路の構
成を示すブロツク図、第２図は原稿読取装置の概略図、
第３図はピークホールド動作を示すタイミングチヤート
図、第４図は原稿画像読取動作を示すタイミングチヤー
ト図、第５図はシエーデイング補正用のデータの測定動
作を示すタイミングチヤート図、第６図はプリスキヤン
時の各部波形を示すタイミングチヤート図、第７図はリ
セツト信号の発生回路の構成を示すブロツク図、第８図
はリセツト信号の発生動作のタイミングチヤート図、第
９図はプリスキヤン信号の発生回路の構成を示すブロツ
ク図、第10図はプリスキヤン信号の発生動作のタイミン
グチヤート図、第11図は原稿読取時におけるピークホー
ルド動作のタイミングチヤート図、第12図及び第15図は
プリスキヤン信号の発生回路の他の構成を示すブロツク
図、第13図及び第14図はプリスキヤン信号の発生動作の
タイミングチヤート図、第16図は従来の回路構成を示す
ブロツク図、第17図は原稿画像の一例を示す図、第18図
は原稿画像読取信号の例を示す図であり、 1,13はコンパレータ、5,10はコンデンサ、4,6,7,14,16
はスイツチ、17はフリツプフロツプ、15はメモリ、41,4
2,61〜64はＤ−フリツプフロツプ、43,65はインバータ
である。FIG. 1 is a block diagram showing a configuration of a shading correction circuit to which the present invention is applied, FIG. 2 is a schematic diagram of a document reading apparatus,
3 is a timing chart showing a peak hold operation, FIG. 4 is a timing chart showing an original image reading operation, FIG. 5 is a timing chart showing an operation for measuring data for shading correction, and FIG. 6 is a pre-scan operation. FIG. 7 is a block diagram showing the configuration of a reset signal generation circuit, FIG. 8 is a timing chart of a reset signal generation operation, and FIG. 9 is a prescan signal generation circuit. FIG. 10 is a timing chart of a prescan signal generation operation, FIG. 11 is a timing chart of a peak hold operation at the time of document reading, and FIGS. 12 and 15 are diagrams of a prescan signal generation circuit. FIGS. 13 and 14 are block diagrams showing another configuration, and FIGS. 13 and 14 are timing charts of the operation of generating a prescan signal. FIG. 16 is a block diagram showing a conventional circuit configuration, FIG. 17 is a diagram showing an example of a document image, FIG. 18 is a diagram showing an example of a document image reading signal, 1, 13 are comparators, 5, 10 Are capacitors, 4,6,7,14,16
Is switch, 17 is flip-flop, 15 is memory, 41,4
2, 61 to 64 are D-flip flops, and 43, 65 are inverters.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石田 真一 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 特開 昭61−238175（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shinichi Ishida 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. (56) References JP-A-61-238175 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】プリスキャンモードでは、基準画像を読み
取ることで得られる基準画像信号のピーク値を保持手段
（3,4,5）に保持させ、 前記保持手段に保持された前記ピーク値を充放電手段
（8,9,10）に充放電させ、 前記基準画像信号と前記充放電手段に充電された前記ピ
ーク値とを比較手段（13）に比較させてＨレベル又はＬ
レベルを出力し記憶手段（15）に記憶させ、 スイッチ手段（７）を前記比較手段からＨレベルが出力
された場合にONさせ、Ｌレベルが出力された場合にOFF
させることで前記充放電手段を充放電させるように制御
し、 原稿画像読取モードでは、原稿画像を読み取ることで得
られる原稿画像信号の電位と基準信号とを前記保持手段
にて比較保持させ、 前記保持手段に保持された前記原稿画像信号の電位を前
記充放電手段に充放電させ、 前記スイッチ手段を前記記憶手段からＨレベルが出力さ
れた場合にONさせ、Ｌレベルが出力された場合にOFFさ
せることで前記充放電手段を充放電させて前記基準画像
信号と相似の波形を有する信号を出力させ、前記相似の
波形を有する信号を前記基準信号として生成し、 前記基準信号に基づいて前記原稿画像信号を量子化手段
（33）に量子化させるように制御することを特徴とする
画像信号処理装置。In a prescan mode, a holding unit (3, 4, 5) holds a peak value of a reference image signal obtained by reading a reference image, and fills the peak value held by the holding unit. The discharging means (8, 9, 10) is charged and discharged, and the reference image signal is compared with the peak value charged by the charging and discharging means by the comparing means (13), so that the H level or L level is obtained.
The level is output and stored in the storage means (15), and the switch means (7) is turned on when an H level is output from the comparison means, and turned off when an L level is output.
Controlling the charging / discharging means to charge / discharge, and in a document image reading mode, the potential of a document image signal obtained by reading a document image and a reference signal are compared and held by the holding means. The charging / discharging means charges / discharges the potential of the document image signal held in the holding means, turns on the switch means when an H level is output from the storage means, and turns off when the L level is output. Causing the charge / discharge unit to charge / discharge and output a signal having a waveform similar to the reference image signal, generating a signal having the similar waveform as the reference signal, and generating the document based on the reference signal. An image signal processing device characterized by controlling an image signal to be quantized by a quantization means (33).