JP2973740B2 - Line monitoring method - Google Patents
Line monitoring methodInfo
- Publication number
- JP2973740B2 JP2973740B2 JP4276721A JP27672192A JP2973740B2 JP 2973740 B2 JP2973740 B2 JP 2973740B2 JP 4276721 A JP4276721 A JP 4276721A JP 27672192 A JP27672192 A JP 27672192A JP 2973740 B2 JP2973740 B2 JP 2973740B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pattern
- frame
- frame synchronization
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は回線監視方式に関し、特
に双方向のデジタル無線回線においてフレーム同期をと
る場合における回線監視方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a line monitoring system, and more particularly, to a line monitoring system in which frame synchronization is established in a bidirectional digital radio line.
【０００２】[0002]
【従来の技術】従来、フレーム同期をとる場合のデジタ
ル無線回線における回線監視方式として、いわゆるパリ
ティ方式がある。この方式は、送信側で信号の“１”の
数を計数し、奇数か偶数かをパリティビットとして信号
に多重して対向側へ伝送する。受信側では多重したパリ
ティビットを信号から分離し、それと受信側で信号の
“１”の数を計数した結果とを比較して監視を行う方式
である。2. Description of the Related Art Conventionally, there is a so-called parity system as a line monitoring system in a digital radio line when frame synchronization is established. In this system, the number of "1" s in a signal is counted on the transmitting side, and whether the signal is odd or even is multiplexed as a parity bit in the signal and transmitted to the opposite side. The receiving side separates the multiplexed parity bits from the signal and compares the result with the result of counting the number of “1” s of the signal on the receiving side to perform monitoring.
【０００３】[0003]
【発明が解決しようとする課題】従来のこのようなパリ
ティ方式の回線監視方式では、伝送効率を上げるために
はパリティビットの数を削減することが好ましく、この
ため何フレームかにわたってパリティビットを１ビット
割り当てるマルチフレーム構成をとる必要がある。しか
しながら、このマルチフレーム構成では回線状況が１マ
ルチフレーム中１ビット誤るような低Ｃ／Ｎの状態に近
づいて行くほど、計測結果の誤差が大きくなって行き、
１マルチフレーム中２ビット以上の誤りがある状態は計
測できないという問題がある。本発明の目的は、計測誤
差を低減し、かつ１マルチフレーム中２ビットの誤りを
検出することを可能にした回線監視方式を提供すること
にある。In such a conventional line monitoring system of the parity system, it is preferable to reduce the number of parity bits in order to increase the transmission efficiency. It is necessary to adopt a multi-frame configuration in which bits are allocated. However, in this multi-frame configuration, the error in the measurement result increases as the line status approaches a low C / N state where one bit in one multi-frame is incorrect.
There is a problem that it is not possible to measure a state where there is an error of 2 bits or more in one multiframe. It is an object of the present invention to provide a line monitoring method capable of reducing a measurement error and detecting a 2-bit error in one multiframe.
【０００４】[0004]
【課題を解決するための手段】本発明は、フレーム同期
パターンとして固定パターン及びランダムパターンをそ
れぞれ発生する回路と、前記フレーム同期パターンを用
いて信号を送受する送信側及び受信側とで構成される。
送信側は、フレーム同期パターンとして固定パターンと
ランダムパターンのいずれか一方を選択する回路と、選
択されたフレーム同期パターンをフレームビットとして
信号に多重する回路とを備える。また、受信側は、固定
パターンにより信号のフレーム同期をとる回路と、送信
側で信号に多重したフレームビットを分離する回路と、
対向の受信側のフレーム同期状態を検出する回路と、分
離したフレームビットをランダムパターンと比較する回
路とを備える。そして、対向の受信側のフレーム同期が
確立したことを検出してフレーム同期パターンを固定パ
ターンからランダムパターンに切り替え、かつフレーム
ビットを使用してエラーの計測を行っている。According to the present invention, there is provided a circuit for generating a fixed pattern and a random pattern as a frame synchronization pattern, and using the frame synchronization pattern.
And a transmitting side and a receiving side for transmitting and receiving signals .
Sender, a circuit for selecting one of fixed pattern and a random pattern as a frame synchronization pattern, selection
A circuit for multiplexing the selected frame synchronization pattern into a signal as frame bits . Further, the receiving side has a circuit for synchronizing the frame of the signal with a fixed pattern, a circuit for separating the frame bits multiplexed on the signal on the transmitting side,
The circuit includes a circuit for detecting a frame synchronization state on the opposite receiving side, and a circuit for comparing the separated frame bits with a random pattern. Then, it detects that frame synchronization on the opposite receiving side has been established, switches the frame synchronization pattern from a fixed pattern to a random pattern, and measures errors using frame bits.
【０００５】[0005]
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、双方
向の回線の一方の構成を示している。同図において、１
は固定のフレーム同期パターンを発生する固定パターン
発生回路、２はランダムなフレーム同期パターンを発生
するランダムパターン発生回路である。３は固定パター
ンとランダムパターンを選択する選択回路、４はフレー
ムパターン及び受信側のフレーム同期状態を信号に多重
して送信信号とする多重回路である。Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention, showing one configuration of a bidirectional line. In the figure, 1
Is a fixed pattern generation circuit that generates a fixed frame synchronization pattern, and 2 is a random pattern generation circuit that generates a random frame synchronization pattern. Reference numeral 3 denotes a selection circuit for selecting a fixed pattern and a random pattern, and reference numeral 4 denotes a multiplexing circuit which multiplexes a frame pattern and a frame synchronization state on the receiving side into a signal to generate a transmission signal.
【０００６】一方、５は固定パターンにより受信信号の
フレーム同期を取るフレーム同期回路、６は受信した信
号から送信側で信号に多重したビットを分離する分離回
路、７は分離したビットから同期判定用ビットを検出す
る同期判定ビット検出回路、８は分離したフレームビッ
トをランダムパターンと比較するフレームビット比較回
路である。そして、前記選択回路３，多重回路４で送信
側を構成し、前記フレーム同期回路５，分離回路６，同
期判定ビット検出回路７，フレームビット比較回路８で
受信側を構成するものとする。On the other hand, 5 is a frame synchronizing circuit for synchronizing the frame of the received signal with a fixed pattern, 6 is a separating circuit for separating the bit multiplexed into the signal on the transmitting side from the received signal, and 7 is a synchronizing judgment from the separated bit A synchronization determination bit detection circuit 8 for detecting bits is a frame bit comparison circuit for comparing the separated frame bits with a random pattern. The transmitting side is constituted by the selecting circuit 3 and the multiplexing circuit 4, and the receiving side is constituted by the frame synchronizing circuit 5, the separating circuit 6, the synchronization judgment bit detecting circuit 7, and the frame bit comparing circuit 8.
【０００７】この構成において、まだ、双方向の回線の
同期が確立していない状態では送信側では、固定パター
ン発生回路１の信号を選択回路３により選択し、フレー
ムパターンとして多重回路４によりデータ信号に多重し
て送信する。ここで、フレーム同期判定ビットとして非
同期状態の情報を多重して対向側へ伝送している。一
方、受信側においては、対向の送信側で挿入したのと同
じ固定パターン発生回路１の信号を用いてフレーム同期
回路５により受信信号のフレーム同期を確立する。この
とき、フレーム同期判定ビットを前記多重回路４により
データ信号に多重して送信し、フレーム同期が確立した
ことを対向側へ伝送する。In this configuration, when the synchronization of the bidirectional line has not been established yet, on the transmitting side, the signal of the fixed pattern generation circuit 1 is selected by the selection circuit 3 and the data signal is output by the multiplexing circuit 4 as a frame pattern. And multiplex it. Here, information in an asynchronous state is multiplexed as a frame synchronization determination bit and transmitted to the opposite side. On the other hand, on the receiving side, frame synchronization of the received signal is established by the frame synchronization circuit 5 using the same signal of the fixed pattern generation circuit 1 inserted on the opposite transmitting side. At this time, the multiplexing circuit 4 multiplexes the frame synchronization determination bit on the data signal and transmits the multiplexed data signal, and transmits that the frame synchronization has been established to the opposite side.
【０００８】また、受信信号においてフレーム同期回路
５により回線のフレーム同期が確立すれば、フレーム同
期判定ビットを分離回路６により分離し、同期判定ビッ
ト検出回路７により対向の受信側のフレーム同期が確立
しているか否かを検出し、確立している場合には自局の
送信側の選択回路３によりランダムパターン発生回路２
の信号をフレームパターンとして選択して対向側へ伝送
する。他方、受信側では一度フレーム同期が確立してい
るので、保護回路によりフレームパターンが合わなくな
ってもすぐにはフレーム同期回路５の同期を外さなくで
きるので、フレームビットを分離回路６により分離し、
これをフレームビット比較回路８において対向の送信側
で挿入したものと同じランダムパターン発生回路２の信
号とビット単位で比較する。When the frame synchronization of the line is established by the frame synchronization circuit 5 in the received signal, the frame synchronization determination bit is separated by the separation circuit 6, and the synchronization determination bit detection circuit 7 establishes the frame synchronization on the opposite receiving side. It detects whether or not the random pattern generation circuit 2 has been established.
Is selected as a frame pattern and transmitted to the opposite side. On the other hand, since the frame synchronization is once established on the receiving side, even if the frame pattern is not matched by the protection circuit, the frame synchronization circuit 5 can be immediately synchronized without being lost.
This is compared in the frame bit comparison circuit 8 with the same signal of the random pattern generation circuit 2 inserted on the opposite transmitting side in bit units.
【０００９】この情報を用いてフレーム同期回路５を判
断することにより、ランダムパターンが一致し始めれ
ば、フレーム同期を外さないようにすることができる。
また、ランダムパターンの比較をすることにより、フレ
ームビットの列としてビット単位でエラーの計測を行
い、回線の監視を行うことができる。By judging the frame synchronization circuit 5 using this information, if the random patterns start to match, it is possible to keep the frame synchronization from being lost.
Further, by comparing random patterns, errors can be measured in bit units as a sequence of frame bits, and line monitoring can be performed.
【００１０】[0010]
【発明の効果】以上説明したように本発明は、受信側の
フレーム同期が確立したことを対向側に伝送した上で、
フレーム同期パターンを固定パターンからランダムパタ
ーンに切替え、かつランダムパターンの比較を行うこと
により、ビット単位でエラーを計測して回線を監視する
ことができる。したがって、１マルチフレーム中に２ビ
ット誤るような低Ｃ／Ｎの回線でも、計測する時間を適
切に選ぶことにより、伝送効率を低下することなく、誤
差を少なく検出できる柔軟な回線監視を行うことができ
る。As described above, the present invention transmits to the opposite side that the frame synchronization on the receiving side has been established,
By switching the frame synchronization pattern from the fixed pattern to the random pattern and comparing the random patterns, it is possible to measure errors in bit units and monitor the line. Therefore, even for a low C / N line in which two bits are erroneous in one multiframe, by appropriately selecting the measurement time, flexible line monitoring that can detect a small error without lowering the transmission efficiency is performed. Can be.
【図１】本発明の回線監視方式の一実施例のブロック図
である。FIG. 1 is a block diagram of an embodiment of a line monitoring system according to the present invention.
【符号の説明】 １ 固定パターン発生回路 ２ ランダムパターン発生回路 ３ 選択回路 ４ 多重回路 ５ フレーム同期回路 ６ 分離回路 ７ 同期判定ビット検出回路 ８ フレームビット比較回路[Description of Signs] 1 fixed pattern generation circuit 2 random pattern generation circuit 3 selection circuit 4 multiplexing circuit 5 frame synchronization circuit 6 separation circuit 7 synchronization determination bit detection circuit 8 frame bit comparison circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 1/00 H04L 7/00 H04L 29/14 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 6 , DB name) H04L 1/00 H04L 7/00 H04L 29/14
Claims (1)
ン及びランダムパターンをそれぞれ発生する回路と、前
記フレーム同期パターンを用いて信号を送受する送信側
及び受信側とで構成され、前記送信側は、前記フレーム
同期パターンとして前記固定パターンとランダムパター
ンのいずれか一方を選択する回路と、前記選択されたフ
レーム同期パターンをフレームビットとして送信する信
号に多重する回路とを備え、前記受信側は、前記固定パ
ターンにより信号のフレーム同期をとる回路と、送信側
で信号に多重した前記フレームビットを分離する回路
と、対向の受信側のフレーム同期状態を検出する回路
と、分離した前記フレームビットを前記ランダムパター
ンと比較する回路とを備え、対向の受信側のフレーム同
期が確立したことを検出してフレーム同期パターンを前
記固定パターンからランダムパターンに切り替え、かつ
前記フレームビットを使用してエラーの計測を行うこと
を特徴とする回線監視方式。1. A circuitry for respectively generating the fixed pattern and a random pattern as a frame synchronization pattern, before
Sender that sends and receives signals using the frame synchronization pattern
And is composed of a receiving side, the transmitting side, a circuit for selecting one of the fixed pattern and a random pattern as the frame synchronization pattern, the selected off <br/> frame synchronization pattern as the frame bit and a circuit for multiplexing the signal <br/> No. to be transmitted, the receiving side, a circuit for frame synchronization of a signal by said fixed pattern, a circuit for separating said frame bits multiplexed to the signal on the transmission side, a circuit for detecting the frame synchronization state of the receiving side of the counter, and a circuit for comparing the separate the frame bits the random pattern, the frame synchronization pattern detecting that the frame synchronization of the counter of the reception side is established Previous
Switch from the fixed pattern to the random pattern, and
Line monitoring method which is characterized in that the measuring errors by using the frame bit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4276721A JP2973740B2 (en) | 1992-09-22 | 1992-09-22 | Line monitoring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4276721A JP2973740B2 (en) | 1992-09-22 | 1992-09-22 | Line monitoring method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104890A JPH06104890A (en) | 1994-04-15 |
| JP2973740B2 true JP2973740B2 (en) | 1999-11-08 |
Family
ID=17573413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4276721A Expired - Lifetime JP2973740B2 (en) | 1992-09-22 | 1992-09-22 | Line monitoring method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973740B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030091376A (en) * | 2002-05-27 | 2003-12-03 | 삼성탈레스 주식회사 | Bit error rate tester in Spread Spectrum telecommunication system and method thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0453334A (en) * | 1990-06-21 | 1992-02-20 | Canon Inc | Modulator-demodulator |
-
1992
- 1992-09-22 JP JP4276721A patent/JP2973740B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06104890A (en) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| EP0320882B1 (en) | Demultiplexer system | |
| US3873773A (en) | Forward bit count integrity detection and correction technique for asynchronous systems | |
| CA1312362C (en) | Fault detection signal transmission system | |
| JPH07177116A (en) | Digital signal transmitter | |
| JP2973740B2 (en) | Line monitoring method | |
| US4567587A (en) | Multiplex equipment monitoring apparatus | |
| GB1488558A (en) | Reframing arrangement for receivers | |
| US5228037A (en) | Line interface for high-speed line | |
| JP2616228B2 (en) | Line quality monitoring device | |
| JP4712233B2 (en) | Transmission equipment | |
| JPH0710061B2 (en) | Demultiplexing circuit | |
| JP2855651B2 (en) | Continuous pattern detection circuit | |
| JP2531720B2 (en) | Synchronous circuit system of digital multiplex converter | |
| JP2697628B2 (en) | Transmission line synchronization detection system | |
| JPS6087538A (en) | Frame synchronization system | |
| JPH0530316A (en) | Synchronization establishment system | |
| JPH0537486A (en) | Line quality monitoring system | |
| KR880002262B1 (en) | Synchronizing and timing signal generating circuit | |
| JPH0548597A (en) | Frame synchronizer | |
| JPH0563682A (en) | Bit error check system for transmission line | |
| JPH0221183B2 (en) | ||
| JP2001197050A (en) | Receiving circuit and line terminating device for receiving circuit | |
| JPH02143738A (en) | Data quality monitoring system | |
| JPH06141011A (en) | Line monitoring system |