JP2973253B2 - Method for manufacturing semiconductor light emitting device - Google Patents
Method for manufacturing semiconductor light emitting deviceInfo
- Publication number
- JP2973253B2 JP2973253B2 JP28221991A JP28221991A JP2973253B2 JP 2973253 B2 JP2973253 B2 JP 2973253B2 JP 28221991 A JP28221991 A JP 28221991A JP 28221991 A JP28221991 A JP 28221991A JP 2973253 B2 JP2973253 B2 JP 2973253B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cap layer
- current path
- current
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体発光素子の製造方
法に関する。特に、本発明は、不純物拡散により電流通
路領域を形成された電流狭搾構造の半導体レーザ素子や
発光ダイオード等の上面出射型半導体発光素子の製造方
法に係るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor light emitting device.
About the law . In particular, the present invention relates to a method for manufacturing a top emission semiconductor light emitting device such as a semiconductor laser device or a light emitting diode having a current constriction structure in which a current path region is formed by impurity diffusion.
Pertains to the law .
【０００２】[0002]
【背景技術】近年、上面出射型の半導体発光素子にも光
源の微小化、高出力化が要求されており、本発明の出願
人も光源の微小化と高出力化、工程の短縮化が可能なＡ
ｌＧａＡｓまたはＧａＡｓを活性層とする微小な上面出
射型半導体発光素子を提案している。2. Description of the Related Art In recent years, miniaturization and high output of a light source have been required for a top emission type semiconductor light emitting element, and the applicant of the present invention can also miniaturize a light source, increase the output, and shorten the process. A
A small top emission semiconductor light emitting device using lGaAs or GaAs as an active layer has been proposed.
【０００３】図３はその先行技術例の一例を示す一部破
断した斜視図である。この半導体発光素子５１は、１回
の結晶成長によりｎ−ＧａＡｓ基板５２の上にｎ−Ｇａ
Ａｓバッファ層５３、ｎ−ＡｌＧａＡｓ下部クラッド層
５４、ＧａＡｓ活性層５５、ｐ−ＡｌＧａＡｓ上部クラ
ッド層５６、ｎ−ＡｌＧａＡｓ電流ブロック層５７及び
ｐ−ＡｌＧａＡｓキャップ層５８を順次エピタキシャル
成長させてｐｎｐｎ構造を形成した後、Ｚｎ拡散工程に
よりキャップ層５８の中央部から所望の発光径で上部ク
ラッド層５６までＺｎを拡散させ、ｐーＺｎ拡散領域
（電流通路領域）５９を形成している。この後、ｐ−Ｚ
ｎ拡散領域５９上にのみＡＺレジストによるマスクを形
成し、キャップ層５８の上面全体にｐ側電極６０を蒸着
させ、マスクを除去することによりリフトオフ法で光出
射用のウィンドウ部６１をｐ側電極６０に開口してい
る。さらに基板５２の下面にｎ側電極６２を形成してい
る。因みに、この例では最上層のキャップ層５８がｐ型
になっているので、ｐ側電極６０のオーミック接触面積
が大きくなり、素子抵抗も低減でき、高出力動作が可能
になっている。FIG. 3 is a partially broken perspective view showing an example of the prior art. The semiconductor light emitting device 51 has an n-Ga substrate on an n-GaAs substrate 52 by one crystal growth.
As buffer layer 53, n-AlGaAs lower cladding layer 54, GaAs active layer 55, p-AlGaAs upper cladding layer 56, n-AlGaAs current blocking layer 57, and p-AlGaAs cap layer 58 were sequentially epitaxially grown to form a pnpn structure. Thereafter, Zn is diffused from the central portion of the cap layer 58 to the upper cladding layer 56 with a desired emission diameter by a Zn diffusion step to form a p-Zn diffusion region (current passage region) 59. After this, pZ
A mask made of an AZ resist is formed only on the n-diffusion region 59, a p-side electrode 60 is deposited on the entire upper surface of the cap layer 58, and the mask is removed. 60 is open. Further, an n-side electrode 62 is formed on the lower surface of the substrate 52. Incidentally, in this example, since the uppermost cap layer 58 is p-type, the ohmic contact area of the p-side electrode 60 is increased, the element resistance can be reduced, and high output operation is possible.
【０００４】しかしながら、図３のような半導体発光素
子５１にあっては、マスク精度等のためｐ側電極６０の
ウィンドウ部６１と拡散領域５９との位置合わせが難し
く、ｐ側電極６０のウィンドウ部６１と拡散領域５９と
に位置ずれが発生し易かった。However, in the semiconductor light emitting device 51 as shown in FIG. 3, it is difficult to align the window portion 61 of the p-side electrode 60 with the diffusion region 59 due to mask accuracy and the like. It was easy for misalignment to occur between 61 and the diffusion region 59.
【０００５】しかして、ウィンドウ部６１と拡散領域５
９との間に位置ずれが生じると、一部ではｐ側電極６０
の内周（ウィンドウ部６１の縁）と拡散領域５９との間
に距離ができて隙間が生じ、別な一部ではｐ側電極６０
が拡散領域５９の上に重なる。このため、発光形状が真
円にならず、偏った発光形状となる欠点があった。ま
た、ｐ側電極６０の内周と拡散領域５９との間の距離が
大きくなった部分では、キャップ層５８における経路抵
抗が増大するため、素子抵抗が増大して印加電圧が大き
くなったり、ウィンドウ部の位置のバラツキのために素
子抵抗や印加電圧にもバラツキが発生するという問題が
あった。一方、拡散領域５９がｐ側電極６０の内周部で
覆われた部分では、拡散領域５９を通って活性層５５か
ら放射された光がｐ側電極６０によって遮られ、光出力
が低下するという欠点があった。Thus, the window portion 61 and the diffusion region 5
9, a part of the p-side electrode 60
A gap is formed between the inner periphery (edge of the window portion 61) and the diffusion region 59, and a gap is formed. In another part, the p-side electrode 60 is formed.
Overlap the diffusion region 59. For this reason, there is a defect that the light emission shape does not become a perfect circle and the light emission shape is biased. In a portion where the distance between the inner periphery of the p-side electrode 60 and the diffusion region 59 is increased, the path resistance in the cap layer 58 is increased, so that the element resistance is increased and the applied voltage is increased. There is a problem that the element resistance and the applied voltage also vary due to the variation of the positions of the parts. On the other hand, in a portion where the diffusion region 59 is covered by the inner peripheral portion of the p-side electrode 60, light emitted from the active layer 55 through the diffusion region 59 is blocked by the p-side electrode 60, and the light output is reduced. There were drawbacks.
【０００６】また、図４に示すものは別な先行技術例を
示す一部破断した斜視図であって、ＡｌＧａＩｎＰまた
はＧａＩｎＰを活性層とする可視光半導体発光素子７１
である。可視光半導体発光素子の場合には、活性層から
放射された可視光がキャップ層で吸収され、光出力が低
下するため、光の出射通路となる拡散領域でキャップ層
が除去される。すなわち、この半導体発光素子７１にお
いては、ｎ−ＧａＡｓ基板７２の上にｎ−ＧａＡｓバッ
ファ層７３、ｎ−ＡｌＧａＩｎＰ下部クラッド層７４、
ＧａＩｎＰ活性層７５、ｐ−ＡｌＧａＩｎＰ上部クラッ
ド層７６、ｎ−ＡｌＧａＩｎＰ電流ブロック層７７、ｐ
−ＧａＡｓキャップ層７８を順次積層し、電流ブロック
層７７の中央部を貫通させて上部クラッド層７６までｐ
ーＺｎ拡散領域７９を形成し、拡散領域７９に対応させ
てエッチングによりキャップ層７８にウィンドウ部８０
を開口し、キャップ層７８の上面にｐ側電極８１を形成
し、ｐ側電極８１にもウィンドウ部８２を開口してい
る。しかも、キャップ層７８のウィンドウ部８０は拡散
領域７９よりも若干小さく開口されており、これによっ
てキャップ層７８と拡散領域７９との間の電流通路が確
保されている。さらに、基板７２の下面にはｎ側電極８
３が形成されている。FIG. 4 is a partially broken perspective view showing another prior art example, and shows a visible light semiconductor light emitting device 71 using AlGaInP or GaInP as an active layer.
It is. In the case of a visible light semiconductor light emitting device, the visible light emitted from the active layer is absorbed by the cap layer, and the light output is reduced. Therefore, the cap layer is removed in the diffusion region that becomes the light exit path. That is, in the semiconductor light emitting device 71, an n-GaAs buffer layer 73, an n-AlGaInP lower cladding layer 74,
GaInP active layer 75, p-AlGaInP upper cladding layer 76, n-AlGaInP current blocking layer 77, p
-GaAs cap layers 78 are sequentially stacked, and penetrated through the center of the current block layer 77 to reach the upper cladding layer 76.
A Zn diffusion region 79 is formed, and a window portion 80 is formed in the cap layer 78 by etching corresponding to the diffusion region 79.
And a p-side electrode 81 is formed on the upper surface of the cap layer 78, and a window 82 is also opened in the p-side electrode 81. In addition, the window portion 80 of the cap layer 78 is opened slightly smaller than the diffusion region 79, thereby securing a current path between the cap layer 78 and the diffusion region 79. Further, an n-side electrode 8 is provided on the lower surface of the substrate 72.
3 are formed.
【０００７】このような半導体発光素子７１において
は、ウィンドウ部８０，８２を拡散領域７９内に納める
という意味では比較的ラフに位置合せを行なえるが、そ
れでもウィンドウ部８０，８２の中心が拡散領域７９の
中心から外れると、注入電流が拡散領域７９で均一に流
れず、発光輝度が不均一になる。このため、やはりウィ
ンドウ部８０，８２と拡散領域７９との位置合わせが必
要とされ、この位置合わせ作業が困難であった。さら
に、拡散領域７９の縁の部分がキャップ層７８やｐ側電
極８１によって覆われているため、キャップ層７８によ
る光吸収やｐ側電極８１による遮蔽により光出力が低下
するという問題がある。In such a semiconductor light emitting device 71, the positioning can be performed relatively roughly in the sense that the window portions 80 and 82 are accommodated in the diffusion region 79, but the center of the window portions 80 and 82 is nevertheless positioned at the diffusion region. If it is off the center of 79, the injection current does not flow uniformly in the diffusion region 79, and the emission luminance becomes non-uniform. For this reason, it is necessary to align the window portions 80 and 82 with the diffusion region 79, and this alignment work is difficult. Further, since the edge portion of the diffusion region 79 is covered with the cap layer 78 and the p-side electrode 81, there is a problem that light output is reduced due to light absorption by the cap layer 78 and shielding by the p-side electrode 81.
【０００８】図５はさらに別な可視光半導体発光素子９
１を示す一部破断した斜視図である。この半導体発光素
子９１においては、ウィンドウ部８０，８２と拡散領域
７９の寸法を等しくし、さらにキャップ層７８と電流ブ
ロック層７７との間にｐ−ＡｌＧａＩｎＰ電流通路層９
２を形成し、電流通路層９２を介して拡散領域へ電流を
注入するようにしている。この半導体発光素子９１によ
れば、ｐ側電極８１及びキャップ層７８のウィンドウ部
８２，８０を拡散領域７９と同じ寸法にできるので、光
出力の低下を軽減できる。FIG. 5 shows still another visible light semiconductor light emitting device 9.
FIG. 2 is a partially cutaway perspective view showing 1. In the semiconductor light emitting device 91, the dimensions of the window portions 80 and 82 and the diffusion region 79 are made equal, and the p-AlGaInP current passage layer 9 is provided between the cap layer 78 and the current block layer 77.
2 is formed to inject current into the diffusion region via the current path layer 92. According to the semiconductor light emitting device 91, the window portions 82 and 80 of the p-side electrode 81 and the cap layer 78 can have the same size as the diffusion region 79, so that a decrease in light output can be reduced.
【０００９】しかし、この半導体発光素子９１において
は、電流通路層９２を余分に形成しなければならないた
め、結晶成長工程が複雑になるという欠点がある。ま
た、この半導体発光素子９１においても、ｐ側電極８１
やキャップ層７８で拡散領域７９を覆って光出力を低下
させないためにはｐ側電極８１やキャップ層７８のウィ
ンドウ部８２，８０と拡散領域７９とを正確に位置合わ
せする必要があるが、実用に耐えるだけの位置精度を得
ることが困難であった。However, this semiconductor light emitting device 91 has a disadvantage that the crystal growth process is complicated because the current path layer 92 must be formed extra. Also in this semiconductor light emitting element 91, the p-side electrode 81
In order not to lower the light output by covering the diffusion region 79 with the cap layer 78 or the cap layer 78, it is necessary to accurately position the diffusion region 79 with the p-side electrode 81 and the window portions 82 and 80 of the cap layer 78. It is difficult to obtain the positional accuracy enough to withstand the pressure.
【００１０】[0010]
【発明が解決しようとする課題】本発明は叙上の先行技
術例の欠点に鑑みてなされたものであり、その目的とす
るところは、拡散領域をキャップ層のウィンドウ部によ
りセルフアライメントに製作することにより、キャップ
層のウィンドウ部と拡散領域とを高精度で位置決めでき
るようにすることにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks of the prior art, and has as its object to fabricate a diffusion region in a self-aligned manner by a window portion of a cap layer. Thus, it is possible to position the window portion and the diffusion region of the cap layer with high accuracy.
【００１１】[0011]
【００１２】[0012]
【課題を解決するための手段】本発明による半導体発光
素子の製造方法は、発光層の上方に第２導電型の半導体
層と第１導電型の電流ブロック層を形成し、当該ブロッ
ク層の上にブロック層よりも厚みの薄い第１導電型のキ
ャップ層を形成し、前記キャップ層に光出射用のウィン
ドウ部を開口した後、前記ウィンドウ部を通して第２導
電型の不純物を拡散させることによりウィンドウ部の直
下に電流ブロック層を貫通させるようにして第２導電型
の電流通路領域を形成すると同時に前記キャップ層を通
して第２導電型の不純物を拡散させることによりキャッ
プ層から電流ブロック層の上層部にかけて少なくとも電
流通路領域の周囲に第２導電型の電流通路層を形成する
半導体発光素子の製造方法において、前記電流ブロック
層の厚みをＴb、前記キャップ層の厚みをＴcap、前記不
純物の前記電流ブロック層における拡散レートをＤb、
前記不純物の前記キャップ層における拡散レートをＤca
pとするとき、 Ｔcap／Ｄcap ≦ Ｔb／Ｄb を満たす条件のもとで前記不純物を拡散させる ことを特
徴としている。According to a method of manufacturing a semiconductor light emitting device according to the present invention, a semiconductor layer of a second conductivity type and a current blocking layer of a first conductivity type are formed above a light emitting layer.
Forming a first conductive type cap layer having a thickness smaller than that of the block layer on the cap layer, opening a light emitting window portion in the cap layer, and then passing the second conductive type through the window portion. Forming a second conduction type current path region so as to penetrate the current block layer directly below the window portion by diffusing the second type impurity and simultaneously diffusing the second conductivity type impurity through the cap layer. Forming a current path layer of the second conductivity type at least around the current path region from the layer to the upper layer of the current block layer;
In the method for manufacturing a semiconductor light emitting device, the current block
The thickness of the layer is Tb, the thickness of the cap layer is Tcap,
The diffusion rate of the pure substance in the current block layer is Db,
The diffusion rate of the impurity in the cap layer is Dca
When p is set, the impurity is diffused under the condition that Tcap / Dcap ≦ Tb / Db .
【００１３】[0013]
【作用】本発明の半導体発光素子の製造方法にあって
は、キャップ層から電流ブロック層の上層部にかけて少
なくとも電流通路領域の周囲に第２導電型の電流通路層
が形成されるので、キャップ層に拡散領域と等しい大き
さのウィンドウ部を開口してあっても、電流通路層から
電流通路領域へ注入電流を流すことができる。このた
め、キャップ層に電流通路領域と同じ大きさのウィンド
ウ部を開口することができ、キャップ層によって出射光
を吸収することがなくなるので、光出力の低減を防止す
ることができる。しかも、電流通路層は拡散によって形
成されているので、エピタキシャル成長層によって電流
通路層を形成された先行技術例と比較して結晶成長工程
を簡略化することができる。また、電流通路層を通って
注入電流が電流通路領域へ流れるので、キャップ層のウ
ィンドウ部が電流通路領域から多少ずれていても素子抵
抗が増大せず、印加電圧の増大やバラツキを防止でき
る。According to the method for manufacturing a semiconductor light emitting device of the present invention,
Since current path layer of the second conductivity type is formed around at least a current path region to an upper portion of the current blocking layer from the cap layer, there is opened a window portion of the diffusion region equal magnitude to the cap layer Also, the injection current can flow from the current path layer to the current path region. For this reason, a window portion having the same size as the current path region can be opened in the cap layer, and the cap layer does not absorb the emitted light, so that a reduction in light output can be prevented. Moreover, since the current path layer is formed by diffusion, the crystal growth process can be simplified as compared with the prior art example in which the current path layer is formed by the epitaxial growth layer. In addition, since the injection current flows to the current path region through the current path layer, the element resistance does not increase even if the window portion of the cap layer is slightly displaced from the current path region, so that an increase and variation in applied voltage can be prevented.
【００１４】また、本発明の半導体発光素子の製造方法
にあっては、キャップ層のウィンドウ部を通して不純物
を拡散させることによって電流通路領域を形成している
ので、キャップ層を基準として電流通路領域をセルフア
ライメントにより形成することができ、キャップ層のウ
ィンドウ部と電流通路領域とを正確かつ容易に位置合わ
せすることができ、発光輝度を均一にし、キャップ層に
よる光吸収を小さくして光出力の低減を防止できる。し
かも、電流ブロック層の厚みをＴb、キャップ層の厚み
をＴcap（＜Ｔb）、不純物の前記電流ブロック層におけ
る拡散レートをＤb、不純物のキャップ層における拡散
レートをＤcapとするとき、 Ｔcap／Ｄcap ≦ Ｔb／Ｄb となるようにしているから、キャップ層と電流ブロック
層に不純物を拡散させて電流通路層と電流通路領域を同
時に形成する時、電流通路領域が電流ブロック層の下に
位置する第２の導電型の半導体層に達した時に拡散を停
止させると、キャップ層及び電流ブロック層の上部に拡
散によって電流通路層が形成される。よって、電流通路
領域の拡散深さだけを監視することにより、電流通路層
も目的とする深さにすることができ、不純物の拡散工程
を簡略化することができる。 In the method of manufacturing a semiconductor light emitting device according to the present invention, since the current path region is formed by diffusing impurities through the window of the cap layer, the current path region is formed based on the cap layer. It can be formed by self-alignment, the window part of the cap layer and the current path region can be accurately and easily aligned, uniform light emission luminance, and reduce light absorption by the cap layer to reduce light output. Can be prevented. I
The thickness of the current block layer is Tb, the thickness of the cap layer
In Tcap (<Tb) and impurity in the current block layer.
The diffusion rate in the cap layer
When the rate is Dcap, Tcap / Dcap ≦ Tb / Db , so that the cap layer and the current block
Impurity is diffused into the layer to make the current path layer and the current path
When formed, the current path area is located below the current block layer.
The diffusion stops when the semiconductor layer of the second conductivity type is located.
When stopped, it extends over the cap layer and the current block layer.
The diffusion forms a current path layer. Therefore, the current path
By monitoring only the diffusion depth of the region, the current path layer
The target depth can also be adjusted to the desired
Can be simplified.
【００１５】[0015]
【実施例】図１は本発明の一実施例による上面出射型の
半導体レーザ素子や発光ダイオード等の半導体発光素子
１を示す一部破断した斜視図、図２（ａ）〜（ｄ）はそ
の製造方法を示す断面図である。以下、この実施例を製
造順序に沿って説明する。FIG. 1 is a partially cutaway perspective view showing a semiconductor light emitting device 1 such as a top emission type semiconductor laser device or a light emitting diode according to an embodiment of the present invention, and FIGS. It is sectional drawing which shows a manufacturing method. Hereinafter, this embodiment will be described along the manufacturing order.
【００１６】まず、ｎ−ＧａＡｓ基板２の上に、分子線
エピタキシャル（ＭＢＥ）法等を用いてｎ−ＧａＡｓバ
ッファ層３、ｎ−（ＡｌyＧａ1-y）0.5Ｉｎ0.5Ｐ下部ク
ラッド層４（０≦ｙ≦１）、（ＡｌxＧａ1-x）0.5Ｉｎ
0.5Ｐ活性層５（０≦ｘ≦ｙ）、ｐ−（ＡｌyＧａ1-y）
0.5Ｉｎ0.5Ｐ上部クラッド層６、ｎ−（ＡｌyＧａ1-y）
0.5Ｉｎ0.5Ｐ電流ブロック層７、ｎ−ＧａＡｓ（又は、
ｐ−ＧａＡｓ）キャップ層８を順次成長させる（図２
（ａ））。[0016] First, on the n-GaAs substrate 2, a molecular beam epitaxial (MBE) method, or the like n-GaAs buffer layer 3 using, n- (AlyGa1-y) 0.5 In 0.5 P lower cladding layer 4 (0 ≦ y ≦ 1), (AlxGa1- x) 0.5 In
0.5 P active layer 5 (0 ≦ x ≦ y), p- (AlyGa1-y)
0.5 In 0.5 P upper cladding layer 6, n- (AlyGa1-y)
0. 5In 0.5 P current blocking layer 7, n-GaAs (or,
(p-GaAs) cap layer 8 is sequentially grown (FIG. 2).
(A)).
【００１７】つぎに、キャップ層８の上にレジスト等を
塗布し、フォトリソグラフィ等によってキャップ層８の
上にマスク９を形成し、マスク９の窓１０を通して拡散
領域となる領域に対応させてキャップ層８をエッチング
により除去し、キャップ層８にウィンドウ部１１を開口
する（図２（ｂ））。Next, a resist or the like is applied on the cap layer 8 and a mask 9 is formed on the cap layer 8 by photolithography or the like. The layer 8 is removed by etching, and a window 11 is opened in the cap layer 8 (FIG. 2B).
【００１８】ウィンドウ部１１を開口した後、キャップ
層８の上のマスク９を除去する。ついで、キャップ層８
及び電流ブロック層７のウィンドウ部１１から露出した
領域に塗布性の拡散源（ＯＣＤ）１２を塗布し、Ｚｎを
全面拡散させる。ここで、例えばＺｎのキャップ層８に
おける拡散レートを電流ブロック層７における拡散レー
トよりも小さくしておけば、図２（ｃ）に示すように、
ウィンドウ部１１を通して直接電流ブロック層７にＺｎ
を拡散させたｐ−Ｚｎ電流通路領域１３（斜線を施して
いる。）では拡散深さが深く、上部クラッド層６まで達
しているが、キャップ層８を通してＺｎを拡散させたｐ
−Ｚｎ電流通路層１４（斜線を施している。）では拡散
深さが浅く、電流ブロック層７の上部にしか達していな
い。After opening the window 11, the mask 9 on the cap layer 8 is removed. Then, the cap layer 8
Then, a coating source (OCD) 12 is applied to a region of the current block layer 7 exposed from the window portion 11, and Zn is diffused over the entire surface. Here, for example, if the diffusion rate of Zn in the cap layer 8 is made smaller than the diffusion rate in the current block layer 7, as shown in FIG.
Zn is directly applied to the current block layer 7 through the window 11.
Is diffused deep in the p-Zn current path region 13 (shaded), which reaches the upper cladding layer 6.
In the Zn current path layer 14 (hatched), the diffusion depth is shallow, and reaches only the upper part of the current block layer 7.
【００１９】詳しくいうと、キャップ層８の厚みをＴca
p、電流ブロック層７の厚みをＴbとし、Ｚｎのキャップ
層８における拡散レートをＤcap、電流ブロック層７に
おける拡散レートをＤbとすれば、 Ｔcap／Ｄcap≦Ｔb／Ｄb を満たすように拡散レートＤcap，Ｄb又は各層の厚みＴ
cap，Ｔbを調整し、電流通路領域１３が上部クラッド層
６に達した時に拡散を停止させると、キャップ層８及び
電流ブロック層７の上部に拡散によって電流通路層１４
が形成される。More specifically, the thickness of the cap layer 8 is set to Tca
p, the thickness of the current blocking layer 7 is Tb, the diffusion rate of Zn in the cap layer 8 is Dcap, and the diffusion rate of the current blocking layer 7 in Db is Dcap, so that Tcap / Dcap ≦ Tb / Db. , Db or thickness T of each layer
When the diffusion is stopped when the current path region 13 reaches the upper cladding layer 6 by adjusting cap and Tb, the current path layer 14 is diffused over the cap layer 8 and the current block layer 7 by diffusion.
Is formed.
【００２０】この後、キャップ層８の上の拡散源１２を
除去し、キャップ層８の上にｐ側電極１５を形成し、ｐ
側電極１５にキャップ層８のウィンドウ部１１と位置合
わせしてウィンドウ部１６を開口し、基板２の下面にｎ
側電極１７を形成する（図２（ｄ））。なお、ｐ側電極
１５のウィンドウ部１６はキャップ部８のウィンドウ部
１１よりも若干径を大きくしてもよく、ｐ側電極１５の
ウィンドウ部１６を若干大きくすれば、ウィンドウ部１
１，１６同士の位置合わせ精度をラフにすることができ
る。Thereafter, the diffusion source 12 on the cap layer 8 is removed, a p-side electrode 15 is formed on the cap layer 8,
A window 16 is opened in the side electrode 15 in alignment with the window 11 of the cap layer 8.
The side electrode 17 is formed (FIG. 2D). The window portion 16 of the p-side electrode 15 may have a slightly larger diameter than the window portion 11 of the cap portion 8. If the window portion 16 of the p-side electrode 15 is slightly larger, the window portion 1
It is possible to make the positioning accuracy between the positions 1 and 16 rough.
【００２１】しかして、ｐ側電極１５とｎ側電極１７間
に順バイアス方向に電圧を印加すると、ｐ側電極１５か
らｐ−Ｚｎ電流通路層１４（キャップ層８及び電流ブロ
ック層７上部）及び電流通路領域１３を通して電流が活
性層５に注入され、活性層５で発光する。一方、ｎ型の
電流ブロック層７とｐ型の上部クラッド層６によって逆
バイアスのｐｎ接合電流阻止層が形成されているので、
発光領域は電流通路領域１３のみに限られ、電流狭窄構
造となっている。しかも、電流通路領域１３はキャップ
層８を基準としてセルフアライメントにより形成されて
いるので、ウィンドウ部１１，１６と電流通路領域１３
とを正確かつ容易に位置合わせすることができ、光出力
の低下が防止され、発光輝度も均一となる。また、電流
通路層１４によって素子抵抗を低減できると共に電流通
路層１４が結晶成長でなく拡散によって形成されている
ので、結晶成長工程を簡略にでき、結晶成長時間も短縮
される。When a voltage is applied between the p-side electrode 15 and the n-side electrode 17 in the forward bias direction, the p-Zn current path layer 14 (on the cap layer 8 and the current block layer 7) and the p-Zn A current is injected into the active layer 5 through the current path region 13, and the active layer 5 emits light. On the other hand, since a reverse-biased pn junction current blocking layer is formed by the n-type current blocking layer 7 and the p-type upper cladding layer 6,
The light emitting region is limited to only the current passage region 13 and has a current confinement structure. Moreover, since the current path region 13 is formed by self-alignment with reference to the cap layer 8, the window portions 11 and 16 and the current path region 13
Can be accurately and easily aligned, a decrease in light output is prevented, and the light emission luminance is also uniform. Further, the element resistance can be reduced by the current path layer 14 and the current path layer 14 is formed by diffusion instead of crystal growth, so that the crystal growth process can be simplified and the crystal growth time can be shortened.
【００２２】なお、上記実施例では拡散用不純物として
Ｚｎを用いたが、Ｚｎに限るものではない。また、拡散
方法も特に限定されるものでなく、石英管内において気
相拡散してもよい。あるいは、例えばスピンコート等の
膜厚の制御が容易な方法で拡散源を形成し、その膜厚を
λ／（４ｎ）となるように制御すれば（λはレーザ光の
発振波長、ｎは拡散源の屈折率）、拡散後に拡散源を除
去することなくＡＲコート膜（無反射コート膜）として
用いることができ、より一層工程の簡略化を図れる。In the above embodiment, Zn is used as the impurity for diffusion, but it is not limited to Zn. Also, the diffusion method is not particularly limited, and gas phase diffusion may be performed in a quartz tube. Alternatively, for example, if a diffusion source is formed by a method such as spin coating which can easily control the film thickness, and the film thickness is controlled to be λ / (4n) (λ is the oscillation wavelength of the laser beam, and n is the diffusion wavelength). (Refractive index of the light source), and can be used as an AR coating film (anti-reflection coating film) without removing the diffusion source after the diffusion, further simplifying the process.
【００２３】[0023]
【発明の効果】本発明によれば、キャップ層から電流ブ
ロック層の上層部にかけて少なくとも電流通路領域の周
囲に第２導電型の電流通路層が形成されているので、キ
ャップ層に拡散領域と等しい大きさのウィンドウ部を開
口してあっても、電流通路層から電流通路領域へ注入電
流を流すことができる。このため、キャップ層に電流通
路領域と同じ大きさのウィンドウ部を開口することがで
き、キャップ層によって出射光を吸収することがなくな
るので、光出力の低減を防止することができる。しか
も、キャップ層のウィンドウ部を通して不純物を拡散さ
せることによって電流通路領域を形成しているので、キ
ャップ層を基準として電流通路領域をセルフアライメン
トにより形成することができ、キャップ層のウィンドウ
部と電流通路領域とを正確かつ容易に位置合わせするこ
とができ、発光輝度を均一にし、キャップ層による光吸
収を小さくして光出力の低減を防止でき、ウィンドウ部
の位置ずれによる素子抵抗の増加も防止できる。According to the present invention, since the current path layer of the second conductivity type is formed at least around the current path region from the cap layer to the upper layer of the current block layer, the cap layer is equal to the diffusion region. Even if the window having the size is opened, the injection current can flow from the current path layer to the current path region. For this reason, a window portion having the same size as the current path region can be opened in the cap layer, and the cap layer does not absorb the emitted light, so that a reduction in light output can be prevented. Moreover, since the current path region is formed by diffusing impurities through the window portion of the cap layer, the current path region can be formed by self-alignment with reference to the cap layer. It is possible to accurately and easily align the region with the light emitting region, make the light emission luminance uniform, reduce the light absorption by the cap layer, prevent the light output from being reduced, and prevent the element resistance from increasing due to the displacement of the window portion. .
【００２４】また、電流通路層は拡散によって形成され
ているので、エピタキシャル成長層によって電流通路層
を形成された先行技術例と比較して結晶成長工程を簡略
化することができる。しかも、電流通路層と電流通路領
域を同時に形成することができるので、電流通路層を拡
散によって形成しても拡散工程が複雑になることもな
く、半導体発光素子の製造工程を簡単にすることができ
る。Further, since the current path layer is formed by diffusion, the crystal growth process can be simplified as compared with the prior art example in which the current path layer is formed by the epitaxial growth layer. In addition, since the current path layer and the current path region can be formed at the same time, the diffusion step is not complicated even if the current path layer is formed by diffusion, and the manufacturing process of the semiconductor light emitting device can be simplified. it can.
【図１】本発明の一実施例による半導体発光素子を示す
一部破断した斜視図である。FIG. 1 is a partially broken perspective view illustrating a semiconductor light emitting device according to an embodiment of the present invention.
【図２】（ａ）（ｂ）（ｃ）（ｄ）は同上の半導体発光
素子の製造方法を示す断面図である。FIGS. 2A, 2B, 2C, and 2D are cross-sectional views illustrating a method for manufacturing the semiconductor light emitting device according to the first embodiment.
【図３】先行技術例を示す一部破断した斜視図である。FIG. 3 is a partially broken perspective view showing a prior art example.
【図４】別な先行技術例を示す一部破断した斜視図であ
る。FIG. 4 is a partially broken perspective view showing another prior art example.
【図５】さらに別な先行技術例を示す一部破断した斜視
図である。FIG. 5 is a partially broken perspective view showing still another prior art example.
５ 活性層 ６ 上部クラッド層 ７ 電流ブロック層 ８ キャップ層 １１ ウィンドウ部 １２ 拡散源 １３ ｐ−Ｚｎ電流通路領域 １４ ｐ−Ｚｎ電流通路層 Reference Signs List 5 active layer 6 upper cladding layer 7 current blocking layer 8 cap layer 11 window portion 12 diffusion source 13 p-Zn current path region 14 p-Zn current path layer
Claims (1)
第１導電型の電流ブロック層を形成し、当該ブロック層
の上にブロック層よりも厚みの薄い第１導電型のキャッ
プ層を形成し、前記キャップ層に光出射用のウィンドウ
部を開口した後、前記ウィンドウ部を通して第２導電型
の不純物を拡散させることによりウィンドウ部の直下に
電流ブロック層を貫通させるようにして第２導電型の電
流通路領域を形成すると同時に前記キャップ層を通して
第２導電型の不純物を拡散させることによりキャップ層
から電流ブロック層の上層部にかけて少なくとも電流通
路領域の周囲に第２導電型の電流通路層を形成する半導
体発光素子の製造方法において、 前記電流ブロック層の厚みをＴb、前記キャップ層の厚
みをＴcap、前記不純物の前記電流ブロック層における
拡散レートをＤb、前記不純物の前記キャップ層におけ
る拡散レートをＤcapとするとき、 Ｔcap／Ｄcap ≦ Ｔb／Ｄb を満たす条件のもとで前記不純物を拡散させる ことを特
徴とする半導体発光素子の製造方法。 And 1. A semiconductor layer of a second conductivity type over the light-emitting layer
Forming a current blocking layer of the first conductivity type;
Forming a first conductive type cap layer having a thickness smaller than that of the block layer , opening a light emitting window portion in the cap layer, and then passing the second conductive type cap layer through the window portion. The second conductivity type current path region is formed so as to penetrate the current block layer immediately below the window portion by diffusing the impurities, and simultaneously diffusing the second conductivity type impurities through the cap layer to remove the second conductivity type impurities from the cap layer. A semiconductor layer for forming a current path layer of the second conductivity type at least around the current path area over the upper layer of the current block layer;
In the method for manufacturing a body light emitting device, the thickness of the current block layer is Tb, and the thickness of the cap layer is
Only Tcap, the impurity in the current block layer
The diffusion rate is Db, and the impurity in the cap layer is
A method for manufacturing a semiconductor light-emitting device , wherein the impurity is diffused under a condition satisfying Tcap / Dcap ≦ Tb / Db , where Dcap is a diffusion rate .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28221991A JP2973253B2 (en) | 1991-10-01 | 1991-10-01 | Method for manufacturing semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28221991A JP2973253B2 (en) | 1991-10-01 | 1991-10-01 | Method for manufacturing semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0595135A JPH0595135A (en) | 1993-04-16 |
| JP2973253B2 true JP2973253B2 (en) | 1999-11-08 |
Family
ID=17649614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28221991A Expired - Fee Related JP2973253B2 (en) | 1991-10-01 | 1991-10-01 | Method for manufacturing semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2973253B2 (en) |
-
1991
- 1991-10-01 JP JP28221991A patent/JP2973253B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0595135A (en) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Burnham et al. | Etched buried heterostructure GaAs/GaAlAs injection lasers | |
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| US4922499A (en) | Semiconductor laser device and the manufacturing method thereof | |
| JPH03131083A (en) | Manufacture of semiconductor laser device | |
| JP3095545B2 (en) | Surface emitting semiconductor light emitting device and method of manufacturing the same | |
| EP0272096A2 (en) | A semiconductor laser device | |
| US6928096B2 (en) | Nitride-based semiconductor laser device and method of fabricating the same | |
| JPH07176788A (en) | Light emitting diode | |
| US5854089A (en) | Semiconductor device by selectively controlling growth of an epitaxial layer without a mask | |
| JP2973253B2 (en) | Method for manufacturing semiconductor light emitting device | |
| US6707834B2 (en) | Semiconductor laser device and process for producing the same | |
| US5563094A (en) | Buried reverse bias junction configurations in semiconductor structures employing photo induced evaporation enhancement during in situ epitaxial growth and device structures utilizing the same | |
| US6709884B2 (en) | Light emitting device, semiconductor device, and method of manufacturing the devices | |
| JP3685541B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| EP0614257B1 (en) | Gain-guided type laser diode | |
| JP3606545B2 (en) | Semiconductor light emitting device | |
| KR100261248B1 (en) | Laser diode and its manufacturing method | |
| JPH04259263A (en) | Light-emitting semiconductor device | |
| JPH10209565A (en) | Lateral current-injection type surface light-emitting semiconductor laser device, its manufacture, and semiconductor laser array | |
| US20060083279A1 (en) | Semiconductor laser | |
| JPS61139082A (en) | Semiconductor light-emitting device | |
| JPH0697589A (en) | Semiconductor laser array element and manufacture thereof | |
| KR100261243B1 (en) | Laser diode and its manufacturing method | |
| JP2611486B2 (en) | Semiconductor laser and method of manufacturing the same | |
| KR100287205B1 (en) | Semiconductor laser device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |