JP2970755B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2970755B2
JP2970755B2 JP9330477A JP33047797A JP2970755B2 JP 2970755 B2 JP2970755 B2 JP 2970755B2 JP 9330477 A JP9330477 A JP 9330477A JP 33047797 A JP33047797 A JP 33047797A JP 2970755 B2 JP2970755 B2 JP 2970755B2
Authority
JP
Japan
Prior art keywords
bonding
wire
bonding pads
pads
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9330477A
Other languages
English (en)
Other versions
JPH11163033A (ja
Inventor
勇 大▲鶴▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP9330477A priority Critical patent/JP2970755B2/ja
Publication of JPH11163033A publication Critical patent/JPH11163033A/ja
Application granted granted Critical
Publication of JP2970755B2 publication Critical patent/JP2970755B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、センターパッド配
列の半導体集積回路チップを有する半導体装置に関し、
特に、半導体集積回路チップのボンディングパッドと、
例えば、リードフレーム側のインナーリードのような、
パッケージの外部接続用導線の端子とを、ワイヤーボン
ディングにより、電気的に接続した構造の半導体装置に
関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの高集積化に伴って、半導
体集積回路チップ上でのボンディングパッドの配列のた
めの面積は、より狭くなってきた。そのため、従来と同
数のボンディングパッドを、半導体集積回路チップ上に
配置するのに、隣接するボンディングパッドの間隔が狭
くなっている。
【０００３】特に、図５で示すような、センターパッド
配列の半導体集積回路チップ１では、その左右に配置さ
れたリードフレーム側のインナーリード４から、チップ
１の中央に一列にボンディングパッド２を配置した事例
では、ボンディングパッド２の間隔が非常に狭く、これ
に合わせて、図６の（ａ）〜（ｃ）に示すように、ボン
ディングツール５の先端径を小さくする（符号６で示す
先端の周縁の幅を小さくする）必要があるが、この場合
には、ボンディングツール５において、ワイヤーボンデ
ィングのプロセスにおける２ｎｄボンディング形状の接
合長さ（符号７で示す）が少なくなり、２ｎｄボンディ
ング時の接合安定性の低下を招いていた。
【０００４】なお、ここで、「２ｎｄボンディング」と
は、半導体集積回路チップ１上のボンディングパッド２
に、ボンディングワイヤー３を接合することを「１ｓｔ
ボンディング」と呼ぶのに対して、例えば、リードフレ
ームにおけるインナーリード４のような、パッケージの
外部接続用導線の端子にボンディングワイヤー３を接合
することを指している。
【０００５】また、ボンディングパッド２の間隔が狭い
と、ワイヤーボンディングを行う場合、図７の（ａ）、
（ｂ）において、符号８で示すようなボンディングツー
ル５の動作パターンの中では、特に、符号９で示す領域
（リバース動作）で、先に接続された隣接のボンディン
グワイヤー３にボンディングツール５の先端が接触し、
ボンディングワイヤー３を断線しする虞があり、また、
使用に際して、異なる信号や電位のボンディングワイヤ
ーとの間で、電気的なショートなどを引き起こすなどの
おそれがある。
【０００６】
【発明が解決しようとする課題】このように、半導体集
積回路チップ１上のボンディングパッド２の間隔が狭く
なると、ボンディングツール２の先端径を小さくする必
要に迫られるが、この場合には、２ｎｄボンディングで
の接合安定性が低下し（例えば、接合不良など）、ま
た、ボンディングツール２の先端径を変えなければ、ボ
ンディングパッド２の間隔の割に、相対的に前記先端径
が大きくなり過ぎることとなり、ワイヤーボンディング
の作業において、隣接の既設ボンディングワイヤーの切
断を招くなどの問題が起こる。
【０００７】本発明は、上記事情に基づいてなされたも
ので、センターパッド配列の半導体集積回路チップを有
する半導体装置において、ワイヤーボンディングの歩留
まりを損なうことなく、高集積化できる形態の半導体装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】このため、本発明では、
半導体集積回路チップの左右に配置された外部接続用導
線の端子と、前記半導体集積回路チップのセンターに配
列されたボンディングパッドとの間で、左右交互にボン
ディングワイヤーを接続している半導体装置において、
前記ボンディングパッドを、その全体の配列方向に対し
て左右に位置ずれするように千鳥状に配列すると共に、
前記ボンディングパッドから前記端子へのボンディング
ワイヤーの引き出し方向と、互いに隣接する前記ボンデ
ィングパッド間の中心を結ぶ線の方向とが、直角ないし
鋭角となるように、前記ボンディングパッドの左右の位
置ずれを設定したことを特徴とする。
【０００９】更には、前記ボンディングパッドの全体の
配列方向に対する、前記端子の左右の配列を、前記ボン
ディングワイヤーの方向と、互いに隣接するパッド間の
中心を結ぶ線の方向とが、ボンディング順序方向に関し
て、直角ないし鋭角となるように、設定するのである。
【００１０】従って、ボンディングパッドを、その全体
配列の方向に関して、左右に必要量だけ、位置をずらこ
とで、実質的に、ボンディングパッドの必要間隔を確保
し、ボンディングツールの先端径を無理に小さくしなく
ても、ワイヤーボンディングを無理なく行うことがで
き、しかも、ワイヤーボンディングの動作パターンの中
で、隣接の既設ボンディングワイヤーの断線などの事故
を回避でき、チップの高集積化が進んでも、従来と同様
な、良好な接合状態を得ることができる。
【００１１】
【発明の実施の形態】（実施の形態１）次に、本発明の
実施の形態１について、図１および図２を参照して具体
的に説明する。メモリー系の半導体集積回路チップ１で
は、既に説明したように、ボンディングパッド２が半導
体集積回路チップ１のセンターに一列に配列されている
場合があり、この場合、インナーリード４を半導体集積
回路チップ１上の両側に備えていて、ボンディングワイ
ヤー３は、大抵の場合、交互に配設する構造となる（図
５を参照）。この場合の隣接するボンディングパッド２
の間隔をＬ＝Ｌ１とする。
【００１２】本発明の実施の形態では、ボンディングパ
ッド２の全体配列の方向に対して、隣接するものは、左
右に位置がずらされており、所謂、千鳥状の配列となっ
ている。このため、隣接ボンディングパッド２の間隔Ｌ
２は、Ｌ２＝Ｌ１／cos θ（θはボンディングパッドの
全体配列の方向に対する傾斜角）となり、これによっ
て、ボンディングツールの先端径を無理に小さくしなく
ても、ワイヤーボンディングを無理なく行うことができ
ることになる。また、使用に際して、異なる信号や電位
のボンディングワイヤーとの間で、電気的なショートな
どを引き起こす虞もなくなる。
【００１３】また、図２の（ａ）、（ｂ）に示すよう
に、各ボンディングパッド２から、左右のそれぞれの対
応インナーリード４にボンディングされるボンディング
ワイヤー３が、図において上側から下側へ、左右交互に
行われる場合、ボンディングパッド２からインナーリー
ド４へのボンディングワイヤー３の引き出し方向と、互
いに隣接するボンディングパッド２間の中心を結ぶ線の
方向とが、直角ないし鋭角（図面には、α＝直角の場合
が示されている）となるように、ボンディングパッド２
の左右の位置ずれを設定している。
【００１４】即ち、図２の（ａ）では、ボンディングパ
ッド２の全体配列の方向（図面において上下の方向）に
対して、角度θの傾きで、隣接ボンディングパッド２が
配置されると、ボンディングパッド２から左側のインナ
ーリード４へのワイヤーボンディングの際、ボンディン
グツール５の先端のリバース動作領域９は、十分な間隔
Ｌ２を確保しており、しかも、前段のボンディングワイ
ヤー３に接近することがない。
【００１５】また、図２の（ｂ）では、ボンディングパ
ッド２から右側のインナーリード４へのワイヤーボンデ
ィングの際、ボンディングツール５の先端のリバース動
作領域９は、その動作ストロークにもよるが、最小間隔
Ｌ３（Ｌ３＝Ｌ１・sin θ）以上を確保しており、それ
以上に前段のボンディングワイヤー３に接近することが
ない。
【００１６】なお、図１および図２に示す実施の形態で
は、説明の都合上、ボンディングパッド２の全体配列の
方向でのピッチ寸法ＬをＬ＝Ｌ１として、等間隔として
いるが、上述のように、Ｌ３＝Ｌ１・sin θ＜Ｌ１とな
ることを考慮して、図２の（ｂ）の場合のボンディング
パッド２の全体方向の間隔Ｌを、Ｌ３＝Ｌ・sin θ＞Ｌ
１になるように設定するとよい。例えば、Ｌ＝Ｌ２／・
sin θとすれば、Ｌ３＝Ｌ２となり、る。ボンディング
ツール５の先端のリバース動作領域９は、十分な間隔Ｌ
３を確保することになる。
【００１７】従って、ボンディングツール５の動作パタ
ーン８の中で、特に、リバース動作領域９は、直前に接
続された隣接のボンディングワイヤー３側に接近するこ
とがなく、ボンディングツール５の先端が接触して、断
線を起こす虞がない。
【００１８】（実施の形態２）図３および図４には、本
発明の実施の形態２が、図解されている。ここでは、ボ
ンディングパッド２の全体の配列方向に対する、インナ
ーリード５の左右の配列のピッチが図面上、上下にずら
してあり、その他は、実施の形態１と同様に、ボンディ
ングワイヤー３の方向と、互いに隣接するボンディング
パッド２間の中心を結ぶ線の方向とが、ボンディング順
序方向（図面上、上から下へ）に関して、直角ないし鋭
角となるように、設定している（図３を参照）。
【００１９】即ち、図４の（ａ）はα＝直角の場合を示
し、図４の（ｂ）はα＝鋭角の場合を示している。この
際の作用効果は、実施の形態１の場合と同様であるが、
ボンディングパッド２の全体配列の方向でのピッチ寸法
Ｌを等間隔としても、図４の（ｃ）に示すように、ボン
ディングツール５の先端のリバース動作領域９の方向
が、前段のボンディングワイヤー３と離れる方向への角
度を持っており、これに接近することがない（ここで
は、α’＝鋭角）。従って、ボンディングツール５の先
端が接触して、断線を起こす虞がない。
【００２０】なお、上述の実施の形態１、２では、図面
（図１および図３）上、左右のインナーリード４を、交
互に、上から下への順序で、ワイヤーボンディングする
場合について説明しているが、例えば、片側のインナー
リードについて、上から下への順序で、先ず、ワイヤー
ボンディングした後、逆に、反対側のインナーリードに
ついて、下から上への順序で、ワイヤーボンディングし
ても良いことは勿論である。
【００２１】
【実施例】次に本発明の具体例について図面を参照して
説明する。即ち、従来例（図５を参照）のように、単列
にボンディングパッド２を配列した場合に、パッド間隔
が１００μｍとなる場合に、本発明において、パッド間
隔が１２０μｍの場合と同様なボンディングツール５を
使用できるようにするためには、以下のように設計す
る。
【００２２】まず、千鳥状にボンディングパッド２をず
らして、隣接するボンディングパッド２相互の間隔が１
２０μｍになるようにする。従って、この場合は、ボン
ディングパッド２の全体配列の方向に対して、左右に約
６７μｍずらせばよいこととなる。次に、例えば、図４
の（ａ）のように、インナーリード４を、ボンディング
ワイヤー３の長手方向と、互いに隣接するボンディング
パッド２間の中心を結ぶ線の方向とが、直角に交わるよ
うに配置する（図４の（ｂ）のように鋭角に交わるよう
に配置してもよい）。
【００２３】これによって、ボンディングパッド２の間
隔が１００μｍの場合に必要となる、先端径の小さいボ
ンディングツール５を使用する必要がなくなり、少なく
とも、パッド間隔が１２０μｍの場合のボンディングツ
ールを、そのまま、使用することができることとなる。
【００２４】
【発明の効果】本発明は、以上詳述したようになり、半
導体集積回路チップの左右に配置された外部接続用導線
の端子と、前記半導体集積回路チップのセンターに配列
されたボンディングパッドとの間で、左右交互にボンデ
ィングワイヤーを接続している半導体装置において、前
記ボンディングパッドを、その全体の配列方向に対して
左右に位置ずれするように千鳥状に配列すると共に、前
記ボンディングパッドから前記端子へのボンディングワ
イヤーの引き出し方向と、互いに隣接する前記ボンディ
ングパッド間の中心を結ぶ線の方向とが、直角ないし鋭
角となるように、前記ボンディングパッドの左右の位置
ずれを設定しているので、ボンディングツールの先端径
を無理に小さくしなくても、ワイヤーボンディングを無
理なく行うことができ、しかも、ワイヤーボンディング
の動作パターンの中で、隣接の既設ボンディングワイヤ
ーの断線などの事故を回避でき、チップの高集積化が進
んでも、ワイヤーボンディングの歩留まりを損なうこと
なく、また、従来と同様な、良好な接合状態を得ること
ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１を示す模式的平面図であ
る。
【図２】同じく、（ａ）、（ｂ）によって、ワイヤーボ
ンディングを説明するための要部の拡大図である。
【図３】本発明の実施の形態２を示す模式的平面図であ
る。
【図４】同じく、（ａ）〜（ｃ）によって、ワイヤーボ
ンディングを説明するための要部の拡大図である。
【図５】従来例の模式的平面図である。
【図６】（ａ）はボンディングツールの外観側面図、
（ｂ）はその先端の拡大断面図、（ｃ）は２ｎｄボンデ
ィング形状の平面図である。
【図７】（ａ）および（ｂ）は、従来例でのワイヤーボ
ンディングを説明するための側面図および平面図であ
る。
【符号の説明】
１ 半導体集積回路チップ ２ ボンディングパッド ３ ボンディングワイヤー ４ インナーリード（端子） ５ ボンディングツール ６ ２ｎｄボンディング形状の接合長さを形成する部分 ７ ２ｎｄボンディング形状の接合長さ ８ ボンディングワイヤーのループ形状を形成するため
のボンディングツールの動作軌跡 ９ その動作軌跡上のリバース動作領域

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体集積回路チップの左右に配置され
    た外部接続用導線の端子と、前記半導体集積回路チップ
    のセンターに配列されたボンディングパッドとの間で、
    左右交互にボンディングワイヤーを接続している半導体
    装置において、前記ボンディングパッドを、その全体の
    配列方向に対して左右に位置ずれするように千鳥状に配
    列すると共に、前記ボンディングパッドから前記端子へ
    のボンディングワイヤーの引き出し方向と、互いに隣接
    する前記ボンディングパッド間の中心を結ぶ線の方向と
    が、直角ないし鋭角となるように、前記ボンディングパ
    ッドの左右の位置ずれを設定したことを特徴とする半導
    体装置。
  2. 【請求項２】 前記ボンディングパッドの全体の配列方
    向に対する、前記端子の左右の配列を、前記ボンディン
    グワイヤーの方向と、互いに隣接するボンディングパッ
    ド間の中心を結ぶ線の方向とが、ボンディング順序方向
    に関して、直角ないし鋭角となるように、設定したこと
    を特徴とする請求項１に記載の半導体装置。
JP9330477A 1997-12-01 1997-12-01 半導体装置 Expired - Fee Related JP2970755B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9330477A JP2970755B2 (ja) 1997-12-01 1997-12-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9330477A JP2970755B2 (ja) 1997-12-01 1997-12-01 半導体装置

Publications (2)

Publication Number Publication Date
JPH11163033A JPH11163033A (ja) 1999-06-18
JP2970755B2 true JP2970755B2 (ja) 1999-11-02

Family

ID=18233070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9330477A Expired - Fee Related JP2970755B2 (ja) 1997-12-01 1997-12-01 半導体装置

Country Status (1)

Country Link
JP (1) JP2970755B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016916B1 (en) 1999-02-01 2006-03-21 Lg Electronics Inc. Method of searching multimedia data
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement

Also Published As

Publication number Publication date
JPH11163033A (ja) 1999-06-18

Similar Documents

Publication Publication Date Title
US6495773B1 (en) Wire bonded device with ball-shaped bonds
US6602778B2 (en) Apparatus and methods for coupling conductive leads of semiconductor assemblies
EP0126664B1 (en) Wire bonding method for producing a semiconductor device and semiconductor device produced by this method
CN101188218A (zh) 具有不同高度的凸点的半导体芯片和包括其的半导体封装
KR20040011348A (ko) 반도체장치
JP2004071947A (ja) 半導体装置
US7078808B2 (en) Double density method for wirebond interconnect
US6097082A (en) Semiconductor device
KR20050091932A (ko) 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
US20070182026A1 (en) Semiconductor device
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JP2970755B2 (ja) 半導体装置
US6424049B1 (en) Semiconductor device having chip-on-chip structure and semiconductor chip used therefor
US6674163B1 (en) Package structure for a semiconductor device
JPH0256942A (ja) 半導体装置
US6713869B2 (en) Wiring pattern of semiconductor device
JP3627719B2 (ja) 熱電モジュール
KR100388295B1 (ko) 와이어 본딩 구조 및 그 방법
JP2001237346A (ja) 半導体素子搭載基板、及び半導体装置の製造方法
JPH02216839A (ja) 半導体装置
JPH0982742A (ja) ワイヤボンディング方法
JP4086016B2 (ja) 熱電モジュール搭載パッケージ
JPS63152161A (ja) 半導体装置
JPS61212050A (ja) 半導体装置
JPH04277642A (ja) ワイヤーボンディング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees