JP2968035B2 - 液晶パネル - Google Patents
液晶パネルInfo
- Publication number
- JP2968035B2 JP2968035B2 JP31329190A JP31329190A JP2968035B2 JP 2968035 B2 JP2968035 B2 JP 2968035B2 JP 31329190 A JP31329190 A JP 31329190A JP 31329190 A JP31329190 A JP 31329190A JP 2968035 B2 JP2968035 B2 JP 2968035B2
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- liquid crystal
- signal
- signals
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は液晶パネル、とりわけ液晶駆動用のIC（ドラ
イバーIC）をCOG〔Chip On Glass〕工法などによりガラ
ス基板上に実装したアクティブ・マトリクス型の液晶パ
ネルに関するものである。
イバーIC）をCOG〔Chip On Glass〕工法などによりガラ
ス基板上に実装したアクティブ・マトリクス型の液晶パ
ネルに関するものである。
従来の技術 COG工法を用いずに、液晶パネルを駆動しようとした
場合は、フィルムキャリアなどを用いて、駆動用ICの出
力端子のみをガラス基板上の電極に接続し、入力端子は
直接またはフィルムキャリアを介してプリント基板上の
パターンに接続される。よって、駆動用ICの入力端子は
直接ガラス基板上の電極に接続されることがないため、
ガラス基板上の電極とIC端子の接触抵抗などの影響を考
える必要はなかった。
場合は、フィルムキャリアなどを用いて、駆動用ICの出
力端子のみをガラス基板上の電極に接続し、入力端子は
直接またはフィルムキャリアを介してプリント基板上の
パターンに接続される。よって、駆動用ICの入力端子は
直接ガラス基板上の電極に接続されることがないため、
ガラス基板上の電極とIC端子の接触抵抗などの影響を考
える必要はなかった。
しかしながら、パネルから引き出された電極数はパネ
ルの画素数が増えるとともに増加し、複数個の液晶駆動
用LSIをフィルムキャリアなどによりパネルの外部に取
り付けることは液晶パネルの小型化を妨げる要因であっ
た。そこで、コンパクトに、かつ高信頼性・低コストで
接続するために、パネルのガラス基板上に液晶駆動用LS
Iを直接実装するCOG実装工法が今日の主流となりつつあ
る。
ルの画素数が増えるとともに増加し、複数個の液晶駆動
用LSIをフィルムキャリアなどによりパネルの外部に取
り付けることは液晶パネルの小型化を妨げる要因であっ
た。そこで、コンパクトに、かつ高信頼性・低コストで
接続するために、パネルのガラス基板上に液晶駆動用LS
Iを直接実装するCOG実装工法が今日の主流となりつつあ
る。
発明が解決しようとする課題 ところが、COG工法を用いることにより、IC駆動用の
信号がパネルすなわちガラス基板上に与えられてから、
IC入力端子に供給されるまでの配線抵抗（通常、ガラス
基板上ではAI配線が用いられる）、およびIC端子とガラ
ス基板上の電極との接触抵抗は無視できない値になって
しまう。特に量産においては、配線抵抗、接触抵抗の温
度、湿度などの動作環境によるばらつき、および製造工
程におけるばらつき要因が考えられ、十分余裕を持たせ
た設計にする必要がある。また、最も電流の流れるグラ
ンド端子は配線抵抗による影響を大きく受けてしまい、
中でもディジタル信号系の端子はパルスの立ち上がり立
ち下がりに大電流が流れるため、アナログ系の信号のS/
N比を低下させる要因となる。また、高周波のアナログ
信号はディジタル信号のノイズマージンを低下させる原
因となる。
信号がパネルすなわちガラス基板上に与えられてから、
IC入力端子に供給されるまでの配線抵抗（通常、ガラス
基板上ではAI配線が用いられる）、およびIC端子とガラ
ス基板上の電極との接触抵抗は無視できない値になって
しまう。特に量産においては、配線抵抗、接触抵抗の温
度、湿度などの動作環境によるばらつき、および製造工
程におけるばらつき要因が考えられ、十分余裕を持たせ
た設計にする必要がある。また、最も電流の流れるグラ
ンド端子は配線抵抗による影響を大きく受けてしまい、
中でもディジタル信号系の端子はパルスの立ち上がり立
ち下がりに大電流が流れるため、アナログ系の信号のS/
N比を低下させる要因となる。また、高周波のアナログ
信号はディジタル信号のノイズマージンを低下させる原
因となる。
通常、プリント基板上の回路では、グランドラインに
生ずるスパイクノイズや高周波成分をバイパスコンデン
サなどを用いて除去することができる。特にディジタル
ICのグランドライン間にはバイパスコンデンサを挿入す
るのは常識的である。ところが、ガラス基板上の場合は
コンデンサを実装するのはコストがかかる上、工法的に
も難しい。また、ガラス基板上の多層配線パターンを利
用してコンデンサを形成した場合は、容量を作れば作る
ほど層間ショートの確率が増大し、パネル歩留りは低下
してしまう。
生ずるスパイクノイズや高周波成分をバイパスコンデン
サなどを用いて除去することができる。特にディジタル
ICのグランドライン間にはバイパスコンデンサを挿入す
るのは常識的である。ところが、ガラス基板上の場合は
コンデンサを実装するのはコストがかかる上、工法的に
も難しい。また、ガラス基板上の多層配線パターンを利
用してコンデンサを形成した場合は、容量を作れば作る
ほど層間ショートの確率が増大し、パネル歩留りは低下
してしまう。
本発明はこのような課題を解決するもので、アナログ
信号系においてはS/N比を向上させ、ディジタル信号系
においてはノイズマージンの低下を防止することを目的
とするものである。
信号系においてはS/N比を向上させ、ディジタル信号系
においてはノイズマージンの低下を防止することを目的
とするものである。
課題を解決するための手段 この課題を解決するために本発明は、ガラス基板上に
おいて、アナログ信号系のグランドラインと、ディジタ
ル信号系のグランドラインの２種類を用い、これらを電
気的に完全に独立させるものである。
おいて、アナログ信号系のグランドラインと、ディジタ
ル信号系のグランドラインの２種類を用い、これらを電
気的に完全に独立させるものである。
作用 この構成により、アナログ系の信号と、ディジタル系
の信号の相互干渉の低減化を図り、アナログ信号系にお
いてはS/N比を向上させ、ディジタル信号系においては
ノイズマージンの低下を防ぐことが可能である。
の信号の相互干渉の低減化を図り、アナログ信号系にお
いてはS/N比を向上させ、ディジタル信号系においては
ノイズマージンの低下を防ぐことが可能である。
実施例 以下、本発明の一実施例について、図面に基づいて説
明する。
明する。
第１図は本発明の実施例におけるCOG実装工法を用い
て液晶駆動用のLSIを実装したアクティブマトリクス型
の液晶パネルの回路図を示したものである。図におい
て、１は薄膜トランジスタのゲート信号出力用IC、２は
同じく薄膜トランジスタのソース信号出力用IC、３およ
び４はゲート出力信号線およびソース出力信号線であ
り、それぞれゲート配線、ソース配線に接続されてい
る。５は各ICへの入力信号を供給するバスラインであ
り、各ICを駆動するのに必要なクロック信号、電源、各
種タイミング信号などが含まれる。これらの信号は信号
発生部６で発生させ、電極部７よりバスライン５に伝わ
る。ここで、電極部７、バスライン５はガラス基板８上
に形成された配線である。前記バスライン５のうち９は
アナログ信号用グランドライン、10はディジタル信号用
グランドラインであり、各IC1,2および電極部７もアナ
ログ信号用とディジタル信号用の２種類に分かれてい
る。また、パネルと信号発生部６との間で、アナログ信
号用グランドライン９とディジタル信号用グランドライ
ン10をショートさせている。この部分は配線抵抗の低い
銅線などを用いるため、２種類のグランドラインを独立
させる必要がないからである。また、11はディジタル信
号用の電源ライン、12はアナログ信号用の電源ラインで
あり、グランドライン9,10と同様に、各IC1,2および電
極部７もアナログ信号用とディジタル信号用の２種類に
分かれており、パネルと信号発生部６との間でショート
させている。
て液晶駆動用のLSIを実装したアクティブマトリクス型
の液晶パネルの回路図を示したものである。図におい
て、１は薄膜トランジスタのゲート信号出力用IC、２は
同じく薄膜トランジスタのソース信号出力用IC、３およ
び４はゲート出力信号線およびソース出力信号線であ
り、それぞれゲート配線、ソース配線に接続されてい
る。５は各ICへの入力信号を供給するバスラインであ
り、各ICを駆動するのに必要なクロック信号、電源、各
種タイミング信号などが含まれる。これらの信号は信号
発生部６で発生させ、電極部７よりバスライン５に伝わ
る。ここで、電極部７、バスライン５はガラス基板８上
に形成された配線である。前記バスライン５のうち９は
アナログ信号用グランドライン、10はディジタル信号用
グランドラインであり、各IC1,2および電極部７もアナ
ログ信号用とディジタル信号用の２種類に分かれてい
る。また、パネルと信号発生部６との間で、アナログ信
号用グランドライン９とディジタル信号用グランドライ
ン10をショートさせている。この部分は配線抵抗の低い
銅線などを用いるため、２種類のグランドラインを独立
させる必要がないからである。また、11はディジタル信
号用の電源ライン、12はアナログ信号用の電源ラインで
あり、グランドライン9,10と同様に、各IC1,2および電
極部７もアナログ信号用とディジタル信号用の２種類に
分かれており、パネルと信号発生部６との間でショート
させている。
発明の効果 本発明は以上の通りであり、低抵抗化が困難であるガ
ラス基板上の配線において、アナログ信号用とディジタ
ル信号用のグランドラインを独立させることで、アナロ
グ信号系においてはS/N比を向上させ、ディジタル信号
系においてはノイズマージンの低下を防ぐことで、動作
余裕度の高い液晶パネルが実現できる。
ラス基板上の配線において、アナログ信号用とディジタ
ル信号用のグランドラインを独立させることで、アナロ
グ信号系においてはS/N比を向上させ、ディジタル信号
系においてはノイズマージンの低下を防ぐことで、動作
余裕度の高い液晶パネルが実現できる。
第１図は本発明の一実施例におけるCOG実装工法を用い
て液晶駆動用のLSIを実装したアクティブマトリクス型
の液晶パネルの回路図を示したものである。 １……ゲート信号出力用IC、２……ソース信号出力用I
C、３……ゲート出力信号線、４……ソース出力信号
線、５……バスライン、６……信号発生部、７……電極
部、８……ガラス基板、９……アナログ信号用グランド
ライン、10……ディジタル信号用グランドライン、11…
…ディジタル信号用電源ライン、12……アナログ信号用
電源ライン。
て液晶駆動用のLSIを実装したアクティブマトリクス型
の液晶パネルの回路図を示したものである。 １……ゲート信号出力用IC、２……ソース信号出力用I
C、３……ゲート出力信号線、４……ソース出力信号
線、５……バスライン、６……信号発生部、７……電極
部、８……ガラス基板、９……アナログ信号用グランド
ライン、10……ディジタル信号用グランドライン、11…
…ディジタル信号用電源ライン、12……アナログ信号用
電源ライン。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/133 G02F 1/1345 G09F 9/00 - 9/46 G09G 3/18 G09G 3/36
Claims (1)
- 【請求項１】ガラス基板上にチップ部品を実装する工法
により実装された表示素子駆動用のICを有し、そのICの
入出力信号がディジタル信号、アナログ信号の両方を有
する液晶パネルにおいて、ディジタル信号用のグランド
ラインと、アナログ信号用のグランドラインがガラス基
板上で完全に独立していることを特徴とする液晶パネ
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31329190A JP2968035B2 (ja) | 1990-11-19 | 1990-11-19 | 液晶パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31329190A JP2968035B2 (ja) | 1990-11-19 | 1990-11-19 | 液晶パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04184318A JPH04184318A (ja) | 1992-07-01 |
| JP2968035B2 true JP2968035B2 (ja) | 1999-10-25 |
Family
ID=18039454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31329190A Expired - Lifetime JP2968035B2 (ja) | 1990-11-19 | 1990-11-19 | 液晶パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968035B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4544239B2 (ja) * | 1997-10-31 | 2010-09-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TWI232707B (en) * | 2004-03-31 | 2005-05-11 | Fujitsu Ltd | Display |
-
1990
- 1990-11-19 JP JP31329190A patent/JP2968035B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04184318A (ja) | 1992-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5565885A (en) | Liquid crystal display panel and liquid crystal display device | |
| US4687300A (en) | Liquid crystal display device | |
| JP2001056481A (ja) | 液晶表示装置 | |
| CN100405147C (zh) | 不带栅极印刷电路板和软性印刷电路的液晶显示装置 | |
| JPH05181151A (ja) | 液晶表示基板及び液晶表示装置 | |
| KR100264161B1 (ko) | 바이패스 캐패시터 실장형 액정패널 | |
| US6052171A (en) | Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings | |
| US20020003590A1 (en) | Liquid crystal display device and fabrication method thereof | |
| TW567385B (en) | Liquid crystal display device | |
| JPH08234237A (ja) | 液晶表示装置 | |
| JP2968035B2 (ja) | 液晶パネル | |
| US20040012745A1 (en) | Liquid crystal display device with flexible printed circuit board | |
| JP2001339288A (ja) | ノイズ低減回路及びそれを備えた半導体装置 | |
| JPH07261191A (ja) | 液晶表示装置 | |
| JP3237038B2 (ja) | 液晶表示装置 | |
| JP2000284873A (ja) | メモリ回路基板 | |
| JP2920843B2 (ja) | 液晶表示装置 | |
| CN111429796A (zh) | 一种显示面板、显示模组及其制作方法以及电子装置 | |
| KR100294823B1 (ko) | 액정표시장치하판글래스의배선구조 | |
| JPH0643471A (ja) | 液晶表示装置 | |
| KR20010045248A (ko) | 다층 배선을 갖는 칩 온 플랙시블 서킷 및 이를 적용한액정표시모듈 | |
| KR100285619B1 (ko) | 바이패스 캐패시터 실장형 액정패널 | |
| JP2599809B2 (ja) | 表示装置 | |
| JPH10282516A (ja) | 液晶表示装置 | |
| JPH05142562A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20070820 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100820 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110820 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 12 |