JP2966977B2 - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2966977B2 JP2966977B2 JP3198324A JP19832491A JP2966977B2 JP 2966977 B2 JP2966977 B2 JP 2966977B2 JP 3198324 A JP3198324 A JP 3198324A JP 19832491 A JP19832491 A JP 19832491A JP 2966977 B2 JP2966977 B2 JP 2966977B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- output
- accumulation time
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は撮像装置に係り、特に実
質的にダイナミックレンジの広い撮像装置に関する。
質的にダイナミックレンジの広い撮像装置に関する。
【０００２】
【従来の技術】撮像素子のダイナミックレンジを実質的
に拡大するために、露光時間の異なる複数の画像信号の
合成を行う撮像装置が公知である。
に拡大するために、露光時間の異なる複数の画像信号の
合成を行う撮像装置が公知である。
【０００３】図６は特開平 1-165270 号公報に開示され
ている撮像装置の部分回路構成図である。
ている撮像装置の部分回路構成図である。
【０００４】同図に示すように、１つフォトダイオード
と２つの出力スイッチからなる１つの画素ＳＥ（図中、
破線図示）に２つの垂直出力線を設け、所定の位相差を
もって走査される垂直シフトレジスタＶL ，ＶR によっ
て、画素信号を読み出すことで、露光時間の異なる二つ
の画素信号を得ており、例えば垂直シフトレジスタＶL
によりフォトダイオードから画素信号Ｓ2 を読み出し、
所定の時間Δｔ経過後に垂直シフトレジスタＶR により
フォトダイオードから画素信号Ｓ1 を読み出すと、該画
素信号Ｓ1 は露光時間Δｔの画素信号となる。次回に垂
直シフトレジスタＶL により読み出される画素信号Ｓ2
′は１フレーム期間ＴからΔｔを引いた時間の露光時
間の画素信号となる。かかる二つの画素信号を合成する
ことでダイナミックレンジの拡大を図ることができる。
と２つの出力スイッチからなる１つの画素ＳＥ（図中、
破線図示）に２つの垂直出力線を設け、所定の位相差を
もって走査される垂直シフトレジスタＶL ，ＶR によっ
て、画素信号を読み出すことで、露光時間の異なる二つ
の画素信号を得ており、例えば垂直シフトレジスタＶL
によりフォトダイオードから画素信号Ｓ2 を読み出し、
所定の時間Δｔ経過後に垂直シフトレジスタＶR により
フォトダイオードから画素信号Ｓ1 を読み出すと、該画
素信号Ｓ1 は露光時間Δｔの画素信号となる。次回に垂
直シフトレジスタＶL により読み出される画素信号Ｓ2
′は１フレーム期間ＴからΔｔを引いた時間の露光時
間の画素信号となる。かかる二つの画素信号を合成する
ことでダイナミックレンジの拡大を図ることができる。
【０００５】また同様に、特開平 1-204579 号公報にも
ＭＯＳ型撮像素子を利用した二つの画素信号出力方式の
撮像装置が示されている。
ＭＯＳ型撮像素子を利用した二つの画素信号出力方式の
撮像装置が示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上述の
様なＭＯＳ型撮像素子を用いた撮像装置の場合、一つの
画素には二つの出力スイッチと二つの垂直出力線が必要
となり、このために画素の有効開口部が小さくなり、感
度が低下するという問題がある。またＭＯＳ型撮像素子
は光電変換信号を読み出す時にフォトダイオードはクリ
アされるので、二つの異なる露光信号は別々に露光を行
う必要がある。
様なＭＯＳ型撮像素子を用いた撮像装置の場合、一つの
画素には二つの出力スイッチと二つの垂直出力線が必要
となり、このために画素の有効開口部が小さくなり、感
度が低下するという問題がある。またＭＯＳ型撮像素子
は光電変換信号を読み出す時にフォトダイオードはクリ
アされるので、二つの異なる露光信号は別々に露光を行
う必要がある。
【０００７】なお、ＭＯＳ型撮像素子で垂直出力線を一
本にすることも可能であるが、二ラインの画素信号を読
み出すことになるため、水平走査周波数が二倍になる問
題がある。
本にすることも可能であるが、二ラインの画素信号を読
み出すことになるため、水平走査周波数が二倍になる問
題がある。
【０００８】
【課題を解決するための手段】本発明の撮像装置は、非
破壊型の光電変換素子を有する画素が複数配列された撮
像装置において、リセット動作後、第１の蓄積時間が経
過した後に第１の読み出し動作を行い、各画素から蓄積
時間の短い画素信号を読み出す第１の信号読み出し系回
路と、前記リセット動作後、前記第１の蓄積時間より長
い第２の蓄積時間が経過した後に第２の読み出し動作を
行い、各画素から蓄積時間の長い画素信号を読み出す第
２の信号読み出し系回路と、前記第２の信号読み出し系
回路から出力された蓄積時間の長い画素信号の中に飽和
画素信号を検出した場合に、その画素信号を前記第１の
信号読み出し系回路から出力された蓄積時間の短い画素
信号と置換するスイッチ回路を含む信号処理回路と、を
具備し、前記各光電変換素子に接続された一つの信号出
力線に前記第１及び第２の信号読み出し系回路が接続さ
れていることを特徴とする。
破壊型の光電変換素子を有する画素が複数配列された撮
像装置において、リセット動作後、第１の蓄積時間が経
過した後に第１の読み出し動作を行い、各画素から蓄積
時間の短い画素信号を読み出す第１の信号読み出し系回
路と、前記リセット動作後、前記第１の蓄積時間より長
い第２の蓄積時間が経過した後に第２の読み出し動作を
行い、各画素から蓄積時間の長い画素信号を読み出す第
２の信号読み出し系回路と、前記第２の信号読み出し系
回路から出力された蓄積時間の長い画素信号の中に飽和
画素信号を検出した場合に、その画素信号を前記第１の
信号読み出し系回路から出力された蓄積時間の短い画素
信号と置換するスイッチ回路を含む信号処理回路と、を
具備し、前記各光電変換素子に接続された一つの信号出
力線に前記第１及び第２の信号読み出し系回路が接続さ
れていることを特徴とする。
【０００９】
【作用】本発明の撮像装置は、露光時間の異なる複数の
画素信号を読み出し、露光時間の長い一の画素信号の中
から飽和画素信号を検出した場合に、該飽和画素信号を
露光時間のより短い該画素の非飽和画素信号と置換する
ことで、実質的にダイナミックレンジの拡大を図るもの
である。
画素信号を読み出し、露光時間の長い一の画素信号の中
から飽和画素信号を検出した場合に、該飽和画素信号を
露光時間のより短い該画素の非飽和画素信号と置換する
ことで、実質的にダイナミックレンジの拡大を図るもの
である。
【００１０】本発明において、画素の光電変換素子が非
破壊型であるため、光電変換された電荷は信号読出し時
にも非破壊であり、各画素の電荷蓄積中に蓄積時間の短
い画素を読み出しても蓄積された電荷はほぼ非破壊で保
持され、その後さらに信号電荷の蓄積を続け、一定時間
後に蓄積時間の長い画素信号を読み出すことができる。
すなわち、二つの蓄積時間の異なる画素信号は別々に信
号電荷の蓄積を行う必要がない。
破壊型であるため、光電変換された電荷は信号読出し時
にも非破壊であり、各画素の電荷蓄積中に蓄積時間の短
い画素を読み出しても蓄積された電荷はほぼ非破壊で保
持され、その後さらに信号電荷の蓄積を続け、一定時間
後に蓄積時間の長い画素信号を読み出すことができる。
すなわち、二つの蓄積時間の異なる画素信号は別々に信
号電荷の蓄積を行う必要がない。
【００１１】また本発明において、一つの画素について
一本の信号出力線を接続するとともに、該信号出力線に
独立した二つの信号読み出し系回路を接続し、この二つ
の信号読み出し系回路から二つの画素信号をそれぞれ出
力すれば、信号出力線を二本にする必要がなく、図６に
示した撮像装置よりも画素の有効開口部を大きくとるこ
とができ、感度を低下させることがない。また、独立し
た二つの信号読み出し系回路により読出されるため、水
平走査周波数を二倍にする必要もない。
一本の信号出力線を接続するとともに、該信号出力線に
独立した二つの信号読み出し系回路を接続し、この二つ
の信号読み出し系回路から二つの画素信号をそれぞれ出
力すれば、信号出力線を二本にする必要がなく、図６に
示した撮像装置よりも画素の有効開口部を大きくとるこ
とができ、感度を低下させることがない。また、独立し
た二つの信号読み出し系回路により読出されるため、水
平走査周波数を二倍にする必要もない。
【００１２】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
説明する。
【００１３】図２は本発明の撮像装置の光電変換部及び
信号読出し回路部の一実施例の回路構成図である。な
お、ここでは説明の簡易化のため、９画素のみ示してい
る。
信号読出し回路部の一実施例の回路構成図である。な
お、ここでは説明の簡易化のため、９画素のみ示してい
る。
【００１４】光電変換部の画素は、バイポーラ型の増幅
素子（光電変換素子）Ｔｒ、容量ＣB 、ＰＭＯＳトラン
ジスタＲＴで構成されており、バイポーラ型の増幅素子
Ｔｒのベース領域に電荷を蓄積し、この蓄積された電荷
に対応する信号をエミッタ領域から出力する。ベース領
域には容量ＣB 及びＰＭＯＳトランジスタＲＴが接続さ
れ、ベース領域のベース電位は容量ＣB を介して制御さ
れ、またＰＭＯＳトランジスタＲＴを通してリセットさ
れる。各画素は、ランダムアクセス可能な垂直走査回路
（Ｖデコーダ）１によって選択され、画素のリセット動
作と画素信号の読み出し動作が行われる。垂直方向に位
置する各画素の出力端子はそれぞれ垂直出力線ｌ1 、ｌ
2 、ｌ3 に共通接続されている。また垂直出力線ｌ1 、
ｌ2 、ｌ3 にはそれぞれクリア用のＭＯＳトランジスタ
ＭR1，ＭR2，ＭR3、二系統の転送用トランジスタＭ11〜
Ｍ14、Ｍ21〜Ｍ24、Ｍ31〜Ｍ34と、二系統の一時蓄積手
段ＣT11 ，ＣT12 、ＣT21 ，ＣT22 、ＣT31 ，ＣT32 と
が接続されている。従って、この二系統の一時蓄積手段
（例えば、ＣT11 ，ＣT12 ）には二つの水平走査線の画
素信号を転送することができる。
素子（光電変換素子）Ｔｒ、容量ＣB 、ＰＭＯＳトラン
ジスタＲＴで構成されており、バイポーラ型の増幅素子
Ｔｒのベース領域に電荷を蓄積し、この蓄積された電荷
に対応する信号をエミッタ領域から出力する。ベース領
域には容量ＣB 及びＰＭＯＳトランジスタＲＴが接続さ
れ、ベース領域のベース電位は容量ＣB を介して制御さ
れ、またＰＭＯＳトランジスタＲＴを通してリセットさ
れる。各画素は、ランダムアクセス可能な垂直走査回路
（Ｖデコーダ）１によって選択され、画素のリセット動
作と画素信号の読み出し動作が行われる。垂直方向に位
置する各画素の出力端子はそれぞれ垂直出力線ｌ1 、ｌ
2 、ｌ3 に共通接続されている。また垂直出力線ｌ1 、
ｌ2 、ｌ3 にはそれぞれクリア用のＭＯＳトランジスタ
ＭR1，ＭR2，ＭR3、二系統の転送用トランジスタＭ11〜
Ｍ14、Ｍ21〜Ｍ24、Ｍ31〜Ｍ34と、二系統の一時蓄積手
段ＣT11 ，ＣT12 、ＣT21 ，ＣT22 、ＣT31 ，ＣT32 と
が接続されている。従って、この二系統の一時蓄積手段
（例えば、ＣT11 ，ＣT12 ）には二つの水平走査線の画
素信号を転送することができる。
【００１５】本実施例では、一時蓄積容量ＣT12 、ＣT2
2 、ＣT32 には長時間露光による画素信号を蓄積し、も
う一方の一時蓄積容量ＣT11 、ＣT21 、ＣT31 には短時
間露光による画素信号を蓄積する。これらの信号は出力
アンプをへて、外部へ出力信号Ｓ2 （長時間露光信
号），Ｓ1 （短時間露光信号）として出力される。図
中、φHS，φH1，φH2は水平走査回路（Ｈ．ＳＲ）２，
３を制御するパルス信号、φVnは垂直走査回路１を制御
するパルス信号、φHCは水平出力線をリセットするＭＯ
Ｓトランジスタを制御するパルス信号、φCは垂直出力
線ｌ1 、ｌ2 、ｌ3 をクリアするためのパルス信号、φ
T は各画素のエミッタから一時蓄積容量への信号転送を
制御するパルス信号である。
2 、ＣT32 には長時間露光による画素信号を蓄積し、も
う一方の一時蓄積容量ＣT11 、ＣT21 、ＣT31 には短時
間露光による画素信号を蓄積する。これらの信号は出力
アンプをへて、外部へ出力信号Ｓ2 （長時間露光信
号），Ｓ1 （短時間露光信号）として出力される。図
中、φHS，φH1，φH2は水平走査回路（Ｈ．ＳＲ）２，
３を制御するパルス信号、φVnは垂直走査回路１を制御
するパルス信号、φHCは水平出力線をリセットするＭＯ
Ｓトランジスタを制御するパルス信号、φCは垂直出力
線ｌ1 、ｌ2 、ｌ3 をクリアするためのパルス信号、φ
T は各画素のエミッタから一時蓄積容量への信号転送を
制御するパルス信号である。
【００１６】図３は上記撮像装置の概略的なタイミング
図である。
図である。
【００１７】同図において、ｆ1 ，ｆ2 ，・・・は水平
走査期間を、ＨＢＬＫは水平ブランク期間を示す。Ｖn
，Ｖn+1 ，・・・は水平走査線を示す。
走査期間を、ＨＢＬＫは水平ブランク期間を示す。Ｖn
，Ｖn+1 ，・・・は水平走査線を示す。
【００１８】図中、Ｖn 線において、ＴR2は長時間露光
信号の読み出し期間であり、水平走査線の電位がミドル
レベル（例えばＧＮＤ）からハイレベルに上昇すると、
バイポーラ型の増幅素子のベース領域のベース電位が上
昇し、ベース領域に蓄積された電荷に対応する信号がエ
ミッタから読み出される。ＴC1は水平走査線に接続され
た画素の一括リセット期間であり、水平走査線の電位が
ハイレベルからロウレベル（負電位）に低下するとＰＭ
ＯＳトランジスタＲＴは導通状態となってベース領域は
所定の電位にリセットされる。ＴC2は過渡リセット期間
であり、水平走査線の電位をロウレベルからハイレベル
に上昇させ、φC をハイレベル（不図示）としてベース
領域をエミッタに対して順バイアスとし、ベースに残留
する電荷をリセットする。ＴS1は短時間露光期間であ
り、水平走査線の電位をハイレベルからミドルレベルに
低下させると、ベース領域はエミッタに対して逆バイア
ス状態となり、蓄積状態となる。本実施例では、約２Ｈ
期間、即ち約１／８００秒が露光時間である。ＴR1は１
／８００秒露光後の画素信号の読み出し期間であり、水
平走査線の電位をミドルレベルからハイレベルに上昇さ
せることで、ベース領域をエミッタに対して順バイアス
状態として信号の読み出しを行ない、この信号は一時蓄
積容量ＣT11 〜ＣT31 に読出され、蓄積される。本実施
例の撮像装置は増幅型撮像素子であるので、光電変換信
号は非破壊の状態で、増幅信号を読出すことができる。
信号の読み出し期間であり、水平走査線の電位がミドル
レベル（例えばＧＮＤ）からハイレベルに上昇すると、
バイポーラ型の増幅素子のベース領域のベース電位が上
昇し、ベース領域に蓄積された電荷に対応する信号がエ
ミッタから読み出される。ＴC1は水平走査線に接続され
た画素の一括リセット期間であり、水平走査線の電位が
ハイレベルからロウレベル（負電位）に低下するとＰＭ
ＯＳトランジスタＲＴは導通状態となってベース領域は
所定の電位にリセットされる。ＴC2は過渡リセット期間
であり、水平走査線の電位をロウレベルからハイレベル
に上昇させ、φC をハイレベル（不図示）としてベース
領域をエミッタに対して順バイアスとし、ベースに残留
する電荷をリセットする。ＴS1は短時間露光期間であ
り、水平走査線の電位をハイレベルからミドルレベルに
低下させると、ベース領域はエミッタに対して逆バイア
ス状態となり、蓄積状態となる。本実施例では、約２Ｈ
期間、即ち約１／８００秒が露光時間である。ＴR1は１
／８００秒露光後の画素信号の読み出し期間であり、水
平走査線の電位をミドルレベルからハイレベルに上昇さ
せることで、ベース領域をエミッタに対して順バイアス
状態として信号の読み出しを行ない、この信号は一時蓄
積容量ＣT11 〜ＣT31 に読出され、蓄積される。本実施
例の撮像装置は増幅型撮像素子であるので、光電変換信
号は非破壊の状態で、増幅信号を読出すことができる。
【００１９】ＴS2はＴS1に引き続いての長時間露光期間
であり、水平走査線の電位をハイレベルからミドルレベ
ルに低下させると、ベース領域はエミッタに対して逆バ
イアス状態となり、蓄積状態となってＴS1に蓄積された
電荷に加えて更に電荷が蓄積される。ＴS2の露光による
光電変換信号は約１フィールド後、ｆ1 水平走査期間の
駆動パルスによってＴR2の期間に一時蓄積容量ＣT12 〜
ＣT32 に読出され、蓄積される。
であり、水平走査線の電位をハイレベルからミドルレベ
ルに低下させると、ベース領域はエミッタに対して逆バ
イアス状態となり、蓄積状態となってＴS1に蓄積された
電荷に加えて更に電荷が蓄積される。ＴS2の露光による
光電変換信号は約１フィールド後、ｆ1 水平走査期間の
駆動パルスによってＴR2の期間に一時蓄積容量ＣT12 〜
ＣT32 に読出され、蓄積される。
【００２０】同様にＶn+1 線、Ｖn+2 線、・・・と順次
駆動される。図中、φHn期間は一時蓄積容量ＣT11 、Ｃ
T21 、ＣT31 、ＣT12 、ＣT22 、ＣT32 からの信号の出
力期間である。Ｓ1 ，Ｓ2 はその時の仮の信号波形を示
す。例えば、ｆ2 期間にＳ2からはＶn+1 線の信号が出
力される。該信号は一部の期間で飽和している。これに
対し、２Ｈ遅れたｆ5 期間にＶn+1 線の信号が出力され
る。この信号は露光時間が短いために、画素は飽和して
いない。この様に出力Ｓ2 では飽和していた信号でも出
力Ｓ1 では露光時間が約１／６５と短いために飽和して
おらず、出力Ｓ2 で飽和した信号を出力Ｓ1 の飽和して
いない信号で置換すれば、その分だけダイナミックレン
ジが改善されたことになる。
駆動される。図中、φHn期間は一時蓄積容量ＣT11 、Ｃ
T21 、ＣT31 、ＣT12 、ＣT22 、ＣT32 からの信号の出
力期間である。Ｓ1 ，Ｓ2 はその時の仮の信号波形を示
す。例えば、ｆ2 期間にＳ2からはＶn+1 線の信号が出
力される。該信号は一部の期間で飽和している。これに
対し、２Ｈ遅れたｆ5 期間にＶn+1 線の信号が出力され
る。この信号は露光時間が短いために、画素は飽和して
いない。この様に出力Ｓ2 では飽和していた信号でも出
力Ｓ1 では露光時間が約１／６５と短いために飽和して
おらず、出力Ｓ2 で飽和した信号を出力Ｓ1 の飽和して
いない信号で置換すれば、その分だけダイナミックレン
ジが改善されたことになる。
【００２１】以下、本発明の撮像装置の信号処理回路系
について説明する。
について説明する。
【００２２】図１は本発明の信号処理回路系を示すブロ
ック図である。システムはシステム制御回路２０によっ
て制御される。センサ１０から出力された長時間露光信
号Ｓ2 はカメラ信号処理回路３０に入力される。カメラ
信号処理回路３０では通常のカメラのようにγ補正等が
行なわれている。カメラ信号処理回路３０の出力信号は
Ａ／Ｄ変換器５０でデジタル信号に変換されメモリ６０
に記憶される。
ック図である。システムはシステム制御回路２０によっ
て制御される。センサ１０から出力された長時間露光信
号Ｓ2 はカメラ信号処理回路３０に入力される。カメラ
信号処理回路３０では通常のカメラのようにγ補正等が
行なわれている。カメラ信号処理回路３０の出力信号は
Ａ／Ｄ変換器５０でデジタル信号に変換されメモリ６０
に記憶される。
【００２３】任意の位相差をもって出力される短時間露
光信号Ｓ1 はカメラ信号処理回路４０でニー特性処理さ
れるとともに飽和信号レベルに相当する信号成分の加算
がなされてスイッチ回路９０に入力される。メモリ６０
に記憶された信号は、短時間露光信号Ｓ1 の走査線と同
番地の長時間露光信号Ｓ2がメモリ６０より出力されＤ
／Ａ変換器７０を経て、スイッチ回路９０に入力され
る。通常、スイッチ回路９０はＤ／Ａ変換器７０から出
力される長時間露光信号Ｓ2 に接続されているが、メモ
リ６０の出力が飽和信号の時は信号制御回路８０からの
パルスによりスイッチ回路９０はカメラ信号処理回路４
０から出力される短時間露光信号Ｓ1 に接続される。そ
の結果、スイッチ回路９０からはダイナミックレンジが
拡大された信号を得ることができる。
光信号Ｓ1 はカメラ信号処理回路４０でニー特性処理さ
れるとともに飽和信号レベルに相当する信号成分の加算
がなされてスイッチ回路９０に入力される。メモリ６０
に記憶された信号は、短時間露光信号Ｓ1 の走査線と同
番地の長時間露光信号Ｓ2がメモリ６０より出力されＤ
／Ａ変換器７０を経て、スイッチ回路９０に入力され
る。通常、スイッチ回路９０はＤ／Ａ変換器７０から出
力される長時間露光信号Ｓ2 に接続されているが、メモ
リ６０の出力が飽和信号の時は信号制御回路８０からの
パルスによりスイッチ回路９０はカメラ信号処理回路４
０から出力される短時間露光信号Ｓ1 に接続される。そ
の結果、スイッチ回路９０からはダイナミックレンジが
拡大された信号を得ることができる。
【００２４】図４及び図５に二水平走査線同時出力、イ
ンタレース駆動時の概略説明図を示す。各画素の水平走
査線は奇数フィールドと偶数フィールドでは組み合わせ
を変えて、画素信号の出力がなされる。
ンタレース駆動時の概略説明図を示す。各画素の水平走
査線は奇数フィールドと偶数フィールドでは組み合わせ
を変えて、画素信号の出力がなされる。
【００２５】今、図４で、出力Ｓ2 は二つの水平走査線
Ｏ５からの信号が出力されているとすれば、図５に示す
ように出力Ｓ1 は二つの水平走査線Ｏ３からの信号が出
力されていることになる。
Ｏ５からの信号が出力されているとすれば、図５に示す
ように出力Ｓ1 は二つの水平走査線Ｏ３からの信号が出
力されていることになる。
【００２６】このように、インタレース走査に一致させ
て複数の水平走査線の露光信号を読み出すことにより、
同一画素からの長時間露光信号と短時間露光信号とから
合成信号を形成することができる。
て複数の水平走査線の露光信号を読み出すことにより、
同一画素からの長時間露光信号と短時間露光信号とから
合成信号を形成することができる。
【００２７】前述した実施例では、米国特許第 4,686,5
54号明細書に記載されているような増幅型撮像素子、特
にバイポーラ型の撮像素子で説明したが、本発明は他の
構成の撮像素子にも適用でき、例えばＪ−ＦＥＴ型、Ｍ
ＯＳＦＥＴ型等の増幅型撮像素子であってもよい。ま
た、図１の本発明の実施例では長時間露光信号をメモリ
に記憶させたが、反対に短時間露光信号をメモリに記憶
させても、あるいは両信号をメモリに記憶させてから画
像処理を行なってもよい。
54号明細書に記載されているような増幅型撮像素子、特
にバイポーラ型の撮像素子で説明したが、本発明は他の
構成の撮像素子にも適用でき、例えばＪ−ＦＥＴ型、Ｍ
ＯＳＦＥＴ型等の増幅型撮像素子であってもよい。ま
た、図１の本発明の実施例では長時間露光信号をメモリ
に記憶させたが、反対に短時間露光信号をメモリに記憶
させても、あるいは両信号をメモリに記憶させてから画
像処理を行なってもよい。
【００２８】また、前述した実施例では、露光時間の異
なる二つの画素信号を読み出したが、必要に応じて三つ
以上の露光時間の異なる二つの画素信号を読み出し、一
の画素信号の中から飽和画素信号を検出し、該飽和画素
信号を、より露光時間の短い一つ又は二つ以上の画素信
号の非飽和画素信号と置換することもできる。
なる二つの画素信号を読み出したが、必要に応じて三つ
以上の露光時間の異なる二つの画素信号を読み出し、一
の画素信号の中から飽和画素信号を検出し、該飽和画素
信号を、より露光時間の短い一つ又は二つ以上の画素信
号の非飽和画素信号と置換することもできる。
【００２９】
【発明の効果】以上詳細に説明したように、本発明の撮
像装置によれば、実質的にダイナミックレンジの拡大を
図ることができる。また、インタレース走査に対する対
応も容易であり、動解像度の劣化がなく、高品位な画像
を得ることができる。
像装置によれば、実質的にダイナミックレンジの拡大を
図ることができる。また、インタレース走査に対する対
応も容易であり、動解像度の劣化がなく、高品位な画像
を得ることができる。
【００３０】本発明においては、画素の光電変換素子が
非破壊型であるため、光電変換された電荷は信号読出し
時にも非破壊であり、各画素の電荷蓄積中に蓄積時間の
短い画素を読み出しても蓄積された電荷はほぼ非破壊で
保持され、その後さらに信号電荷の蓄積を続け、一定時
間後に蓄積時間の長い画素信号を読み出すことができ
る。すなわち、二つの蓄積時間の異なる画素信号は別々
に信号電荷の蓄積を行う必要がない。
非破壊型であるため、光電変換された電荷は信号読出し
時にも非破壊であり、各画素の電荷蓄積中に蓄積時間の
短い画素を読み出しても蓄積された電荷はほぼ非破壊で
保持され、その後さらに信号電荷の蓄積を続け、一定時
間後に蓄積時間の長い画素信号を読み出すことができ
る。すなわち、二つの蓄積時間の異なる画素信号は別々
に信号電荷の蓄積を行う必要がない。
【００３１】本発明において、一つの画素について一本
の信号出力線を接続するとともに、該信号出力線に独立
した二つの信号読み出し系回路を接続し、この二つの信
号読み出し系回路から二つの画素信号をそれぞれ出力す
れば、信号出力線を二本にする必要がなく、図６に示し
た撮像装置よりも画素の有効開口部を大きくとることが
でき、感度を低下させることがない。また、独立した二
つの信号読み出し系回路により読出されるため、水平走
査周波数を二倍にする必要もない。
の信号出力線を接続するとともに、該信号出力線に独立
した二つの信号読み出し系回路を接続し、この二つの信
号読み出し系回路から二つの画素信号をそれぞれ出力す
れば、信号出力線を二本にする必要がなく、図６に示し
た撮像装置よりも画素の有効開口部を大きくとることが
でき、感度を低下させることがない。また、独立した二
つの信号読み出し系回路により読出されるため、水平走
査周波数を二倍にする必要もない。
【図１】本発明の信号処理回路系を示すブロック図であ
る。
る。
【図２】本発明の撮像装置の光電変換部及び信号読出し
回路部の一実施例の回路構成図である。
回路部の一実施例の回路構成図である。
【図３】上記撮像装置の概略的なタイミング図である。
【図４】二水平走査線同時出力、インタレース駆動時の
概略説明図である。
概略説明図である。
【図５】二水平走査線同時出力、インタレース駆動時の
概略説明図である。
概略説明図である。
【図６】特開平 1-165270 号公報に開示されている撮像
装置の部分回路構成図である。
装置の部分回路構成図である。
１０ センサ、 ２０ システム制御回路、 ３０ カ
メラ信号処理回路、４０カメラ信号処理回路、 ５０
Ａ／Ｄ変換器、 ６０ メモリ、 ７０Ｄ／Ａ変換器、
８０ 信号制御回路、 ９０ スイッチ回路。
メラ信号処理回路、４０カメラ信号処理回路、 ５０
Ａ／Ｄ変換器、 ６０ メモリ、 ７０Ｄ／Ａ変換器、
８０ 信号制御回路、 ９０ スイッチ回路。
Claims (1)
- 【請求項１】 非破壊型の光電変換素子を有する画素が
複数配列された撮像装置において、 リセット動作後、第１の蓄積時間が経過した後に第１の
読み出し動作を行い、各画素から蓄積時間の短い画素信
号を読み出す第１の信号読み出し系回路と、 前記リセット動作後、前記第１の蓄積時間より長い第２
の蓄積時間が経過した後に第２の読み出し動作を行い、
各画素から蓄積時間の長い画素信号を読み出す第２の信
号読み出し系回路と、 前記第２の信号読み出し系回路から出力された蓄積時間
の長い画素信号の中に飽和画素信号を検出した場合に、
その画素信号を前記第１の信号読み出し系回路から出力
された蓄積時間の短い画素信号と置換するスイッチ回路
を含む信号処理回路と、を具備し、 前記各光電変換素子に接続された一つの信号出力線に前
記第１及び第２の信号読み出し系回路が接続されている
ことを特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198324A JP2966977B2 (ja) | 1991-07-15 | 1991-07-15 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3198324A JP2966977B2 (ja) | 1991-07-15 | 1991-07-15 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522670A JPH0522670A (ja) | 1993-01-29 |
| JP2966977B2 true JP2966977B2 (ja) | 1999-10-25 |
Family
ID=16389219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3198324A Expired - Fee Related JP2966977B2 (ja) | 1991-07-15 | 1991-07-15 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2966977B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100371428B1 (ko) * | 1995-03-28 | 2003-04-08 | 마츠시타 덴끼 산교 가부시키가이샤 | 화상기록장치및화상재생장치 |
| DE19837483C2 (de) * | 1998-08-12 | 2000-11-30 | Deutsch Zentr Luft & Raumfahrt | Verfahren und Vorrichtung zur Aufnahme optischer Eigenschaften einer relativbewegten Szene |
| US7492398B1 (en) | 1998-09-29 | 2009-02-17 | Minolta Co., Ltd | Three-dimensional input apparatus and image sensing control method |
| US7583305B2 (en) * | 2004-07-07 | 2009-09-01 | Eastman Kodak Company | Extended dynamic range imaging system |
| JP5012493B2 (ja) * | 2007-02-20 | 2012-08-29 | セイコーエプソン株式会社 | 映像出力装置、映像出力方法及び映像出力プログラム、映像処理システム、並びに映像処理装置、映像処理方法及び映像処理プログラム |
| EP2241102B1 (en) * | 2008-01-09 | 2019-11-27 | European Space Agency | Star tracker device having an active pixel sensor |
-
1991
- 1991-07-15 JP JP3198324A patent/JP2966977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522670A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990471A (en) | Motion detection solid-state imaging device | |
| JP2965777B2 (ja) | 固体撮像装置 | |
| JP5173171B2 (ja) | 光電変換装置、撮像装置及び信号読出方法 | |
| US8259205B2 (en) | Solid-state image pickup device | |
| US7697051B2 (en) | Image sensor with pixels having multiple capacitive storage elements | |
| EP0785673A2 (en) | Photoelectric converting apparatus | |
| JP2000165754A (ja) | 固体撮像装置および固体撮像装置の信号読出し方法 | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JP3544084B2 (ja) | 増幅型固体撮像装置 | |
| KR100323483B1 (ko) | 화상센서 | |
| JP3890207B2 (ja) | 撮像装置および撮像システム | |
| JP2966977B2 (ja) | 撮像装置 | |
| JP2005229373A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2001251558A (ja) | 高感度ｃｍｏｓ画像センサのためのインタレース型交互ピクセル設計 | |
| JP2001257946A (ja) | 固体撮像装置及び撮像システム | |
| JPH0754973B2 (ja) | 固体撮像素子の駆動方法 | |
| JP3563971B2 (ja) | 信号処理装置及びそれを用いた撮像装置 | |
| KR100595801B1 (ko) | 고체 촬상 장치, 그 구동 방법 및 카메라 | |
| JP3166776B2 (ja) | 撮像装置及び撮像方法 | |
| JP2003046865A (ja) | 固体撮像装置およびその駆動方法 | |
| JP3149126B2 (ja) | 固体撮像装置 | |
| JPH1093868A (ja) | 固体撮像素子及びその駆動方法 | |
| JP3283133B2 (ja) | 固体撮像装置及びその読み出し方法 | |
| JPH04364679A (ja) | 固体撮像装置 | |
| JPH02296470A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |