JP2965567B2 - 低周波増幅回路 - Google Patents
低周波増幅回路Info
- Publication number
- JP2965567B2 JP2965567B2 JP63211415A JP21141588A JP2965567B2 JP 2965567 B2 JP2965567 B2 JP 2965567B2 JP 63211415 A JP63211415 A JP 63211415A JP 21141588 A JP21141588 A JP 21141588A JP 2965567 B2 JP2965567 B2 JP 2965567B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- amplifier circuit
- signal
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、電話装置の音声増幅等に使用される低周波
増幅回路に関する。
増幅回路に関する。
（従来の技術） 従来の電話装置の音声信号用低周波増幅回路は第２図
に示すような構成となっている。入力端子15からの入力
信号は結合コンデンサ14および入力抵抗12を介して、１
段目の増幅回路を構成する演算増幅器13の負側入力端子
に入力される。負側入力端子と演算増幅器13の出力端子
との間には帰還抵抗11が接続される。また正側入力端子
は、基準電源に接続される。
に示すような構成となっている。入力端子15からの入力
信号は結合コンデンサ14および入力抵抗12を介して、１
段目の増幅回路を構成する演算増幅器13の負側入力端子
に入力される。負側入力端子と演算増幅器13の出力端子
との間には帰還抵抗11が接続される。また正側入力端子
は、基準電源に接続される。
１段目の増幅回路からの出力信号は、抵抗10、結合コ
ンデンサ９、８及び入力抵抗６を介して２段目の増幅回
路を構成する演算増幅器７の負側入力端子に入力され
る。正側入力端子は、増幅器13と同様に基準電源に接続
されている。
ンデンサ９、８及び入力抵抗６を介して２段目の増幅回
路を構成する演算増幅器７の負側入力端子に入力され
る。正側入力端子は、増幅器13と同様に基準電源に接続
されている。
演算増幅器の負側入力端子と出力端子との間には、帰
還抵抗５および帰還コンデンサ19が並列接続される。演
算増幅器７からの出力は、結合コンデンサ４を介して出
力端子１に出力される。出力端子１には、ツェナーダイ
オード２および３が逆直列接続されて接地との間に接続
される。
還抵抗５および帰還コンデンサ19が並列接続される。演
算増幅器７からの出力は、結合コンデンサ４を介して出
力端子１に出力される。出力端子１には、ツェナーダイ
オード２および３が逆直列接続されて接地との間に接続
される。
結合コンデンサ８、９の接続点には、ミュート回路を
構成するためにトランジスタ16のコレクタが接続され、
エミッタ端子が接地される。
構成するためにトランジスタ16のコレクタが接続され、
エミッタ端子が接地される。
トランジスタ16のゲートには電流制限抵抗17を介して
CPU18が接続されている。
CPU18が接続されている。
次に第２図の回路の動作を説明する。この回路は、負
帰還反転入力増幅回路を２段接続した低周波増幅回路で
ある。
帰還反転入力増幅回路を２段接続した低周波増幅回路で
ある。
トランジスタ16は、ミュート回路で、CPU18からハイ
レベルの制御信号が出力されると、トランジスタ16がオ
ンし、演算増幅器７から構成される２段目の増幅器の入
力がシャントされ、ミュート状態となる。CPU18からロ
ーレベルの制御信号が出力されると、トランジスタ16は
オフ状態になり、増幅回路に対し何ら影響を与えない。
逆直列接続されたツェナーダイオード２、３はリミッタ
回路を構成しており、出力信号の振幅を制限する。
レベルの制御信号が出力されると、トランジスタ16がオ
ンし、演算増幅器７から構成される２段目の増幅器の入
力がシャントされ、ミュート状態となる。CPU18からロ
ーレベルの制御信号が出力されると、トランジスタ16は
オフ状態になり、増幅回路に対し何ら影響を与えない。
逆直列接続されたツェナーダイオード２、３はリミッタ
回路を構成しており、出力信号の振幅を制限する。
ここでツェナーダイオード２、３のツェナー電圧をVz
とし、ダイオードの順方向オン電圧を0.7Vとすると、出
力信号が＋（Vz＋0.7）Ｖ以上になるとツェナーダイオ
ード２、３がオンして、出力信号はアースにシャントさ
れる。このため増幅回路の出力信号は（Vz＋0.7）Ｖ以
上にはならない。同様に出力信号は−（Vz＋0.7）Ｖ以
下にもならない。
とし、ダイオードの順方向オン電圧を0.7Vとすると、出
力信号が＋（Vz＋0.7）Ｖ以上になるとツェナーダイオ
ード２、３がオンして、出力信号はアースにシャントさ
れる。このため増幅回路の出力信号は（Vz＋0.7）Ｖ以
上にはならない。同様に出力信号は−（Vz＋0.7）Ｖ以
下にもならない。
したがってこの回路の出力振幅が２（Vz＋0.7）Vp-p
に制限される。
に制限される。
（発明が解決しようとする課題） 上述したように第２図に示す回路ではリミッタ回路を
構成するためにツェナーダイオードを利用している。こ
のため出力信号の振幅を正方向と負方向の両方に制限す
るためには、必ず高価なツェナーダイオードを２個必要
とするという問題点があった。
構成するためにツェナーダイオードを利用している。こ
のため出力信号の振幅を正方向と負方向の両方に制限す
るためには、必ず高価なツェナーダイオードを２個必要
とするという問題点があった。
またツェナーダイオードの代わりに半導体バリスタを
使用した場合、個数は１個で済むが、さらに高価であり
しかも素子の形状が比較的大型になるという問題点があ
った。さらにツェナーダイオードが半導体バリスタでは
出力振幅の制限値が、ダイオードの順方向オン電圧やツ
ェナー電圧によって制限されるという問題もあった。
使用した場合、個数は１個で済むが、さらに高価であり
しかも素子の形状が比較的大型になるという問題点があ
った。さらにツェナーダイオードが半導体バリスタでは
出力振幅の制限値が、ダイオードの順方向オン電圧やツ
ェナー電圧によって制限されるという問題もあった。
さらにリミット回路で出力信号をクリップした際の広
域歪み成分が出力にそのまま現れるという問題もあっ
た。
域歪み成分が出力にそのまま現れるという問題もあっ
た。
本発明はこのような問題点を解消するためになされた
もので、既存のミュート用トランジスタと組合せること
により、ダイオード１個でリミッタ回路を実現すること
の出来る低周波増幅回路を提供することを目的とする。
もので、既存のミュート用トランジスタと組合せること
により、ダイオード１個でリミッタ回路を実現すること
の出来る低周波増幅回路を提供することを目的とする。
（課題を解決するための手段） 本発明によると、 入力端子からの入力信号を増幅して接続点に出力する
第１の増幅回路と、 前記接続点における前記第１の増幅回路の出力信号を増
幅して出力端子に出力する第２の増幅回路と、 コレクタが前記接続点に接続されエミッタがアースに
接続されたトランジスタと、アノードが前記接続点に接
続されカソードがアースに接続されたダイオードとを有
するミュート・リミッタ回路と、、 前記トランジスタのベースに制御信号を供給し、前記
トランジスタを制御する制御回路とを備え、 前記ミュート・リミッタ回路は、 記制御信号がハイレベルのとき前記トランジスタがオ
ン状態となることによりミュート動作がなされ、 一方、前記制御信号がローレベルのとき前記トランジ
スタがオフ状態となり、前記接続点が所定電圧を超える
と前記ダイオードがオン状態となりアースにシャントと
され、前記接続点が所定電圧より下がると、前記トラン
ジスタのコレクタ・エミッタ間がオン状態となりアース
にシャントされることによりリミッタ動作がなされるよ
うにした低周波増幅回路 を提供する。
第１の増幅回路と、 前記接続点における前記第１の増幅回路の出力信号を増
幅して出力端子に出力する第２の増幅回路と、 コレクタが前記接続点に接続されエミッタがアースに
接続されたトランジスタと、アノードが前記接続点に接
続されカソードがアースに接続されたダイオードとを有
するミュート・リミッタ回路と、、 前記トランジスタのベースに制御信号を供給し、前記
トランジスタを制御する制御回路とを備え、 前記ミュート・リミッタ回路は、 記制御信号がハイレベルのとき前記トランジスタがオ
ン状態となることによりミュート動作がなされ、 一方、前記制御信号がローレベルのとき前記トランジ
スタがオフ状態となり、前記接続点が所定電圧を超える
と前記ダイオードがオン状態となりアースにシャントと
され、前記接続点が所定電圧より下がると、前記トラン
ジスタのコレクタ・エミッタ間がオン状態となりアース
にシャントされることによりリミッタ動作がなされるよ
うにした低周波増幅回路 を提供する。
（作 用） 本発明では、ミュート回路を構成するトランジスタが
信号の負側に対して0.7Vの制限作用を持っていることを
利用し、この部分に信号の正側に対して0.7Vの制限作用
を持たせるようにしている。
信号の負側に対して0.7Vの制限作用を持っていることを
利用し、この部分に信号の正側に対して0.7Vの制限作用
を持たせるようにしている。
この目的のために、トランジスタに並列にダイオード
を接続すれば、このダイオードが正側に対して0.7Vの制
限作用を持つ。
を接続すれば、このダイオードが正側に対して0.7Vの制
限作用を持つ。
このミュート用トランジスタとダイオードとによって
信号振幅が２×0.7＝1.4Vp-pでリミットされる。すなわ
ち1.4Vp-pのリミッタ回路が構成されることになる。
信号振幅が２×0.7＝1.4Vp-pでリミットされる。すなわ
ち1.4Vp-pのリミッタ回路が構成されることになる。
このリミッタ回路の後方に位置する増幅回路の増幅度
を適当に設定することにより出力のリミッタレベルを任
意に定める事が出来る。またこの増幅回路に広域周波数
を低下させる周波数特性を持たせることにより、リミッ
タ動作によって生ずる高周波成分を低減させることが出
来、出力の歪みを低減出来る。
を適当に設定することにより出力のリミッタレベルを任
意に定める事が出来る。またこの増幅回路に広域周波数
を低下させる周波数特性を持たせることにより、リミッ
タ動作によって生ずる高周波成分を低減させることが出
来、出力の歪みを低減出来る。
（実施例） 以下本発明の一実施例を図面に基づいて詳細に説明す
る。
る。
第１図は、本発明の一実施例を示す回路図である。な
お第２図に示す従来の回路の同一構成部分には同一符号
を付し、その詳細説明は省略する。
お第２図に示す従来の回路の同一構成部分には同一符号
を付し、その詳細説明は省略する。
第２図に示す従来の回路と異なる点は、出力端子１に
接続されていたツェナーダイオード２、３を省略し、そ
の代わりにミュート回路を構成するトランジスタ16のコ
レクタ・エミッタ間にダイオード20を順方向に接続した
点である。
接続されていたツェナーダイオード２、３を省略し、そ
の代わりにミュート回路を構成するトランジスタ16のコ
レクタ・エミッタ間にダイオード20を順方向に接続した
点である。
なお第１図に示す回路では、トランジスタ16がNPN型
トランジスタであるため、ダイオード20はコレクタ・エ
ミッタ間に順方向となるような接続となっているが、ト
ランジスタ16がPNP型で構成され、エミッタが電源端子
に接続されている場合には、ダイオード20も電源端子と
コレクタ端子との間に接続されることになる。
トランジスタであるため、ダイオード20はコレクタ・エ
ミッタ間に順方向となるような接続となっているが、ト
ランジスタ16がPNP型で構成され、エミッタが電源端子
に接続されている場合には、ダイオード20も電源端子と
コレクタ端子との間に接続されることになる。
次に第１図の回路の動作を説明する。入力端子15から
入力された低周波信号は、結合コンデンサ14、入力抵抗
12、帰還抵抗11および演算増幅器13からなる負帰還反転
入力増幅回路で増幅され、次段に出力される。
入力された低周波信号は、結合コンデンサ14、入力抵抗
12、帰還抵抗11および演算増幅器13からなる負帰還反転
入力増幅回路で増幅され、次段に出力される。
いまCPU18がハイレベルの制御信号を出力している場
合、抵抗17を介してトランジスタ16のベース電流が流
れ、トランジスタ16はオン状態となる。このため第１段
目の増幅器の出力は抵抗10とコンデンサ９を介してアー
スにシャントされ、２段目に伝わらないため出力端子１
には信号は現れない。
合、抵抗17を介してトランジスタ16のベース電流が流
れ、トランジスタ16はオン状態となる。このため第１段
目の増幅器の出力は抵抗10とコンデンサ９を介してアー
スにシャントされ、２段目に伝わらないため出力端子１
には信号は現れない。
これに対し、CPU18がローレベルの制御信号を出力し
ている場合には、トランジスタ16にベース電流が流れな
いため、トランジスタ16はオフする。したがって第１段
目の増幅回路の出力は、入力抵抗６、帰還コンデンサ1
9、帰還抵抗５、演算増幅器７からなる２段目の不帰還
反転入力増幅回路により増幅され、結合コンデンサ４を
介して出力端子１に出力される。
ている場合には、トランジスタ16にベース電流が流れな
いため、トランジスタ16はオフする。したがって第１段
目の増幅回路の出力は、入力抵抗６、帰還コンデンサ1
9、帰還抵抗５、演算増幅器７からなる２段目の不帰還
反転入力増幅回路により増幅され、結合コンデンサ４を
介して出力端子１に出力される。
この第２段目の増幅回路では帰還コンデンサ19のため
にカットオフ周波数fH＝1/2πR5C19のローパスフィルタ
の作用がある。
にカットオフ周波数fH＝1/2πR5C19のローパスフィルタ
の作用がある。
なおここでR5は帰還抵抗５の抵抗値を、C19は帰還コ
ンデンサ19の容量値をそれぞれ示す。
ンデンサ19の容量値をそれぞれ示す。
次にリミッタ回路について説明する。ミュート回路が
動作している場合には、出力が出ないためリミッタ回路
の動作は必要がない。したがってミュート回路が動作し
てない状態すなわちCPU18がローレベルの制御信号を出
力している場合について説明する。
動作している場合には、出力が出ないためリミッタ回路
の動作は必要がない。したがってミュート回路が動作し
てない状態すなわちCPU18がローレベルの制御信号を出
力している場合について説明する。
結合コンデンサ８、９の接続点を今Ａ点とする。Ａ点
での信号振幅が＋0.7Vを越えようとすると、ダイオード
20がオンして信号がアースにシャントされる。したがっ
て＋側には0.7Vで振幅が制限されることになる。Ａ点で
の信号振幅が−0.7Vより下がる場合には、トランジスタ
16のベース電位がアース電位となっているため、コレク
タ電位（Ａ点の電位）からみたベース電位が0.7V以上大
きくなるため、ベースうからコレクタに電流が流れて、
コレクタ・エミッタ間がオンし、Ａ点がアースにシャン
トされる。このためＡ点の振幅は、−0.7Vより低くはな
らない。
での信号振幅が＋0.7Vを越えようとすると、ダイオード
20がオンして信号がアースにシャントされる。したがっ
て＋側には0.7Vで振幅が制限されることになる。Ａ点で
の信号振幅が−0.7Vより下がる場合には、トランジスタ
16のベース電位がアース電位となっているため、コレク
タ電位（Ａ点の電位）からみたベース電位が0.7V以上大
きくなるため、ベースうからコレクタに電流が流れて、
コレクタ・エミッタ間がオンし、Ａ点がアースにシャン
トされる。このためＡ点の振幅は、−0.7Vより低くはな
らない。
なおこの場合トランジスタ16のエミッタ端子はコレク
タとして、またコレクタ端子はエミッタとして動作す
る。これはトランジスタ16がNPN接合構造のために起こ
る現象である。
タとして、またコレクタ端子はエミッタとして動作す
る。これはトランジスタ16がNPN接合構造のために起こ
る現象である。
したがってＡ点ではダイオード20と、トランジスタ16
とによって0.7×２＝1.4Vのリミッタ電圧で振幅が制限
されることになる。
とによって0.7×２＝1.4Vのリミッタ電圧で振幅が制限
されることになる。
第２段目の増幅回路の増幅度を適当に調節しておけ
ば、出力のリミッタ電圧は任意に設定することが出来
る。また２段目の増幅器のローパスフィルタ作用によ
り、リミッタ回路でクリップされた時に生ずる広域歪み
成分が低減されるため、出力の歪み率は第２図に示す従
来の回路に比べて改善される。
ば、出力のリミッタ電圧は任意に設定することが出来
る。また２段目の増幅器のローパスフィルタ作用によ
り、リミッタ回路でクリップされた時に生ずる広域歪み
成分が低減されるため、出力の歪み率は第２図に示す従
来の回路に比べて改善される。
以上実施例に基づいて詳細に説明したように、本発明
ではミュート用トランジスタのコレクタ・エミッタ間に
ダイオードを接続して、片側の振幅制限作用を持たせる
ことによりミュート用トランジスタの片側振幅制限作用
とあいまってリミッタ回路を構成することが出来る。し
たがってダイオード１個を追加するのみで、安価にリミ
ッタ回路を内蔵する低周波増幅回路を構成することが出
来るという利点がある。
ではミュート用トランジスタのコレクタ・エミッタ間に
ダイオードを接続して、片側の振幅制限作用を持たせる
ことによりミュート用トランジスタの片側振幅制限作用
とあいまってリミッタ回路を構成することが出来る。し
たがってダイオード１個を追加するのみで、安価にリミ
ッタ回路を内蔵する低周波増幅回路を構成することが出
来るという利点がある。
第１図は、本発明の一実施例を示す回路図、第２図は、
従来の低周波増幅回路を示す回路図である。 ７……演算増幅器、8,9……結合コンデンサ、16……ト
ランジスタ、20……ダイオード。
従来の低周波増幅回路を示す回路図である。 ７……演算増幅器、8,9……結合コンデンサ、16……ト
ランジスタ、20……ダイオード。
Claims (1)
- 【請求項１】入力端子からの入力信号を増幅して接続点
に出力する第１の増幅回路と、 前記接続点における前記第１の増幅回路の出力信号を増
幅して出力端子に出力する第２の増幅回路と、 コレクタが前記接続点に接続されエミッタが基準電圧端
子に接続されたトランジスタと、アノードが前記接続点
に接続されカソードが前記基準電圧端子に接続されたダ
イオードとを有するミュート・リミッタ回路と、 前記トランジスタのベースに制御信号を供給し、前記ト
ランジスタを制御する制御回路とを備え、 前記ミュート・リミッタ回路は、 前記制御信号がハイレベルのとき前記トランジスタがオ
ン状態となることによりミュート動作がなされ、 一方、前記制御信号がローレベルのとき前記トランジス
タがオフ状態となり、前記接続点が所定電圧を超えると
前記ダイオードがオン状態となり前記基準電圧端子と同
レベルに設定され、前記接続点が所定電圧より下がる
と、前記トランジスタのコレクタ・エミッタ間がオン状
態となり前記基準電圧端子と同レベルに設定されること
によりリミッタ動作がなされるようにした低周波増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211415A JP2965567B2 (ja) | 1988-08-25 | 1988-08-25 | 低周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211415A JP2965567B2 (ja) | 1988-08-25 | 1988-08-25 | 低周波増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0260217A JPH0260217A (ja) | 1990-02-28 |
| JP2965567B2 true JP2965567B2 (ja) | 1999-10-18 |
Family
ID=16605578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211415A Expired - Fee Related JP2965567B2 (ja) | 1988-08-25 | 1988-08-25 | 低周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2965567B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5196353U (ja) * | 1975-01-31 | 1976-08-02 | ||
| JPS59230306A (ja) * | 1983-06-14 | 1984-12-24 | Matsushita Electric Ind Co Ltd | ミユ−テイング回路 |
| JPS6160518U (ja) * | 1984-09-21 | 1986-04-23 |
-
1988
- 1988-08-25 JP JP63211415A patent/JP2965567B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0260217A (ja) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| AU679791B2 (en) | Transimpedance amplifier circuit with feedback and load resistor variable circuits | |
| JP2001358544A (ja) | 増幅回路 | |
| US6177837B1 (en) | Active low-pass filter | |
| US4509101A (en) | Protection circuit for switching power amplifier | |
| US5041797A (en) | Micro-power gain lattice | |
| US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JPS63164604A (ja) | 増幅回路配置 | |
| JP2965567B2 (ja) | 低周波増幅回路 | |
| US5745587A (en) | Hearing aid amplifier circuitry | |
| US20110169573A1 (en) | Amplifier circuit with step gain | |
| US4366441A (en) | Signal-muting circuit for bridge amplifier | |
| US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
| US4318050A (en) | AM Detecting circuit | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US3873932A (en) | Gain control circuit having variable impedance to determine circuit gain and to control minimum gain | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| US4199797A (en) | Protective circuit for amplifier circuits | |
| KR970003719B1 (ko) | 증폭회로 | |
| JPS6019166B2 (ja) | プツシユプル電力増幅器 | |
| JPH0527282B2 (ja) | ||
| US4016502A (en) | Dynamic range extender circuit for preamplifier | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH0374044B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |