JP2964781B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2964781B2 JP2964781B2 JP17639692A JP17639692A JP2964781B2 JP 2964781 B2 JP2964781 B2 JP 2964781B2 JP 17639692 A JP17639692 A JP 17639692A JP 17639692 A JP17639692 A JP 17639692A JP 2964781 B2 JP2964781 B2 JP 2964781B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead
- tape carrier
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Wire Bonding (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、テープキャリアを用い
た半導体装置に係わり、特にテープキャリアの構造、半
導体素子の構造、及びテープキャリアと半導体素子との
実装構造に関するものである。The present invention relates to a semiconductor device using a tape carrier, and more particularly to a structure of a tape carrier, a structure of a semiconductor element, and a mounting structure of a tape carrier and a semiconductor element.
【０００２】[0002]
【従来の技術】半導体装置は、一般にリードフレームに
設けたダイパッドに半導体素子を取り付け、半導体チッ
プの外部電極とリードフレームの端子とをそれぞれワイ
ヤで接続し、これをエポキシ樹脂等の熱硬化樹脂でパッ
ケージした後、各端子を切断し製造している。2. Description of the Related Art In a semiconductor device, generally, a semiconductor element is attached to a die pad provided on a lead frame, and external electrodes of a semiconductor chip are connected to terminals of the lead frame by wires, respectively, which are connected with a thermosetting resin such as epoxy resin. After packaging, each terminal is cut and manufactured.
【０００３】しかし最近では電子機器の小型化、薄型化
に伴い、これに使用する半導体装置も高密度実装を行う
為、リードを微細化した、薄くかつ小型の半導体装置の
出現が望まれている。このような要求に答えるべく、テ
ープキャリアのデバイスホールに半導体装置を配設し半
導体素子の電極とテープキャリアに設けたリードのイン
ナリードとを直接接続し、これに液状樹脂（例えば、エ
ポキシ樹脂）からなる封止剤を印刷あるいはポッティン
グ、トランスファしてパッケージした方式の半導体装置
が使用されるようになった。However, recently, with the miniaturization and thinning of electronic devices, semiconductor devices used therein are also mounted at a high density. Therefore, the appearance of thin and small semiconductor devices with fine leads has been desired. . In order to respond to such a demand, a semiconductor device is arranged in a device hole of a tape carrier, and an electrode of a semiconductor element is directly connected to an inner lead of a lead provided on the tape carrier, and a liquid resin (for example, an epoxy resin) is connected thereto. Semiconductor devices of a type in which a sealing agent made of, for example, is printed, potted, or transferred and packaged have been used.
【０００４】図５は、テープキャリアを用いた従来の半
導体装置を説明する為の平面図、図６は図５のＡ−Ａ@
線断面図、図７は同半導体装置の製造例を示す説明図で
ある。図において、１は長さ方向に等間隔に、後述半導
体素子６の表面積より大きい面積のデバイスホール２、
２、２、・・・が設けられた厚さ２５〜１２５μｍ程度
のテープキャリアである。３はテープキャリア１に設け
られた銅等の導電率の高い厚さ２５〜３５μｍ、幅３０
〜５００μｍ程度の金属箔からなる多数のリードで、そ
の一部はデバイスホール２内に突出して自由端となって
おり、インナリード４を形成している。５はテープキャ
リア１を搬送する為のスプロケット穴である。６は半導
体素子、７は半導体素子６に設けられた金の凸状電極で
ある。図７は、上記のようなテープキャリア１に半導体
素子を取り付ける装置の一例を示す説明図で、半導体素
子台８上に搭載された半導体素子６は、位置決めガイド
９により所定の位置に位置決めされる。一方、テープレ
ール１０にガイドされ、スプロケットにより紙面の垂直
方向に送られたテープキャリア１は、そのデバイスホー
ル２が半導体素子６上に達した位置で停止し、半導体素
子６に設けた多数の凸状電極７と、各リード３のインナ
リード４の先端とをそれぞれ整合させる。ついで４５０
度〜６００度程度に加熱されたボンディングツール１１
を下降させ各リード３を加圧し、所定の角度にフォーミ
ングして各インナリード４の先端をそれぞれ半導体素子
６の各凸状電極７に融着させ、接続する。次に、テープ
キャリア１を移動してそれぞれリード３を切断し、また
は、スキージ印刷、ポッティング、トランスファ等によ
り半導体素子６及びリード３の一部を液状の封止用樹脂
で封止した後リード３を切断して、半導体装置を製造す
る。FIG. 5 is a plan view for explaining a conventional semiconductor device using a tape carrier, and FIG. 6 is a sectional view taken along line A--A of FIG.
FIG. 7 is an explanatory view showing a manufacturing example of the semiconductor device. In the figure, 1 is a device hole 2 having an area larger than the surface area of a semiconductor element 6 described later at regular intervals in the length direction.
A tape carrier having a thickness of about 25 to 125 μm provided with 2, 2,... Reference numeral 3 denotes a high-conductivity 25-35 μm-thick width 30 of copper or the like provided on the tape carrier 1.
A large number of leads made of metal foil of about 500 μm, some of which protrude into the device hole 2 and are free ends, form the inner leads 4. Reference numeral 5 denotes a sprocket hole for carrying the tape carrier 1. Reference numeral 6 denotes a semiconductor element, and reference numeral 7 denotes a gold convex electrode provided on the semiconductor element 6. FIG. 7 is an explanatory view showing an example of an apparatus for attaching a semiconductor element to the tape carrier 1 as described above. The semiconductor element 6 mounted on the semiconductor element base 8 is positioned at a predetermined position by a positioning guide 9. . On the other hand, the tape carrier 1 guided by the tape rail 10 and fed by a sprocket in the vertical direction of the paper surface stops at a position where the device hole 2 reaches the semiconductor element 6 and a large number of protrusions provided on the semiconductor element 6. The shape electrode 7 and the tip of the inner lead 4 of each lead 3 are aligned respectively. Then 450
Bonding tool 11 heated to about 600 degrees to 600 degrees
Is lowered, each lead 3 is pressurized, formed at a predetermined angle, and the tip of each inner lead 4 is fused and connected to each convex electrode 7 of the semiconductor element 6. Next, the tape carrier 1 is moved to cut the leads 3 respectively, or the semiconductor element 6 and a part of the leads 3 are sealed with a liquid sealing resin by squeegee printing, potting, transfer or the like, and then the leads 3 are cut. To manufacture a semiconductor device.
【０００５】[0005]
【発明が解決しようとする課題】近年では半導体装置の
更なる軽薄短小化が要求されており、これを実現するに
は半導体素子自体の縮小化が必要不可欠である。しか
し、現状の技術では、図６で示すよう、半導体素子６の
電極７を実装上の制約から、半導体素子の外周（配線の
外側）へ配したものがほとんどであり、この電極のレイ
アウトを行うため、半導体素子の回路設計（配線の引き
回し）が限定されてしまい、半導体素子の縮小化が困難
である。また、前記半導体素子の外周より大きいデバイ
スホール２を有しているため、図６に示す距離Ｌを無駄
にしている。In recent years, further reductions in the size and size of semiconductor devices have been demanded, and in order to achieve this, it is essential to reduce the size of the semiconductor element itself. However, in the current technology, as shown in FIG. 6, the electrode 7 of the semiconductor element 6 is mostly arranged on the outer periphery (outside of the wiring) of the semiconductor element due to mounting restrictions, and the layout of this electrode is performed. Therefore, the circuit design (routing of wiring) of the semiconductor element is limited, and it is difficult to reduce the size of the semiconductor element. Further, since the semiconductor device has the device hole 2 larger than the outer periphery of the semiconductor element, the distance L shown in FIG. 6 is wasted.
【０００６】本発明は上記のような問題点を解決すべく
なされたもので、半導体装置の縮小化、高密度化、コス
トダウンを目的としたものである。The present invention has been made to solve the above problems, and has as its object to reduce the size, density, and cost of a semiconductor device.
【０００７】[0007]
【課題を解決するための手段】本発明に係る半導体装置
は、電極が１列に配列された半導体素子と、開口部を有
するテープキャリアと、前記テープキャリア上から前記
開口部内に延設されるとともに該開口部内に終端部を有
し該開口部内で前記電極に接続されるリードと、を有
し、前記リードは、前記開口部の第１の辺及び前記第１
の辺に対向した第２の辺から櫛羽状になるように交互に
突出形成されてなることを特徴とする。また、上記の構
成において、前記電極は半導体素子の中央領域に配置さ
れている。また、上記の構成において、前記リードにお
ける前記開口部内に位置するリード幅は、前記テープキ
ャリア上に位置するリード幅に比して狭く形成されてな
ることを特徴とする。更に、上記の構成において、前記
電極の幅は、前記開口部内に位置する前記リード幅に比
して広く形成されてなることを特徴とする。また、上記
のいずれかの構成において、前記開口部における前記リ
ードの突出方向と同じ方向に相当する辺は、前記半導体
素子の外周辺における前記突出方向と同じ方向の辺より
も短く形成されてなることを特徴とする。A semiconductor device according to the present invention has a semiconductor element in which electrodes are arranged in a line, a tape carrier having an opening, and extending from the tape carrier into the opening. And a lead having an end portion in the opening and connected to the electrode in the opening, wherein the lead is connected to a first side of the opening and the first side.
Are formed so as to alternately protrude from the second side opposite to the side so as to be comb-shaped. Further, in the above configuration, the electrode is arranged in a central region of the semiconductor element. In the above configuration, the width of the lead located in the opening of the lead is formed to be narrower than the width of the lead located on the tape carrier. Further, in the above configuration, the width of the electrode is formed to be wider than the width of the lead located in the opening. In any one of the above structures, a side corresponding to the same direction as the direction in which the lead protrudes in the opening is formed to be shorter than a side in an outer periphery of the semiconductor element in the same direction as the protruding direction. It is characterized by the following.
【０００８】[0008]
【作用】本発明の上記の構成によれば、半導体素子の配
線を最適化するため、半導体素子上に電極を一列に配列
することにより半導体素子の縮小が可能となる。それと
同時に、半導体素子の縮小化により、半導体素子製造時
の１ウエハー上での取り個数が増加し、コストダウンが
可能となる。更にテープキャリアのインナーリードをデ
バイスホールの対向する辺より突出させ、櫛羽状とする
ことにより高密度実装を可能とする作用がある。According to the above configuration of the present invention, the size of the semiconductor element can be reduced by arranging the electrodes on the semiconductor element in a line in order to optimize the wiring of the semiconductor element. At the same time, the reduction in the size of the semiconductor device increases the number of semiconductor devices manufactured on one wafer at the time of manufacturing the semiconductor device, thereby enabling cost reduction. Further, the inner lead of the tape carrier is projected from the opposite side of the device hole so as to have a comb-like shape, thereby providing an effect of enabling high-density mounting.
【０００９】[0009]
【実施例】以下、実施例により本発明の詳細を示す。The present invention will be described below in detail with reference to examples.
【００１０】図１は、本発明の一実施例を示すテープキ
ャリアの平面図である。図において１はテープキャリ
ア、２はテープキャリアに設けられた開口部であり、デ
バイスホールともいう。３はテープキャリア上からデバ
イスホール内に延設されるとともに、そのデバイスホー
ル内に終端部を有しするリードである。４はリードのう
ちのインナーリードであり、デバイスホール内に突出し
た部位を指す。このインナーリードは、例えば幅３０μ
ｍ程度をなす。この時、デバイスホール２より突出する
インナーリード４は、デバイスホール２の対向する辺
（それぞれを第１の辺及び第２の辺という）より、櫛羽
状になるように交互に突出形成されている。櫛羽状とす
ることにより、一列に配列された電極から交互にテープ
キャリア上の配線を引き回せるため、従来技術のような
半導体素子の外周部へ電極を配置した時と比較し図６に
示す距離Ｌが必要なく高密度実装が可能である。FIG. 1 is a plan view of a tape carrier showing one embodiment of the present invention. In the figure, 1 is a tape carrier, 2 is an opening provided in the tape carrier, and is also called a device hole. Reference numeral 3 denotes a lead extending from above the tape carrier into the device hole and having a terminal portion in the device hole. Reference numeral 4 denotes an inner lead of the lead, which indicates a portion protruding into the device hole. This inner lead has a width of, for example, 30 μm.
m. At this time, the inner leads 4 protruding from the device hole 2 are formed so as to protrude alternately from the opposing sides of the device hole 2 (each of which is referred to as a first side and a second side) in a comb-like shape. I have. The comb-like shape allows the wiring on the tape carrier to be alternately routed from the electrodes arranged in a row, so that FIG. 6 shows a comparison with the prior art in which the electrodes are arranged on the outer peripheral portion of the semiconductor element. High-density mounting is possible without the need for the distance L.
【００１１】図２は本発明の一実施例を示す半導体素子
の平面図である。図において半導体素子６上に設けられ
る凸状電極７は、例えばＡｕ、Ｃｕ、はんだ等から形成
され、半導体素子６上に一列に配列されている。また、
半導体素子上には凸状電極を持たないＡｌからなる電極
でも、テープキャリアのインナーリード部に例えばハー
フエッチング技術により凸状電極を形成し半導体素子上
の凸状電極の代わりとすることも可能である。このよう
に、半導体素子上の配線レイアウト効率を最適にし、電
極の配列を半導体素子上に一列に並べたことにより半導
体素子の縮小化が可能となり、それと同時に半導体製造
時の１ウエハー上での取り個数が増加し、コストダウン
も可能となった。FIG. 2 is a plan view of a semiconductor device showing one embodiment of the present invention. In the figure, the convex electrodes 7 provided on the semiconductor element 6 are formed of, for example, Au, Cu, solder, or the like, and are arranged in a row on the semiconductor element 6. Also,
An electrode made of Al having no convex electrode on the semiconductor element can be used as a substitute for the convex electrode on the semiconductor element by forming a convex electrode on the inner lead portion of the tape carrier by, for example, a half-etching technique. is there. In this way, by optimizing the wiring layout efficiency on the semiconductor device and arranging the electrodes in a line on the semiconductor device, the size of the semiconductor device can be reduced, and at the same time, the size of the semiconductor device on one wafer can be reduced. The number increased and the cost was reduced.
【００１２】図３は本発明の一実施例を示すテープキャ
リアと半導体素子の実装構造の平面図、図４は図３のＢ
−Ｂにおける断面図である。半導体素子６は凸状電極７
が中央領域に１列に配列されている。テープキャリアに
はデバイスホールが形成されている。また、テープキャ
リア上からデバイスホール内に延設されて、しかもデバ
イスホール内に終端部が位置するリード３を有する。こ
のリード３のうち、デバイスホール内に位置する部位を
インナーリード４という。このインナーリード４が凸状
電極７に接続される。リードは、デバイスホールの第１
の辺と第１の辺に対向した第２の辺とから櫛羽状になる
ように交互に突出形成されている。また、デバイスホー
ル内に位置するリード幅は、テープキャリア上に位置す
るリード幅に比して狭く形成されている。このようにす
ることで、半導体素子６の凸状電極７との接続領域は狭
ピッチに対応できるとともに、テープキャリア上でリー
ドはある程度幅広に形成することができるので、リード
のフィルムキャリア上での占有面積が増え、フィルムキ
ャリアの強度を得ることが出来る。更に、凸状電極７の
幅は、インナーリード幅に比して広く形成されているの
で、両者の位置決めが容易に出来るとともに、接続が確
実にされたかどうか確認することも可能となる。インナ
ーリード４に例えばＳｎメッキ層を設け、半導体素子６
に設けた多数の例えばＡｕメッキで形成されている凸状
電極７と、各リード３のインナーリード４の先端とをそ
れぞれ整合させ、ついで、加熱されたボンディングツー
ルを下降させて各リードを加圧し、各インナーリード４
の先端をそれぞれ半導体素子６の各凸状電極７に融着さ
せて接続した場合に、半導体素子６よりもテープキャリ
ア１のデバイスホール２が小さい。特に、デバイスホー
ル２におけるリード３の突出方向と同じ方向に相当する
辺は、半導体素子６の外周辺における突出方向と同じ方
向の辺よりも短く形成されているので、デバイスホール
より突出するインナーリード４は従来の長さ５００μｍ
〜１０００μｍに比較し凸状電極７の長さ分＋フォーミ
ング量＋αの約１００μｍ〜２００μｍ程度に抑える事
が出来る。これによりデバイスホールより突出するイン
ナーリード４の長さを従来技術と比較した場合４００μ
ｍ〜８００μｍも短くすることができ、高密度実装に寄
与する。FIG. 3 is a plan view showing a mounting structure of a tape carrier and a semiconductor element according to an embodiment of the present invention, and FIG.
It is sectional drawing in -B. The semiconductor element 6 has a convex electrode 7
Are arranged in a line in the central region. Device holes are formed in the tape carrier. The device also has a lead 3 extending from the tape carrier into the device hole and having a terminal portion located in the device hole. A part of the lead 3 located in the device hole is called an inner lead 4. This inner lead 4 is connected to the convex electrode 7. The lead is the first in the device hole
And the second side opposite to the first side are formed so as to protrude alternately in a comb-like shape. Further, the lead width located in the device hole is formed narrower than the lead width located on the tape carrier. By doing so, the connection region of the semiconductor element 6 with the convex electrode 7 can correspond to a narrow pitch, and the leads can be formed to be somewhat wide on the tape carrier. The occupied area increases, and the strength of the film carrier can be obtained. Further, since the width of the protruding electrode 7 is formed wider than the width of the inner lead, it is possible to easily determine the position of the both and to check whether the connection is secure. For example, a Sn plating layer is provided on the inner lead 4 so that the semiconductor element 6
Are aligned with the tips of the inner leads 4 of the leads 3 respectively, and then the heated bonding tool is lowered to pressurize the leads. , Each inner lead 4
The device holes 2 of the tape carrier 1 are smaller than those of the semiconductor element 6 when the tips of the semiconductor elements 6 are fused and connected to the respective convex electrodes 7 of the semiconductor element 6. In particular, the side of the device hole 2 corresponding to the same direction as the protruding direction of the lead 3 is formed shorter than the side of the semiconductor element 6 in the same direction as the protruding direction at the outer periphery. 4 is the conventional length of 500 μm
It can be suppressed to about 100 μm to 200 μm of the length of the convex electrode 7 + the forming amount + α as compared with about 1000 μm. As a result, the length of the inner lead 4 protruding from the device hole is 400 μm when compared with the prior art.
m to 800 μm, which contributes to high-density mounting.
【００１３】又、テープキャリア１の材料に例えば、厚
さ５０μｍのポリイミド、半導体素子６上に設けられた
金の凸状電極７の高さを３０μｍとした場合、デバイス
ホール２は該半導体素子６の外形よりも小さく形成して
いるため半導体素子６に乗り上げる形となり、フォーミ
ング量は、テープキャリアの厚み＝５０μｍ程度に抑え
る事がでる。また、半導体素子上に設けられた凸状電極
７の端からテープキャリア１のデバイスホールエッジま
での距離は数十μｍなため、逆フォーミングによるエッ
ジショートの発生を完全に防ぐ事が出来る。これによ
り、従来の搬送時におけるフォーミング量のばらつきを
考慮して１００〜２００μｍのフォーミングを行ってい
た時と比べ５０〜１５０μｍの軽薄化が計れる。If the material of the tape carrier 1 is, for example, polyimide having a thickness of 50 μm, and the height of the gold convex electrode 7 provided on the semiconductor element 6 is 30 μm, the device hole 2 is formed in the semiconductor element 6. Is formed so as to ride on the semiconductor element 6, so that the forming amount can be suppressed to about 50 μm of the thickness of the tape carrier. Further, since the distance from the end of the convex electrode 7 provided on the semiconductor element to the edge of the device hole of the tape carrier 1 is several tens μm, it is possible to completely prevent the occurrence of edge short-circuit due to reverse forming. Thereby, the thickness can be reduced to 50 to 150 μm as compared with the case where the forming of 100 to 200 μm is performed in consideration of the variation of the forming amount at the time of the conventional transport.
【００１４】[0014]
【発明の効果】本発明は以上説明したように、半導体素
子上の配線レイアウト効率を最適化し、電極を一列に配
列し、テープキャリアのインナーリードは、デバイスホ
ールの対向した辺より突出し、櫛羽状とする事により半
導体装置の軽薄短小化、コストダウン化、を提供できる
効果がある。As described above, the present invention optimizes the wiring layout efficiency on a semiconductor device, arranges electrodes in a line, the inner leads of the tape carrier protrude from the opposite sides of the device holes, and With such a configuration, there is an effect that it is possible to provide a semiconductor device that is light and thin and small, and that cost can be reduced.
【図１】本発明の一実施例を示すテープキャリア平面
図。FIG. 1 is a plan view of a tape carrier showing one embodiment of the present invention.
【図２】本発明の一実施例を示す半導体素子の平面図。FIG. 2 is a plan view of a semiconductor device showing one embodiment of the present invention.
【図３】本発明の一実施例を示すテープキャリアと半導
体素子との実装構造の平面図。FIG. 3 is a plan view of a mounting structure of a tape carrier and a semiconductor element according to an embodiment of the present invention.
【図４】図３のＢ−Ｂ線断面図。FIG. 4 is a sectional view taken along line BB of FIG. 3;
【図５】テープキャリアを用いた従来の半導体装置を説
明するための平面図。FIG. 5 is a plan view illustrating a conventional semiconductor device using a tape carrier.
【図６】図５のＡ−Ａ線断面図。FIG. 6 is a sectional view taken along line AA of FIG. 5;
【図７】同半導体装置の製造例を示す断面図。FIG. 7 is a sectional view showing a manufacturing example of the semiconductor device.
１ テープキャリア ２ デバイスホール ３ リード ４ インナーリード ５ スプロケットホール ６ 半導体素子 ７ 凸状電極 ８ 半導体素子台 ９ 位置決めガイド １０ テープレール １１ ボンディングツール DESCRIPTION OF SYMBOLS 1 Tape carrier 2 Device hole 3 Lead 4 Inner lead 5 Sprocket hole 6 Semiconductor element 7 Convex electrode 8 Semiconductor element stand 9 Positioning guide 10 Tape rail 11 Bonding tool
Claims (5)
開口部を有するテープキャリアと、前記テープキャリア
上から前記開口部内に延設されるとともに該開口部内に
終端部を有し該開口部内で前記電極に接続されるリード
と、を有し、 前記リードは、前記開口部の第１の辺及び前記第１の辺
に対向した第２の辺から櫛羽状になるように交互に突出
形成されてなることを特徴とする半導体装置。A semiconductor device having electrodes arranged in a line;
A tape carrier having an opening, and a lead extending from above the tape carrier into the opening, having a terminal portion in the opening, and connected to the electrode in the opening, Are formed so as to alternately protrude from a first side of the opening and a second side opposed to the first side so as to form a comb-like shape.
されていることを特徴とする請求項１記載の半導体装
置。2. The semiconductor device according to claim 1, wherein said electrode is arranged in a central region of said semiconductor element.
するリード幅は、前記テープキャリア上に位置するリー
ド幅に比して狭く形成されてなることを特徴とする請求
項１または２のいずれかに記載の半導体装置。3. The lead according to claim 1, wherein a width of the lead located in the opening in the lead is formed narrower than a width of the lead located on the tape carrier. 13. The semiconductor device according to claim 1.
る前記リード幅に比して広く形成されてなることを特徴
とする請求項３記載の半導体装置。4. The semiconductor device according to claim 3, wherein a width of said electrode is formed wider than a width of said lead located in said opening.
向と同じ方向に相当する辺は、前記半導体素子の外周辺
における前記突出方向と同じ方向の辺よりも短く形成さ
れてなることを特徴とする請求項１乃至４のいずれかに
記載の半導体装置。5. A side of the opening corresponding to the same direction as the direction in which the lead protrudes is formed to be shorter than a side of the outer periphery of the semiconductor element in the same direction as the direction of protrusion. The semiconductor device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17639692A JP2964781B2 (en) | 1992-07-03 | 1992-07-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17639692A JP2964781B2 (en) | 1992-07-03 | 1992-07-03 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621144A JPH0621144A (en) | 1994-01-28 |
| JP2964781B2 true JP2964781B2 (en) | 1999-10-18 |
Family
ID=16012938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17639692A Expired - Fee Related JP2964781B2 (en) | 1992-07-03 | 1992-07-03 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2964781B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6037654A (en) * | 1995-01-13 | 2000-03-14 | Seiko Epson Corporation | Semiconductor device, tape carrier package, and display panel module |
| JP3695893B2 (en) | 1996-12-03 | 2005-09-14 | 沖電気工業株式会社 | Semiconductor device, manufacturing method and mounting method thereof |
| KR100468929B1 (en) | 2000-06-16 | 2005-01-29 | 마츠시타 덴끼 산교 가부시키가이샤 | Electronic parts packaging method and electronic parts package |
-
1992
- 1992-07-03 JP JP17639692A patent/JP2964781B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621144A (en) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225146B1 (en) | Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| KR100277308B1 (en) | Semiconductor device | |
| US20090004774A1 (en) | Method of multi-chip packaging in a tsop package | |
| US5252854A (en) | Semiconductor device having stacked lead structure | |
| JP3569025B2 (en) | Semiconductor device and electronic device using the same | |
| KR100404997B1 (en) | Flexible wiring substrate, film carrier, tapelike semiconductor device, semiconductor device, method of manufacture of semiconductor device, circuit board, and electronic device | |
| JP3660663B2 (en) | Chip package manufacturing method | |
| US5406119A (en) | Lead frame | |
| KR0179802B1 (en) | Semiconductor package | |
| US6462283B1 (en) | Semiconductor package with central circuit pattern | |
| JP2964781B2 (en) | Semiconductor device | |
| JP3695458B2 (en) | Semiconductor device, circuit board and electronic equipment | |
| JP3010812B2 (en) | Semiconductor device | |
| JPH0547836A (en) | Mounting structure of semiconductor device | |
| JPH02134859A (en) | Multi-chip semiconductor device and manufacture | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
| JP2652222B2 (en) | Substrate for mounting electronic components | |
| JPH07122701A (en) | Semiconductor device, its manufacture, and lead frame for pga | |
| JPH07183425A (en) | Semiconductor device and its manufacture | |
| JP3161203B2 (en) | Semiconductor mounting structure of tape carrier package type | |
| JPS60200559A (en) | Semiconductor device | |
| KR200169976Y1 (en) | Semiconductor package | |
| JP3737093B2 (en) | Semiconductor device | |
| KR100206975B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090813 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110813 |
|
| LAPS | Cancellation because of no payment of annual fees |