JP2960809B2 - アッテネータ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば音響用アン
プ，カセットテープレコーダー等の音響機器やビデオカ
メラ，ＶＴＲ等の映像機器に用いられているアッテネー
タ回路に関する。

【０００２】

【従来の技術】音響用アンプ，カセットテープレコーダ
ー等の音響機器やビデオカメラ，ＶＴＲなどの映像機器
には、入力した信号のレベルを後段の回路に適合したレ
ベルに調整して出力するアッテネータ回路が多数使用さ
れている。このアッテネータ回路の一例としては、たと
えば図２に示すようなものが挙げられる。同図中、制御
用端子Ｃに接続されている正論理（ＮＰＮ型）のデジタ
ルトランジスタ１、負論理（ＰＮＰ型）のデジタルトラ
ンジスタ２は、後述の制御電圧を０Ｖまたは５Ｖとする
と、制御用端子Ｃにたとえば０Ｖの制御電圧が印加され
た場合には、正論理のデジタルトランジスタ１のベース
側端子ＢＴに０Ｖが印加されてその出力がオープンとな
る。また、負論理のデジタルトランジスタ２には、エミ
ッタ側端子ＥＴに０Ｖが印加され、更にそのベース側端
子ＢＴが接地されているので、バイアス電圧は０Ｖとな
り、その出力がオープンとなる。 また、５Ｖの制御電圧
が印加された場合には、正論理のデジタルトランジスタ
１のベース側端子ＢＴに５Ｖが印加され、その出力がク
ローズとなり、また、負論理のデジタルトランジスタ２
のエミッタ側端子ＥＴに５Ｖが印加され、更にベース側
端子が接地されているので、デジタルトランジスタの特
性により負のバイアス電圧がかかり、その出力がクロー
ズとなる。トランジスタ３，４は、そのベース端子に所
定値以上の電圧が印加された場合にオンするものであ
る。また、図中端子Ａ，Ｂは、減衰させるべき信号を入
力する入力端子であり、端子Ｄは、減衰後の信号を出力
する出力端子である。この回路においては、電源電圧Ｖ
ｃｃを９Ｖとしている。そして、抵抗器５，６，７，
８，１４，１５はＡ，Ｂ端子から入力される信号を所定
のレベル減衰させる減衰回路を構成するものである。

【０００３】図２に示した回路は、入力端子Ａまたは入
力端子Ｂからの信号を選択的に減衰させる選択機能を備
えている。すなわち、制御端子Ｃに０Ｖの制御電圧が印
加された場合には、デジタルトランジスタ１，２の出力
がそれぞれオープンとなることによって、トランジスタ
３のベース端子に９Ｖの電源電圧Ｖｃｃが印加されるこ
ととなって、これがオンし、そのコレクタ電圧が０Ｖに
なる。一方、トランジスタ４のベース端子には電圧が印
加されなくなるから、これはオフし、そのエミッタ−コ
レクタ端子間は非導通状態となる。このために、上述し
た減衰回路には入力端子Ｂからの信号のみが選択的に入
力されて、これを減衰した信号が出力端子Ｄから出力さ
れることになる。また、制御端子Ｃに５Ｖの制御電圧が
印加された場合には、これとは逆に入力端子Ａからの信
号のみが選択的に入力されて、これを減衰した信号が出
力端子Ｄから出力されることになる。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来のアッテネータ回路にあっては、制御端子Ｃに
５Ｖの制御電圧が印加された場合、つまり入力端子Ａか
らの信号のみが選択的に入力されている場合には、この
信号のレベルが大きいか、または上述の減衰回路での減
衰量が小さい場合には、入力波形と出力波形とが異なっ
てしまう場合がある。すなわち、入力端子Ａを選択し、
制御端子Ｃに５Ｖ印加した場合には、デジタルトランジ
スタ１がクローズし，トランジスタ３をオフ状態となる
ことにより、入力端子Ａに入力された５Ｖが抵抗器５、
６、７、８により所定のレベルに減衰されて出力端子Ｄ
から出力されることとなるが、図２に示すようにトラン
ジスタ３のベース端子は、クローズ状態のデジタルトラ
ンジスタ１を介してアースされているために、トランジ
スタ３がオフ状態にあってもコレクターベース端子間の
ＮＰ接続はダイオードとして機能することとなり、入力
端子から交流信号が印加された場合には所定のマイナス
信号に対しては導通し、かつ、クローズ状態のデジタル
トランジスタ１を介して接地されるために、入力端子Ａ
から入力した信号がクリップれてしまい、出力端子Ｄか
ら出力される信号が歪んでしまうという問題がある。

【０００５】本発明は、このような従来の技術の問題点
を解決するためになされたものであり、入力される信号
のレベルや減衰回路の減衰量のいかんに拘らずに入力信
号と相似形の出力信号を出力することができるアッテネ
ータ回路の提供を目的とする。

【０００６】

【課題を解決するための手段】本発明の理解を容易にす
るために、本発明の各構成要件に後述する実施例を引用
して参照符号を付して説明する。尚、参照符号はあくま
で便宜上付すものであり実施例に限定するものではな
い。上記目的を達成するための本発明は、外部からの信
号を入力する複数の入力端子（Ａ，Ｂ）と、該複数の入
力端子（Ａ，Ｂ）の内、特定の入力端子からの信号の入
力を選択する選択手段と、該選択手段によって選択され
た入力端子から入力される信号を、該信号波形を変える
ことなく所定のレベルまで低下させる抵抗器（５、６、
７、８、１４、１５）からなる減衰回路と、該減衰回路
によってレベルが低下された信号を出力する出力端子
（Ｄ）とを有するアッテネータ回路であって、前記選択
手段が、第１入力端子（Ａ）及び第２入力端子（Ｂ）と
出力端子（Ｄ）間にそれぞれ設けられた入力端子切り換
え用トランジスタ（３、４）と、 前記各入力端子切り換
え用トランジスタ（３、４）のバイアス電圧入力端子に
バイアス電圧を供給するトランジスタであって、かつ、
前記バイアス電圧を供給する入力端子切り換え用トラン
ジスタ（３、４）と極性の異なるトランジスタを備えた
トランジスタ回路（１０、２）と、 第１入力端子（Ａ）
及び第２入力端子（Ｂ）の何れかを選択するために対応
付けた制御信号であって、第１入力端子（Ａ）及び第２
入力端子（Ｂ）に対応する各トランジスタ回路（１０、
２）のトランジスタの導通／非導通を制御する共通の制
御信号を各トランジスタ回路（１０、２）へ入力する制
御端子（Ｃ）とを備え、 制御端子（Ｃ）からの制御信号
に基づいて、選択される入力端子に対応するトランジス
タ回路のトランジスタは非導通状態に、選択されない入
力端子に対応するトランジスタ回路のトランジスタは導
通状態となるように各トランジスタ回路（１０、２）に
バイアス電圧を印加することを特徴とするアッテネータ
回路である。

【０００７】

【作用】以上のように構成された本発明のアッテネータ
回路によれば、トランジスタ回路（１０、２）内のトラ
ンジスタを、各入力端子切り換え用トランジスタ（３、
４）のバイアス電圧入力端子にバイアス電圧を供給する
トランジスタとし、かつ、バイアス電圧を供給する入力
端子切り換え用トランジスタ（３、４）と極性の異なる
トランジスタとすることで、非導通状態にある入力端子
切り換え用トランジスタのコレクターベース間をダイオ
ードとして信号が導通する場合であっても、トランジス
タ回路内の非導通状態にあるトランジスタのコレクター
ベース間は前記入力端子切り換え用トランジスタのコレ
クターベース間のダイオードとは逆極性となるために、
信号が通過することを防ぐこととなる。 また、制御端子
（Ｃ）からの制御信号に基づいて、選択される入力端子
に対応するトランジスタ回路のトランジスタは非導通状
態に、選択されない入力端子に対応するトランジスタ回
路のトランジスタは導通状態となるように各トランジス
タ回路にバイアス電圧を印加するため、確実に所望の入
力信号を出力することができる。そして、非導通状態に
ある入力端子切り換え用トランジスタのコレクターベー
ス間をダイオードとして入力信号が導通する場合であっ
ても、トランジスタ回路内のトランジスタは非導通状態
であるために、トランジスタのコレクターエミッタ間を
通って接地されることはない。 よって、選択手段によっ
て選択された入力端子から入力される信号は、選択手段
によって歪むことなく減衰回路により所定のレベルまで
減衰され、出力端子（Ｄ）から出力されることとなる。
したがって、入力される信号レベルが大きくても小さく
ても、さらに減衰回路の減衰量が大きく設定されている
場合でも小さく設定されている場合でも、入力された信
号は歪むことなく、相似形を保ったまま出力されること
になる。このため、入力のダイナミックレンジが大きく
なる。

【０００８】

【実施例】以下、図面に基づいて本発明の実施例を説明
する。図１は、本発明に係るアッテネータ回路の回路図
である。この回路においては、図２に示した回路と同一
の部材には同一の符号を付してある。制御端子Ｃは、負
論理（ＰＮＰ型）のデジタルトランジスタ１０のベース
側端子ＢＴと負論理のデジタルトランジスタ２のエミッ
タ側端子ＥＴにそれぞれ接続されている。制御端子Ｃ
は、この２つのデジタルトランジスタ１０，２にこれら
をオン，オフさせる制御信号を与える端子である。本実
施例では、この制御信号に０Ｖと５Ｖの電圧を使用して
いる。デジタルトランジスタ１０は制御信号に５Ｖの電
圧が用いられた場合にその出力がオープンとなるもので
あり、デジタルトランジスタ２は制御信号に０Ｖの電圧
が用いられた場合にその出力がオープンとなるものであ
る。デジタルトランジスタ１０には電源電圧を分圧する
ための抵抗器１１及び抵抗器１２が接続されている。

【０００９】本実施例では、電源電圧Ｖｃｃは９Ｖを用
いており、負論理のデジタルトランジスタ１０のエミッ
タ側端子ＥＴにはこの９Ｖが抵抗器１１，１２によって
分圧された５Ｖよりも低い電圧が印加されるようになっ
ている。デジタルトランジスタ１０は、ベース側端子Ｂ
Ｔを制御端子Ｃに、エミッタ側端子ＥＴを電源電圧Ｖｃ
ｃを分圧する抵抗器１１と抵抗器１２の間に、及びコレ
クタ側端子ＣＴ（出力側）を抵抗器１３を介してトラン
ジスタ３のベース端子に接続している。デジタルトラン
ジスタ２は、ベース側端子ＢＴを接地し、エミッタ側端
子ＥＴを制御端子Ｃに、及びコレクタ側端子ＣＴ（出力
側）を抵抗器１６を介してトランジスタ４のベース端子
に接続している。トランジスタ３は、デジタルトランジ
スタ１０の出力がオープンとなっている場合（制御端子
Ｃに５Ｖの制御信号が与えられた場合）には、オフとな
ってそのコレクターエミッタ端子間が遮断される。ま
た、トランジスタ３は、デジタルトランジスタ１０の出
力がクローズとなっている場合（制御端子Ｃに０Ｖの制
御信号が与えられた場合）にはオンとなってそのコレク
ターエミッタ端子間が導通される。一方、トランジスタ
４は、トランジスタ３とは逆の動作をするようになって
いる。すなわち、トランジスタ４は、デジタルトランジ
スタ２の出力がオープンとなっている場合（制御端子Ｃ
に０Ｖの制御信号が与えられた場合）にはオフとなって
そのコレクターエミッタ端子間が遮断される。また、ト
ランジスタ４は、デジタルトランジスタ２の出力がクロ
ーズとなっている場合（制御端子Ｃに５Ｖの制御信号が
与えられた場合）にはオンとなってそのコレクターエミ
ッタ端子間が導通される。

【００１０】入力端子Ａ及び入力端子Ｂは、抵抗器５，
６，７，８，１４，１５によって構成される減衰回路に
それぞれ接続されている。この減衰回路には、この減衰
回路を経たこれらの入力端子Ａ，Ｂからの信号を出力す
る出力端子Ｄが接続されている。尚、入力端子Ａからの
信号は減衰回路を構成する抵抗器の内、抵抗器５，６，
７，８によって信号レベルが低下され、入力端子Ｂから
の信号は、抵抗器７，８，１４，１５によって信号レベ
ルが低下される。

【００１１】以上のように構成されている本発明のアッ
テネータ回路は次のように動作する。まず、制御端子Ｃ
に５Ｖの制御信号が与えられた場合には、負論理のデジ
タルトランジスタ１０のベース側端子ＢＴに５Ｖが印加
され、エミッタ側端子ＥＴには分圧されて５Ｖよりも低
い電圧が印加され、さらにデジタルトランジスタの特
性、すなわち内部においてベース−エミッタ端子間が抵
抗を介してバイパス接続されているために、ベース端子
には正電位が印加されることとなり、その出力がオープ
ンとなる。そして、トランジスタ３はオフとなり、この
コレクターエミッタ端子間が遮断される。一方、負論理
のデジタルトランジスタ２のエミッタ側端子ＥＴにも５
Ｖが印加され、ベース側端子ＢＴが接地され、さらにデ
ジタルトランジスタ２内部でエミッタ端子とベース端子
が接続されているので、ベース端子には負のバイアス電
圧がかかり、その出力がクローズとなる。よって、トラ
ンジスタ４のベース端子には、クローズしたデジタルト
ランジスタ２のエミッタ−コレクタ側端子間を通過した
制御端子Ｃからの５Ｖが、抵抗器１６を介して印加され
ることとなって、これがオンし、エミッタ−コレクタ端
子間を導通させてコレクタ電圧を０Ｖとする。このよう
に動作すると、入力端子Ｂから入力されている信号はト
ランジスタ４によってアースされ、減衰回路には入力さ
れない。これに対して入力端子Ａから入力されている信
号は、トランジスタ３がオフとなっているために、抵抗
器５、６、７、及び８で構成されている減衰回路に入力
されることとなり、出力端子Ｄからはこの減衰回路で減
衰された信号が出力される。この減衰回路による減衰率
は、抵抗器５、６、７、及び８それぞれの抵抗値によっ
て決定される。また、トランジスタ３がオフとなってい
る間、そのベース端子に接続したデジタルトランジスタ
１０の出力がオープンとなっているので、トランジスタ
３のコレクターベース端子間を通過した信号が、デジタ
ルトランジスタ１０のコレクタ−エミッタ側端子を通過
して接地されることはない。 さらに、トランジスタ３
（ＮＰＮ型）と負論理（ＰＮＰ型）のデジタルトラン ジ
スタ１０では極性が異なるために、トランジスタ３のコ
レクターベース端子間を通過した信号はデジタルトラン
ジスタ１０のコレクターベース側端子間を通過すること
ができない。 よって、入力端子Ａから入力されている信
号は、クリップされて歪むことなく減衰回路に送られる
こととなる。

【００１２】また、制御端子Ｃに０Ｖの制御信号が与え
られた場合には、負論理のデジタルトランジスタ２のエ
ミッタ側端子ＥＴに０Ｖが印加され、更にベース側端子
ＢＴが接地されているので、バイアス電圧は０Ｖとな
り、その負論理のデジタルトランジスタ２の出力がオー
プンとなる。そして、トランジスタ４はオフとなり、こ
のコレクタ−エミッタ端子間が遮断される。一方、負論
理のデジタルトランジスタ１０のベース側端子ＢＴに０
Ｖが印加され、エミッタ側端子ＥＴには５Ｖよりも低い
電圧が印加され、さらにデジタルトランジスタの特性、
すなわち内部においてベース−エミッタ端子間が抵抗を
介してバイパス接続されているために、ベース端子には
負電位が印加され、その出力がクローズとなる。そし
て、トランジスタ３のベース端子には抵抗器１３を介し
て抵抗器１１，１２によって電源電圧Ｖｃｃの９Ｖが分
圧された５Ｖよりも低い電圧が印加されることとなっ
て、これがオンし、エミッタ−コレクタ端子間を導通さ
せてコレクタ電圧を０Ｖとする。このように動作する
と、入力端子Ａから入力されている信号はトランジクタ
３によってアースされ、減衰回路には入力されない。こ
れに対して入力端子Ｂから入力されている信号は、トラ
ンジスタ４がオフとなっているために、抵抗器７，８，
１４，及び１５で構成されている減衰回路に入力される
こととなり、出力端子Ｄからはこの減衰回路で減衰され
た信号が出力される。また、トランジスタ４がオフとな
っている間、そのベース端子に接続したデジタルトラン
ジスタ２の出力がオープンとなっているので、トランジ
スタ４のコレクターベース端子間を通過した信号が、デ
ジタルトランジスタ２のコレクターエミッタ側端子を通
過して接地されることはない。 さらに、トランジスタ４
（ＮＰＮ型）と負論理（ＰＮＰ型）のデジタルトランジ
スタ２とでは極性が異なるために、トランジスタ４のコ
レクターベース端子間を通過した信号はデジタルトラン
ジスタ２のコレクターベース側端子間を通過することは
ない。 よって、入力端子Ｂから入力されている信号は、
クリップされて歪むことなく減衰回路に送られることと
なる。

【００１３】本実施例のアッテネータ回路は以上のよう
に動作することとなるから、入力端子Ａ及びＢから入力
される信号レベルが大きくても小さくても、さらに減衰
回路の減衰量が大きく設定されている場合でも小さく設
定されている場合でも、入力された信号は歪むことな
く、相似形を保ったまま出力されることになる。このた
め、入力のダイナミックレンジが大きくなることにな
る。

【００１４】

【発明の効果】以上の説明により明らかなように、本発
明によれば、入力した信号をクリップしてしまうような
ことがなくなり、入力される信号レベルの大小のいかん
に拘らず、また、減衰回路に設定されている減衰率の大
小に拘らずに、歪のない信号を出力端子から出力するこ
とができ、ダイナミックレンジを大きくすることができ
る。

【図面の簡単な説明】

【図１】本発明に係るアッテネータ回路の回路図であ
る。

【図２】従来のアッテネータ回路の回路図である。

【符号の説明】

１，２：デジタルトランジスタ（選択手段） ３，４：トランジスタ（選択手段） ５，６，７，８，１４，１５：抵抗器（減衰回路） Ａ，Ｂ：入力端子 Ｃ：制御端子（選択手段） Ｄ：出力端子ＢＴ：デジタルトランジスタのベース側端子 ＣＴ：デジタルトランジスタのコレクタ側端子 ＥＴ：デジタルトランジスタのエミッタ側端子

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 外部からの信号を入力する複数の入力端
   子と、 該複数の入力端子の内、特定の入力端子からの信号の入
   力を選択する選択手段と、 該選択手段によって選択された入力端子から入力される
   信号を、該信号波形を変えることなく所定のレベルまで
   低下させる抵抗器からなる減衰回路と、 該減衰回路によってレベルが低下された信号を出力する
   出力端子とを有するアッテネータ回路であって、 前記選択手段が、第１入力端子及び第２ 入力端子と出力端子間にそれぞれ
   設けられた入力端子切り換え用トランジスタと、 前記各入力端子切り換え用トランジスタのバイアス電圧
   入力端子にバイアス電圧を供給するトランジスタであっ
   て、かつ、前記バイアス電圧を供給する入力端子切り換
   え用トランジスタと極性の異なるトランジスタを備えた
   トランジスタ回路と、第１入力端子及び第２入力端子の何れかを選択するため
   に対応付けた制御信号であって、第１入力端子及び第２
   入力端子に対応する各トランジスタ回路のトランジスタ
   の動通／非動通を制御する共通の 制御信号を各トランジ
   スタ回路へ入力する制御端子とを備え、制御端子からの制御信号に基づいて、 選択される入力端
   子に対応するトランジスタ回路のトランジスタは非導通
   状態に、選択されない入力端子に対応するトランジスタ
   回路のトランジスタは導通状態となるように各トランジ
   スタ回路にバイアス電圧を印加することを特徴とするア
   ッテネータ回路。