JP2959291B2 - 信号自動分配方式 - Google Patents
信号自動分配方式Info
- Publication number
- JP2959291B2 JP2959291B2 JP4207656A JP20765692A JP2959291B2 JP 2959291 B2 JP2959291 B2 JP 2959291B2 JP 4207656 A JP4207656 A JP 4207656A JP 20765692 A JP20765692 A JP 20765692A JP 2959291 B2 JP2959291 B2 JP 2959291B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- signal distribution
- automatic
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は電子回路を表現する回路
図を作成するための自動論理合成装置において電気的設
計条件を満足する論理回路を自動合成するための信号自
動分配方式に関する。
図を作成するための自動論理合成装置において電気的設
計条件を満足する論理回路を自動合成するための信号自
動分配方式に関する。
【０００２】
【従来の技術】従来の信号自動分配方式は、入力された
論理回路の信号分配回路を変更なく特定回路内の信号の
伝搬遅延を自動調整する信号分配手段を有している。
論理回路の信号分配回路を変更なく特定回路内の信号の
伝搬遅延を自動調整する信号分配手段を有している。
【０００３】
【発明が解決しようとする課題】この従来の信号自動分
配方式では、複数の論理回路を併合して一つの論理回路
にするというように設計済回路を流用して論理回路を設
計する場合に、個々の論理回路には特定の信号について
信号分配回路が既に組込まれているのが通常である。
配方式では、複数の論理回路を併合して一つの論理回路
にするというように設計済回路を流用して論理回路を設
計する場合に、個々の論理回路には特定の信号について
信号分配回路が既に組込まれているのが通常である。
【０００４】そこで、複数の論理回路に共通な信号につ
いて、併合後の論理回路全体にわたり、信号を入力する
外部端子から個々の回路内の分配先までの信号伝搬経路
の信号遅延を均一化することは困難であった。
いて、併合後の論理回路全体にわたり、信号を入力する
外部端子から個々の回路内の分配先までの信号伝搬経路
の信号遅延を均一化することは困難であった。
【０００５】このため、外部端子から回路内の信号の入
力素子までの信号伝搬時間にばらつきが生じ、高速な回
路の設計条件を満たすことができないという問題点があ
った。
力素子までの信号伝搬時間にばらつきが生じ、高速な回
路の設計条件を満たすことができないという問題点があ
った。
【０００６】
【課題を解決するための手段】本発明の信号自動分配方
式は、電子回路を表現する回路図を作成するための自動
論理合成装置における信号自動分配方式において、作成
済の論理回路の特定の信号の分配を信号の伝搬遅延を均
一化して再分配するために、あらかじめ登録された削除
対象素子を指定の信号系列内から自動的に削除する信号
分配回路削除部と、信号分配先の数に応じて最適な信号
分配回路を自動的に選択して前記信号分配回路に付加し
た後に不用部分を削除する信号分配回路生成部と、を備
えて構成されている。
式は、電子回路を表現する回路図を作成するための自動
論理合成装置における信号自動分配方式において、作成
済の論理回路の特定の信号の分配を信号の伝搬遅延を均
一化して再分配するために、あらかじめ登録された削除
対象素子を指定の信号系列内から自動的に削除する信号
分配回路削除部と、信号分配先の数に応じて最適な信号
分配回路を自動的に選択して前記信号分配回路に付加し
た後に不用部分を削除する信号分配回路生成部と、を備
えて構成されている。
【０００７】
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の信号自動分配方式の一実施例のブロ
ック図である。
る。図１は本発明の信号自動分配方式の一実施例のブロ
ック図である。
【０００９】図１を参照すると、入出力装置１から入力
された入力回路データ４１は演算装置２を通してデータ
記憶装置４に格納され、信号分配装置３により信号の分
配が行われ、出力回路データ４４がデータ記憶装置４に
格納され、入出力装置１に出力される。
された入力回路データ４１は演算装置２を通してデータ
記憶装置４に格納され、信号分配装置３により信号の分
配が行われ、出力回路データ４４がデータ記憶装置４に
格納され、入出力装置１に出力される。
【００１０】図２は図１における信号分配装置の処理の
流れを示す図である。人手によって指定された指定信号
名４０を有する回路データＡ４１１，Ｂ４１２は既に信
号分配回路がそれぞれに組込まれた回路データである。
信号分配回路削除部３１では、まず回路データＡ４１１
について指定信号名４０の外部端子から順に信号の流れ
の方向に従って検索し（ステップＳ１）、削除対象素子
としてあらかじめ登録された素子に接続するか否かを調
べる（Ｓ２）。次に接続が有るとき（Ｓ３でＹＥＳ）に
は削除対象素子データ４２に対応する素子を削除し、そ
の素子の出力信号を検索して入力と出力とを直接接続す
る（Ｓ４）。さらに信号の流れに従って削除対象素子の
有無を調べ（Ｓ２）、削除対象素子でない素子に接続す
るまで検索を続け、接続が終了したとき（Ｓ３でＮＯ）
ステップＳ５へ進む。
流れを示す図である。人手によって指定された指定信号
名４０を有する回路データＡ４１１，Ｂ４１２は既に信
号分配回路がそれぞれに組込まれた回路データである。
信号分配回路削除部３１では、まず回路データＡ４１１
について指定信号名４０の外部端子から順に信号の流れ
の方向に従って検索し（ステップＳ１）、削除対象素子
としてあらかじめ登録された素子に接続するか否かを調
べる（Ｓ２）。次に接続が有るとき（Ｓ３でＹＥＳ）に
は削除対象素子データ４２に対応する素子を削除し、そ
の素子の出力信号を検索して入力と出力とを直接接続す
る（Ｓ４）。さらに信号の流れに従って削除対象素子の
有無を調べ（Ｓ２）、削除対象素子でない素子に接続す
るまで検索を続け、接続が終了したとき（Ｓ３でＮＯ）
ステップＳ５へ進む。
【００１１】なお、この検索において信号の分岐がある
ときにも、分岐先ごとに検索することができる。同様に
回路データＢ４１２についても信号分配回路を削除す
る。
ときにも、分岐先ごとに検索することができる。同様に
回路データＢ４１２についても信号分配回路を削除す
る。
【００１２】図３は図１における信号分配回路削除部の
処理を説明するための図であり、削除前の回路データＡ
４１１，Ｂ４１２から削除対象素子データ４２に対応す
る素子を削除して削除後の回路データＡ′，Ｂ′を得た
状態を示している。
処理を説明するための図であり、削除前の回路データＡ
４１１，Ｂ４１２から削除対象素子データ４２に対応す
る素子を削除して削除後の回路データＡ′，Ｂ′を得た
状態を示している。
【００１３】次に図２に戻って、信号分配回路生成部３
２では上述の信号分配回路削除部３１により削除された
回路データＡ′，Ｂ′ごとに指定の信号を入力する素子
のピンの数を分配先の数として算出して回路データ
Ａ′，Ｂ′の和を求める（Ｓ５）。求められた分配数が
回路データＣ４４１の全体の信号分配先の数となる。次
にあらかじめ登録された信号分配用回路群ｘ１，ｘ２の
中から信号分配先数と一致する出力信号数を有するもの
を選択し（Ｓ６）、一致するものがない場合には出力信
号数が信号分配数よりも大きく、且つ差が小さいものを
選択する。選択された信号分配用回路を回路データ
Ａ′，Ｂ′について自動挿入して信号分配回路を生成し
（Ｓ７）、回路データＣ４４１が出力される。
２では上述の信号分配回路削除部３１により削除された
回路データＡ′，Ｂ′ごとに指定の信号を入力する素子
のピンの数を分配先の数として算出して回路データ
Ａ′，Ｂ′の和を求める（Ｓ５）。求められた分配数が
回路データＣ４４１の全体の信号分配先の数となる。次
にあらかじめ登録された信号分配用回路群ｘ１，ｘ２の
中から信号分配先数と一致する出力信号数を有するもの
を選択し（Ｓ６）、一致するものがない場合には出力信
号数が信号分配数よりも大きく、且つ差が小さいものを
選択する。選択された信号分配用回路を回路データ
Ａ′，Ｂ′について自動挿入して信号分配回路を生成し
（Ｓ７）、回路データＣ４４１が出力される。
【００１４】ここで信号分配用回路の選択において出力
信号数が信号分配数よりも大きい場合には、挿入後の未
使用の出力信号の流れの逆方向に検索して不用回路部分
を削除する。
信号数が信号分配数よりも大きい場合には、挿入後の未
使用の出力信号の流れの逆方向に検索して不用回路部分
を削除する。
【００１５】図４は図１における信号分配回路生成部の
処理を説明するための図である。この例では回路図デー
タＡの出力信号（ＣＬＫ）数＝５であるので、信号分配
回路生成部３２は信号分配用回路群の中から出力信号数
＝８の信号分配回路ｘ２を選択し生成前の回路図に挿入
する。次に挿入後の未使用の出力信号を信号の流れの逆
方向に検索して不用回路部分（出力信号数の差８−５＝
３）を削除して生成後の回路図を得る。
処理を説明するための図である。この例では回路図デー
タＡの出力信号（ＣＬＫ）数＝５であるので、信号分配
回路生成部３２は信号分配用回路群の中から出力信号数
＝８の信号分配回路ｘ２を選択し生成前の回路図に挿入
する。次に挿入後の未使用の出力信号を信号の流れの逆
方向に検索して不用回路部分（出力信号数の差８−５＝
３）を削除して生成後の回路図を得る。
【００１６】
【発明の効果】以上説明したように本発明は、電子回路
を表現する回路図を作成するための自動論理合成装置に
おける信号自動分配方式において、作成済の論理回路の
特定の信号の分配を信号の伝搬遅延を均一化して再分配
するために、あらかじめ登録された削除対象素子を指定
の信号系列内から自動的に削除する信号分配回路削除部
と、信号分配先の数に応じて最適な信号分配回路を自動
的に選択して前記信号分配回路に付加した後に不用部分
を削除する信号分配回路生成部とを備えることにより、
既に信号分配回路が組込まれた複数の論理回路を流用し
て設計する場合に、併合後の論理回路で共通な信号につ
いて回路全体にわたり外部端子から回路内の分配先まで
の信号の遅延を均一化するようにしたので、高速な回路
の設計条件を満たすことができ、回路全体の設計品質を
向上させ、且つ工数の削減を図ることができるという効
果を有する。
を表現する回路図を作成するための自動論理合成装置に
おける信号自動分配方式において、作成済の論理回路の
特定の信号の分配を信号の伝搬遅延を均一化して再分配
するために、あらかじめ登録された削除対象素子を指定
の信号系列内から自動的に削除する信号分配回路削除部
と、信号分配先の数に応じて最適な信号分配回路を自動
的に選択して前記信号分配回路に付加した後に不用部分
を削除する信号分配回路生成部とを備えることにより、
既に信号分配回路が組込まれた複数の論理回路を流用し
て設計する場合に、併合後の論理回路で共通な信号につ
いて回路全体にわたり外部端子から回路内の分配先まで
の信号の遅延を均一化するようにしたので、高速な回路
の設計条件を満たすことができ、回路全体の設計品質を
向上させ、且つ工数の削減を図ることができるという効
果を有する。
【図１】本発明の信号自動分配方式の一実施例のブロッ
ク図である。
ク図である。
【図２】図１における信号分配装置の処理の流れを示す
図である。
図である。
【図３】図２における信号分配削除部の処理を説明する
ための図である。
ための図である。
【図４】図２における信号分配回路生成部の処理を説明
するための図である。
するための図である。
１ 入出力装置 ２ 演算装置 ３ 信号分配装置 ４ データ記憶装置 ３１ 信号分配回路削除部 ３２ 信号分配回路生成部 ４０ 指定信号名 ４１ 入力回路データ ４２ 削除対象素子データ ４３ 信号分配回路データ ４４ 出力回路データ ４１１，４１２ 回路データＡ，Ｂ ４４１ 回路データＣ
Claims (1)
- 【請求項１】 電子回路を表現する回路図を作成するた
めの自動論理合成装置における信号自動分配方式におい
て、作成済の論理回路の特定の信号の分配を信号の伝搬
遅延を均一化して再分配するために、あらかじめ登録さ
れた削除対象素子を指定の信号系列内から自動的に削除
する信号分配回路削除部と、信号分配先の数に応じて最
適な信号分配回路を自動的に選択して前記信号分配回路
に付加した後に不用部分を削除する信号分配回路生成部
と、 を備えることを特徴とする信号自動分配方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207656A JP2959291B2 (ja) | 1992-08-04 | 1992-08-04 | 信号自動分配方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207656A JP2959291B2 (ja) | 1992-08-04 | 1992-08-04 | 信号自動分配方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0652258A JPH0652258A (ja) | 1994-02-25 |
| JP2959291B2 true JP2959291B2 (ja) | 1999-10-06 |
Family
ID=16543390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4207656A Expired - Lifetime JP2959291B2 (ja) | 1992-08-04 | 1992-08-04 | 信号自動分配方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959291B2 (ja) |
-
1992
- 1992-08-04 JP JP4207656A patent/JP2959291B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652258A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838581A (en) | Layout system for logic circuit | |
| US5930148A (en) | Method and system for verifying a digital circuit design including dynamic circuit cells that utilize diverse circuit techniques | |
| JP2877303B2 (ja) | 集積回路の自動設計装置 | |
| US5519351A (en) | Method for arranging tree-type clock signal distributing circuit with small clock skew | |
| US5282147A (en) | Method and apparatus for optimizing a logic network | |
| US6543042B2 (en) | Semiconductor integrated circuit with a reduced skew and layout method in design for semiconductor integrated circuit | |
| US6581199B2 (en) | Engineering-change method of semiconductor circuit | |
| US7197736B2 (en) | Adaptive power routing and shield sharing to reduce shield count | |
| JPS63120439A (ja) | 集積回路及びそのレイアウト方法 | |
| JPH01286080A (ja) | 半導体集積回路の自動配線方法 | |
| US4700316A (en) | Automated book layout in static CMOS | |
| JP2959291B2 (ja) | 信号自動分配方式 | |
| JP2773771B2 (ja) | 半導体装置のレイアウト方法 | |
| JP2798055B2 (ja) | 半導体集積回路のレイアウト方法 | |
| KR100576987B1 (ko) | 전자 소자 및 전자 장치의 설계 및 제조 방법 | |
| EP0544164A1 (en) | Semi custom-made integrated circuit having clock synchronous circuit improved in clock skew | |
| JPS5820072B2 (ja) | 情報検索装置 | |
| US7398486B2 (en) | Method and apparatus for performing logical transformations for global routing | |
| JP2701779B2 (ja) | クロックスキュー低減方法 | |
| JP3808272B2 (ja) | 回路設計装置および方法 | |
| US6467071B2 (en) | Shield circuit designing apparatus and shield circuit designing method | |
| US6275238B1 (en) | Path compression system for compressing path in graph information and path compression method thereof | |
| JPH10207921A (ja) | スキャンパス構成方法 | |
| JP3512757B2 (ja) | レイアウト設計における最適化方法 | |
| JP2786017B2 (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |