JP2958929B2 - 時間軸補正方法および装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はフィールドメモリを用い
た時間軸補正装置に関し、詳細にはフィールドメモリを
用いてカラー信号の連続性を保った出力を得る時間軸補
正方法および装置に関する。

【０００２】

【従来の技術】フィールドメモリを用いた時間軸補正方
法は、サンプリングされた複合映像信号データをジッタ
を有する信号に同期してフィールドメモリに格納してい
き、格納された複合映像信号データをジッタを含まない
信号で読み出して時間軸補正を行っている。この場合、
従来は複合映像信号に同期したクロックパルスにより複
合映像信号をサンプリングしてＡ／Ｄ変換を行い、Ａ／
Ｄ変換された複合映像信号データはジッタを含んだ複合
映像信号に同期したクロックパルスに基づいてフィール
ドメモリに書き込み、フィールドメモリの書き込みアド
レスはメモリコントローラから出力される、再生垂直同
期信号に同期した信号（ＷＡＣＬＲ）によってクリアす
る。

【０００３】フィールドメモリからの複合映像信号デー
タの読み出しは水晶発振器によって生成されたジッタを
含まない読み出しクロックパルスで読み出し、書き込み
側のカラー位相情報（ＷＲＣＯＬ）と読み出し側のカラ
ー位相情報（ＲＤＣＯＬ）とが一致したときは、読み出
し側のアドレスのクリアは読み出しクロックパルスを分
周した基準垂直同期信号に同期した信号（ＲＡＣＬＲ）
にて行い、書き込み側のカラー位相情報（ＷＲＣＯＬ）
と読み出し側のカラー位相情報（ＲＤＣＯＬ）とが一致
しないときは信号（ＲＡＣＬＲ）を色副搬送波の半周期
分前後させた信号にて行う。したがって、書き込み側の
カラー位相と読み出し側のカラー位相がどのような関係
にあっても読み出し側のカラー位相の連続性は保てる。

【０００４】

【発明が解決しようとする課題】しかし、カラー位相情
報だけを利用して書き込み側の基準位置と読み出し側の
基準位置とを決めているときは、フィールドが同一の場
合にはカラー位相の連続性は保てる。しかし、書き込み
側と読み出し側とのフィールドが異なっていた場合、読
み出せないラインが生じたり、不確定データが読み出さ
れてしまうという問題点があった。すなわち、複合映像
信号のフィールド長を、奇数フィールドを２６３走査ラ
インとし、偶数フィールドを２６２走査ラインとしてフ
ィールドメモリに書き込んだ場合、奇数フィールドの情
報を書き込んだフィールドメモリに対し、偶数フィール
ドとして読み出した場合、２６３走査ライン目のデータ
は読み出されないし、偶数フィールドの情報を書き込ん
だフィールドメモリに対し、奇数フィールドとして読み
出した場合、２６３走査ライン目のデータは不定データ
となってしまうという問題点があった。

【０００５】本発明は、書き込み側と読み出し側とでカ
ラー位相が異なる場合においても、カラー位相の連続性
が保たれ、書き込んだ全ての走査ラインのデータを読み
出され、かつ不定データが読み出されることがない時間
軸補正方法および装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明の時間軸補正方法
は、記憶容量１フィールド分のフィールドメモリを備え
て時間軸の補正を行う時間軸補正装置において、基準垂
直同期信号に同期した基準信号と、基準信号をカラーバ
ースト信号周期の１／２周期の期間遅延した信号と、基
準信号を１水平走査期間遅延した信号と、基準信号を
（１水平走査期間＋カラーバースト信号周期の１／２周
期の期間）遅延した信号とを、書き込み側のフィールド
の種別情報とカラー位相情報および読み出し側のフィー
ルドの種別情報とカラー位相情報におけるそれぞれの情
報の一致を判別して、判別結果に基づいて選択して読み
出し側のアドレスクリア信号としたことを特徴とする。

【０００７】本発明の時間軸補正装置は、記憶容量１フ
ィールド分のフィールドメモリを備えて時間軸の補正を
行う時間軸補正装置において、読み出し側のアドレスク
リアの次に読み出すフィールドの種別とフィールドメモ
リに書き込まれているフィールドの種別との一致を判別
する第１一致判別手段と、読み出し側のアドレスクリア
の次に読み出すフィールドのカラー位相情報とフィール
ドメモリに書き込まれているフィールドのカラー位相情
報との一致を判別する第２一致判別手段と、基準垂直同
期信号に同期した基準信号を生成する基準信号生成手段
と、前記基準信号をカラーバースト信号周期の１／２周
期の期間遅延する第１遅延回路と、前記基準信号を１水
平走査期間遅延する第２遅延回路と、前記基準信号を
（１水平走査期間＋カラーバースト信号周期の１／２周
期の期間）遅延する第３遅延回路と、第１および第２一
致判別手段が一致と判別したとき基準信号を、第１一致
判別手段が一致と判別しかつ第２一致判別手段が一致と
判別しないときは第１遅延回路の出力を、第１一致判別
手段が一致と判別せずかつ第２一致判別手段が一致と判
別したときは基準信号と第２遅延回路の出力とを交互
に、第１および第２一致判別手段が共に一致と判別しな
いときは第３遅延回路の出力と第１遅延回路の出力とを
交互に選択して、読み出し側のアドレスをクリアする信
号とする選択手段とを備えたことを特徴とする。

【０００８】

【作用】本発明の時間軸補正方法および装置によれば、
書き込み側と読み出し側とでフィールドの種別およびカ
ラー位相情報が一致したときは基準信号で、フィールド
の種別が一致しかつカラー位相が一致しないときは基準
信号をカラーバースト信号周期の１／２周期の期間遅延
した信号で、フィールドの種別が一致せずかつカラー位
相が一致したときは基準信号を１水平走査期間遅延した
信号と基準信号とで交互に、前記基準信号をカラーバー
スト信号周期の１／２周期の期間遅延した信号で、フィ
ールドの種別およびカラー位相情報が一致しないときは
基準信号をカラーバースト信号周期の１／２周期の期間
遅延した信号と前記基準信号を（１水平走査期間＋カラ
ーバースト信号周期の１／２周期の期間）遅延した信号
とで交互に、読み出し側のアドレスがクリアされること
になって、読み出し側のカラー位相の連続性が保たれ、
書き込んだ全ての走査ラインのデータが読み出され、か
つ不定データが読み出されることがなくなる。

【０００９】

【実施例】以下本発明を実施例により説明する。図１は
本発明の一実施例の構成を示すブロック図である。

【００１０】本実施例は、Ａ／Ｄ変換器Ｄにおけるサン
プリングを再生複合映像信号に同期したクロックパル
ス、例えば色副搬送波の４倍の周波数４ｆｓｃで行い、
サンプリングされた複合映像信号データはフィールドメ
モリＭにジッタを含んだ複合映像信号に同期したクロッ
クパルスに基づいて書き込み、フィールドメモリＭの書
き込みアドレスはメモリコントローラＣから出力され
る、再生垂直同期信号に同期した信号（ＷＡＣＬＲ）に
よってクリアする。

【００１１】一方、フィールドメモリＭからの符号映像
信号データの読み出しはメモリコントローラＣに設けた
水晶発振器１によって生成されたジッタを含まない周波
数４ｆｓｃの読み出しクロックパルスで読み出す。メモ
リコントローラＣにはタイミング信号発生回路Ｔと、切
り換え回路Ｓとから構成してある。

【００１２】タイミング信号発生回路Ｔには基準垂直同
期信号に同期する読みだしクロックパルスを発振する水
晶発振器１、水晶発振器１から出力された読みだしクロ
ックパルスを分周して生成した基準信号（ＣＬ）を出力
する基準信号生成回路２、基準信号（ＣＬ）を２読み出
しクロックパルス期間遅延させて出力する遅延回路３、
基準信号（ＣＬ）を１Ｈ期間（Ｈは水平走査期間）遅延
させて出力する遅延回路４および基準信号（ＣＬ）を２
読み出しクロックパルス期間と１Ｈ期間の和の期間遅延
させて出力する遅延回路５を備えている。

【００１３】切り換え回路Ｓにはカラーバースト信号の
位相などの書き込み側のカラー位相情報（ＷＲＣＯＬ）
と読み出し側のカラー位相情報（ＲＤＣＯＬ）との一致
を検出する一致判別回路６、書き込み側フィールド（Ｗ
ＤＦＬＤ）の種別と読み出し側フィールド（ＷＲＦＬ
Ｄ）の種別との一致を検出する一致判別回路７、一致判
別回路６および７の出力をデコードしてデコード出力に
基づいて基準信号（ＣＬ）、遅延回路３、４、５の出力
の一つを選択して読み出し側のアドレスをクリアする信
号（ＲＡＣＬＲ）として出力する選択回路８とを備えて
いる。

【００１４】ここで、一致判別回路６および７の一致判
別時点はフィールドメモリＭの読み出し側のアドレスが
クリアしたときに次に読み出し側に設定した複合映像信
号のフィールドの種別、カラー位相とその時点における
フィールドメモリＭに書き込まれている複合映像信号の
フィールドの種別、カラー位相との一致をそれぞれ判別
する。

【００１５】上記のように構成した本実施例において、
書き込み側のフィールド（ＷＲＦＬＤ）の種別と読み出
し側のフィールド（ＲＤＦＬＤ）の種別が一致し、かつ
書き込み側のカラー位相情報（ＷＲＣＯＬ）と読み出し
側のカラー位相情報（ＲＤＣＯＫ）が一致しているとき
は、図２に示す如くである。基準信号（ＣＬ）を信号
（ＲＡＣＬＲ）として選択される。例えば基準信号（Ｃ
Ｌ）が信号（ＲＡＣＬＲ）として図２に示すように読み
出し側の奇数フィールドのＮ点で出力されたとすれば、
読み出し側の次の偶数フィールドにおいても選択回路８
において基準信号（ＣＬ）が選択されて信号（ＲＡＣＬ
Ｒ）として出力される。したがって、読み出し側の次の
偶数フィールドではＮ点から２６３ライン後の出力が読
み出し側のアドレスをクリアする信号（ＲＡＣＬＲ）と
して図２におけるＯ点において出力される。

【００１６】読み出し側の次の奇数フィールドにおいて
も選択回路８において基準信号（ＣＬ）が選択されて信
号（ＲＡＣＬＲ）として出力される。すなわちＯ点から
２６２ライン後の出力が選択されて、読み出し側のアド
レスをクリアする信号（ＲＡＣＬＲ）として図２におい
てＰ点において出力れる。したがって、従来の場合と同
様に複合映像信号のフィールド長を、奇数フィールドを
２６３走査ラインとし、偶数フィールドを２６２走査ラ
インとして、読み出し側のカラー位相の連続性は保た
れ、フィールドメモリＭに書き込んだ全ての複合映像信
号データが読み出される。

【００１７】次に書き込み側のフィールドの種別と読み
出し側のフィールドの種別が一致しているが、書き込み
側のカラー位相と読み出し側のカラー位相とは互いに反
転しているときは、図３に示す如くである。読み出し側
の奇数フィールドにおいては、選択回路８において遅延
回路３の出力が選択されて、読み出し側のアドレスをク
リアする信号（ＲＡＣＬＲ）として出力される。したが
って図２に示すＮ点から２読み出しクロックパルス期間
遅延した（Ｎ＋２ＣＫ）点において出力されることにな
る。

【００１８】次の基準信号（ＣＬ）を２読みだしクロッ
クパルス期間遅延した遅延回路３の出力が読み出しアド
レスをクリアする信号（ＲＡＣＬＲ）として出力され
る。したがって（Ｎ＋２ＣＫ）点から１Ｈ遅延させた２
６３ライン後の出力が選択されて、図２に示す点Ｏから
２読み出しクロックパルス期間遅延した（Ｏ＋２ＣＫ）
点において出力されることになる。続いて、選択回路８
において遅延回路３の出力、すなわち直前の信号（ＲＡ
ＣＬＲ）から２６２ライン後の出力が選択されて、読み
出し側のアドレスをクリアする信号（ＲＡＣＬＲ）とし
て（Ｐ＋２ＣＫ）点において出力れる。

【００１９】したがって、この場合においては、上記図
２に示した場合の各点に２読み出しクロックパルス遅れ
た時点で読み出し側のアドレスのクリアが行われ、読み
出し側のカラー位相は図２の場合に比べて反転している
ため、読み出し側のカラー位相の連続性は保たれ、フィ
ールドメモリＭに書き込んだ全ての複合映像信号データ
が読み出される。

【００２０】次に、書き込み側のフィールドの種別と読
み出し側のフィールドの種別は一致しないが、書き込み
側のカラー位相と読み出し側のカラー位相が一致してい
るときは図４に示す如くであって、遅延回路４の出力と
基準信号（ＣＬ）とが交互に選択される。読み出し側の
奇数フィールドにおいて遅延回路４の出力が選択され
て、信号（ＲＡＣＫＲ）として出力される。ついで、基
準信号（ＣＬ）が選択されて、信号（ＲＡＣＫＲ）とし
て出力される。したがって、図４に示すように、図２に
おけるＮ点に対し（Ｎ＋１Ｈ）点で読み出しアドレスが
クリアされ、次いで、２６２ライン遅れて出力される基
準信号（ＣＬ）、すなわち図４におけるＯ点（図２にお
けるＯ点）でクリアされることになる。

【００２１】続いて、選択回路８において遅延回路４の
出力が選択される。したがって、次に２６３ライン後の
出力が選択されて、読み出し側のアドレスをクリアする
信号（ＲＡＣＬＲ）として出力される。そこで、図４に
おける（Ｐ＋１Ｈ）点において出力れることになる。

【００２２】この場合は書き込み側が奇数フィールドで
読み出し側が偶数フィールドであると、最後の２６３ラ
イン目の複合映像信号データが読み出せなくなるため、
次の読み出し側が奇数フィールドのときの信号（ＲＡＣ
ＫＲ）の位置を１Ｈ遅らせるようにする（図５のＰ＋１
Ｈ）。また読み出し側が偶数フィールドの場合は信号
（ＲＡＣＫＲ）の位置は図２のＯ点と同じにする。これ
は、偶数フィールドを２６２ライン、奇数フィールド２
６３ラインとしており、書き込み側のフィールドは偶数
フィールドであるため、読み出し側のフィールドが奇数
フィールドでも２６２ラインでクリアして１ライン分減
少させることによって、書き込み側の偶数フィールドの
複合映像信号データを読み出し側において奇数フィール
ドで読み出しても、不定となるデータを読み出すことが
なくなるためである。このようにしたことによって読み
出し側のカラー位相の連続性も保て、不定となるデータ
を読み出すこともない。

【００２３】次に書き込み側のフィールドの種別と読み
出し側のフィールドの種別とが異なるうえに、書き込み
側のカラー位相と読み出し側のカラー位相が異なってい
るときは、遅延回路５の出力と遅延回路３の出力とが交
互に選択される。この場合は図５に示す如くであって、
読み出し側の奇数フィールドにおいて遅延回路５の出力
が選択されて、信号（ＲＡＣＫＲ）として出力される。
ついで、遅延回路３の出力が選択されて、信号（ＲＡＣ
ＫＲ）として出力される。したがって、図５に示すよう
に、図２におけるＮ点に対し（Ｎ＋１Ｈ＋２読み出しク
パルス期間）点で読み出しアドレスがクリアされ、次い
で、２６２ライン遅れて出力される遅延回路３の出力、
すなわち図５における（Ｏ＋２読み出しクパルス期間）
点でクリアされることになる。

【００２４】すなわち、図４の各点よりそれぞれ色副搬
送波の半周期遅らせた位置で読み出し側のアドレスがク
リアされることになって、読み出し側のカラー位相の連
続性が保て、かつ書き込んだ全てのデータが読み出され
ることになる。

【００２５】次に、静止画の場合について説明する。静
止画の場合は図６に示す如くである。この場合には、静
止画中は書き込み側のカラー位相およびフィールドの情
報は変化せず、読み出し側の情報だけは変化する。した
がって、カラー位相の関係およびフィールドの関係のそ
れぞれに対応して上記したそれれぞれの場合を組み合わ
せることによっカラー位相の連続性が保てる。さらに、
奇数フィールドが静止画になった場合は読み出し側が奇
数フィールドの場合は全ラインが読み出せるし、偶数フ
ィールドが静止画になった場合は読み出し側が偶数フィ
ールドの場合、不定データが出てくるようなこともな
い。

【００２６】なお、上記した実施例において遅延回路３
は２読み出しだしクロックパルス期間遅延する場合を例
示し、遅延回路５も同様に（１Ｈ＋読み出しだしクロッ
クパルス期間）遅延する場合を例示したが、２読みだし
クロックパルス期間進めるようにしてもよい。この場合
は、遅延回路５は（１Ｈ−読み出しだしクロックパルス
期間）遅延させることになる。

【００２７】

【発明の効果】以上説明した如く本発明の時間軸補正方
法および装置によれば、基準垂直同期信号に同期した基
準信号と基準信号をカラーバースト信号周期の１／２周
期の期間遅延した信号と基準信号を１水平走査期間遅延
した信号と基準信号を（１水平走査期間＋カラーバース
ト信号周期の１／２周期の期間）遅延した信号とを、書
き込み側のフィールドの種別情報とカラー位相情報およ
び読み出し側のフィールドの種別情報とカラー位相情報
に基づいて選択して読み出し側のアドレスクリア信号と
したため、書き込み側と読み出し側とでカラー位相が異
なる場合においても、カラー位相の連続性が保たれ、書
き込んだ全ての走査ラインのデータを読み出され、かつ
不定データが読み出されることがなくなる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】本発明の一実施例の作用の説明に供する説明図
であって、フィールドの種別が一致し、かつカラー位相
も一致する場合を示す。

【図３】本発明の一実施例の作用の説明に供する説明図
であって、フィールドの種別が一致し、カラー位相不一
致の場合を示す。

【図４】本発明の一実施例の作用の説明に供する説明図
であって、フィールドの種別が一致せず、かつカラー位
相が一致する場合を示す。

【図５】本発明の一実施例の作用の説明に供する説明図
であって、フィールドの種別が一致せず、カラー位相も
不一致の場合を示す。

【図６】本発明の一実施例の作用の説明に供する説明図
であって、静止画の場合を示す。

【符号の説明】

Ｄ Ａ／Ｄ変換器 Ｍ フィールドメモリ Ｃ メモリコントローラ Ｔ タイミング信号発生回路 Ｓ 切り換え回路 １ 水晶発振器 ２ 基準信号生成回路 ３、４および５ 遅延回路 ６および７ 一致判別回路 ８ 選択回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 記憶容量１フィールド分のフィールドメ
   モリを備えて時間軸の補正を行う時間軸補正装置におい
   て、 基 準垂直同期信号に同期した基準信号と、基準信号をカ
   ラーバースト信号周期の１／２周期の期間遅延した信号
   と、基準信号を１水平走査期間遅延した信号と、基準信
   号を（１水平走査期間＋カラーバースト信号周期の１／
   ２周期の期間）遅延した信号とを、 書 き込み側のフィールドの種別情報とカラー位相情報お
   よび読み出し側のフィールドの種別情報とカラー位相情
   報におけるそれぞれの情報の一致を判別して、判別結果
   に基づいて選択して読み出し側のアドレスクリア信号と
   したことを特徴とする時間軸補正方法。
2. 【請求項２】 記憶容量１フィールド分のフィールドメ
   モリを備えて時間軸の補正を行う時間軸補正装置におい
   て、 読み出し側のアドレスクリアの次に読み出すフィールド
   の種別とフィールドメモリに書き込まれているフィール
   ドの種別との一致を判別する第１一致判別手段と、 読み出し側のアドレスクリアの次に読み出すフィールド
   のカラー位相情報とフィールドメモリに書き込まれてい
   るフィールドのカラー位相情報との一致を判別する第２
   一致判別手段と、 基準垂直同期信号に同期した基準信号を生成する基準信
   号生成手段と、 前記基準信号をカラーバースト信号周期の１／２周期の
   期間遅延する第１遅延回路と、 前記基準信号を１水平走査期間遅延する第２遅延回路
   と、 前記基準信号を（１水平走査期間＋カラーバースト信号
   周期の１／２周期の期間）遅延する第３遅延回路と、 第１および第２一致判別手段が一致と判別したとき基準
   信号を、第１一致判別手段が一致と判別しかつ第２一致
   判別手段が一致と判別しないときは第１遅延回路の出力
   を、第１一致判別手段が一致と判別せずかつ第２一致判
   別手段が一致と判別したときは基準信号と第２遅延回路
   の出力とを交互に、第１および第２一致判別手段が共に
   一致と判別しないときは第３遅延回路の出力と第１遅延
   回路の出力とを交互に選択して、読み出し側のアドレス
   をクリアする信号とする選択手段とを備えたことを特徴
   とする時間軸補正装置。