JP2950277B2 - 半導体の結晶成長方法及び半導体素子 - Google Patents

半導体の結晶成長方法及び半導体素子

Info

Publication number
JP2950277B2
JP2950277B2 JP5915197A JP5915197A JP2950277B2 JP 2950277 B2 JP2950277 B2 JP 2950277B2 JP 5915197 A JP5915197 A JP 5915197A JP 5915197 A JP5915197 A JP 5915197A JP 2950277 B2 JP2950277 B2 JP 2950277B2
Authority
JP
Japan
Prior art keywords
semiconductor
crystal
mixed crystal
semiconductor substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5915197A
Other languages
English (en)
Other versions
JPH10256162A (ja
Inventor
明子 五明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5915197A priority Critical patent/JP2950277B2/ja
Publication of JPH10256162A publication Critical patent/JPH10256162A/ja
Application granted granted Critical
Publication of JP2950277B2 publication Critical patent/JP2950277B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はIII−V族半導体
混晶のエピタキシャル成長方法及び該方法により作成し
た半導体素子に関するものである。
【0002】
【従来の技術】GaAs基板上のAlGaInP系赤色
域の混晶、InP基板上のGaInAsP系、AlGa
InAs系長波長域の混晶、GaAs基板に対して圧縮
歪み系であるGaInAs混晶などが光素子、あるいは
電子素子として用いられている。
【0003】これらの材料系を有機金属気相成長法でエ
ピタキシャル成長した場合には、通常の成長条件下で
[−1,1,1]B方向あるいは[1,−1,1]B方
向の2倍周期構造の自然超格子がしばしば形成され、こ
のためにフォトルミネッセンス(PL)ピークエネルギ
ーが減少するあるいは、PL半値幅が増大していた。
【0004】
【発明が解決しようとする課題】発光特性の向上のため
にはPL半値幅を狭くする必要がある。しかしながら、
PL半値幅を狭くするためには、自然超格子を無秩序化
することによって行う場合に限られており、それ以外の
方法によってPL半値幅の改善を行う方法はなかった。
【0005】本発明の目的は、半導体基板上の3元以上
のIII−V族混晶半導体エピタキシャル層成長中に形
成される自然超格子の単一位相領域の大きさを制御し、
これによって混晶エピタキシャル層の発光特性の改善を
可能にする結晶成長方法及び該方法によって得られる半
導体素子を提供することにある。
【0006】
【課題を解決するための手段】前記の目的は以下の手段
によって達成される。
【0007】すなわち、本発明は、(001)面から
[−1,1,1]B方向への傾斜角が4°以上15°以
下の範囲で連続した原子面からなる凹凸を有し、凹凸の
隣り合った凹と凹の間隔が100nm以上である半導体
基板の成長面上に、有機金属気相成長法により、この傾
斜角の範囲を保ちながら3元以上のIII−V族半導体
層の成長を行い[−1,1,1]B方向の2倍周期構造
を有する秩序構造を形成することを特徴とする半導体の
結晶成長方法を提案するものであり、前記傾斜方向が
[1,−1,1]B方向であり、2倍周期構造を有する
秩序構造が[1,−1,1]B方向に形成されているこ
と、前記半導体基板がGaAsであり、III−V族混
晶エピタキシャル層がGax In1-x Pであること、半
導体基板がGaAsであり、III−V族混晶が(Al
x Ga1-xy In1-y Pであること、半導体基板がI
nPであり、III−V族混晶がGax In1-x Asで
あること、半導体基板がInPであり、III−V族混
晶がGax In1-x Asy1- y であること、半導体体
基板がInPであり、III−V族混晶が(Alx Ga
1-xy In1-y Asであること(0≦x,y≦1)を
含む。
【0008】また、本発明は前記の方法により作成した
ことを特徴とする半導体素子を提案するものである。
【0009】
【発明の実施の形態】以下に、半導体基板成長面が(0
01)面から[−1,1,1]B方向へ傾斜する場合の
[−1,1,1]B方向の2倍周期構造を有する秩序構
造の形成を例にとって本発明の実施の形態を説明する。
【0010】図1に半導体基板成長面が(001)面か
ら[−1,1,1]B方向への傾斜角が4°以上15°
以下の範囲で連続した面からなる凹凸を有する場合にそ
の基板表面上に成長した3元以上のIII−V族混晶エ
ピタキシャル層中に、単一位相層で[−1,1,1]B
方向の2倍周期構造を有する秩序構造が形成されている
模式図を示す。図中の成長表面のステップの一段の高さ
は、1分子層、すなわち2原子層を示す。成長面が(0
01)面から[−1,1,1]B方向への傾斜角が4°
以上15°以下の範囲で連続した面からなる凹凸を有
し、その隣り合った凹の間隔が100nm以上であり、
このような成長表面を維持するような成長条件である場
合、成長表面のV族被覆率は、1以下になり、しかも
[−110]方向への2倍周期構造が、自然超格子の形
成が同一位相を保ちながら形成されるように、複数の分
子層テラス及びステップにわたり存在可能となる。この
ため、自然超格子の単一位相層を大きく形成することが
可能となる。
【0011】ところが、(001)面から[−1,1,
1]B方向への傾斜が4°以上15°以下の範囲におさ
まらず、図2のように傾斜角が15度を超えた場合、こ
のような領域を含む成長面上の混晶中では[−1,1,
1]B方向の2倍周期構造の自然超格子形成領域を分断
するドメイン境界が発生する。このとき、ドメイン境界
の両側では自然超格子形成領域1及び2では互いに位相
が半周期異なっている。またあるいは、図3のように、
(001)面から[−1,1,1]B方向へ傾斜した基
板表面上に、傾斜方位が部分的に反転して[1,−1,
1]B方向になった領域が存在する場合、[−1,1,
1]B方向の2倍周期の自然超格子形成領域(3と4)
の間に、[1,−1,1]B方向の2倍周期(図3中の
自然超格子形成領域5)が形成される。このように、図
1のような成長表面の条件下では自然超格子は単一位相
領域を大きく形成することができる。そのため、結晶中
における自然超格子の秩序度と対応する、PLピークエ
ネルギーの揺らぎが小さくなり、PL半値幅が狭くな
り、発光効率も向上する。
【0012】また、基板表面の(001)面からの傾斜
方位が[1,−1,1]B方向の場合には、メインに形
成される超格子構造は[1,−1,1]B方向の2倍周
期構造となるが、実施の形態は上記と同様に成り立つ。
【0013】例えば、基板GaAsを用い、その上にG
aInPやAlGaInP系結晶を成長する場合、ある
いは、InP基板上にGaInAsPあるいはAlGa
InAsを成長する場合、以上の原理が成立する。
【0014】
【実施例】以下、本発明の結晶成長方法の実施例を図1
を参照して説明する。
【0015】まず、半導体基板の面方位が(11n)B
面のGaAs基板(n=7,8,9,10,11)を同
時にMOVPE反応管内に並べ、GaAsに格子整合す
るGax In1-x P(x=0.5)層を0.3ミクロン
成長した。この成長により、各基板上の成長表面には、
(001)面から[−1,1,1]B方向に4°から1
5°傾斜した面が連続した、原子ステップ列をもつ面が
形成されていた。
【0016】この表面上に、Gax In1-x P(x=
0.5)層を0.7ミクロン成長し、さらにその上に
(Alx Ga1-xy In1-y P(x=0.6,y=
0.5)層を0.7ミクロン成長し、さらにその上にA
x In1-x P(x=0.5)層を0.7ミクロン成長
した。この間、成長表面は常に(001)面から[−
1,1,1]B方向に4°から15°傾斜した面が連続
するように成長した。このときの成長温度を、660
℃、V/III比を150とした。これらの各基板上の
GaInP及びAlGaInP及びAlInP成長層
[110]断面の透過電子線顕微鏡像を観察した。従来
では自然超格子形成が図2あるいは図3のように幅8n
m〜50nm程度のドメインにわかれていたが、本実施
例では、幅100nm〜200nmまで自然超格子の単
一位相形成のサイズが拡大されていた。これによって、
室温におけるPL半値幅は従来50meV〜60meV
であったが、30meV〜40meVまで狭くなり発光
特性が改善された。
【0017】また、半導体基板の面方位が(11n)B
面のInP基板(n=7,8,9,10,11)を同時
にMOVPE反応管内に並べ、InPに格子整合するG
xIn1-x As(x=0.5)層を0.3ミクロン成
長した。この成長により各基板上の成長表面には、(0
01)面から[−1,1,1]B方向に4°から15°
傾斜した面が連続した、原子ステップ列をもつ面が形成
された。
【0018】この表面上に、Gax In1-x As(x=
0.5)層を0.7ミクロン成長し、さらにその上に
(Alx Ga1-xy In1-y As(x=0.3,y=
0.5)層を0.7ミクロン成長し、さらにその上に
(Alx Ga1-xy In1-y As(x=0.6,y=
0.5)層を0.7ミクロン成長した。この間、成長表
面は常に(001)面から[−1,1,1]B方向に4
°から15°傾斜した面が連続するように成長した。こ
のときの成長温度を、630℃,V/III比を180
とした。これらの各基板上のGaInAs及び2種のA
lGaInAs成長層の[110]断面の透過電子線顕
微鏡像を観察した。従来では自然超格子形成が幅8nm
〜20nm程度のドメインにわかれていたが、本実施例
では、幅80nm〜150nmまで自然超格子の単一位
相形成のサイズが拡大されていた。これによって、室温
におけるPL半値幅は従来60meV程度であったが、
50meVまで狭くなり発光特性が改善された。
【0019】また、半導体基板の面方位が(11n)B
面のInP基板(n=7,8,9,10,11)を同時
にMOVPE反応管内に並べ、InPに格子整合するG
xIn1-x As(x=0.5)層を0.3ミクロン成
長した。この成長により、各基板上の成長表面には、
(001)面から[−1,1,1]B方向に4°から1
5°傾斜した面が連続した、原子ステップ列をもつ面が
形成されていた。
【0020】この表面上に、Gax In1-x Asy
1-y (x=0.13,y=0.27)層を0.7ミクロ
ン成長し、さらにその上にGax In1-x Asy1-y
(x=0.24,y=0.55)層を0.7ミクロン成
長し、さらにその上にGax In1-x Asy1-y (x
=0.35,y=0.79)層を0.7ミクロン成長し
た。このときの成長温度を、620℃、V/III比を
200とした。この間、成長表面は常に(001)面か
ら[−1,1,1]B方向に4°から15°傾斜した面
が連続するように成長した。これらの各基板上の3種の
GaInAsP成長層の[110]断面の透過電子線顕
微鏡像を観察した。従来では自然超格子形成が幅5nm
〜10nm程度のドメインにわかれていたが、本実施例
では、幅50nm〜100nmまで自然超格子の単一位
相形成のサイズが拡大されていた。これによって、室温
におけるPL半値幅は従来50meV程度であったが、
40meVまで狭くなり発光特性が改善された。
【0021】以上の実施例では、GaAs基板及びIn
P基板に(11n)B面(n=7,8,9,10,1
1)を用いたが、(001)面から[−1,1,1]方
向あるいは[1,−1,1]方向に傾斜した、傾斜角4
°以上15°以下の基板で、4°から15°傾斜した面
が連続した、原子ステップ列をもつ面を形成した場合に
は、GaInP,AlGaInP,GaInAsP,A
lGaInPの各混晶系について、自然超格子形成時の
単一位相領域のサイズが拡大され、PL半値幅の狭幅化
にみられる光学特性の向上を確認した。また、各混晶の
組成についても、上記以外のx,y(0<x,y<1)
でも同様に成り立つ。
【0022】
【発明の効果】本発明の結晶成長方法により半導体基板
上の3元以上のIII−V族混晶における自然超格子の
単一位相領域のサイズの拡大可能となり、これにより、
発光特性の向上を図ることができる。
【図面の簡単な説明】
【図1】(001)面から[−1,1,1]B方向へ4
°から15°の範囲で傾斜した原子層ステップを有する
基板上の混晶中に単一位相をもって自然超格子が形成さ
れることを示す図である。
【図2】従来例の1つであり、(001)面から[−
1,1,1]B方向へ15°超えた原子ステップ傾斜面
を有する基板上の混晶中に、自然超格子形成領域1と自
然超格子形成領域2の間にドメイン境界が形成されたこ
とを示す図である。
【図3】別の従来例であり、(001)面から[−1,
1,1]B方向へ傾斜した原子ステップ傾斜面の間に、
部分的に[1,−1,1]B方向へ傾斜した原子ステッ
プを有する基板上の混晶中で、自然超格子形成領域3と
自然超格子形成領域4の間に異なる方位の自然超格子形
成領域5の形成されたことを示す図である。

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 (001)面から[−1,1,1]B方
    向への傾斜角が4°以上15°以下の範囲で連続した原
    子面からなる凹凸を有し、凹凸の隣り合った凹と凹の間
    隔が100nm以上である半導体基板の成長面上に、有
    機金属気相成長法により、この傾斜角の範囲を保ちなが
    ら3元以上のIII−V族半導体層の成長を行い[−
    1,1,1]B方向の2倍周期構造を有する秩序構造を
    形成することを特徴とする半導体の結晶成長方法。
  2. 【請求項2】 前記傾斜方向が[1,−1,1]B方向
    であり、2倍周期構造を有する秩序構造が[1,−1,
    1]B方向に形成されている請求項1記載の半導体の成
    長方法。
  3. 【請求項3】 前記半導体基板がGaAsであり、II
    I−V族混晶がGa x In1-x Pである請求項1または
    2記載の半導体の結晶成長方法。
  4. 【請求項4】 前記半導体基板がGaAsであり、II
    I−V族混晶が(Alx Ga1-xy In1-y Pである
    請求項1または2記載の半導体の結晶成長方法。
  5. 【請求項5】 前記半導体基板がInPであり、III
    −V族混晶がGaxIn1-x Asである請求項1または
    2記載の半導体の結晶成長方法。
  6. 【請求項6】 前記半導体基板がInPであり、III
    −V族混晶がGaxIn1-x Asy1-y である請求項
    1または2記載の半導体の結晶成長方法。
  7. 【請求項7】 前記半導体基板がInPであり、III
    −V族混晶が(Al x Ga1-xy In1-y Asである
    請求項1または2記載の半導体の結晶成長方法。
  8. 【請求項8】 請求項1乃至7のうち、いずれか1項に
    記載の方法により作成したことを特徴とする半導体素
    子。
JP5915197A 1997-03-13 1997-03-13 半導体の結晶成長方法及び半導体素子 Expired - Fee Related JP2950277B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5915197A JP2950277B2 (ja) 1997-03-13 1997-03-13 半導体の結晶成長方法及び半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5915197A JP2950277B2 (ja) 1997-03-13 1997-03-13 半導体の結晶成長方法及び半導体素子

Publications (2)

Publication Number Publication Date
JPH10256162A JPH10256162A (ja) 1998-09-25
JP2950277B2 true JP2950277B2 (ja) 1999-09-20

Family

ID=13105072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5915197A Expired - Fee Related JP2950277B2 (ja) 1997-03-13 1997-03-13 半導体の結晶成長方法及び半導体素子

Country Status (1)

Country Link
JP (1) JP2950277B2 (ja)

Also Published As

Publication number Publication date
JPH10256162A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
US7556974B2 (en) Optical semiconductor device with multiple quantum well structure
EP1386348B1 (en) Method of forming a lattice-mismatched semiconductor layer
JP2555881B2 (ja) A▲l▼GaInP系結晶の結晶成長方法および半導体レ−ザ
JPH07263744A (ja) Iii−v族化合物半導体の積層超格子構造及びそれを用いた発光素子
JP2009515340A (ja) テクスチャ出しされた半導体層を特徴とする光学装置
US6696372B2 (en) Method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
US5001521A (en) Semiconductor substrate including strained layer superlattice structure layer
JPH09148556A (ja) 半導体装置,及びその製造方法
JP2950277B2 (ja) 半導体の結晶成長方法及び半導体素子
JP3250495B2 (ja) 半導体構造体及び半導体結晶成長方法
JP2001237413A (ja) 量子ドットの作製方法
JP3098371B2 (ja) 半導体結晶成長方法
Mendonça et al. Self-assembled islands on strained systems: Control of formation, evolution, and spatial distribution
Harbison et al. Metallic quantum wells grown by molecular‐beam epitaxy
JP2967719B2 (ja) 半導体結晶成長方法および半導体素子
JP3169064B2 (ja) 半導体立体量子構造の作製方法
JP2917974B2 (ja) 結晶成長方法及び半導体レーザの製造方法
JP2803375B2 (ja) 半導体構造体
JPS63102222A (ja) エピタキシヤル成長方法
JPH09298290A (ja) 半導体素子の製造方法
JPH09260787A (ja) InP系半導体素子
Harada et al. Novel Nano-Faceting Structures Grown on Patterned Vicinal (110) GaAs Substrates by Metal-Organic Vapor Phase Epitaxy (MOVPE)
Nötzel et al. Epitaxy on High-Index Surfaces: A Key to Self-Organizing Quantum-Wires and Dots
JPH01154513A (ja) エピタキシャル成長法
Ploog et al. Novel quantum wire and quantum dot structures on patterned high-index surfaces by hydrogen-assisted MBE

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees