JP2949894B2 - サラウンド回路 - Google Patents
サラウンド回路Info
- Publication number
- JP2949894B2 JP2949894B2 JP3111364A JP11136491A JP2949894B2 JP 2949894 B2 JP2949894 B2 JP 2949894B2 JP 3111364 A JP3111364 A JP 3111364A JP 11136491 A JP11136491 A JP 11136491A JP 2949894 B2 JP2949894 B2 JP 2949894B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- circuit
- delay
- output
- surround
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stereophonic System (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
Description
【０００１】
【産業上の利用分野】本発明はサラウンド回路に関し、
特にディジタル信号をＲＡＭを使用して遅延させること
により実現されるサラウンド回路に関する。
特にディジタル信号をＲＡＭを使用して遅延させること
により実現されるサラウンド回路に関する。
【０００２】
【従来の技術】従来のサラウンド回路は図２に示すよう
にディジタル信号処理回路及び遅延ＲＡＭにより構成さ
れる。次にその動作について説明する。サラウンド回路
を実現する為にはディジタル信号の遅延処理が必要とな
る。これはエコーサウンド等のサラウンド音が入力信号
及びその遅延信号から構成される為である。そこで本従
来例ではオーディオ入力信号がディジタル信号処理回路
に入力され、次に遅延ＲＡＭに書き込まれる。
にディジタル信号処理回路及び遅延ＲＡＭにより構成さ
れる。次にその動作について説明する。サラウンド回路
を実現する為にはディジタル信号の遅延処理が必要とな
る。これはエコーサウンド等のサラウンド音が入力信号
及びその遅延信号から構成される為である。そこで本従
来例ではオーディオ入力信号がディジタル信号処理回路
に入力され、次に遅延ＲＡＭに書き込まれる。
【０００３】遅延ＲＡＭから読み出されたディジタル信
号は再びディジタル信号処理回路に入り、様々なディジ
タル信号処理されてサラウンド音となる。
号は再びディジタル信号処理回路に入り、様々なディジ
タル信号処理されてサラウンド音となる。
【０００４】ここで、このディジタル信号処理とはフィ
ルタ処理、ディジタル信号の加算、減算、乗算等であ
る。
ルタ処理、ディジタル信号の加算、減算、乗算等であ
る。
【０００５】
【発明が解決しようとする課題】この従来のサラウンド
回路では遅延ＲＡＭには入力ディジタル信号がそのまま
のサンプリング周期で書き込まれており、遅延ＲＡＭの
容量が大きくなってしまうという問題点があった。
回路では遅延ＲＡＭには入力ディジタル信号がそのまま
のサンプリング周期で書き込まれており、遅延ＲＡＭの
容量が大きくなってしまうという問題点があった。
【０００６】通常のオーディオ信号の場合にはサンプリ
ング周波数が４４．１ＫＨｚ，３２ＫＨｚ，４８ＫＨｚ
等があり、サラウンド音を忠実に再現するには２５６Ｋ
ビットという大容量のＲＡＭが必要であり、このような
ＲＡＭは現在のＬＳＩ製造技術ではディジタル信号処理
回路と同一チップ上に構成することは困難であった。
ング周波数が４４．１ＫＨｚ，３２ＫＨｚ，４８ＫＨｚ
等があり、サラウンド音を忠実に再現するには２５６Ｋ
ビットという大容量のＲＡＭが必要であり、このような
ＲＡＭは現在のＬＳＩ製造技術ではディジタル信号処理
回路と同一チップ上に構成することは困難であった。
【０００７】
【課題を解決するための手段】本発明のサラウンド回路
はディジタル信号処理回路、サンプリング周波数のダウ
ンサンプリングを行なうダウンサンプリングコンバー
タ、遅延ＲＡＭ、サンプリング周波数のオーバサンプリ
ングを行なうオーバサンプリングコンバータとを備えて
いる。
はディジタル信号処理回路、サンプリング周波数のダウ
ンサンプリングを行なうダウンサンプリングコンバー
タ、遅延ＲＡＭ、サンプリング周波数のオーバサンプリ
ングを行なうオーバサンプリングコンバータとを備えて
いる。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明のサラウンド回路の一実施例
である。オーディオ入力信号はディジタル信号処理回路
に入力され、次に遅延ＲＡＭに書き込まれるが、その前
にダウンサンプリングコンバータによってサンプリング
周波数が下げられる。ダウンサンプリングされたディジ
タル信号はそのデータの量は少なくなる。例えば１／２
にダウンサンプリングすることによりそのデータ量は１
／２になる。従って遅延ＲＡＭに書き込まれるデータ量
も低減することが可能となる。一方遅延ＲＡＭから読み
出されたデータは書き込み時と逆にオーバサンプリング
されることによりもとのサンプリング周波数に戻され
る。このような処理を遅延ＲＡＭへの書き込み、読み出
し時に行なうことにより遅延ＲＡＭの容量を小さくする
ことが可能となる。
である。オーディオ入力信号はディジタル信号処理回路
に入力され、次に遅延ＲＡＭに書き込まれるが、その前
にダウンサンプリングコンバータによってサンプリング
周波数が下げられる。ダウンサンプリングされたディジ
タル信号はそのデータの量は少なくなる。例えば１／２
にダウンサンプリングすることによりそのデータ量は１
／２になる。従って遅延ＲＡＭに書き込まれるデータ量
も低減することが可能となる。一方遅延ＲＡＭから読み
出されたデータは書き込み時と逆にオーバサンプリング
されることによりもとのサンプリング周波数に戻され
る。このような処理を遅延ＲＡＭへの書き込み、読み出
し時に行なうことにより遅延ＲＡＭの容量を小さくする
ことが可能となる。
【００１０】一方、このような操作を行なうことにより
遅延データの周波数成分は当然のことながらダウンサン
プリングした分だけ下がってしまう。ところが本来エコ
ー等のサラウンド音は部屋の中で反射した音を再現した
ものであり、その反射により周波数成分も落ちており、
サラウンド音生成には全く問題とならない。
遅延データの周波数成分は当然のことながらダウンサン
プリングした分だけ下がってしまう。ところが本来エコ
ー等のサラウンド音は部屋の中で反射した音を再現した
ものであり、その反射により周波数成分も落ちており、
サラウンド音生成には全く問題とならない。
【００１１】図３及び図４はそれぞれダウンサンプリン
グコンバータの実際の回路例を示している。ダウンサン
プリングとは基本的にはディジタル信号の間引きを意味
するが、いきなり間引くと折り返しノイズが発生してし
まう為その前にローパスフィルタ処理を行なう必要があ
る。第３図ではＦＩＲディジタルフィルタで、第４図は
ＩＩＲディジタルフィルタでこのローパスフィルタを実
現している。このときのフィルタ処理には特性はそれ程
問題とならない。それは本来反射音を再現する訳である
が反射音の特徴は反射の為にかなり悪くなっているのが
普通であり、それを再現する回路にも特性をそれ程要求
しない。図５はこのダウンサンプリングコンバータによ
る周波数特性の変換を示している。
グコンバータの実際の回路例を示している。ダウンサン
プリングとは基本的にはディジタル信号の間引きを意味
するが、いきなり間引くと折り返しノイズが発生してし
まう為その前にローパスフィルタ処理を行なう必要があ
る。第３図ではＦＩＲディジタルフィルタで、第４図は
ＩＩＲディジタルフィルタでこのローパスフィルタを実
現している。このときのフィルタ処理には特性はそれ程
問題とならない。それは本来反射音を再現する訳である
が反射音の特徴は反射の為にかなり悪くなっているのが
普通であり、それを再現する回路にも特性をそれ程要求
しない。図５はこのダウンサンプリングコンバータによ
る周波数特性の変換を示している。
【００１２】また、図６、図７はオーバサンプリングコ
ンバータの例を示しており、図８はその周波数特性の変
換を示している。
ンバータの例を示しており、図８はその周波数特性の変
換を示している。
【００１３】
【発明の効果】以上説明したように本発明は、サラウン
ド処理に必要な遅延ＲＡＭの容量を低減することが可能
となり、また現状のＬＳＩ製造技術に於てもディジタル
信号処理と遅延ＲＡＭを同一チップ上に形成可能なレベ
ルまで下げることが可能となるという効果を有する。
ド処理に必要な遅延ＲＡＭの容量を低減することが可能
となり、また現状のＬＳＩ製造技術に於てもディジタル
信号処理と遅延ＲＡＭを同一チップ上に形成可能なレベ
ルまで下げることが可能となるという効果を有する。
【図１】本発明のサラウンド回路である。
【図２】従来例図である。
【図３】ダウンサンプリングコンバータの一例である。
【図４】ダウンサンプリングコンバータの他の例であ
る。
る。
【図５】図３，図４の周波数特性図である。
【図６】オーバサンプリングコンバータの一例である。
【図７】オーバサンプリングコンバータの他の例であ
る。
る。
【図８】図６，図７の周波数特性図である。
Claims (1)
- 【請求項１】オーディオ信号が入力される入力端子と、
前記入力信号にローパスフィルタ処理を行うフィルタ
と、前記フィルタの出力をダウンサンプリングして出力
する間引き回路と、前記間引き回路の出力を記憶する遅
延ＲＡＭと、前記遅延ＲＡＭからの出力をオーバーサン
プリングして出力するオーバーサンプリングコンバータ
と、前記オーディオ信号と前記オーバーサンプリングコ
ンバータからの出力とにディジタル信号処理を行うディ
ジタル信号処理装置とを備えることを特徴とするサラウ
ンド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111364A JP2949894B2 (ja) | 1991-05-16 | 1991-05-16 | サラウンド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3111364A JP2949894B2 (ja) | 1991-05-16 | 1991-05-16 | サラウンド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04339500A JPH04339500A (ja) | 1992-11-26 |
| JP2949894B2 true JP2949894B2 (ja) | 1999-09-20 |
Family
ID=14559323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3111364A Expired - Lifetime JP2949894B2 (ja) | 1991-05-16 | 1991-05-16 | サラウンド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949894B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0752014B1 (en) * | 1993-11-15 | 2001-11-21 | Apecs Investment Castings Pty. ltd. | Silver alloy compositions |
| JP2001145200A (ja) * | 1999-11-17 | 2001-05-25 | Rohm Co Ltd | サラウンド回路 |
| US10115386B2 (en) * | 2009-11-18 | 2018-10-30 | Qualcomm Incorporated | Delay techniques in active noise cancellation circuits or other circuits that perform filtering of decimated coefficients |
-
1991
- 1991-05-16 JP JP3111364A patent/JP2949894B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04339500A (ja) | 1992-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327114B2 (ja) | 信号処理装置、信号記録装置及び信号再生装置 | |
| JP2993424B2 (ja) | ペダル位置記録再生方法およびその装置 | |
| JP3194752B2 (ja) | Ｐｃｍディジタルオーディオ信号再生装置 | |
| US5319584A (en) | Digital filter | |
| US4910780A (en) | Audio signal recording and reproducing apparatus utilizing digital data compression and extension | |
| JP2949894B2 (ja) | サラウンド回路 | |
| US5790492A (en) | Crosstalk canceler with digital filter for producing pseudo crosstalk component | |
| JPH04323910A (ja) | Ａ／ｄ，ｄ／ａ変換装置 | |
| EP0644542B1 (en) | Audio signal reproducing apparatus | |
| US4853797A (en) | Fir type digital filter for recording and reproducing apparatus | |
| US6772022B1 (en) | Methods and apparatus for providing sample rate conversion between CD and DAT | |
| JP3297792B2 (ja) | 信号伸張装置及び方法 | |
| JPS61104400A (ja) | 音記録方法 | |
| JPH01144814A (ja) | 音場再生装置 | |
| JP3289462B2 (ja) | 標本化周波数変換装置 | |
| JPH036919A (ja) | 遅延装置 | |
| JP4547123B2 (ja) | オーディオ・インターフェイス回路 | |
| JPH08172359A (ja) | シグマデルタ信号の処理装置 | |
| JP3233295B2 (ja) | Ｐｃｍデータ圧縮及び復元方法 | |
| JPS5963813A (ja) | 遅延回路 | |
| JP4118226B2 (ja) | デジタル信号処理回路及び音声信号記録再生装置 | |
| JP2824731B2 (ja) | 信号再生方法および信号記録再生方法 | |
| JPH01145698A (ja) | 音声信号処理方法 | |
| JP3140272B2 (ja) | オーディオ信号再生装置 | |
| JP3254829B2 (ja) | デジタル音響信号の時間軸伸長読出し方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990608 |