JP2941033B2 - 回路情報表示装置 - Google Patents
回路情報表示装置Info
- Publication number
- JP2941033B2 JP2941033B2 JP2262743A JP26274390A JP2941033B2 JP 2941033 B2 JP2941033 B2 JP 2941033B2 JP 2262743 A JP2262743 A JP 2262743A JP 26274390 A JP26274390 A JP 26274390A JP 2941033 B2 JP2941033 B2 JP 2941033B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- display
- mounting
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
よび、部品配置図、プリントパターン図、スルーホール
配置図、テストパッド配置図等の実装情報および、テス
ト端子の位置/識別子等のテスト情報(これらを回路情
報と呼ぶ)をディスプレイ等の表示手段に表示する回路
情報表示装置に関わり、特に、基板や素子の設計/製造
時および動作テストの実施時の故障解析補助装置、また
は、設計変更発生時のプリントパターンカット位置やジ
ャンパー線を張る位置等の回路変更情報の確認に好適な
回路情報表示装置に関する。
平1−232487号公報「図形表示システムと図形表示方
法」に記載されている技術のように、あらかじめ決めら
れた図面単位で表示更新処理の最適化や、表示更新に関
する良好なユーザインタフェースを実現する方法につい
ての技術がある。
ン表示装置」に記載されている技術においては、プリン
ト基板の貫通穴でない、層間をつなぐ層間穴が同一位置
にあるときの表示方法について述べられている。
子の接続関係にしたがって、指定した素子から、指定さ
れた段数まで表示する手段については配慮がされていな
い。
する手段についても配慮されていない。
に表示する論理回路図や部品配置図を、ユーザの指定に
従い、回路の接続関係を考慮して編集し、表示する手段
について配慮されていない。
ン図上にテスタのプローブピン情報等のテスト情報を表
示する手段についても考慮されていなかった。
現象が発生した場合、テスト対象プリント基板に関す
る、全ての論理回路図や部品配置図をテスタの側にお
き、テスタが指摘した故障位置から、その原因となる部
品やプリントパターンの異常部位を捜し出すことを行な
った。
ことが多いため、何枚にも渡る論理回路図上で論理の追
跡を行なったり、プリントパターン図でパターンのオー
プン、ショート位置を追跡する必要が有った。
時間と労力が必要であった。
び設計時のデバッグの容易性については考慮されておら
ず、プリント基板テストおよびデバッグに長時間を要
し、テストエンジニアにとっては、大きな負担になって
いた。
に、テスト情報を表示できる回路情報表示装置を提供す
ることである。
受け付けるための指定手段と、 上記指定手段が受け付けた情報に従って、論理情報お
よび実装情報を作成するための回路情報を編集する編集
手段と、 上記編集手段によって編集された回路情報に基づき作
成された論理情報および実装情報を表示する表示手段と
を有する回路情報表示装置において、 上記指定手段は、上記論理情報および実装情報の回路
情報の表示開始位置情報と、上記回路情報の表示開始位
置情報と接続関係にある他の位置情報を接続関係の何段
階まで表示するかという段数指示手段とを含む前記指定
情報を受け付けるものであり、 上記編集手段は、回路の論理情報、実装情報およびテ
スト情報を記憶しており、当該論理情報、実装情報およ
びテスト情報のうちの少なくとも2種類の情報を、上記
回路情報の構成情報に関して、上記回路情報の段数指示
情報による段数まで関係付けて編集するものであり、 上記表示手段は、上記回路情報の構成情報と上記回路
情報の段数指示情報とによって編集された論理情報およ
び実装情報を表示する、 ことを特徴とする回路情報表示装置を提供する。
報に従って回路情報を編集し、表示手段へ出力し、表示
手段は、編集された情報を表示する。
およびテスト情報の内、いずれか少なくとも1種につい
て、それらを構成する情報の1部または全部を表示手段
に表示するように編集し、これらの情報を回路の接続関
係に基づいて表示編集する。
実装情報とテスト情報を同一表示画面に重ね合わせて編
集する場合は、表示手段内にテスト情報と他の情報を重
ねて表示するため、テスト箇所の検索が容易である。
のブロック図である。
ョン4は、指定手段であるキーボード(KB)またはポイ
ンテイングデバイス(MUS)と、編集手段である演算部4
2と、表示手段である表示部(VDT)45と、論理情報、実
装情報、テスト情報およびプログラムを記憶しておく外
部記憶部44と、演算部で実行されるプログラムが記憶さ
れる内部メモリ43とを有する。
われる、ワークステーション4を含めた全体システムの
説明図である。
記の情報を設計者が作成するための回路設計用のホスト
コンピュータ2と、ホストコンピュータが作成した上記
の情報を記憶する設計データベース3と、ホストコンピ
ュータ2と通信回線等で接続されたワークステーション
4と、製造されたテスト対象のプリント基板30をテスト
するインサーキットテスタ23とを有する。
ント基板30をテスト治具22に乗せて、ディスプレイ21を
見ながら作業している所を示す。
実装情報の作成手順、テストの手順を述べる。
図1を外部より入力し、これに対し論理シミュレーショ
ンを行ない、論理の正当性確認を行なう。
30上に搭載する部品310,311,360,361,370の位置を決定
し、これらの部品間を接続するプリントパターン340〜3
43,350〜352やスルーホール320〜323、テストパッド38
の位置を決定する。
2図(b)は、プリント基板30の断面を示す説明図であ
る。
している部品ピン挿入型の部品であり、部品360,361
は、プリント基板30の表面に搭載している表面実装部
品、部品370は、プリント基板30の裏面へ搭載している
表面実装部品である。テストパッド380は、表面実装部
品間をプリントパターンで互いに接続する際に、部品の
ピンに直接テスタのプローブピンが接触不可能な場合、
特別に設けるテストパッドである。
30の論理情報、実装情報はホストコンピュータ2の設計
データベース3上に保存される。
ンサーキットテスタ23で行なう。
ットテスタ23の近くに配置してあるワークステーション
4のVDT45からテスト対象のプリント基板30のデータを
取り出すための操作を行なう。
設計データベース3上に登録していたテスト対象のプリ
ント基板30の、論理情報、実装情報をオンラインにより
ワークステーション4へ転送する。
に登録されている情報を、そのままワークステーション
4へ転送したのでは、故障解析に不要な情報も多々ある
ため、ワークステーション4のメモリ容量削減、アクセ
ス速度向上のため、ホストコンピュータ2は、第4図に
示すテーブル構造に変換し、ワークステーション4に転
送する。
は、ワークステーション4上のライブラリ情報として常
駐させてある。
プリントパターン340〜343,350〜352で同電位に接続さ
れるICのピン番号を記録する。また、入出力区分502
は、該ピンの信号が、入力であるか、出力であるかの区
別を表す物であり、ネット番号503は、同電位系列の区
別を表すためのものであり、ICテーブルポインタ504
は、IC情報テーブル510を指し示すポインタである。
載されている部品の詳細情報を知るために、実装位置51
1及びIC名称512、その他が記述されている。
ため、パターンテーブル530を設計した。
34を、どのプリントパターン340〜343,350〜352が走行
するかという情報と、その端点は、スルーホールか、テ
ストパッドが、あるいは、単なる曲がり点かを判断する
穴種535の情報とを持たせたものである。
22の上にセットされ、テストエンジニア24によりプリン
ト基板30のテストおよびデバッグが実施される。
異常現象を検出すると、インサーキットテスタ23のディ
スプレイ21上には、異常現象内容に従い、その異常内容
メッセージおよびプリント基板30上の位置、例えば、XY
座標、ICの実装位置を表示する。
上記の異常現象があった場合について説明する。
るため、テスタ23上に表示された情報を、ワークステー
ション4のKBからキー入力する。
ットリスト402は表示されていない。画面上表示されて
いるのは、表示する情報を選択するメニュー413、素子
を何段階まで表示するかを示す表示レベル423、画面に
対して消去、縮小、拡大等の指示を行うモード426、表
示の中心となる素子を指示する欄である指示内容414、
素子位置、XY座標、ノード番号を選択する表示欄434で
ある。
に必要情報をキー入力する。
が、正常動作と異なると表示されたと仮定すると、テス
トエンジニア24はVDT45に向い、選択表示欄434で素子位
置をマウス8でピックアップし、指示内容424に‘I10.
1'とキー入力する。
して、何階層まで表示するかを示す表示レベルを、表示
レベル423の階層指示欄421にキー入力する。
不要である。初期入力時には、メニュー413は、論理回
路図、実装図、ネットリストの3種類を指示されたと仮
定して動作する。指示が有れば、指示されたもののみ表
示する。
は有りえないので、これが指示された場合は、他の項目
との選択ミスが考えられるため、警告メッセージを出力
する。
れる処理の流れを説明する。
ログラムを起動する(S700)と、初期設定モードモジュ
ールに制御が移り(S701)、メニュー画面を表示する。
(S810)。
(a)に示すコマンドメニューテーブル610の、現状の
表示レベルを示すレベル614および現状の表示モードを
示すモード615と、第5図(b)に示す指示内容テーブ
ル650の指示基準名630,指示内容640とへセットされる
(S811)。
ー入力ミスを表示して(S803)、初期設定モード(S70
1)の始めにもどる。
う。
のモード615欄で、論理回路図表示指示が有るか否かチ
ュックし、指示が有れば、論理回路図の内容をレベル61
4に従い、論理図仮想空間作成モジュールにより、論理
回路図をワークステーションの仮想空間に作成する(S8
01)。指示が無ければ指示なしの処理へ進む(S806)。
入力した論理回路図1の図面上での論理回路シンボルの
位置は全く無視し、外部から与えられた素子の情報や座
標情報、ノード情報に従い、可能な限り1画面上で確認
できる情報に編集して出力する。
することにより、画面に隠れた部分を表示する機能も、
この作成モジュールの中に持つ。
ューテーブル610の実装図612欄に書かれたレベル614、
モード615を参照し、論理接続情報テーブル500、IC情報
テーブル510、パターンテーブル530の内容を編集し、表
示する。
理回路図1のシンボル配置を無視して表示画面を作成す
る事とは異なり、相対的な配置状態は基本的には実寸法
で表示する。
のモード426で縮小拡大機能を用いて、最適表示サイズ
を、画面表示仮想空間へ作成する。
ば、メニューテーブル610、指示内容テーブル650の指示
基準名630,指示内容640の内容に従い、論理接続情報テ
ーブル500の内容に従い、ネットを画面仮想空間へ編集
し出力する(S804)。
報仮想空間、ネットリスト仮想空間が完成するため、こ
れらの仮想空間画面情報をディスプレイ表示モジュール
でワークステーション4のVDT45上に表示する(S80
5)。
す。
情報401、ネットリスト402を一つの画面上に表示してい
る。
指示取り込みモジュールについて説明する。
装情報401、ネットリスト402に対して表示内容に変更を
加えたい場合、ユーザ指示コマンド領域403,404に拡
大、縮小、消去、表示レベル変更等の指示を行なう。
編集要求のレベル、モードを示す欄であるレベル621、
モード622へ取り込む(S703)。
回の編集情報に変化が有るかチェックする。また、指示
基準名630、指示内容640も変化が無いかを調べるため
に、631,641と比較される。
ア24の指示ミスの疑いが考えられるため、第6図の変化
なしへ進み、指示ミスメッセージを出力する出力モジュ
ールをコールし(S708)、再度、編集指示取り込みモジ
ュールへ戻る。
指示か(S710),別指示有りか(S709)を判断する。終
了指示の場合には、本発明による全ての処理を終了す
る。
0の現状の表示のレベル614、モード615へ、編集内容の
レベル621、モード622を移し変える。
指示基準名630、指示内容640の631,641欄も書き換え
る。
ールの処理に戻る(S702)。
の表示機器であるVDT、例えば3台のVDT45を接続したも
のである。
1種類の図を表示する、或いは、テスト対象プリント基
板の別の回路位置を、別々の画面に表示する事が可能に
なる。
を取ればよく、この場合のVDT45上に表示する編集、指
示情報は第10図に示すようになる。
ユーザ指示エリアに存在する点である。
ジュールでの表示端末番号の考慮および編集指示取り込
み時のVDT番号の取り込みの考慮を行なう以外には、何
ら特別な処理は必要としない。
とが実現できる。
ンピュータ(またはワークステーション)のメモリ上に
展開し、外部のキーボードまたはマウス等により指示さ
れた実装位置や部品情報をコンピュータ中に取り込み、
この外部より指示された部品に関係する論理を追跡す
る。さらに、これに関係するプリントパターン情報、部
品配置情報、論理回路図情報、論理接続情報をコンピュ
ータのVDT管面上に表示できる。
ーン図のような論理動作確認用の論理情報や製造用図面
等の実装情報をそのまま用いるのではなく、必要な情報
のみを編集して、表示できる回路情報表示装置を提供す
ることができる。
号、実装位置を表示できる。
回路図と変更前の論理回路図を対比できるよう並べて表
示できる。
理回路図や部品配置図、ネットリストを表示する場合、
プリントパターンカット位置、ジャンパー線接続位置を
この図面情報中に表示することもできる。
て出力できる。
の名称、実装位置、XY座標、搭載方向等を含む実装情報
と、プリントパターンがプリント基板上のどこをどの方
向に走っているか示すXY座標情報およびそのプリントパ
ターン上に存在するスルーホール、テストパッドの位置
を示すXY座標情報とを編集することにより出力すること
ができる。
簡単にするため、表示する情報は複数の画面情報を同時
表示(以下、マルチスクリーンと表現する)し、任意の
図面を拡大または縮小し、表示する機能や、その中から
指定された1または2以上の情報の画面のみを拡大また
は縮小して表示する機能や、指定された1または2以上
の情報をスクロールさせる機能を持たせることもでき
る。
面を準備して置くことにより、外部から指示された階層
に合った図面を選択し、表示することができる。
ときは、ユーザが、これらの情報の中から表示するもの
を指定し、指定されたものを表示することもできる。
りスムーズに行なうため、外部より指示された部品を中
心とし、これに接続する論理回路情報を使用者が指示す
る任意の階層で表示できるようにすることもできる。
ルの数が増加し、また、1画面に表示可能な面積は一定
であることより表示階層が深くなるに従い仮想図面領域
の図面表示倍率を小さくし1画面に収まるようにするこ
ともできる。
に、外部より指示された階層に従い図面表示することも
できる。
るように編集することもできる。
容易に行なうため、部品配置図や論理回路図、プリント
パターン図を表示する際に、テスト対象のプリント基板
の表面側に搭載されている部品やプリントパターンは、
裏面側に搭載されているものとはディスプレイ管面上で
表示態様を変えて表示することもできる。
えること、または点滅させること等をいう。
面側のネットの表示態様を変えるようにできる。
トプローブ等の種別に応じて、表示態様を変えて表示す
ることもできる。
合、論理回路図上または実装図上で当該ネットに関係す
る素子、プリントパターンを強調表示するために、それ
らの輝度を他の部分と変えて表示する、点滅表示する、
または、輝度を変え点滅表示するかのいづれかを選択で
きるようにすることもできる。さらに、その他の表示機
能を選んでも良い。
は、論理回路図上の対応する部品およびプリントパター
ン、スルーホール、テストパッドからなる一連の接続の
輝度、その他の表示態様を、他と変えて表示することも
できる。
ン上に表示されている、種類の異なる図面の階層表示を
変化させると、これに同期し、他の図面の階層もまた変
化するようにできる。
ては、プリントパターン上にテスト信号を送り込むプロ
ーブピンが立っている位置をテスト中に確認するため、
多くの時間を費やす。
ッド、スルーホールの位置を示す部品配置図およびプリ
ントパターン図等の実装情報と、プローブピンのピン立
て位置等のテスト情報を重ね合わせて表示することもで
きる。
ることもできる。
を表示できる回路情報表示装置を提供することができ
る。
装部品を多用した場合やプリント基板への両面実装を行
なった場合、部品ピンに直接プローブピンが立てられな
いことがあるためであり、プリントパターンの途中にテ
ストパッドを設け、これに対しプローブピンを立てテス
ト信号を供給することを行なう。これらのピン立て位置
を確認する際に、位置情報は大きな効果を発揮する。
ッドの形状または色等の表示態様を他のものと変えて表
示することができる。
は色等の表示態様を変えることにより識別を容易にする
ことができる。
ものがあるため、これをVDT画面上で容易に認識出来る
ように、例えば、電源ピン、アースピン、信号ピンを形
状、色または輝度等の表示態様を変えて表示することも
できる。
プローブピン番号等も同時に表示すると作業の効率がさ
らに上がる。
路図表示の際、プローブピンが論理回路図のネットを表
わす線分上に表示し、この時、実際のプローブピンが立
っている箇所にもっとも近い素子の近傍に表示すること
もできる。
見にくい場合には、ワークステーションに複数のディス
プレイを準備し、その一つづつに論理回路図や部品配置
図、プリントパターン図の中から異なった情報を表示さ
せることができる。
めに、部品配置図上には、外部から指示した素子または
部品に関係するプリントパターン、テストパッド、スル
ーホールのみを表示することもできる。
は、故障解析を行なう場合、テスタが指摘した異常現象
に関係する回路や部品、プリントパターンの関係を短時
間で容易に観測できるため、テストエンジニアの不良解
析時間を短縮することが可能である。
面用紙として準備する必要が無いため、テストデバッグ
時や故障解析時にテストステーションを広く使うことが
できる。
された素子は画面の中央に表示しているが、指定された
素子は、画面の右端に配置すること(この時は、素子の
入力側に接続される素子を表示することを目的とす
る)、または、指定された素子を画面の左端に表示する
こと(この時は、素子の出力側に接続される素子を表示
することを目的とする)を、指定手段により選べるよう
にしても良い。
係を有する素子またはプリントパターン等のみを表示す
るようにしても良い。
等)を指定して、その間にあって接続関係を有する素子
またはプリントパターン等のみを表示するようにしても
良い。
回路図、部品配置図、またはプリントパターン図のよう
な論理操作確認用の論理情報や製造用図面等の実装情報
をそのまま用いるのではなく、必要な情報のみを編集し
て、表示できる回路情報表示装置を提供することができ
る。
示できる回路情報表示装置を提供することができる。
は本発明を適用する対象であるプリント基板の平面図、
第2図(b)は第2図(a)I−I線断面で、プリント
基板のみを破断して示した説明図、第3図は本発明に係
るワークステーションのVDT画面の説明図、第4図は本
発明を実施するために、ワークステーション上に記憶さ
れたプリント基板の論理、実装情報テーブルの説明図、
第5図(a)はユーザがワークステーションのVDTから
入力する情報を記憶するテーブルの1つであるコマンド
メニューテーブルの説明図、第5図(b)はユーザがワ
ークステーションのVDTから入力する情報を記憶するテ
ーブルの1つである指示内容テーブルの説明図、第6図
は本発明のソフトウェア処理の説明図、第7図は本発明
で表示画面を編集するための処理の説明図、第8図は1
台のワークステーションに3台のVDTを接続した実施例
のブロック図、第9図は第8図の機器構成で画面表示を
行なうための、ユーザ指示情報のテーブルの説明図、第
10図は第8図の機器構成時のユーザ指示情報画面の説明
図である。 〔符号の説明〕 1……論理回路図、2……ホストコンピュータ、3……
設計データベース、4……ワークステーション、23……
インサーキットテスタ、30……プリント基板、320……
スルーホール、340……プリントパターン、360……部
品、400……論理回路図、401……実装図、402……ネッ
トリスト、403……ユーザ指示コマンド領域。
Claims (5)
- 【請求項1】論理情報と実装情報の作成指示を指定する
指定情報を受け付けるための指定手段と、 上記指定手段が受け付けた情報に従って、論理情報およ
び実装情報を作成するための回路情報を編集する編集手
段と、 上記編集手段によって編集された回路情報に基づき作成
された論理情報および実装情報を表示する表示手段とを
有し、 上記指定手段は、上記論理情報および実装情報の回路情
報の表示開始位置情報と、上記回路情報の表示開始位置
情報と接続関係にある他の位置情報を接続関係の何段階
まで表示するかという段数指示手段とを含む前記指定情
報を受け付けるものであり、 上記編集手段は、回路の論理情報、実装情報およびテス
ト情報を記憶しており、当該論理情報、実装情報および
テスト情報のうちの少なくとも2種類の情報を、上記回
路情報の構成情報に関して、上記回路情報の段数指示情
報による段数まで関係付けて編集するものであり、 上記表示手段は、上記回路情報の構成情報と上記回路情
報の段数指示情報とによって編集された論理情報および
実装情報を表示する、 ことを特徴とする回路情報表示装置。 - 【請求項2】請求項1記載の回路情報表示装置におい
て、 上記構成情報が、上記論理情報の素子を指定する情報、
上記実装情報の実装位置を指定する情報、上記両情報の
テスト位置を指定する情報を含む、 ことを特徴とする回路情報表示装置。 - 【請求項3】請求項1または2記載の回路情報表示装置
において、 上記編集手段は、実装情報の実際の位置を維持して、編
集することを特徴とする回路情報表示装置。 - 【請求項4】請求項1、2および3の何れか1項記載の
回路情報表示装置において、 上記編集手段は、論理情報および実装情報のうちの何れ
か一方とテスト情報とを同一表示画面に重ね合わせて表
示するように編集する、 ことを特徴とする回路情報表示装置。 - 【請求項5】請求項1記載の回路情報表示装置におい
て、 上記指定手段は、表示されている複数の画面の1つに対
して、表示する段階の変更の指定を含む前記指定情報を
受け付け、 上記編集手段は、指定されなかった画面についても、同
一の段階まで関係付けるように編集する、 ことを特徴とする回路情報表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2262743A JP2941033B2 (ja) | 1990-09-28 | 1990-09-28 | 回路情報表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2262743A JP2941033B2 (ja) | 1990-09-28 | 1990-09-28 | 回路情報表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11084616A Division JPH11338908A (ja) | 1999-03-26 | 1999-03-26 | 回路情報表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04138574A JPH04138574A (ja) | 1992-05-13 |
JP2941033B2 true JP2941033B2 (ja) | 1999-08-25 |
Family
ID=17379968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2262743A Expired - Lifetime JP2941033B2 (ja) | 1990-09-28 | 1990-09-28 | 回路情報表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2941033B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5000104B2 (ja) * | 2005-06-22 | 2012-08-15 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、不良解析プログラム、及び不良解析システム |
JP4931483B2 (ja) | 2006-06-14 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
JP5087236B2 (ja) | 2006-06-14 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
JP6400329B2 (ja) * | 2014-05-13 | 2018-10-03 | 日置電機株式会社 | 表示制御装置、基板検査装置および表示方法 |
-
1990
- 1990-09-28 JP JP2262743A patent/JP2941033B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04138574A (ja) | 1992-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4635208A (en) | Computer-aided design of systems | |
US7990375B2 (en) | Virtual view schematic editor | |
JPH03116383A (ja) | ロジック回路デザインシミュレーションシステム及びロジック回路スモールデザインインクレメントのシミュレーション方法 | |
US5754442A (en) | Path analyzing displaying apparatus for designing logic circuit | |
JP2941033B2 (ja) | 回路情報表示装置 | |
JP2018518757A (ja) | レイアウト系検査のための解析プロセス・パラメータの視覚化 | |
JPH11338908A (ja) | 回路情報表示装置 | |
JPH04246778A (ja) | 半導体集積回路の配置方式 | |
JP2827271B2 (ja) | プリント板cad装置 | |
JP3172245B2 (ja) | マニホールドブロック設計支援装置 | |
JP5264305B2 (ja) | 回路編集支援方法、そのプログラム、その記録媒体、および回路編集支援装置 | |
JPH07209383A (ja) | プリント回路基板の故障解析装置 | |
EP0654745A2 (en) | Graphical display system for routing and repartitioning circuits during layout | |
JPH07113932B2 (ja) | 配線設計処理装置 | |
JP2605932B2 (ja) | 半導体集積回路のレイアウト設計装置 | |
JPH04566A (ja) | 導通ランド位置決定方式 | |
JPH05282394A (ja) | 半導体集積回路設計支援装置 | |
JP2008112388A (ja) | Cadシステム | |
CN117933173A (zh) | 一种引脚的处理方法、装置、存储介质及电子设备 | |
JP2000099726A (ja) | 基板情報検索装置、基板情報検索方法及び基板情報検索機能を有するプログラムを記録したコンピュータ読み取り可能な情報記録媒体 | |
JP2980748B2 (ja) | プリント配線基板設計支援装置 | |
JPH10207923A (ja) | 設計作業における文書作成支援装置 | |
JP3240170B2 (ja) | Icパターン設計システム | |
JPH03116275A (ja) | テストパターン作成方法およびその処理システム | |
JP2657323B2 (ja) | プリント基板組立図作成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |