JP2937952B2 - Image processing device - Google Patents
Image processing deviceInfo
- Publication number
- JP2937952B2 JP2937952B2 JP16736797A JP16736797A JP2937952B2 JP 2937952 B2 JP2937952 B2 JP 2937952B2 JP 16736797 A JP16736797 A JP 16736797A JP 16736797 A JP16736797 A JP 16736797A JP 2937952 B2 JP2937952 B2 JP 2937952B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- image processing
- processing apparatus
- memory
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、画像データの符号
化処理を行うための画像処理装置に関するものである。[0001] 1. Field of the Invention [0002] The present invention relates to an image processing apparatus for encoding image data.
【０００２】[0002]
【従来の技術】テレビ電話やテレビ会議システム等にお
いては通信回線の伝送速度が低く、膨大な画像データの
伝送には符号化処理が必須である。採用できる符号化方
式として、ＩＴＵ−Ｔ（International Telecommunicat
ion Union - Telecommunication Standardization Sect
or：国際電気通信連合・電気通信標準化部門）の勧告で
あるＨ．２６１やＨ．２６３が知られている。また、カ
ラー静止画像圧縮の国際標準であるＪＰＥＧ（Joint Ph
otographic Coding Experts Group）や、メディア統合
系動画像圧縮の国際標準であるＭＰＥＧ（Moving Pictu
re Experts Group）が、ＩＳＯ（International Organi
zation for Standardization：国際標準化機構）の専門
家グループ名が付けられた符号化方式として知られてい
る。2. Description of the Related Art In videophones and videoconferencing systems, the transmission speed of communication lines is low, and encoding is indispensable for the transmission of vast amounts of image data. ITU-T (International Telecommunicat)
ion Union-Telecommunication Standardization Sect
or: International Telecommunication Union, Telecommunication Standardization Sector). 261 and H.E. H.263 is known. In addition, JPEG (Joint Ph.D.), an international standard for color still image compression,
otographic Coding Experts Group) and MPEG (Moving Pictu), an international standard for media-integrated video compression.
re Experts Group), ISO (International Organi
zation for Standardization (International Organization for Standardization).
【０００３】従来の画像処理装置は、入力された画像デ
ータを一時的に記憶するためのＦＩＦＯメモリ（first-
in first-out memory：先入れ先出しメモリ）からなる
入力バッファメモリと、該入力バッファメモリから転送
されてきた画像データを記憶するためのＳＲＡＭ（stat
ic random access memory：スタティックＲＡＭ）から
なるデータメモリと、該データメモリに記憶された画像
データの符号化処理を行うための符号化ユニットとを備
えたものであった。上記様々の符号化方式を同一の画像
処理装置で実現するには、符号化ユニットをプログラム
制御可能なプロセッサで構成し、該プロセッサで実行す
る符号化プログラムを入れ替えるようにする。符号化ユ
ニットは、入力バッファメモリから画像データを読み出
し、該読み出した画像データを該符号化ユニット内に取
り込み、該取り込んだ画像データをデータメモリに書き
込むという動作を繰り返すことにより、入力バッファメ
モリからデータメモリへの１単位（例えば、１フレー
ム）の画像データの転送を実現する。その後、符号化ユ
ニットは、データメモリ内の画像データの符号化処理を
開始する。A conventional image processing apparatus has a FIFO memory (first-first memory) for temporarily storing input image data.
in first-out memory: an input buffer memory composed of a first-in first-out memory, and an SRAM (stat) for storing image data transferred from the input buffer memory.
ic random access memory (static RAM), and an encoding unit for encoding the image data stored in the data memory. In order to realize the above-mentioned various encoding methods with the same image processing apparatus, the encoding unit is constituted by a processor which can be controlled by a program, and the encoding programs executed by the processor are replaced. The encoding unit reads the image data from the input buffer memory, captures the read image data into the encoding unit, and writes the captured image data to the data memory. Transfer of one unit (for example, one frame) of image data to the memory is realized. Thereafter, the encoding unit starts encoding of the image data in the data memory.
【０００４】[0004]
【発明が解決しようとする課題】上記従来の画像処理装
置によれば、入力バッファメモリからデータメモリへの
画像データの転送が符号化ユニット経由で行われていた
ため、高速転送が困難であった。According to the above-mentioned conventional image processing apparatus, high-speed transfer is difficult because image data is transferred from the input buffer memory to the data memory via the coding unit.
【０００５】本発明の目的は、画像処理装置における入
力バッファメモリからデータメモリへの画像データの高
速転送を実現することにある。An object of the present invention is to realize high-speed transfer of image data from an input buffer memory to a data memory in an image processing apparatus.
【０００６】[0006]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、画像処理装置内にバススイッチを設け、
かつ符号化ユニットとは別にデータ転送制御ユニットを
設け、両ユニットのハンドシェークを採用することとし
たものである。新しい画像データの転送要求を示すデー
タ要求信号を符号化ユニットが送信すると、データ転送
制御ユニットは、バススイッチを切り替えて、入力バッ
ファメモリからデータメモリへの画像データの転送を制
御する（データ転送モード）。１単位の画像データの転
送が終了すると、データ転送制御ユニットは、要求され
た画像データの転送が終了したことを示す転送終了信号
を符号化ユニットへ送信する。そして、符号化ユニット
がデータメモリにアクセスできるように、バススイッチ
が切り替えられる（符号化処理モード）。To achieve the above object, the present invention provides a bus switch in an image processing apparatus,
In addition, a data transfer control unit is provided separately from the encoding unit, and handshaking of both units is adopted. When the encoding unit transmits a data request signal indicating a new image data transfer request, the data transfer control unit switches a bus switch to control the transfer of image data from the input buffer memory to the data memory (data transfer mode). ). When the transfer of one unit of image data is completed, the data transfer control unit transmits a transfer end signal indicating that the transfer of the requested image data has been completed to the encoding unit. Then, the bus switch is switched so that the encoding unit can access the data memory (encoding processing mode).
【０００７】[0007]
【発明の実施の形態】図１は、本発明に係る画像処理装
置の構成例を示している。図１の画像処理装置は、入力
された画像データを一時的に記憶するためのＦＩＦＯメ
モリからなる入力バッファメモリ１０と、該入力バッフ
ァメモリ１０から転送されてきた画像データを記憶する
ためのＳＲＡＭからなるデータメモリ２０と、符号化デ
ータを一時的に記憶するためのＦＩＦＯメモリからなる
出力バッファメモリ３０と、入力バッファメモリ１０か
らデータメモリ２０への画像データの転送を制御するた
めのデータ転送制御ユニット４０と、データメモリ２０
に記憶された画像データの符号化処理を行うためのプロ
グラム制御可能なプロセッサからなる符号化ユニット５
０と、バススイッチ６０と、符号化方式を決めるプログ
ラムを記憶するためのプログラムメモリ７０とを備えて
いる。FIG. 1 shows an example of the configuration of an image processing apparatus according to the present invention. The image processing apparatus shown in FIG. 1 includes an input buffer memory 10 including a FIFO memory for temporarily storing input image data and an SRAM for storing image data transferred from the input buffer memory 10. Data buffer 20, an output buffer memory 30 including a FIFO memory for temporarily storing encoded data, and a data transfer control unit for controlling transfer of image data from the input buffer memory 10 to the data memory 20. 40 and the data memory 20
Encoding unit 5 comprising a program-controllable processor for encoding image data stored in
0, a bus switch 60, and a program memory 70 for storing a program for determining an encoding method.
【０００８】符号化ユニット５０は、該ユニットのコア
部分である符号化器５１と、新しい画像データの転送要
求を示すデータ要求信号ＤＲＥＱをデータ転送制御ユニ
ット４０へ送信するための送信器５２と、画像データの
転送が終了したことを示す転送終了信号をデータ転送制
御ユニット４０から受信しかつ該転送終了信号を受信し
た場合には符号化器５１に符号化処理を開始させるため
の受信器５３とを有する。The encoding unit 50 includes an encoder 51 which is a core part of the unit, a transmitter 52 for transmitting a data request signal DREQ indicating a request for transferring new image data to the data transfer control unit 40, A receiver 53 for receiving a transfer end signal indicating that the transfer of the image data has been completed from the data transfer control unit 40 and, when receiving the transfer end signal, causing the encoder 51 to start the encoding process. Having.
【０００９】入力バッファメモリ１０はバス６１に、デ
ータメモリ２０はバス６２に、符号化器５１はバス６３
にそれぞれ接続されている。バススイッチ６０は、入力
バッファメモリ１０とデータメモリ２０との第１のバス
接続（バス６１とバス６２との接続）と、データメモリ
２０と符号化器５１との第２のバス接続（バス６２とバ
ス６３との接続）とを切り替えるためのスイッチであ
る。The input buffer memory 10 is connected to a bus 61, the data memory 20 is connected to a bus 62, and the encoder 51 is connected to a bus 63.
Connected to each other. The bus switch 60 includes a first bus connection between the input buffer memory 10 and the data memory 20 (connection between the bus 61 and the bus 62) and a second bus connection between the data memory 20 and the encoder 51 (the bus 62 And a connection to the bus 63).
【００１０】データ転送制御ユニット４０は、符号化ユ
ニットの送信器５２から送信されたデータ要求信号ＤＲ
ＥＱを受信するための受信器４１と、入力バッファメモ
リ１０に１フレームの画像データが蓄積されたか否か、
すなわち入力バッファメモリ１０から新しい画像データ
を読み出せる状態であるか否かを判定しかつ読み出せる
場合にはリード許可信号ＲＤＥＮを発行するためのリー
ド許可器４２と、受信器４１がデータ要求信号ＤＲＥＱ
を受信しかつリード許可器４２がリード許可信号ＲＤＥ
Ｎを発行した場合にはデータ転送モードを選択してバス
スイッチ６０を第１のバス接続に切り替えるように切り
替え信号ＳＷを発行するためのモード制御器４３と、デ
ータ転送モードが選択された場合には入力バッファメモ
リ１０からの１フレームの画像データの読み出しを制御
しかつ該１フレームの画像データの読み出しが終了した
時にリード終了信号を発行するためのリード制御器４４
と、入力バッファメモリ１０からバススイッチ６０を経
由して送られてきた画像データのデータメモリ２０への
書き込みを制御するためのライト制御器４５と、リード
制御器４４がリード終了信号を発行した場合には転送終
了信号を符号化ユニット５０へ送信するための送信器４
６とを有する。モード制御器４３は、リード制御器４４
がリード終了信号を発行した場合には、符号化処理モー
ドを選択してバススイッチ６０を第２のバス接続に切り
替えるように制御する。The data transfer control unit 40 transmits the data request signal DR transmitted from the transmitter 52 of the encoding unit.
A receiver 41 for receiving the EQ, and whether or not one frame of image data has been stored in the input buffer memory 10;
That is, it is determined whether new image data is ready to be read from the input buffer memory 10 and if so, the read enabler 42 for issuing the read enable signal RDEN and the receiver 41 are connected to the data request signal DREQ.
Is received and the read permission device 42 receives the read permission signal RDE
When the data transfer mode is selected, the mode controller 43 for issuing the switching signal SW so as to select the data transfer mode and switch the bus switch 60 to the first bus connection when the data transfer mode is selected. Is a read controller 44 for controlling reading of one frame of image data from the input buffer memory 10 and issuing a read end signal when reading of one frame of image data is completed.
And a case where the write controller 45 for controlling writing of image data sent from the input buffer memory 10 via the bus switch 60 to the data memory 20 and the read controller 44 issues a read end signal Is a transmitter 4 for transmitting a transfer end signal to the encoding unit 50.
6. The mode controller 43 includes a read controller 44
Issues a read end signal, the encoding control mode is selected and the bus switch 60 is switched to the second bus connection.
【００１１】データ転送制御ユニット４０はフレームカ
ウンタ４７と命令検出器４８とを更に有し、符号化ユニ
ット５０はフレーム番号付加器５４を更に有する。フレ
ームカウンタ４７は、入力バッファメモリ１０から１フ
レームの画像データが読み出される毎に計数値を０から
２９まで１ずつ増加させる。命令検出器４８は、外部か
ら与えられた命令を検出するものである。ここにいう外
部命令は、例えば、符号化器５１における符号化処理の
終了を要求する命令、すなわち符号化終了命令である。
データ転送制御ユニットの送信器４６は、フレームカウ
ンタ４７の計数値と、命令検出器４８で検出された外部
命令とを前記転送終了信号とともに符号化ユニット５０
へシリアル（又はパラレル）送信する。符号化器５１
は、受信器５３が受信した外部命令に応じて符号化処理
の態様を決定する機能を有する。フレーム番号付加器５
４は、受信器５３が受信した前記フレームカウンタ４７
の計数値をフレーム番号として、符号化器５１で処理さ
れてできた符号化データに付加するものである。The data transfer control unit 40 further has a frame counter 47 and an instruction detector 48, and the encoding unit 50 further has a frame number adder 54. The frame counter 47 increases the count value from 0 to 29 each time one frame of image data is read from the input buffer memory 10. The instruction detector 48 detects an externally applied instruction. The external instruction here is, for example, an instruction for requesting the end of the encoding process in the encoder 51, that is, an encoding end instruction.
The transmitter 46 of the data transfer control unit transmits the count value of the frame counter 47 and the external command detected by the command detector 48 together with the transfer end signal to the encoding unit 50.
Serial (or parallel) transmission. Encoder 51
Has a function of determining the mode of the encoding process in accordance with the external command received by the receiver 53. Frame number adder 5
4 is the frame counter 47 received by the receiver 53.
Is added to the encoded data processed by the encoder 51 as the frame number.
【００１２】図１の画像処理装置によれば、入力バッフ
ァメモリ１０に１フレームの画像データが蓄積される
と、データ転送制御ユニット４０内のリード許可器４２
がリード許可信号ＲＤＥＮを発行する。このとき、フレ
ームカウンタ４７は、入力バッファメモリ１０に送られ
てくる画像データのフレーム数をカウントし、該フレー
ム数を、フレーム番号として送信器４６へ伝える。更
に、命令検出器４８は、符号化終了命令の有無を送信器
４６へ伝える。According to the image processing apparatus of FIG. 1, when one frame of image data is accumulated in the input buffer memory 10, the read permitting unit 42 in the data transfer control unit 40
Issues a read enable signal RDEN. At this time, the frame counter 47 counts the number of frames of the image data sent to the input buffer memory 10 and transmits the number of frames to the transmitter 46 as a frame number. Further, the command detector 48 informs the transmitter 46 of the presence / absence of the coding end command.
【００１３】リード許可信号ＲＤＥＮが有効であり、か
つデータ要求信号ＤＲＥＱが有効であれば、モード制御
器４３がデータ転送モードと判断し、バススイッチ６０
を入力バッファメモリ１０とデータメモリ２０との接続
へ切り替え、リード制御器４４及びライト制御器４５へ
データ転送モードであることを伝える。リード制御器４
４は、入力バッファメモリ１０から画像データを連続で
読み出す。ライト制御器４５は、入力バッファメモリ１
０から読み出された画像データをデータメモリ２０に連
続で書き込む。入力バッファメモリ１０から１フレーム
の画像データの読み出しが終了すると、リード制御器４
４は、モード制御器４３及び送信器４６へ読み出し終了
を伝える。モード制御器４３は、バススイッチ６０をデ
ータメモリ２０と符号化器５１との接続へ戻すように制
御する。送信器４６は、符号化終了命令の有無を表す１
ビットと、フレーム番号を表す複数ビットとを符号化ユ
ニット５０へ、転送終了信号とともに送信する。符号化
器５１は、受信器５３で受け取った情報に基づき、符号
化終了命令を受け取っていない場合に限り、データメモ
リ２０へ転送された画像データの符号化処理を開始す
る。また、フレーム番号付加器５４は、符号化器５１で
処理されてできた符号化データにフレーム番号を付加す
る。If the read enable signal RDEN is valid and the data request signal DREQ is valid, the mode controller 43 determines that the mode is the data transfer mode and the bus switch 60
Is switched to the connection between the input buffer memory 10 and the data memory 20 to inform the read controller 44 and the write controller 45 of the data transfer mode. Lead controller 4
4 reads the image data from the input buffer memory 10 continuously. The write controller 45 controls the input buffer memory 1
The image data read from 0 is continuously written into the data memory 20. When reading of one frame of image data from the input buffer memory 10 is completed, the read controller 4
4 informs the mode controller 43 and the transmitter 46 of the end of reading. The mode controller 43 controls the bus switch 60 to return to the connection between the data memory 20 and the encoder 51. The transmitter 46 outputs 1 indicating the presence or absence of an encoding end instruction.
The bit and the plurality of bits representing the frame number are transmitted to the encoding unit 50 together with the transfer end signal. The encoder 51 starts the encoding process of the image data transferred to the data memory 20 based on the information received by the receiver 53 only when an encoding end instruction has not been received. Further, the frame number adding unit 54 adds a frame number to the encoded data processed by the encoder 51.
【００１４】以上のように、図１の構成によれば、符号
化ユニット５０とデータ転送制御ユニット４０とがハン
ドシェークを行い、データ転送制御ユニット４０が入力
バッファメモリ１０からデータメモリ２０への直接デー
タ転送を制御することとしたので、高速のデータ転送を
実現することができる。しかも、データ転送制御ユニッ
ト４０から符号化ユニット５０へ転送終了信号と符号化
終了命令とフレーム番号とを同時に伝えることとしたの
で、符号化ユニット５０の動作を１フレーム毎の画像デ
ータに完全に同期させることができる。As described above, according to the configuration shown in FIG. 1, the encoding unit 50 and the data transfer control unit 40 perform a handshake, and the data transfer control unit 40 performs direct data transfer from the input buffer memory 10 to the data memory 20. Since the transfer is controlled, high-speed data transfer can be realized. In addition, since the data transfer control unit 40 simultaneously transmits the transfer end signal, the coding end command, and the frame number to the encoding unit 50, the operation of the encoding unit 50 is completely synchronized with the image data for each frame. Can be done.
【００１５】なお、上記の例はフレーム単位で番号を数
える構成であったが、ＭＢ（macroblock）単位や、ＧＯ
Ｂ（group of blocks）単位でも良い。命令検出器４８
に与えられる外部命令は、符号化器５１が処理対象とす
べき画像データのサイズを指定する命令であっても良
い。この場合には、例えばＣＩＦ（common intermediat
e format）サイズすなわち３５２×２８８画素のサイズ
を有する画像データの符号化処理と、ＱＣＩＦ（quarte
r CIF）サイズすなわち１７６×１４４画素のサイズを
有する画像データの符号化処理とを、符号化器５１の動
作を停止させることなく切り替えることができる。外部
命令は、符号化器５１で処理されてできる符号化データ
のサイズを指定する命令であっても良い。また、外部命
令は、符号化器５１が処理対象とすべき画像データに係
る画像の解像度を指定する命令や、符号化器５１で処理
されてできる符号化データに係る画像の解像度を指定す
る命令であっても良い。処理対象画素の位置を指定する
外部命令を命令検出器４８に与えても良い。符号化器５
１は、例えばＣＩＦサイズの画像データの中の指定され
た位置からＱＣＩＦサイズの画像データを切り出して符
号化処理を行う。外部命令は、符号化器５１における予
測符号化の種別（フレーム内予測符号化又はフレーム間
予測符号化）を指定する命令であっても良い。フレーム
レート制御（符号発生量制御）のための情報、符号化デ
ータの伝送レートを決定するための情報などを、転送終
了信号とともにデータ転送制御ユニット４０から符号化
ユニット５０へ伝えるようにしても良い。In the above example, the numbers are counted in frame units. However, the numbers are counted in MB (macroblock) units or GO units.
It may be a B (group of blocks) unit. Instruction detector 48
May be an instruction for specifying the size of image data to be processed by the encoder 51. In this case, for example, CIF (common intermediat
e format) image data having a size of 352 × 288 pixels, and QCIF (quarte
r CIF) size, that is, encoding processing of image data having a size of 176 × 144 pixels can be switched without stopping the operation of the encoder 51. The external instruction may be an instruction that specifies the size of encoded data that can be processed by the encoder 51. The external command is a command for specifying the resolution of an image related to image data to be processed by the encoder 51 or a command for specifying the resolution of an image related to coded data processed by the encoder 51. It may be. An external command for specifying the position of the pixel to be processed may be given to the command detector 48. Encoder 5
1 cuts out QCIF size image data from a designated position in CIF size image data, for example, and performs encoding processing. The external instruction may be an instruction that specifies the type of predictive encoding in the encoder 51 (intra-frame predictive encoding or inter-frame predictive encoding). Information for frame rate control (code generation amount control), information for determining the transmission rate of encoded data, and the like may be transmitted from the data transfer control unit 40 to the encoding unit 50 together with the transfer end signal. .
【００１６】図２は、本発明に係る画像処理装置の他の
構成例を示している。図２の画像処理装置では、データ
メモリ２１が高速ページモードを有するＤＲＡＭ（ダイ
ナミックＲＡＭ）である。データ転送制御ユニット４０
はリフレッシュ制御器８１とタイマー８２とを有し、符
号化ユニット５０はリフレッシュ発生器９１を有してい
る。リフレッシュ制御器８１は、符号化処理モードでは
データメモリ２１のリフレッシュ要求を示すリフレッシ
ュ要求信号ＲＲＥＱを発行し、データ転送モードではデ
ータメモリ２１のリフレッシュを直接に行う。リフレッ
シュ発生器９１は、リフレッシュ要求信号ＲＲＥＱが発
行された時にバススイッチ６０を経由してデータメモリ
２１のリフレッシュを行う。タイマー８２は、符号化処
理モードにおいてリフレッシュ要求信号ＲＲＥＱが発行
されてからデータメモリ２１のリフレッシュが完了する
であろう一定の時間だけ待ってタイムアップ信号ＴＵＰ
を発行する。モード制御器４３は、タイムアップ信号Ｔ
ＵＰの発行を待って符号化処理モードからデータ転送モ
ードへ切り替えるようになっている。FIG. 2 shows another example of the configuration of the image processing apparatus according to the present invention. In the image processing apparatus of FIG. 2, the data memory 21 is a DRAM (dynamic RAM) having a high-speed page mode. Data transfer control unit 40
Has a refresh controller 81 and a timer 82, and the encoding unit 50 has a refresh generator 91. The refresh controller 81 issues a refresh request signal RREQ indicating a refresh request for the data memory 21 in the encoding processing mode, and directly refreshes the data memory 21 in the data transfer mode. The refresh generator 91 refreshes the data memory 21 via the bus switch 60 when the refresh request signal RREQ is issued. The timer 82 waits for a certain time when the refresh of the data memory 21 will be completed after the refresh request signal RREQ is issued in the encoding processing mode, and the time-up signal TUP
Issue The mode controller 43 outputs the time-up signal T
After the UP is issued, the mode is switched from the encoding processing mode to the data transfer mode.
【００１７】図３は、図２の画像処理装置の動作を示し
ている。タイマー８２は、符号化処理モードにおいてリ
フレッシュ要求信号ＲＲＥＱが有効“Ｌ”にされてから
一定の時間だけ待ってタイムアップ信号ＴＵＰを有効
“Ｈ”にする。データ要求信号ＤＲＥＱとリード許可信
号ＲＤＥＮとが有効“Ｈ”になった時点で直ちにバスス
イッチ６０を入力バッファメモリ１０側へ切り替える
と、リフレッシュ発生器９１によるデータメモリ２１の
リフレッシュが阻害される。したがって、モード制御器
４３は、データ要求信号ＤＲＥＱとリード許可信号ＲＤ
ＥＮとが有効になっても、タイムアップ信号ＴＵＰが有
効になるまで待って符号化処理モードからデータ転送モ
ードへ切り替える。FIG. 3 shows the operation of the image processing apparatus of FIG. The timer 82 waits for a predetermined time after the refresh request signal RREQ is made valid "L" in the encoding mode, and makes the time-up signal TUP valid "H". If the bus switch 60 is switched to the input buffer memory 10 immediately after the data request signal DREQ and the read permission signal RDEN become valid “H”, the refresh of the data memory 21 by the refresh generator 91 is inhibited. Therefore, mode controller 43 transmits data request signal DREQ and read enable signal RD.
Even if EN becomes valid, the mode is switched from the encoding processing mode to the data transfer mode after waiting until the time-up signal TUP becomes valid.
【００１８】図４は、本発明に係る画像処理装置の更に
他の構成例を示している。図４の画像処理装置でも、デ
ータメモリ２１がＤＲＡＭである。データ転送制御ユニ
ット４０はリフレッシュ制御器８１を有し、符号化ユニ
ット５０はリフレッシュ発生器９１とバス要求器９２と
を有している。バス要求器９２は、データメモリ２１の
リフレッシュ中にバス占有信号ＸＢＯを発行する。モー
ド制御器４３は、バス要求信号ＸＢＯの発行を待って符
号化処理モードからデータ転送モードへ切り替えるよう
になっている。FIG. 4 shows still another example of the configuration of the image processing apparatus according to the present invention. In the image processing apparatus of FIG. 4 as well, the data memory 21 is a DRAM. The data transfer control unit 40 has a refresh controller 81, and the encoding unit 50 has a refresh generator 91 and a bus requester 92. The bus requester 92 issues a bus occupation signal XBO while the data memory 21 is being refreshed. The mode controller 43 switches from the encoding processing mode to the data transfer mode after waiting for the issuance of the bus request signal XBO.
【００１９】図５は、図４の画像処理装置の動作を示し
ている。バス要求器９２は、符号化処理モードにおいて
リフレッシュ要求信号ＲＲＥＱが有効“Ｌ”にされてか
らデータメモリ２１のリフレッシュが完了するまでバス
占有信号ＸＢＯを有効“Ｌ”にする。モード制御器４３
は、データ要求信号ＤＲＥＱとリード許可信号ＲＤＥＮ
とが有効になっても、バス占有信号ＸＢＯが無効“Ｈ”
になるまで待って符号化処理モードからデータ転送モー
ドへ切り替える。FIG. 5 shows the operation of the image processing apparatus of FIG. The bus requester 92 sets the bus occupation signal XBO to valid "L" from the time when the refresh request signal RREQ is set to valid "L" in the encoding processing mode until the refresh of the data memory 21 is completed. Mode controller 43
Is a data request signal DREQ and a read enable signal RDEN
Becomes valid, the bus occupancy signal XBO becomes invalid "H".
And switches from the encoding processing mode to the data transfer mode.
【００２０】図６は、本発明に係る画像処理装置の更に
他の構成例を示している。図６の画像処理装置では、デ
ータメモリ２１がＤＲＡＭであり、入力バッファメモリ
１１がアドレス指定可能なＶＲＡＭ（ビデオＲＡＭ）で
ある。データ転送制御ユニット４０はリフレッシュ制御
器８１を有し、符号化ユニット５０はリフレッシュ発生
器９１とバス要求器９２とを有している。リード制御器
４４は入力バッファメモリ１１の読み出しアドレスを指
定する機能を有し、ライト制御器４５はデータメモリ２
１の書き込みアドレスを指定する機能を有する。なお、
リフレッシュ制御器８１は、データメモリ２１のリフレ
ッシュだけでなく、入力バッファメモリ１１のリフレッ
シュをも司る。FIG. 6 shows still another configuration example of the image processing apparatus according to the present invention. In the image processing apparatus of FIG. 6, the data memory 21 is a DRAM, and the input buffer memory 11 is an addressable VRAM (video RAM). The data transfer control unit 40 has a refresh controller 81, and the encoding unit 50 has a refresh generator 91 and a bus requester 92. The read controller 44 has a function of designating a read address of the input buffer memory 11, and the write controller 45
1 has a function of designating a write address. In addition,
The refresh controller 81 controls not only the refresh of the data memory 21 but also the refresh of the input buffer memory 11.
【００２１】図６の構成によれば、画像データが画素位
置の順序に従って、かつ例えば４：２：２フォーマット
で入力バッファメモリ１１に書き込まれる。データ転送
制御ユニット４０内のリード制御器４４及びライト制御
器４５は、例えば４：２：０フォーマットの画像データ
がデータメモリ２１に格納されるように、入力バッファ
メモリ１１の読み出しアドレス及びデータメモリ２１の
書き込みアドレスを指定する。これにより、データ転送
モードにおいて画像データのダウンサンプリングが達成
される。しかも、符号化処理の便宜を考慮して、輝度デ
ータＹと、第１の色差データＣｂと、第２の色差データ
Ｃｒとがデータメモリ２１内の互いに異なる領域に格納
される。なお、データ転送に際して、入力バッファメモ
リ１１及びデータメモリ２１のいずれにも高速ページモ
ードが選択される。According to the configuration of FIG. 6, image data is written to the input buffer memory 11 in the order of pixel positions and in, for example, a 4: 2: 2 format. The read controller 44 and the write controller 45 in the data transfer control unit 40 provide a read address of the input buffer memory 11 and a data memory 21 so that image data of, for example, 4: 2: 0 format is stored in the data memory 21. Specify the write address of Thus, downsampling of image data is achieved in the data transfer mode. Moreover, the luminance data Y, the first chrominance data Cb, and the second chrominance data Cr are stored in different areas in the data memory 21 in consideration of the convenience of the encoding process. At the time of data transfer, the high-speed page mode is selected for both the input buffer memory 11 and the data memory 21.
【００２２】以上のように、図６の構成によれば、画像
データの転送時間を利用して符号化ユニット５０が処理
しやすいデータ配列をデータメモリ２１内に実現でき、
また色差データのフォーマット変換も同時に行える。し
たがって、符号化ユニット５０の処理負荷を削減できる
効果がある。As described above, according to the configuration of FIG. 6, a data array that can be easily processed by the encoding unit 50 using the transfer time of image data can be realized in the data memory 21.
Also, the format conversion of the color difference data can be performed at the same time. Therefore, there is an effect that the processing load of the encoding unit 50 can be reduced.
【００２３】図７は、本発明に係る画像処理装置の更に
他の構成例を示している。図７の画像処理装置では、入
力バッファメモリ１０がＦＩＦＯメモリである。データ
転送制御ユニット４０は、リード制御器４４に加えて、
入力バッファメモリ１０の読み出し動作中であっても一
定の周期で該入力バッファメモリ１０に新しい画像デー
タが書き込まれるように、該入力バッファメモリ１０の
書き込み動作を制御するためのライト制御器４９を有す
る。図７において、フィールド信号ＦＩＥＬＤは、現フ
ィールドがＯＤＤ（奇数）フィールドであるか、ＥＶＥ
Ｎ（偶数）フィールドであるかを示す信号であって、リ
ード制御器４４及びライト制御器４９へ供給される。Ｗ
Ｔは入力バッファメモリ１０へのライトデータを、ＲＤ
は該入力バッファメモリ１０からのリードデータをそれ
ぞれ表している。ここでは、１つのフレームが１つのＯ
ＤＤフィールドのみで構成されるものとする。つまり、
入力画像データのうちのＥＶＥＮフィールドのデータは
入力バッファメモリ１０に書き込まれない。ＷＲＳＴ
は、ライト制御器４９から入力バッファメモリ１０へ供
給されるライトリセット信号である。入力バッファメモ
リ１０にライトリセット信号ＷＲＳＴが供給されると、
該入力バッファメモリ１０の書き込みアドレスが０にリ
セットされる。ＲＲＳＴは、リード制御器４４から入力
バッファメモリ１０へ供給されるリードリセット信号で
ある。入力バッファメモリ１０にリードリセット信号Ｒ
ＲＳＴが供給されると、該入力バッファメモリ１０の読
み出しアドレスが０にリセットされる。FIG. 7 shows still another configuration example of the image processing apparatus according to the present invention. In the image processing device of FIG. 7, the input buffer memory 10 is a FIFO memory. The data transfer control unit 40 includes, in addition to the read controller 44,
A write controller 49 for controlling the write operation of the input buffer memory 10 so that new image data is written to the input buffer memory 10 at a constant period even during the read operation of the input buffer memory 10. . In FIG. 7, the field signal FIELD indicates whether the current field is an ODD (odd) field or EVE.
This signal indicates whether the field is an N (even number) field, and is supplied to the read controller 44 and the write controller 49. W
T represents the write data to the input buffer memory 10 as RD
Represents read data from the input buffer memory 10, respectively. Here, one frame is one O
It is assumed that only the DD field is used. That is,
The data of the EVEN field of the input image data is not written in the input buffer memory 10. WRST
Is a write reset signal supplied from the write controller 49 to the input buffer memory 10. When the write reset signal WRST is supplied to the input buffer memory 10,
The write address of the input buffer memory 10 is reset to 0. RRST is a read reset signal supplied from the read controller 44 to the input buffer memory 10. A read reset signal R is input to the input buffer memory 10.
When RST is supplied, the read address of the input buffer memory 10 is reset to 0.
【００２４】図８は、図７の画像処理装置の動作を示し
ている。ライト制御器４９は、ＯＤＤフィールド期間の
開始毎にライトリセット信号ＷＲＳＴを有効“Ｌ”にす
る。したがって、毎ＯＤＤフィールドの画像データが入
力バッファメモリ１０に書き込まれる。一方、ＥＶＥＮ
フィールド期間の開始毎に、リード許可器４２はリード
許可信号ＲＤＥＮを有効“Ｈ”にし、リード制御器４４
はリードリセット信号ＲＲＳＴを有効“Ｌ”にする。FIG. 8 shows the operation of the image processing apparatus of FIG. The write controller 49 sets the write reset signal WRST to valid “L” every time the ODD field period starts. Therefore, the image data of each ODD field is written to the input buffer memory 10. Meanwhile, EVEN
Every time the field period starts, the read permitting unit 42 sets the read permitting signal RDEN to valid “H”, and the read control unit 44
Makes the read reset signal RRST valid "L".
【００２５】図８に示すように、ＯＤＤフィールド期間
中にデータ要求信号ＤＲＥＱが“Ｌ”（無効）から
“Ｈ”（有効）へ遷移した場合には、リード許可信号Ｒ
ＤＥＮが有効になるまで待って入力バッファメモリ１０
の読み出しが開始する。図８に更に示すように、ＥＶＥ
Ｎフィールド期間中にデータ要求信号ＤＲＥＱが“Ｌ”
から“Ｈ”へ遷移した場合には、入力バッファメモリ１
０の読み出しが直ちに開始する。したがって、後者の場
合には、引き続くＯＤＤフィールド期間に、入力バッフ
ァメモリ１０の読み出しと書き込みとが並行して行われ
る。ただし、入力バッファメモリ１０において読み出し
アドレスが書き込みアドレスより大きくならないように
制御される。As shown in FIG. 8, when the data request signal DREQ changes from "L" (invalid) to "H" (valid) during the ODD field period, the read enable signal R
Wait until DEN becomes valid and wait for input buffer memory 10
Starts reading. As further shown in FIG.
Data request signal DREQ is “L” during N field period
From “H” to “H”, the input buffer memory 1
Reading of 0 starts immediately. Therefore, in the latter case, reading and writing of the input buffer memory 10 are performed in parallel during the subsequent ODD field period. However, control is performed so that the read address in the input buffer memory 10 does not become larger than the write address.
【００２６】以上のように、図７の構成によれば、入力
バッファメモリ１０の読み出し動作中であっても一定の
周期で該入力バッファメモリ１０に新しい画像データを
書き込むこととしたので、該入力バッファメモリ１０の
更新もれがなくなる。As described above, according to the configuration of FIG. 7, even during the read operation of the input buffer memory 10, new image data is written to the input buffer memory 10 at a constant cycle. There is no missing update of the buffer memory 10.
【００２７】図９は、図８の変形例を示している。図９
によれば、ライトリセット信号ＷＲＳＴは、ＥＶＥＮフ
ィールド期間の開始毎に、つまり入力バッファメモリ１
０への１フレームの画像データの書き込みが完了する毎
に有効“Ｌ”にされる。また、リードリセット信号ＲＲ
ＳＴは、データ要求信号ＤＲＥＱが“Ｈ”（有効）から
“Ｌ”（無効）へ遷移する毎に、つまり入力バッファメ
モリ１０からの１フレームの画像データの読み出しが完
了する毎に有効“Ｌ”にされる。モード制御器４３は、
ＯＤＤフィールド期間中にデータ要求信号ＤＲＥＱが
“Ｌ”から“Ｈ”へ遷移した場合に、入力バッファメモ
リ１０に１フレームの画像データが蓄積されてリード許
可信号ＲＤＥＮが有効になるまで待たずに、入力バッフ
ァメモリ１０の読み出しが開始するように制御する。こ
れにより、入力バッファメモリ１０の読み出し開始時期
が早められる。FIG. 9 shows a modification of FIG. FIG.
According to the above, the write reset signal WRST is output every time the EVEN field period starts, that is, the input buffer memory 1
Each time the writing of one frame of image data to 0 is completed, it is made valid "L". Also, the read reset signal RR
ST becomes valid “L” each time the data request signal DREQ changes from “H” (valid) to “L” (invalid), that is, each time reading of one frame of image data from the input buffer memory 10 is completed. To be. The mode controller 43
When the data request signal DREQ changes from “L” to “H” during the ODD field period, without waiting for one frame of image data to be accumulated in the input buffer memory 10 and the read enable signal RDEN to become valid, Control is performed so that reading of the input buffer memory 10 starts. Thereby, the read start time of the input buffer memory 10 is advanced.
【００２８】[0028]
【発明の効果】以上説明してきたとおり、本発明によれ
ば、画像処理装置内にバススイッチを設け、かつ符号化
ユニットとは別にデータ転送制御ユニットを設けた構成
を採用したので、入力バッファメモリからデータメモリ
への画像データの高速直接転送を実現することができ
る。As described above, according to the present invention, the bus switch is provided in the image processing apparatus and the data transfer control unit is provided separately from the encoding unit. High-speed direct transfer of image data from the memory to the data memory can be realized.
【図１】本発明に係る画像処理装置の構成例を示すブロ
ック図である。FIG. 1 is a block diagram illustrating a configuration example of an image processing apparatus according to the present invention.
【図２】本発明に係る画像処理装置の他の構成例を示す
ブロック図である。FIG. 2 is a block diagram showing another configuration example of the image processing apparatus according to the present invention.
【図３】図２の画像処理装置の動作を示すタイミング図
である。FIG. 3 is a timing chart showing an operation of the image processing apparatus of FIG. 2;
【図４】本発明に係る画像処理装置の更に他の構成例を
示すブロック図である。FIG. 4 is a block diagram showing still another configuration example of the image processing apparatus according to the present invention.
【図５】図４の画像処理装置の動作を示すタイミング図
である。FIG. 5 is a timing chart showing an operation of the image processing apparatus of FIG. 4;
【図６】本発明に係る画像処理装置の更に他の構成例を
示すブロック図である。FIG. 6 is a block diagram showing still another configuration example of the image processing apparatus according to the present invention.
【図７】本発明に係る画像処理装置の更に他の構成例を
示すブロック図である。FIG. 7 is a block diagram showing still another configuration example of the image processing apparatus according to the present invention.
【図８】図７の画像処理装置の動作を示すタイミング図
である。FIG. 8 is a timing chart showing an operation of the image processing apparatus of FIG. 7;
【図９】図８の変形例を示すタイミング図である。FIG. 9 is a timing chart showing a modification of FIG. 8;
１０ ＦＩＦＯメモリ（入力バッファメモリ） １１ ＶＲＡＭ（入力バッファメモリ） ２０ ＳＲＡＭ（データメモリ） ２１ ＤＲＡＭ（データメモリ） ３０ ＦＩＦＯメモリ（出力バッファメモリ） ４０ データ転送制御ユニット ４１ 受信器 ４２ リード許可器 ４３ モード制御器 ４４ リード制御器 ４５ ライト制御器 ４６ 送信器 ４７ フレームカウンタ ４８ 命令検出器 ４９ ライト制御器 ５０ 符号化ユニット ５１ 符号化器 ５２ 送信器 ５３ 受信器 ５４ フレーム番号付加器 ６０ バススイッチ ６１，６２，６３ バス ７０ プログラムメモリ ８１ リフレッシュ制御器 ８２ タイマー ９１ リフレッシュ発生器 ９２ バス要求器 ＤＲＥＱ データ要求信号 ＦＩＥＬＤ フィールド信号 ＲＤ リードデータ ＲＤＥＮ リード許可信号 ＲＲＥＱ リフレッシュ要求信号 ＲＲＳＴ リードリセット信号 ＳＷ 切り替え信号 ＴＵＰ タイムアップ信号 ＷＲＳＴ ライトリセット信号 ＷＴ ライトデータ ＸＢＯ バス占有信号 Reference Signs List 10 FIFO memory (input buffer memory) 11 VRAM (input buffer memory) 20 SRAM (data memory) 21 DRAM (data memory) 30 FIFO memory (output buffer memory) 40 data transfer control unit 41 receiver 42 read permitter 43 mode control Unit 44 read controller 45 write controller 46 transmitter 47 frame counter 48 instruction detector 49 write controller 50 encoding unit 51 encoder 52 transmitter 53 receiver 54 frame number adder 60 bus switch 61, 62, 63 Bus 70 Program memory 81 Refresh controller 82 Timer 91 Refresh generator 92 Bus requester DREQ Data request signal FIELD Field signal RD Read data RDEN Read enable signal RREQ Riff Mesh request signal RRST read reset signal SW switching signal TUP time-up signal WRST write reset signal WT write data XBO bus occupation signal
フロントページの続き (72)発明者 米澤 友紀 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 松尾 昌俊 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 九郎丸 俊一 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/24 - 7/68 Continued on the front page (72) Inventor Yuki Yonezawa 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. Inventor Shunichi Kuromaru 1006 Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (58) Field surveyed (Int.Cl. 6 , DB name) H04N 7/ 24-7/68
Claims (23)
るための入力バッファメモリと、 前記入力バッファメモリから転送されてきた画像データ
を記憶するためのデータメモリと、 前記入力バッファメモリから前記データメモリへの画像
データの転送を制御するためのデータ転送制御ユニット
と、 前記データメモリに記憶された画像データの符号化処理
を行うための符号化ユニットと、 前記入力バッファメモリと前記データメモリとの第１の
バス接続と、前記データメモリと前記符号化ユニットと
の第２のバス接続とを切り替えるためのバススイッチと
を備えた画像処理装置であって、 前記データ転送制御ユニットは、新しい画像データの転
送要求を示すデータ要求信号を前記符号化ユニットから
受信すると、前記バススイッチを前記第１のバス接続に
切り替えるように制御し、かつ前記入力バッファメモリ
からの１単位の画像データの読み出し及び前記データメ
モリへの書き込みを制御した後、前記１単位の画像デー
タの転送が終了した時には、前記バススイッチを前記第
２のバス接続に切り替えるように制御し、かつ前記符号
化ユニットに前記符号化処理を開始させるように前記要
求された画像データの転送が終了したことを示す転送終
了信号を前記符号化ユニットへ送信する機能を有するこ
とを特徴とする画像処理装置。1. An input buffer memory for temporarily storing input image data, a data memory for storing image data transferred from the input buffer memory, and the data from the input buffer memory. A data transfer control unit for controlling transfer of image data to a memory, an encoding unit for performing encoding processing of image data stored in the data memory, and an input buffer memory and the data memory. An image processing apparatus comprising: a first bus connection; and a bus switch for switching between a second bus connection between the data memory and the encoding unit, wherein the data transfer control unit includes a new image data Receiving a data request signal indicating a transfer request from the encoding unit from the encoding unit. After controlling to switch to the bus connection and controlling reading of one unit of image data from the input buffer memory and writing to the data memory, when the transfer of the one unit of image data is completed, A transfer end signal indicating that transfer of the requested image data has been completed to control the switch to switch to the second bus connection, and to cause the encoding unit to start the encoding process. An image processing apparatus having a function of transmitting the image data to a conversion unit.
るための入力バッファメモリと、 前記入力バッファメモリから転送されてきた画像データ
を記憶するためのデータメモリと、 前記入力バッファメモリから前記データメモリへの画像
データの転送を制御するためのデータ転送制御ユニット
と、 前記データメモリに記憶された画像データの符号化処理
を行うための符号化器を有する符号化ユニットと、 前記入力バッファメモリと前記データメモリとの第１の
バス接続と、前記データメモリと前記符号化器との第２
のバス接続とを切り替えるためのバススイッチとを備え
た画像処理装置であって、 前記符号化ユニットは、 新しい画像データの転送要求を示すデータ要求信号を前
記データ転送制御ユニットへ送信するための送信器と、 前記要求された画像データの転送が終了したことを示す
転送終了信号を前記データ転送制御ユニットから受信
し、かつ該転送終了信号を受信した場合には前記符号化
器に前記符号化処理を開始させるための受信器とを更に
有し、 前記データ転送制御ユニットは、 前記符号化ユニットの送信器から送信された前記データ
要求信号を受信するための受信器と、 前記入力バッファメモリから前記新しい画像データを読
み出せる状態であるか否かを判定し、かつ読み出せる場
合にはリード許可信号を発行するためのリード許可器
と、 前記データ転送制御ユニットの受信器が前記データ要求
信号を受信し、かつ前記リード許可器が前記リード許可
信号を発行した場合には、前記画像処理装置のデータ転
送モードを選択して、前記バススイッチを前記第１のバ
ス接続に切り替えるように制御するためのモード制御器
と、 前記モード制御器が前記データ転送モードを選択した場
合には、前記入力バッファメモリからの１単位の画像デ
ータの読み出しを制御し、かつ該１単位の画像データの
読み出しが終了した時にリード終了信号を発行するため
のリード制御器と、 前記モード制御器が前記データ転送モードを選択した場
合には、前記入力バッファメモリから前記バススイッチ
を経由して送られてきた画像データの前記データメモリ
への書き込みを制御するためのライト制御器と、 前記リード制御器が前記リード終了信号を発行した場合
には、前記転送終了信号を前記符号化ユニットへ送信す
るための送信器とを有し、 前記モード制御器は、前記リード制御器が前記リード終
了信号を発行した場合には、前記画像処理装置の符号化
処理モードを選択して、前記バススイッチを前記第２の
バス接続に切り替えるように制御する機能を更に有する
ことを特徴とする画像処理装置。2. An input buffer memory for temporarily storing input image data, a data memory for storing image data transferred from the input buffer memory, and the data from the input buffer memory. A data transfer control unit for controlling transfer of image data to a memory, an encoding unit having an encoder for performing encoding processing of image data stored in the data memory, and the input buffer memory; A first bus connection with the data memory and a second bus connection with the data memory and the encoder;
And a bus switch for switching between the bus connection and the data transfer control unit, wherein the encoding unit transmits a data request signal indicating a new image data transfer request to the data transfer control unit. A transfer completion signal indicating that the transfer of the requested image data has been completed from the data transfer control unit, and the encoder performs the encoding process when the transfer completion signal is received. And a receiver for receiving the data request signal transmitted from a transmitter of the encoding unit; and a receiver for receiving the data request signal transmitted from a transmitter of the encoding unit. A read permission device for determining whether new image data can be read and issuing a read permission signal if the image data can be read. When the receiver of the data transfer control unit receives the data request signal and the read permitter issues the read permission signal, the data transfer mode of the image processing apparatus is selected, and the bus is selected. A mode controller for controlling a switch to switch to the first bus connection; and reading one unit of image data from the input buffer memory when the mode controller selects the data transfer mode. And a read controller for issuing a read end signal when reading of the one unit of image data is completed, and when the mode controller selects the data transfer mode, the input buffer memory Write control for controlling writing of image data sent from the device via the bus switch to the data memory And a transmitter for transmitting the transfer end signal to the encoding unit when the read controller issues the read end signal, wherein the mode controller is When the read end signal is issued, the image processing apparatus further has a function of selecting an encoding processing mode of the image processing apparatus and controlling to switch the bus switch to the second bus connection. Image processing device.
とを特徴とする画像処理装置。3. The image processing apparatus according to claim 2, wherein said input buffer memory is a first-in first-out memory.
徴とする画像処理装置。4. The image processing apparatus according to claim 2, wherein said input buffer memory is a video RAM.
徴とする画像処理装置。5. The image processing apparatus according to claim 2, wherein said data memory is a static RAM.
徴とする画像処理装置。6. The image processing apparatus according to claim 2, wherein the data memory is a dynamic RAM.
に記憶し、かつ該記憶した符号化データを出力するため
の出力バッファメモリを更に備えたことを特徴とする画
像処理装置。7. The image processing apparatus according to claim 2, wherein the encoded data processed by the encoder is temporarily stored, and the output buffer memory outputs the stored encoded data. An image processing apparatus further comprising:
とを特徴とする画像処理装置。8. The image processing apparatus according to claim 7, wherein said output buffer memory is a first-in first-out memory.
ムを記憶するためのプログラムメモリを更に備えたこと
を特徴とする画像処理装置。9. The image processing apparatus according to claim 2, further comprising a program memory for storing a program for determining an encoding method to be adopted by said encoder.
て、 前記データ転送制御ユニットは、前記入力バッファメモ
リから前記１単位の画像データが読み出される毎に計数
値を増加させるためのカウンタを更に有し、 前記データ転送制御ユニットの前記送信器は、前記カウ
ンタの計数値を前記転送終了信号とともに前記符号化ユ
ニットへ送信する機能を有することを特徴とする画像処
理装置。10. The image processing apparatus according to claim 2, wherein the data transfer control unit further includes a counter for increasing a count value each time the one unit of image data is read from the input buffer memory. The image processing apparatus according to claim 1, wherein the transmitter of the data transfer control unit has a function of transmitting a count value of the counter to the encoding unit together with the transfer end signal.
て、 前記符号化ユニットは、該符号化ユニットの受信器が受
信した前記カウンタの計数値を、前記符号化器で処理さ
れてできた符号化データに付加するための番号付加器を
更に有することを特徴とする画像処理装置。11. The image processing apparatus according to claim 10, wherein the encoding unit is configured to process the count value of the counter received by a receiver of the encoding unit and process the encoded value by the encoder. An image processing apparatus further comprising a number adder for adding data to data.
て、 前記データ転送制御ユニットは、外部命令を検出するた
めの命令検出器を更に有し、 前記データ転送制御ユニットの送信器は、前記命令検出
器で検出された前記外部命令を前記転送終了信号ととも
に前記符号化ユニットへ送信する機能を有することを特
徴とする画像処理装置。12. The image processing apparatus according to claim 2, wherein the data transfer control unit further includes a command detector for detecting an external command, and the transmitter of the data transfer control unit includes the command detection unit. An image processing apparatus having a function of transmitting the external command detected by a device together with the transfer end signal to the encoding unit.
て、 前記符号化ユニットの符号化器は、該符号化ユニットの
受信器が受信した前記外部命令に応じて符号化処理の態
様を決定する機能を有することを特徴とする画像処理装
置。13. The image processing device according to claim 12, wherein the encoder of the encoding unit determines a mode of the encoding process according to the external command received by a receiver of the encoding unit. An image processing apparatus comprising:
て、 前記外部命令は、前記符号化器における符号化処理の終
了を要求する命令であることを特徴とする画像処理装
置。14. The image processing apparatus according to claim 12, wherein the external command is a command for requesting termination of an encoding process in the encoder.
て、 前記外部命令は、前記符号化器が処理対象とすべき画像
データのサイズを指定する命令であることを特徴とする
画像処理装置。15. The image processing apparatus according to claim 12, wherein the external command is a command for designating a size of image data to be processed by the encoder.
て、 前記外部命令は、前記符号化器で処理されてできる符号
化データのサイズを指定する命令であることを特徴とす
る画像処理装置。16. The image processing apparatus according to claim 12, wherein the external instruction is an instruction for specifying a size of encoded data that can be processed by the encoder.
て、 前記外部命令は、前記符号化器が処理対象とすべき画像
データに係る画像の解像度を指定する命令であることを
特徴とする画像処理装置。17. The image processing apparatus according to claim 12, wherein the external command is a command for designating a resolution of an image related to image data to be processed by the encoder. apparatus.
て、 前記外部命令は、前記符号化器で処理されてできる符号
化データに係る画像の解像度を指定する命令であること
を特徴とする画像処理装置。18. The image processing apparatus according to claim 12, wherein the external command is a command for designating a resolution of an image related to encoded data processed by the encoder. apparatus.
て、 前記外部命令は、前記符号化器における予測符号化の種
別を指定する命令であることを特徴とする画像処理装
置。19. The image processing apparatus according to claim 12, wherein the external instruction is an instruction for designating a type of predictive encoding in the encoder.
て、 前記データ転送制御ユニットは、 前記符号化処理モードでは前記データメモリのリフレッ
シュ要求を示すリフレッシュ要求信号を発行し、前記デ
ータ転送モードでは前記データメモリのリフレッシュを
直接に行うためのリフレッシュ制御器と、 前記符号化処理モードにおいて前記リフレッシュ要求信
号が発行されてから前記データメモリのリフレッシュが
完了するであろう一定の時間だけ待ってタイムアップ信
号を発行するためのタイマーとを更に有し、 前記符号化ユニットは、前記リフレッシュ要求信号が発
行された時に前記バススイッチを経由して前記データメ
モリのリフレッシュを行うためのリフレッシュ発生器を
更に有し、 前記モード制御器は、前記タイムアップ信号の発行を待
って前記符号化処理モードから前記データ転送モードへ
切り替える機能を有することを特徴とする画像処理装
置。20. The image processing device according to claim 2, wherein the data transfer control unit issues a refresh request signal indicating a refresh request of the data memory in the encoding processing mode, and the data transfer control unit issues the refresh request signal in the data transfer mode. A refresh controller for directly refreshing the memory, and a time-up signal after waiting for a predetermined time when the refresh of the data memory will be completed after the refresh request signal is issued in the encoding processing mode. A timer for issuing the refresh request signal, the encoding unit further comprising a refresh generator for refreshing the data memory via the bus switch when the refresh request signal is issued; The mode controller generates the time-up signal. The image processing apparatus characterized by having a function of switching to the data transfer mode from the encoding processing mode waiting for.
て、 前記データ転送制御ユニットは、前記符号化処理モード
では前記データメモリのリフレッシュ要求を示すリフレ
ッシュ要求信号を発行し、前記データ転送モードでは前
記データメモリのリフレッシュを直接に行うためのリフ
レッシュ制御器を有し、 前記符号化ユニットは、 前記リフレッシュ要求信号が発行された時に前記バスス
イッチを経由して前記データメモリのリフレッシュを行
うためのリフレッシュ発生器と、 前記データメモリのリフレッシュ中はバス占有信号を発
行するためのバス要求器とを更に有し、 前記モード制御器は、前記バス要求信号の発行を待って
前記符号化処理モードから前記データ転送モードへ切り
替える機能を有することを特徴とする画像処理装置。21. The image processing apparatus according to claim 2, wherein the data transfer control unit issues a refresh request signal indicating a refresh request of the data memory in the encoding processing mode, and the data transfer control unit issues the refresh request signal in the data transfer mode. A refresh controller for directly refreshing the memory, the encoding unit comprising: a refresh generator for refreshing the data memory via the bus switch when the refresh request signal is issued; And a bus requester for issuing a bus occupancy signal during refreshing of the data memory, wherein the mode controller waits for the bus request signal to be issued and transfers the data from the encoding mode. An image processing apparatus having a function of switching to a mode.
て、 前記リード制御器は前記入力バッファメモリの読み出し
アドレスを指定する機能を有し、 前記ライト制御器は前記データメモリの書き込みアドレ
スを指定する機能を有することを特徴とする画像処理装
置。22. The image processing apparatus according to claim 2, wherein the read controller has a function of designating a read address of the input buffer memory, and the write controller has a function of designating a write address of the data memory. An image processing apparatus comprising:
て、 前記データ転送制御ユニットは、前記入力バッファメモ
リの読み出し動作中であっても一定の周期で該入力バッ
ファメモリに新しい画像データが書き込まれるように、
該入力バッファメモリの書き込み動作を制御するための
ライト制御器を更に有することを特徴とする画像処理装
置。23. The image processing device according to claim 2, wherein the data transfer control unit writes new image data to the input buffer memory at a constant cycle even during a read operation of the input buffer memory. To
An image processing apparatus further comprising a write controller for controlling a write operation of the input buffer memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16736797A JP2937952B2 (en) | 1996-07-17 | 1997-06-24 | Image processing device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18716296 | 1996-07-17 | ||
| JP8-187162 | 1996-07-17 | ||
| JP16736797A JP2937952B2 (en) | 1996-07-17 | 1997-06-24 | Image processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084543A JPH1084543A (en) | 1998-03-31 |
| JP2937952B2 true JP2937952B2 (en) | 1999-08-23 |
Family
ID=26491430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16736797A Expired - Fee Related JP2937952B2 (en) | 1996-07-17 | 1997-06-24 | Image processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937952B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013005010A (en) * | 2011-06-13 | 2013-01-07 | Funai Electric Co Ltd | Image reproducing apparatus |
-
1997
- 1997-06-24 JP JP16736797A patent/JP2937952B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1084543A (en) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589885A (en) | Moving picture coding and decoding circuit | |
| KR100470406B1 (en) | Image processor | |
| JP2824425B2 (en) | Apparatus for decoding MPEG video bit stream via multiple paths | |
| JP3535297B2 (en) | Image data decoding method and image data decoding device using this method | |
| JP2611637B2 (en) | Image compression / decompression device | |
| JP3141772B2 (en) | MPEG decoder and decoding method thereof | |
| CN113573072B (en) | Image processing method and device and related components | |
| KR101615466B1 (en) | Capturing multiple video channels for video analytics and encoding | |
| JP4879381B2 (en) | Image decoding method and image decoding apparatus | |
| JP2937952B2 (en) | Image processing device | |
| JP3360942B2 (en) | Video encoding device | |
| JP2942497B2 (en) | Image data decoding display method and apparatus | |
| JP2836902B2 (en) | Multiprocessor video coding apparatus and bus control method | |
| JPH08256331A (en) | Video decoder | |
| JP2508436B2 (en) | Television phone | |
| JP3569961B2 (en) | Digital video signal decoding device | |
| JPH0622302A (en) | Transmission reproduction system for picture information | |
| JP2000092469A (en) | Digital reception terminal | |
| JP3297309B2 (en) | Device for decoding and displaying encoded image data | |
| JPH04266293A (en) | Color picture signal decoder | |
| JPH0445684A (en) | Device for decoding plural pictures | |
| JP3249507B2 (en) | Still image reproducing apparatus and method | |
| JP2994529B2 (en) | Still image transmission device | |
| JP2864761B2 (en) | Motion compensated interframe predictive coding device | |
| JPH08163371A (en) | Encoding/decoding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |