JP2928066B2 - バス線長認識装置 - Google Patents
バス線長認識装置Info
- Publication number
- JP2928066B2 JP2928066B2 JP5276249A JP27624993A JP2928066B2 JP 2928066 B2 JP2928066 B2 JP 2928066B2 JP 5276249 A JP5276249 A JP 5276249A JP 27624993 A JP27624993 A JP 27624993A JP 2928066 B2 JP2928066 B2 JP 2928066B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- bus
- signal lines
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Small-Scale Networks (AREA)
Description
において、制御装置と複数のコンポーネントとを複数の
接続部によって直列に接続したとき、電気的手段によっ
てバス線長を認識して転送レートを切替えるためのバス
線長認識装置に関する。
は、中央制御装置(制御装置)と周辺機器(コンポーネ
ント)とを接続するための方式として、SCSIバス等
のバス接続方式が導入されている。
号を、ケーブル等の接続手段によって最初のコンポーネ
ントに接続し、そのコンポーネントは、そのバス信号を
内部で使用するとともに、そのバス信号をそのまま次の
コンポーネントに送出できる構成となっており、次の接
続手段によって次のコンポーネントに伝達される。
列に接続(いわゆるデージーチェイン接続)され、末端
のコンポーネントに終端抵抗モジュールを接続して終端
処理を行っている。
防止するため、全体の配線長を規定しており、信号の伝
達速度が高速になる程、配線長は短く規定されれいる。
コンピュータシステムでは、利用者が自由にコンポーネ
ントをデージーチェイン接続できるため、全体の配線長
の管理が事実上行われておらず、従って、配線長が規定
値を超える場合が屡々発生し、動作が不安定になる等の
トラブルが発生するという欠点を有している。
認識装置は、制御装置と、2本のバス往復信号線を有す
る複数のコンポーネントと、2本の信号線を有し前記制
御装置および前記複数のコンポーネントを直列に接続す
る複数の接続部と、前記複数のコンポーネントのうちの
末端のコンポーネントの前記2本のバス往復信号線を短
絡させる1本の信号線を有する終端抵抗モジュールとを
備え、前記制御装置内に、リセット信号を入力して所定
の時間だけ遅延させた信号を出力するディレイゲート
と、前記リセット信号が前記接続部および前記終端抵抗
モジュールを通ってきたリターン信号を入力するノット
ゲートと、前記ディレイゲートおよび前記ノットゲート
の出力信号を入力するナンドゲートと、前記ナンドゲー
トの出力信号によってセットされ前記リセット信号によ
ってリセットされるフリップフロップと、前記フリップ
フロップの出力信号によって発光する発光ダイオードと
を設けたものである。
装置と、2本のバス往復信号線を有する複数のコンポー
ネントと、2本の信号線を有し前記制御装置および前記
複数のコンポーネントを直列に接続する複数の接続部
と、前記複数のコンポーネントのうちの末端のコンポー
ネントの前記2本のバス往復信号線を短絡させる1本の
信号線を有する終端抵抗モジュールとを備え、前記複数
の接続部のそれぞれの2本の信号線のうちの1本の信号
線に各接続部の信号線の長さに比例した抵抗を接続し、
前記制御装置内に、前記接続部の2本の信号線のうちの
1本の信号線を接地する接地部と、前記接続部の2本の
信号線のうちの他の1本の信号線を基準電源に接続する
基準抵抗と、する基準抵抗と接続するA−D変換器と、
前記A−D変換器の出力信号と基準信号とを入力して比
較するコンパレータと、前記コンパレータの出力信号に
よって発光する発光ダイオードとを設けたものである。
装置と、2本のバス往復信号線を有する複数のコンポー
ネントと、2本の信号線を有し前記制御装置および前記
複数のコンポーネントを直列に接続する複数の接続部
と、前記複数のコンポーネントのうちの末端のコンポー
ネントの前記2本のバス往復信号線を短絡させる1本の
信号線を有する終端抵抗モジュールとを備え、前記複数
の接続部のそれぞれの2本の信号線のうちの1本の信号
線に各接続部の信号線の長さに比例した抵抗を接続し、
前記制御装置内に、前記接続部の2本の信号線のうちの
1本の信号線を接地する接地部と、前記接続部の2本の
信号線のうちの他の1本の信号線を基準電源に接続する
基準抵抗と、前記基準抵抗に接続したA−D変換器と、
前記A−D変換器の出力信号と第一の基準信号とを入力
して比較する第一のコンパレータと、前記第一のコンパ
レータの出力信号によって発光する発光ダイオードと、
前記A−D変換器の出力信号と第二の基準信号とを入力
して比較する第二のコンパレータと、前記第一のコンパ
レータの出力信号を入力する第一のノットゲートと、前
記第二のコンパレータの出力信号を入力する第二のノッ
トゲートと、前記第一のノットゲートの出力信号および
前記第二のコンパレータの出力信号を入力するアンドゲ
ートと、クロック信号と自己の出力信号とを入力して分
周するフリップフロップと、前記フリップフロップの出
力信号および前記クロック信号を入力して前記アンドゲ
ートの出力信号または前記第二のノットゲートの出力信
号によって前記フリップフロップの出力信号または前記
クロック信号のうちの何れか一方を選択してバスクロッ
クとして出力するマルチプレクサとを設けたものであ
る。
て説明する。
ク図、図2は図1の実施例の動作を示すタイミングチャ
ートで、(a)はバス線長が規定内の場合、(b)はバ
ス線長が規定長を超えるの場合を示す図ある。
ネント5〜7は、接続部2〜4によってデージーチェイ
ン接続されており、末端のコンポーネント7には、終端
抵抗モジュール8が接続されている。各コンポーネント
5〜7には、2本のバス往復信号線14が設けられてお
り、終端抵抗モジュール8には、コンポーネント7の2
本のバス往復信号線14を短絡させる1本の信号線を有
している。従って制御装置1から末端のコンポーネント
7までを往復する伝送路系(これをバスと称している)
が形成されている。
さが規定値内にあるか否かをを検出するための回路が設
けてある。すなわち、制御装置1内には、リセット信号
(RESET信号)9を入力するディレイゲート(DE
LAY)13と、接続部2からのリターン信号17を入
力するノットゲート(NOTゲート)10と、ディレイ
ゲート13およびノットゲート10の出力信号を入力す
るナンドゲート(NANDゲート)11と、ナンドゲー
ト11の出力信号によってセットされリセット信号9に
よってリセットされるフリップフロップ(F/F)12
と、フリップフロップ12の出力信号によって発光する
発光ダイオード(LED)15とが設けられている。
常用されている信号であり、コンピュータシステムの電
源投入後一定時間の間ローレベルとなる信号である。こ
のリセット信号9は、フリップフロップ12のリセット
端子に印加されてフリップフロップ12をリセットする
と共に、接続部2のバス往復信号線14にも印加され、
接続部2〜4および終端抵抗モジュール8を通ってリタ
ーン信号17としてノットゲート10に入力する。ノッ
トゲート10の出力信号は、ナンドゲート11の一方の
端子に入力する。
3に入力して所定の時間だけ遅延させられ、ディレイゲ
ート13の出力信号はナンドゲート11の他方の端子に
入力する。ディレイゲート13の遅延時間は、例えばバ
スの規定長が6mであれば、一般の導線においては 1
×108 m/sec 程度の速度で信号が伝達されるため、
120nsec に設定する。
(b)に示すように、ディレイゲート出力信号16がリ
ターン信号17よりも早く立上がるため、ナンドゲート
11はフリップフロップ12に対してナンドゲート出力
信号18を出力し、従ってフリップフロップ12はLE
D15に対してフリップフロップ出力信号19を出力す
るため、LED15は点灯して警告を与える。
示すように、リターン信号17がディレイゲート出力信
号16よりも早く立上がるため、ナンドゲート11はフ
リップフロップ12に対して信号を出力せず、従ってフ
リップフロップ12がLED15に対して信号を出力せ
ず、LED15は点灯を行わない。
の接続が外れた場合も、フリップフロップ12がセット
されるため、LED15が点灯する。
クである。
ーネント25〜27および接続部22〜24および終端
抵抗モジュール28は、図1の実施例と同様に接続され
ている。各コンポーネント25〜27および終端抵抗モ
ジュール28の構成は、図1の実施例のそれぞれ対応す
る部分の構成と同じである。接続部22〜24には、そ
れぞれの1本の信号線に、その接続部のバス往復信号線
34の長さに比例した抵抗29〜31を接続してある。
ス往復信号線34の一本を接地し、抵抗29を接続して
いる他の一本を基準抵抗32を介して基準電源(+5ボ
ルト)に接続している。従って基準抵抗32とバス往復
信号線34との接続点の電位差は、この電位差をA−D
変換器33によってデジダル変換してコンパレータ36
に一方の端子に入力する。コンパレータ36は、このA
−D変換器33から入力する信号を、他方の端子に入力
する基準信号(HLL)と比較し、A−D変換器33の
出力信号が基準信号(HLL)よりも小さいときは発光
ダイオード(LED)35を点灯させず、A−D変換器
33の出力信号が基準信号(HLL)よりも大きいとき
は発光ダイオード(LED)35を点灯させる。
ル28の接続が外れた場合も、抵抗値が大きくなるた
め、LED35は点灯する。
成を示す回路図である。
続部および終端抵抗モジュールの構成および接続は、図
3の実施例と同じである。またコンパレータ43によっ
て発光ダイオード(LED)47を点灯させる回路の構
成および作用も図3の実施例と同じである。
二のコンパレータ44を設けてあり、コンパレータ44
の一方の端子にはA−D変換器42の出力信号を入力
し、他方の端子には第二の基準信号(LHH)を入力し
ている。
を入力する第一のノットゲート46と、第二のコンパレ
ータ44の出力信号を入力する第二のノットゲート45
と、第一のノットゲート46の出力信号および第二のコ
ンパレータ44の出力信号を入力するアンドゲート48
と、クロック信号53と自己の出力信号とを入力すフリ
ップフロップ50と、フリップフロップ50の出力信号
およびクロック信号53とアンドゲート48および第二
のノットゲート45の出力信号とを入力してバスクロッ
ク51を出力するマルチプレクサ49とを設けてある。
は、A−D変換器42の出力信号が第二の基準信号(L
HH)よりも小さい場合はコンパレータ44の出力信号
がローレベルとなり、かつコンパレータ43の出力信号
がローレベルとなることにより、クロック信号53がマ
ルチプレクサ49の出力信号として選択されてバスクロ
ック51として使用される。このときは、発光ダイオー
ド(LED)47は点灯しない。
信号(LHH)を超え、かつ第一の基準信号(HHL)
よりも小さい場合は、コンパレータ44の出力信号がハ
イレベルとなり、コンパレータ43の出力信号がローレ
ベルとなるため、マルチプレクサ49は、クロック信号
53をフリップフロップ50において1/2分周したフ
リップフロップ出力信号52を選択してバスクロック5
1とし出力する。このときも発光ダイオード(LED)
47は点灯しない。
信号(HHL)を超える場合は、コンパレータ43およ
びコンパレータ44の出力信号が共にハイレベルとなる
ため、マルチプレクサ49は、何れの信号も選択せず、
発光ダイオード(LED)47は点灯する。
合は警告用のLEDを点灯させ、バス線長が規定値内で
あっても、抵抗値が第二の基準値を超える場合はバスク
ロックを切替えて信号の転送レートを下げることができ
る。
認識装置は、制御装置内にリセット信号を所定の時間だ
け遅延させるディレイゲートを設け、このディレイゲー
トによってリセット信号がバスを通過する時間を監視し
てバス線長が規定長を超えたときに場合は発光ダイオー
ドを点灯させるか、または、各接続部にバス往復信号線
の長さに比例した抵抗を接続し、制御装置の内部に基準
抵抗を設け、接続部バス往復信号線の一本を接地し、他
の一本を基準抵抗を介して基準電源に接続し、基準抵抗
とバス往復信号線の接続点の電位差を基準信号と比較し
てバス線長が規定長を超えたときに発光ダイオードを点
灯させることにより、利用者が自由にコンポーネントを
デージーチェイン接続したとき、全体の配線長が規定値
を超えたか否かを報せることが可能になるという効果が
あり、従って動作が不安定になってトラブルが発生する
のを防止できるという効果がある。また、接続部または
終端抵抗モジュールの接続が外れた場合も、それを利用
者に知らせることができるという効果もある。
る。
で、(a)はバス線長が規定内の場合、(b)はバス線
長が規定長を超えるの場合を示す図ある。
路図である。
Claims (3)
- 【請求項1】 制御装置と、2本のバス往復信号線を有
する複数のコンポーネントと、2本の信号線を有し前記
制御装置および前記複数のコンポーネントを直列に接続
する複数の接続部と、前記複数のコンポーネントのうち
の末端のコンポーネントの前記2本のバス往復信号線を
短絡させる1本の信号線を有する終端抵抗モジュールと
を備え、前記制御装置内に、リセット信号を入力して所
定の時間だけ遅延させた信号を出力するディレイゲート
と、前記リセット信号が前記接続部および前記終端抵抗
モジュールを通ってきたリターン信号を入力するノット
ゲートと、前記ディレイゲートおよび前記ノットゲート
の出力信号を入力するナンドゲートと、前記ナンドゲー
トの出力信号によってセットされ前記リセット信号によ
ってリセットされるフリップフロップと、前記フリップ
フロップの出力信号によって発光する発光ダイオードと
を設けたことを特徴とするバス線長認識装置。 - 【請求項2】 制御装置と、2本のバス往復信号線を有
する複数のコンポーネントと、2本の信号線を有し前記
制御装置および前記複数のコンポーネントを直列に接続
する複数の接続部と、前記複数のコンポーネントのうち
の末端のコンポーネントの前記2本のバス往復信号線を
短絡させる1本の信号線を有する終端抵抗モジュールと
を備え、前記複数の接続部のそれぞれの2本の信号線の
うちの1本の信号線に各接続部の信号線の長さに比例し
た抵抗を接続し、前記制御装置内に、前記接続部の2本
の信号線のうちの1本の信号線を接地する接地部と、前
記接続部の2本の信号線のうちの他の1本の信号線を基
準電源に接続する基準抵抗と、前記基準抵抗に接続した
A−D変換器と、前記A−D変換器の出力信号と基準信
号とを入力して比較するコンパレータと、前記コンパレ
ータの出力信号によって発光する発光ダイオードとを設
けたことを特徴とするバス線長認識装置。 - 【請求項3】 制御装置と、2本のバス往復信号線を有
する複数のコンポーネントと、2本の信号線を有し前記
制御装置および前記複数のコンポーネントを直列に接続
する複数の接続部と、前記複数のコンポーネントのうち
の末端のコンポーネントの前記2本のバス往復信号線を
短絡させる1本の信号線を有する終端抵抗モジュールと
を備え、前記複数の接続部のそれぞれの2本の信号線の
うちの1本の信号線に各接続部の信号線の長さに比例し
た抵抗を接続し、前記制御装置内に、前記接続部の2本
の信号線のうちの1本の信号線を接地する接地部と、前
記接続部の2本の信号線のうちの他の1本の信号線を基
準電源に接続する基準抵抗と、前記基準抵抗に接続した
A−D変換器と、前記A−D変換器の出力信号と第一の
基準信号とを入力して比較する第一のコンパレータと、
前記第一のコンパレータの出力信号によって発光する発
光ダイオードと、前記A−D変換器の出力信号と第二の
基準信号とを入力して比較する第二のコンパレータと、
前記第一のコンパレータの出力信号を入力する第一のノ
ットゲートと、前記第二のコンパレータの出力信号を入
力する第二のノットゲートと、前記第一のノットゲート
の出力信号および前記第二のコンパレータの出力信号を
入力するアンドゲートと、クロック信号と自己の出力信
号とを入力して分周するフリップフロップと、前記フリ
ップフロップの出力信号および前記クロック信号を入力
して前記アンドゲートの出力信号または前記第二のノッ
トゲートの出力信号によって前記フリップフロップの出
力信号または前記クロック信号のうちの何れか一方を選
択してバスクロックとして出力するマルチプレクサとを
設けたことを特徴とするバス線長認識装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5276249A JP2928066B2 (ja) | 1993-11-05 | 1993-11-05 | バス線長認識装置 |
US08/336,197 US5828850A (en) | 1993-11-05 | 1994-11-02 | Busline length recognition system |
US08/934,887 US5787260A (en) | 1993-11-05 | 1997-09-22 | Busline length recognition system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5276249A JP2928066B2 (ja) | 1993-11-05 | 1993-11-05 | バス線長認識装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07129289A JPH07129289A (ja) | 1995-05-19 |
JP2928066B2 true JP2928066B2 (ja) | 1999-07-28 |
Family
ID=17566791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5276249A Expired - Fee Related JP2928066B2 (ja) | 1993-11-05 | 1993-11-05 | バス線長認識装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5828850A (ja) |
JP (1) | JP2928066B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6822970B1 (en) * | 2000-01-31 | 2004-11-23 | Owens-Brockway Glass Container Inc. | Glassware forming system with star network communication configuration |
US6519664B1 (en) | 2000-03-30 | 2003-02-11 | Intel Corporation | Parallel terminated bus system |
US7219322B2 (en) * | 2004-04-27 | 2007-05-15 | Hewlett-Packard Development Company, L.P. | Multiple propagation speeds of signals in layered circuit apparatus |
US10756857B2 (en) * | 2013-01-25 | 2020-08-25 | Infineon Technologies Ag | Method, apparatus and computer program for digital transmission of messages |
US10903865B2 (en) | 2013-01-25 | 2021-01-26 | Infineon Technologies Ag | Signal interface and a signal processing system |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3911358A (en) * | 1969-05-21 | 1975-10-07 | German Mikhailovich Shalyt | Method of and device for determining the distance to a fault in a wire or cable line |
US4023154A (en) * | 1976-04-09 | 1977-05-10 | Willie George Comeaux | Apparatus for detecting location of metal cable failure |
US4148011A (en) * | 1977-06-06 | 1979-04-03 | General Automation, Inc. | Asynchronous priority circuit for controlling access to a bus |
JPH01162967A (ja) * | 1987-12-18 | 1989-06-27 | Fujitsu Ltd | 割込み処理方法及び装置 |
US5140680A (en) * | 1988-04-13 | 1992-08-18 | Rockwell International Corporation | Method and apparatus for self-timed digital data transfer and bus arbitration |
JP2805151B2 (ja) * | 1989-02-15 | 1998-09-30 | 古河電気工業株式会社 | 故障診断装置 |
US5095444A (en) * | 1989-12-21 | 1992-03-10 | Legent Corporation | System and method for measuring inter-nodal transmission delays in a communications network |
US5057783A (en) * | 1990-02-16 | 1991-10-15 | Beckman Industrial Corporation | Automatic impedance matching |
US5162743A (en) * | 1990-11-09 | 1992-11-10 | Cray Research, Inc. | Method and apparatus for optimizing the electrical length of a signal flow path |
EP0736773B1 (en) * | 1991-02-26 | 2001-11-14 | Nippon Telegraph And Telephone Corporation | Transmission line length measurement method and apparatus |
US5261060A (en) * | 1991-03-13 | 1993-11-09 | Traveling Software, Inc. | Eight-bit parallel communications method and apparatus |
US5179341A (en) * | 1991-06-28 | 1993-01-12 | Hewlett-Packard Company | System and method for detecting an improper termination and a short circuit in a network |
US5473264A (en) * | 1992-11-13 | 1995-12-05 | Apple Computer, Inc. | Methods and apparatus for electrically terminating a high speed communications pathway |
GB9308168D0 (en) * | 1993-04-20 | 1993-06-02 | Madge Network Limited | Impedance matching |
-
1993
- 1993-11-05 JP JP5276249A patent/JP2928066B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-02 US US08/336,197 patent/US5828850A/en not_active Expired - Lifetime
-
1997
- 1997-09-22 US US08/934,887 patent/US5787260A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5787260A (en) | 1998-07-28 |
US5828850A (en) | 1998-10-27 |
JPH07129289A (ja) | 1995-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5117331A (en) | Bus control signal routing and termination | |
US6836081B2 (en) | LED driver circuit and method | |
US4906055A (en) | Voltage level judging device | |
EP0612445A1 (en) | Intelligent lamp or intelligent contact terminal for a lamp | |
US7129654B2 (en) | Flashing light control apparatus and method thereof | |
US7064553B2 (en) | Open-circuit detecting circuit | |
JP2928066B2 (ja) | バス線長認識装置 | |
US4333719A (en) | Multiple flash adaptor | |
US4450571A (en) | Two-way signal transmission and one-way DC power supply using a single line pair | |
US7573353B2 (en) | Circuit topology for multiple loads | |
US4365164A (en) | Vital contact isolation circuit | |
US5034944A (en) | Optical fiber bus controller | |
KR960001290B1 (ko) | 프로그래머블 컨트롤러 | |
US3968477A (en) | Control apparatus for electrical devices | |
EP1656001A1 (en) | Flashing lights control apparatus and method thereof | |
US5313619A (en) | External clock unit for a computer | |
JP2560733B2 (ja) | 双方向2線式リモ−トコントロ−ル装置 | |
JP3503944B2 (ja) | 伝送線上のデジタル信号におけるリンギングを低減するための制御モジュール | |
US6061527A (en) | Camera | |
US6119193A (en) | Arrangement for controlling peripheral component interconnect (PCI) units from a plurality of control processors | |
JP3358089B2 (ja) | 光電スイッチ | |
KR20220091196A (ko) | 램프 제어 장치 및 방법 | |
JPS63308410A (ja) | 二端子網の光センサ | |
WO2024077332A1 (en) | Vehicle driving light with internal voltage sensor receiving hi-beam signal | |
KR950003101Y1 (ko) | 피엘씨의 소형화회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990413 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |