JP2918814B2 - 光起電力素子及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光電変換効率の高い光
起電力素子及びその製造方法に関する。

【０００２】

【従来の技術】太陽光を電気エネルギーに変換する光電
変換素子である光起電力素子は、電卓、腕時計など民生
用の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化石燃料の代替用電力と
して実用化可能な技術として注目されている。光起電力
素子は半導体のｐｎ接合の光起電力を利用した技術であ
り、シリコンなどの半導体が太陽光を吸収し電子と正孔
の光キャリアが生成し、該光キャリアをｐｎ接合部の内
部電界に依りドリフトさせ、外部に取り出すものであ
る。

【０００３】この様な光起電力素子の作成方法として
は、ほぼ半導体プロセスを用いることにより行われる。
具体的には、ＣＺ法などの結晶成長法によりｐ型、ある
いはｎ型に価電子制御したシリコンの単結晶を作成し、
該単結晶をスライスして約３００μｍの厚みのシリコン
ウエハーを作る。さらに前記ウエハーの導電型と反対の
導電型となるように価電子制御剤を拡散などの適当な手
段により、異種の導電型の層を形成することでｐｎ接合
を作るものである。

【０００４】ところで、信頼性や、変換効率の観点か
ら、現在、主に実用化されている光起電力素子には、単
結晶シリコンが使われているが、上述のように光起電力
素子作成は半導体プロセスを用いるため生産コストは高
いものとなっている。

【０００５】単結晶シリコン光起電力素子の他の欠点
は、単結晶シリコンは間接遷移であるため光吸収係数が
小さく、単結晶の光起電力素子は入射太陽光を吸収する
ために少なくとも５０μｍの厚さにしなければならない
ことや、バンドギャップが約１．１ｅＶであり光起電力
素子として好適な１．５ｅＶよりも狭いため長波長成分
を有効に利用できないことである。また、仮に、多結晶
シリコンを用いて生産コストを下げたとしても、間接遷
移の問題は残り、光起電力素子の厚さを減らすことはで
きない。さらに多結晶シリコンには粒界その他の問題を
合わせ持っている。

【０００６】さらに、結晶質であるがために面積の大き
なウエハーは製造できず大面積化が困難であり、大きな
電力を取り出す場合には単位素子を直列化あるいは、並
列化するための配線を行なわなければならないことや、
屋外で使用する際に光起電力素子を様々な気象条件によ
りもたらされる機械的損傷から保護するため、高価な実
装が必要になることなどから、単位発電量に対する生産
コストが既存の発電方法に比べて割高になってしまうと
いう問題がある。このような事情から光起電力素子の電
力用としての実用化を進めるに当たって、低コスト化及
び大面積化が重要な技術的課題であり、様々な検討がな
されている。

【０００７】コストの安い材料、変換効率の高い材料な
どの材料の探求が行なわれてきたが、このような光起電
力素子の材料としては、非晶質シリコン、非晶質シリコ
ンゲルマニウム、非晶質炭化珪素などのテトラヘドラル
系の非晶質半導体や、ＣｄＳ，Ｃｕ₂ＳなどのＩＩ−Ｖ
Ｉ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ−Ｖ族の化
合物半導体等が挙げられる。とりわけ、非晶質半導体を
光起電力発生層に用いた薄膜光起電力素子は、単結晶光
起電力素子に比較して大面積の膜が作成できることや、
膜厚が薄くて済むこと、任意の基板材料に堆積できるこ
となどの長所があり有望視されている。

【０００８】しかしながら、上記非晶質半導体を用いた
光起電力素子を電力用素子として実用化するためには、
光電変換効率の向上と信頼性の向上が検討課題となって
いる。

【０００９】非晶質半導体を用いた光起電力素子の光電
変換効率の向上の手段としては、さまざまな方法が有る
が、例えばｐｉｎ型の半導体接合を用いた光起電力素子
の場合、光電変換効率を向上させるためには、光起電力
素子を構成するｐ型半導体層、ｉ型半導体層、ｎ型半導
体層、透明電極、裏面電極それぞれの層の特性を向上さ
せる必要が有る。

【００１０】また、光起電力素子の変換効率を向上させ
る他の方法として単位素子構造の光起電力素子を複数積
層するいわゆるスタックセルを用いることが米国特許
２，９４９，４９８号明細書に開示されている。このス
タックセルにはｐｎ接合結晶半導体が用いられたが、そ
の思想は非晶質あるいは結晶質いずれにも共通するもの
であり、太陽光スペクトルを、異なるバンドギャップの
光起電力素子により効率よく吸収させ、開放電圧
（Ｖ_OC）を増大させる事により発電効率を向上させるも
のであった。

【００１１】スタックセルは、異なるバンドギャップの
素子を積層し太陽光線のスペクトルの各部分を効率よく
吸収することにより変換効率を向上させるものであり積
層する素子の光入射側に位置するいわゆるトップ層のバ
ンドギャップよりも該トップ層の下に位置するいわゆる
ボトム層のバンドギャップが狭くなる様に設計される。
これに対して浜川ら（Y.Hamakawa, H.Okamoto, and Y.N
itta “Applied Physics Letters” 35(1979), P.187）
は同じバンドギャップの非晶質シリコンを光起電力素子
間に絶縁層を持たない形で多重積層し素子全体の開放電
圧（Ｖ_OC）を増加させるいわゆるカスケード型電池を報
告している。この方法では同じバンドギャップの非晶質
シリコン材料から作られる単位素子を積層する方法であ
る。

【００１２】以上のような、スタックセルの場合も、単
層セル（シングルセル）の場合と同じく、光電変換効率
を向上させるためには、光起電力素子を構成するｐ型半
導体層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面
電極それぞれの層の特性を向上させる必要がある。

【００１３】例えば、ｉ型半導体層の場合、シングルセ
ル、スタックセルの用途に応じて所望のバンドギャップ
を有する必要があり、ギャップ内準位（局在準位）をで
きるだけ減少させ、光キャリアの走行性を向上させるこ
とが重要である。

【００１４】また、このようなｉ型半導体層の膜質の本
質的な向上以外の方法でも光起電力素子特性の向上が検
討されている。その一例としてｐ型半導体及び／または
ｎ型半導体とｉ型半導体層との接合界面に於てバンド幅
の傾斜を持たせるいわゆるバッファ層を用いる方法が米
国特許４，２５４，４２９号明細書、米国特許４，３７
７，７２３号明細書に開示されている。該バッファ層の
目的は非晶質シリコンによって作成されるｐ型半導体ま
たはｎ型半導体と非晶質シリコンゲルマニウムで作成さ
れるｉ型半導体との接合界面には、格子定数の違いによ
り多数の準位が生成されるため接合界面に非晶質シリコ
ンを用いることにより準位を無くして接合を良くしキャ
リアの走行性を損なわないようにして開放電圧（Ｖ_OC）
を向上させることにある。

【００１５】さらに、他の方法として、例えば、ｉ型半
導体層として、非晶質シリコンゲルマニウムを用い、シ
リコンとゲルマニウムの組成比を変化させることにより
イントリンジック層中に組成の分布を設け特性を向上さ
せる、いわゆる、傾斜層を設ける方法が開示されてい
る。例えば、米国特許４，８１６，０８２号に依れば、
光入射側の第１の価電子制御された半導体層に接する部
分のｉ層のバンドギャップを広くし、中央部に向かうに
従い徐々にバンドギャップを狭くし、さらに、第２の価
電子制御された半導体層に向かうに従い徐々にバンドギ
ャップを広くしていく方法が開示されている。該方法に
依れば、光により発生したキャリアは、内部電界の働き
により、効率良く分離でき光電変換効率が向上する。

【００１６】さらに、非晶質シリコンや非晶質シリコン
ゲルマニウムをｉ型半導体層として用いる場合、わずか
にｎ型になっていることが多いため、ｉ層にわずかにｐ
型の価電子制御剤を混入させて、正孔の走行性を向上さ
せることも検討されている。

【００１７】また、ｐ型半導体層やｎ型半導体層などの
いわゆるドーピング層については、まず、活性化したア
クセプターあるいはドナーの密度が高く、活性化エネル
ギーが小さいことが要求される。それによって、ｐｉｎ
接合を形成したときの拡散電位（ビルトインポテンシャ
ル）が大きくなり、光起電力素子の開放電圧（Ｖ_OC）が
大きくなって、光電変換効率が向上する。

【００１８】次に、ドーピング層は基本的に光電流の発
生に寄与しないため、光電流を発生させるｉ型半導体層
への光入射を極力妨げないことが要求される。そこで、
ドーピング層による光吸収を少なくするため、光学的バ
ンドギャップを広くすることと、ドーピング層の膜厚を
薄くすることが重要である。

【００１９】また、ドーピング層とｉ型半導体層で、ホ
モあるいはヘテロのｐｉｎ接合が形成され、接合界面に
おける界面準位が少ないことが要求される。

【００２０】以上のような、特性を備えたドーピング層
の材料として例えば、Ｓｉ，ＳｉＣ，ＳｉＮ，ＳｉＯ等
のＩＶ族半導体合金材料が挙げられ、非晶質あるいは微
結晶の形態のものが研究されてきた。中でも、吸収係数
の小さいことから、光学的バンドギャップの大きいＩＶ
族半導体合金材料が、また吸収係数が小さく活性化エネ
ルギーが小さいことから、微結晶あるいは多結晶の半導
体材料が好適であると考えられてきた。

【００２１】しかしながら、そのような材料をドーピン
グ層に用いれば、必然的にｉ型半導体層とドーピング層
の組成や格子定数の違いが大きくなり、ｉ型半導体層と
ドーピング層の接合界面に発生する界面準位も増加す
る。さらに、界面準位を減少させるためにｉ型半導体層
とドーピング層の間に設けられるバッファー層の形成も
困難になる。すなわち、バッファー層は、ｉ型半導体層
とドーピング層の組成や格子定数の違いをなだらかに接
続させるため、バッファー層自体の中で、組成や格子定
数をなだらかに変化させることが望ましいが、ｉ型半導
体層とドーピング層の組成や格子定数の違いが大きくな
るほど、バッファー層自体の膜質が悪化し易いからであ
る。膜質の悪いバッファー層では、光起電力素子の開放
電圧（Ｖ_OC）あるいはフィルファクター（Ｆ.Ｆ.）を向
上させることは望めない。

【００２２】

【発明が解決しようとする課題】本発明は、上述した問
題点を解決するために、新しいバッファー層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。

【００２３】

【課題を解決するための手段】本発明者は、バッファー
層の構造及び形成方法を鋭意検討した結果、以下の構成
からなるバッファー層を有する光起電力素子及びその製
造方法において、大きな開放電圧（Ｖ_OC）と高い光電変
換効率が得られることを見いだした。

【００２４】すなわち、本発明の光起電力素子の製造方
法は、ｐ型半導体層及びｎ型半導体層からなる２つのド
ーピング層がｉ型半導体層を介して積層されたｐｉｎ型
の半導体接合を有し、かつ、少なくとも前記ｉ型半導体
層の上に位置する前記ドーピング層Ｄの結晶形態が非単
結晶である光起電力素子の製造方法において、前記ｉ型
半導体層と前記ドーピング層Ｄの間にバッファー層Ｂを
設け、前記バッファー層Ｂのバンドギャップを拡大する
元素をγとしたとき、前記ｉ型半導体層に引き続いて前
記バッファー層Ｂを形成した後、前記ドーピング層Ｄを
形成する前に、前記バッファー層Ｂの表面を前記γを含
むプラズマに曝すことを特徴とする。

【００２５】本発明の第１の光起電力素子は、ｐ型半導
体層及びｎ型半導体層からなる２つのドーピング層がｉ
型半導体層を介して積層されたｐｉｎ型の半導体接合を
有し、かつ、少なくとも前記ｉ型半導体層の上に位置す
る前記ドーピング層Ｄの結晶形態が非単結晶である光起
電力素子において、前記バッファー層Ｂのバンドギャッ
プを拡大する元素をγとしたとき、前記ドーピング層Ｄ
が、請求項１に記載の光起電力素子の製造方法によって
形成されたことを特徴とする。

【００２６】本発明の第２の光起電力素子は、ｐ型半導
体層及びｎ型半導体層からなる２つのドーピング層がｉ
型半導体層を介して積層されたｐｉｎ型の半導体接合を
２回以上積層した構造体を有するスタックセル型の光起
電力素子において、前記バッファー層Ｂのバンドギャッ
プを拡大する元素をγとしたとき、前記ドーピング層Ｄ
のうち少なくとも１つの層が、請求項１に記載の光起電
力素子の製造方法によって形成されたことを特徴とす
る。

【００２７】上述したバッファー層Ｂに含有される前記
γの組成比は、膜厚方向にわたって、変化していること
を特徴とする。また、上述したバッファー層Ｂは、膜厚
方向にわたって、一部が微結晶化又は多結晶化している
ことを特徴とする。

【００２８】

【作用】（請求項１） 請求項１に係る発明によれば、ｐ型半導体層及びｎ型半
導体層からなる２つのドーピング層がｉ型半導体層を介
して積層されたｐｉｎ型の半導体接合を有し、かつ、少
なくとも前記ｉ型半導体層の上に位置する前記ドーピン
グ層Ｄの結晶形態が非単結晶である光起電力素子の製造
方法において、前記ｉ型半導体層と前記ドーピング層Ｄ
の間にバッファー層Ｂを設け、前記バッファー層Ｂのバ
ンドギャップを拡大する元素をγとしたとき、前記ｉ型
半導体層に引き続いて前記バッファー層Ｂを形成した
後、前記ドーピング層Ｄを形成する前に、前記バッファ
ー層Ｂの表面を前記γを含むプラズマに曝すことを特徴
とすることによって、前記ドーピング層Ｄの光学的バン
ドギャップを増大させることができた。また、大面積に
わたって均一にバッファー層を形成することができた。

【００２９】（請求項２） 請求項２に係る発明によれば、ｐ型半導体層及びｎ型半
導体層からなる２つのドーピング層がｉ型半導体層を介
して積層されたｐｉｎ型の半導体接合を有し、かつ、少
なくとも前記ｉ型半導体層の上に位置する前記ドーピン
グ層Ｄの結晶形態が非単結晶である光起電力素子におい
て、前記ｉ型半導体層と前記ドーピング層Ｄの間にバッ
ファー層Ｂを設け、前記バッファー層Ｂのバンドギャッ
プを拡大する元素をγとしたとき、前記バッファー層Ｂ
が、請求項１に記載の光起電力素子の製造方法によって
形成されたことによって、前記ｉ型半導体層と前記ドー
ピング層Ｄの組成や格子定数の違いを緩和し、前記ｉ型
半導体層と前記ドーピング層Ｄの間の界面準位を低減し
たため、光起電力素子のビルトインポテンシャルが増大
して、光起電力素子の開放電圧（Ｖ_OC）とフィルファク
ター（Ｆ.Ｆ.）が増大し、光電変換効率が向上した。

【００３０】（請求項３） 請求項３に係る発明によれば、ｐ型半導体層及びｎ型半
導体層からなる２つのドーピング層がｉ型半導体層を介
して積層されたｐｉｎ型の半導体接合を２回以上積層し
た構造体を有するスタックセル型の光起電力素子におい
て、前記ｉ型半導体層と前記ドーピング層Ｄの間にバッ
ファー層Ｂを設け、前記バッファー層Ｂのバンドギャッ
プを拡大する元素をγとしたとき、前記バッファー層Ｂ
のうち少なくとも１つの層が、請求項１に記載の光起電
力素子の製造方法によって形成されたことによって、前
記ｉ型半導体層と前記ドーピング層Ｄの組成や格子定数
の違いを緩和し、前記ｉ型半導体層と前記ドーピング層
Ｄの間の界面準位を低減したため、その部分のｐｉｎ接
合のビルトインポテンシャルが増大して、スタック型の
光起電力素子全体の開放電圧（Ｖ_OC）とフィルファクタ
ー（Ｆ.Ｆ.）が増大し、光電変換効率が向上した。

【００３１】（請求項４） 請求項４に係る発明によれば、前記バッファー層Ｂに含
有される前記γの組成比が、膜厚方向にわたって、変化
しているため、光起電力素子のビルトインポテンシャル
がさらに増大して、光起電力素子の開放電圧（Ｖ_OC）と
フィルファクター（Ｆ.Ｆ.）が増大し、光電変換効率が
さらに向上した。

【００３２】（請求項５） 請求項５に係る発明によれば、前記バッファー層Ｂが、
膜厚方向にわたって、一部が微結晶化又は多結晶化して
いるため、光起電力素子のビルトインポテンシャルがさ
らに増大して、光起電力素子の開放電圧（Ｖ_OC）とフィ
ルファクター（Ｆ.Ｆ.）が増大し、光電変換効率がさら
に向上した。

【００３３】上述した作用の詳細なメカニズムはまだ明
らかになっていないが、以下のようなことが考えられ
る。

【００３４】まず、ｉ型半導体層とドーピング層の間に
バッファー層を設け、ｉ型半導体層に引き続いて該バッ
ファー層を形成した後、ドーピング層を形成する前に、
バッファー層の表面をバッファー層のバンドギャップを
拡大する元素を含むプラズマにさらすことによって、バ
ッファー層の膜質をほとんど低下させることなくバッフ
ァー層にバンドギャップを拡大する元素が注入され、光
学的バンドギャップが増大する。

【００３５】この方法によれば、バッファー層を堆積す
る時に、原料ガスとしてバッファー層のバンドギャップ
を拡大する元素を含むガスを混合ガスの一部として用い
て分解することにより光学的バンドギャップの広いバッ
ファー層を堆積する場合に比ベて、同じ光学的バンドギ
ャップで、膜質の良いバッファー層を形成することがで
きた。これは、以下のような理由に依ると思われる。

【００３６】すなわち、所望の光学的バンドギャップを
持つバッファー層を堆積によって形成する場合、一般に
光学的バンドギャップを広げるほど、膜質が悪くなる。
すなわち、局在準位が増大し、テイルステイトも増大し
て、電子と正孔の移動度と寿命が減少して、バッファー
層において電子と正孔が再結合する確率が高くなる。こ
のようなバッファー層では、光起電力素子のビルトイン
ポテンシャルを増大させることはできない。

【００３７】この問題は、ひとつには、バッファー層を
堆積する時の原料ガスとして、バッファー層の主たる構
成元素を含む原料ガスとバンドギャップを拡大する元素
を含む原料ガスの混合ガスを用いなければならないこと
にあると考えられる。一般にこれら２種類の原料ガスの
同じエネルギーに対する分解効率は異なるので、バンド
ギャップを拡大する元素が膜中で偏析し易い、あるいは
バンドギャップを拡大する元素の付近に欠陥ができ易い
という原因が考えられる。従来、この課題を解決するた
めに、バッファー層の材料ガスの種類を検討したり、材
料ガスの分解方法を工夫した成膜方法が検討されたりし
てきたが、製造コストや制御性あるいはバッファー層の
下地の層に対するダメージの点で問題があった。

【００３８】これに対し、本発明のバッファー層の形成
方法によれば、バッファー層を堆積した後にバッファー
層のバンドギャップを拡大する元素が注入されるので、
堆積の時は、導電率が高く、局在準位およびテイルステ
イトの少ない薄膜のできる最適な堆積条件で堆積すれば
良い。その後、バンドギャップを拡大する元素をプラズ
マ処理によってバッファー層に注入するのであるが、こ
のような、グロー放電プラズマによるバンドギャップを
拡大する元素の注入は、結晶シリコン等に用いられてい
る従来のイオン注入とは全く異なり、加速されたイオン
によって被処理層がダメージを受けるということはな
い。従来のイオン注入は、イオンをビーム状にして加速
するものであり、イオンのエネルギーが高いのに対し、
グロー放電プラズマによる注入は、注入される物質のエ
ネルギーが低く、被処理層の表面から極浅い領域のみに
注入されるからである。

【００３９】また、堆積の場合のように２種類の原料ガ
スを同じエネルギーで分散するわけではないので、最適
なプラズマ処理条件を探し易くバンドギャップを拡大す
る元素が膜中で偏析することが少ない。ゆえに、バッフ
ァー層の膜質を損なうことなく、局在準位およびテイル
ステイトが少なくかつ光学的バンドギャップの大きいバ
ッファー層を形成することができる。

【００４０】したがって、光学的バンドギャップの大き
なドーピング層に対応するために、バッファー層の光学
的バンドギャップを広げても、良好な膜質を維持して電
子と正孔の走行性を維持しつつ、ｉ型半導体層とドーピ
ング層の間の界面準位が低減して、光起電力素子のビル
トインポテンシャルが増大し、光起電力素子の開放電圧
（Ｖ_OC）とフィルファクター（Ｆ.Ｆ.）が増大したと考
えられる。

【００４１】また、前述の２種類の原料ガスを分解し
て、バッファー層を大面積にわたって均一に堆積するに
は、堆積装置に工夫が必要であるが、本発明によれば、
バッファー層の光学的バンドギャップを拡大する元素を
あとから注入するため大面積にわたって均一なバッファ
ー層が容易にできる。また、バッファー層の光学的バン
ドギャップを拡大する元素を注入する深さの微妙な制御
も容易である。

【００４２】また、堆積によって、光学的バンドギャッ
プの大きなバッファー層を形成する場合、イオンのエネ
ルギーが大きい条件が必要となって、バッファー層の下
地の層すなわちｉ型半導体層にダメージを与えてしまう
ことがあったが、本発明の場合は、光学的バンドギャッ
プの大きなバッファー層を形成する場合も、堆積すると
きにはイオンのエネルギーが大きい条件を必要としない
ので、バッファー層のｉ型半導体層にダメージを与える
ことはない。

【００４３】さらに、本発明によれば、バッファー層の
光学的バンドギャップを拡大する元素を注入する深さの
微妙な制御が容易であるので、混合ガスの流量を変化さ
せて堆積する従来の方法よりも容易かつ精密に、バッフ
ァー層の膜厚方向にわたって、バンドギャップを拡大す
る元素の組成比を変化させ、バッファー層のバンドギャ
ップを膜厚方向に変化させることができる。例えば、バ
ッファー層のドーピング層近傍のバンドギャップを特に
大きくした場合、バッファー層のバンドギャップが膜厚
方向に均一な場合と比べて、ドーピング層とｉ型半導体
層の間のバンドギャップがなだらかにつながるため、界
面準位がより少なくなり、光起電力素子のビルトインポ
テンシャルが大きくなったと考えられる。また、バッフ
ァー層のバンドギャップの傾斜によって、フォトキャリ
アの逆拡散が少なくなって、光起電力素子の開放電圧
（Ｖ_OC）とフィルファクター（Ｆ.Ｆ.）が増大したと考
えられる。

【００４４】さらに、本発明によれば、バッファー層の
バンドギャップを拡大する元素を注入するプラズマ処理
の条件を調整することによって、堆積した非晶質のバッ
ファー層の表面近傍を、微結晶化あるいは多結晶化する
ことができる。

【００４５】例えば、ドーピング層が微結晶材料で形成
されている場合、堆積した非晶質のバッファー層の表面
近傍を、微結晶化あるいは多結晶化することにより、微
結晶あるいは多結晶材料と非晶質材料が接することによ
って生じる界面準位が低減され、光起電力素子のビルト
インポテンシャルが増大して、開放電圧（Ｖ_OC）とフィ
ルファクター（Ｆ.Ｆ.）が向上した。

【００４６】これは、一般に微結晶あるいは多結晶半導
体からなるドーピング層と非晶質半導体からなるｉ型半
導体層が接することによってｐ／ｉ界面あるいはｎ／ｉ
界面が形成される場合、ｐ／ｉ界面あるいはｎ／ｉ界面
に界面準位が生じると考えられるが、上述の場合、微結
晶あるいは多結晶半導体からなるバッファー層と非晶質
半導体からなるｉ型半導体の間に、非晶質半導体から微
結晶あるいは多結晶半導体に変化するバッファー層が存
在するので、ドーピング層からｉ型半導体層まで結晶化
度がなだらかに変化し、微結晶あるいは多結晶半導体と
非晶質半導体が接することによって生じる界面準位が大
幅に低減されたと考えられる。

【００４７】

【実施態様例】

（光起電力素子の構成）本発明の光起電力素子の構成と
しては、図１に示したシングルセル型、及び、図２に示
したスタックセル型の２種類が挙げられる。以下では、
各図面を参照して、本発明の光起電力素子の構成とその
製造方法を説明する。

【００４８】図１は、本発明に係るシングルセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図１の構成の光起電力素子に限られるものでは
ない。図１において、１０１は基板、１０２は裏面電
極、１０３はｎ型半導体層、１０４はｉ型半導体層、１
０５はｐ型半導体層、１０６は透明電極、１０７は集電
電極、１０８はバッファー層、１０９は本発明の特徴で
あるバッファー層である。また、図１はｐ型半導体層側
から光入射する構成であるが、ｎ型半導体層側から光入
射する構成の光起電力素子の場合は、１０３がｐ型半導
体層、１０５がｎ型半導体層となる。さらに、図１は基
板と逆側から光を入射する構成であるが、基板側から光
を入射する構成の光起電力素子では、透明電極と裏面電
極の位置が逆になり１０２が透明電極、１０３がｐ型半
導体層、１０５がｎ型半導体層、１０６が裏面電極とな
ることもある。

【００４９】図２は、本発明に係るスタックセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図２の構成の光起電力素子に限られるものでは
ない。図２のスタックセル型の光起電力素子は、３つの
ｐｉｎ接合が積層された構造をしており、２１６は光入
射側から数えて第１のｐｉｎ接合、２１５は第２のｐｉ
ｎ接合、２１４は第３のｐｉｎ接合である。これら３つ
のｐｉｎ接合は、基板２０１上に形成された、裏面電極
２０２上に積層されたものであり、３つのｐｉｎ接合の
最上部に、透明電極２１２と集電電極２１３が形成され
て、スタック型の光起電力素子を形成している。

【００５０】そして、それぞれのｐｉｎ接合は、ｎ型半
導体層２０３、２０６、２０９、ｉ型半導体層２０４、
２０７、２１０、ｐ型半導体層２０５、２０８、２１１
から成る。また、２５１、２５２はバッファー層、２６
１、２６２、２６３は本発明の特徴であるバッファー層
である。また、図１の光起電力素子と同様に光の入射方
向によって、ドーピング層や電極の配置が入れ替わるこ
ともある。

【００５１】以下では、上述した本発明の光起電力素子
を構成する各層について、形成する順に詳しく説明す
る。

【００５２】（基板）本発明における基板は、その表面
上に、膜厚が約１μｍの薄膜からなる半導体層１０３〜
１０５、２０３〜２１１を堆積するために用いられる。
このような基板１０１、２０１としては、結晶形態（単
結晶質又は非単結晶質）、電気的な性質（導電性又は絶
縁性）及び光学的な性質（透光性又は非透光性）は問わ
ない。しかしながら、変形及び歪みが少なく、かつ、所
望の強度を有するものが好ましい。

【００５３】基板の材料としては、例えば、Ｆｅ，Ｎ
ｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，
Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、
ステンレス鋼等の薄板及びその複合体、及びポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド、ポリイミド、エ
ポキシ等の耐熱性合成樹脂のフィルムまたはシート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体、及びこれらの金
属の薄板、樹脂シート等の表面に異種材質の金属薄膜及
び／またはＳｉＯ₂，Ｓｉ₃Ｎ₄，Ａｌ₂Ｏ₃，ＡｌＮ等の
絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面
コーティング処理を行ったものおよび、ガラス、セラミ
ックスなどが挙げられる。

【００５４】基板が金属等の電気導電性である場合には
直接電流取り出し用の電極としても良いし、合成樹脂等
の電気絶縁性である場合には堆積膜の形成される側の表
面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，
Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス，真鍮，ニクロム，
ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＺｎＯ，ＩＴＯ等のいわゆる金属
単体又は合金、及び透明導電性酸化物（ＴＣＯ）を鍍
金、蒸着、スパッタ等の方法であらかじめ表面処理を行
って電流取り出し用の電極を形成しておくことが望まし
い。

【００５５】勿論、基板が金属等の電気導電性のもので
あっても、長波長光の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。また、前記基板が
比較的透明であって、該基板の側から光入射を行う層構
成の光起電力素子とする場合には前記透明導電性酸化物
や金属薄膜等の導電性薄膜をあらかじめ堆積形成してお
くことが望ましい。

【００５６】また、前記基板の表面性としてはいわゆる
平滑面であっても、微小の凹凸面であっても良い。微小
の凹凸面とする場合にはその凹凸形状は球状、円錐状、
角錐状等であって、かつその最大高さ（Ｒ_max）が好ま
しくは０．０５μｍ乃至２μｍとすることにより、該表
面での光反射が乱反射となり、該表面での反射光の光路
長の増大をもたらす。

【００５７】基板の形状は、用途により平滑表面あるい
は凸凹表面の板状、長尺ベルト状、円筒状等であること
ができ、その厚さは、所望通りの光起電力素子を形成し
得るように適宜決定するが、光起電力素子として可撓性
が要求されるされる場合、または基板の側より光入射が
なされる場合には、基板としての機能が充分発揮される
範囲内で可能な限り薄くすることが出来る。しかしなが
ら、基板の製造上及び取扱い上、機械的強度等の点か
ら、通常は、１０μｍ以上とされる。

【００５８】（裏面電極、光反射層）本発明における裏
面電極１０２、２０２は、光入射方向に対し半導体層の
裏面に配される電極である。したがって、図１の１０２
の位置かあるいは、基板１０１が透光性で、基板の方向
から光を入射させる場合には、１０６の位置に配置され
る。

【００５９】裏面電極の材料としては、例えば、金、
銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブ
デン、タングステン、チタン、コバルト、タンタル、ニ
オブ、ジルコニウム等の金属またはステンレス等の合金
が挙げられる。なかでもアルミニウム、銅、銀、金など
の反射率の高い金属が特に好ましい。反射率の高い金属
を用いる場合には、裏面電極に半導体層で吸収しきれな
かった光を再び半導体層に反射する光反射層の役割を兼
ねさせる事ができる。

【００６０】また裏面電極の形状は平坦であっても良い
が、光を散乱する凹凸形状を有する事がより好ましい。
光を散乱する凹凸形状を有する事によって、半導体層で
吸収しきれなかった長波長光を散乱させて半導体層内で
の光路長を延ばし、光起電力素子の長波長感度を向上さ
せて短絡電流を増大させ、光電変換効率を向上させるこ
とができる。光を散乱する凹凸形状は、凹凸の山と谷の
高さの差がＲ_maxで０．２μｍから２．０μｍであるこ
とが望ましい。

【００６１】ただし基板が裏面電極を兼ねる場合には、
裏面電極の形成を必要としない場合もある。

【００６２】また、裏面電極の形成には、蒸着法、スパ
ッタ法、メッキ法、印刷法などが用いられる。また裏面
電極を光を散乱する凹凸形状に形成する場合には、形成
した金属あるいは合金の膜をドライエッチングするかあ
るいはウエットエッチングするかあるいはサンドブラス
トするかあるいは加熱すること等によって形成される。
また基板を加熱しながら前述の金属あるいは合金を蒸着
することにより光を散乱する凹凸形状を形成することも
できる。

【００６３】また、裏面電極１０２とｎ型半導体層１０
３との間に、図中には示されていないが、導電性酸化亜
鉛等の拡散防止層を設けても良い。該拡散防止層の効果
としては裏面電極１０２を構成する金属元素がｎ型半導
体層中へ拡散するのを防止するのみならず、若干の抵抗
値をもたせることで半導体層を挟んで設けられた裏面電
極１０２と透明電極１０６との間にピンホール等の欠陥
で発生するショートを防止すること、及び薄膜による多
重干渉を発生させ入射された光を光起電力素子内に閉じ
込める等の効果を挙げることができる。

【００６４】（半導体層）本発明における半導体層の材
料としては、例えば、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を
用いたもの、あるいはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等の
ＩＶ族合金を用いたものが用いられる。

【００６５】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、例えば、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略
記），ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧ
ｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ，ａ
−ＳｉＣ：Ｈ，ａ−ＳｉＣ：Ｆ，ａ−ＳｉＣ：Ｈ：Ｆ等
のＩＶ族及びＩＶ族合金系非晶質半導体材料が挙げられ
る。

【００６６】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には、半導体層を形成
する際に価電子制御剤又は禁制帯幅制御剤となる元素を
含む原料化合物を単独で、又は前記堆積膜形成用原料ガ
ス又は前記希釈ガスに混合して成膜空間内に導入してや
れば良い。

【００６７】また、半導体層は、価電子制御によって、
少なくともその一部が、ｐ型およびｎ型にドーピングさ
れ、少なくとも１組のｐｉｎ接合を形成する。そして、
ｐｉｎ接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。

【００６８】また、半導体層の形成方法としては、マイ
クロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光Ｃ
ＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法
によって、あるいはＥＢ蒸着、ＭＢＥ，イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマＣＶＤ法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。

【００６９】以下では、本発明の光起電力装置に特に好
適なＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
半導体層について、さらに詳しく述べる。

【００７０】（１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は照
射光に対してキャリアを発生輸送する重要な層である。
ｉ型層としては、僅かにｐ型、僅かにｎ型の層も使用す
ることができる。

【００７１】ＩＶ族及びＩＶ族合金系非晶質半導体材料
には、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲ
ン原子（Ｘ）が含有され、これが重要な働きを持つ。

【００７２】ｉ型層に含有される水素原子（Ｈ，Ｄ）ま
たはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダング
リングボンド）を補償する働きをし、ｉ型層でのキャリ
アの移動度と寿命の積を向上させるものである。またｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。

【００７３】ｉ型層に含有される水素原子または／及び
ハロゲン原子は１〜４０ａｔ％が最適な含有量として挙
げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各
界面側で水素原子または／及びハロゲン原子の含有量が
多く分布しているものが好ましい分布形態として挙げら
れ、該界面近傍での水素原子または／及びハロゲン原子
の含有量はバルク内の含有量の１．１〜２倍の範囲が好
ましい範囲として挙げられる。さらにシリコン原子の含
有量に対応して水素原子または／及びハロゲン原子の含
有量が変化していることが好ましいものである。

【００７４】また、スタック型の光起電力素子において
は、光入射側に近いｐｉｎ接合のｉ型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いｐ
ｉｎ接合のｉ型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。

【００７５】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−
ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：
Ｆ等と表記される。

【００７６】さらに、本発明の光起電力素子のに好適な
ｉ型半導体層の特性としては、水素原子の含有量
（Ｃ_H）が１．０〜２５．０％、ＡＭ１．５、１００ｍ
Ｗ／ｃｍ²の疑似太陽光照射下の光電導度（σ_p）が１．
０×１０^-7Ｓ／ｃｍ以上、暗電導度（σ_d）が１．０×
１０^-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソ
ッド（ＣＰＭ）によるアーバックエナジーが５５ｍｅＶ
以下、局在準位密度は１０¹⁷／ｃｍ³以下のものが好適
に用いられる。

【００７７】（２）ｐ型半導体層またはｎ型半導体層
（ドーピング層） 本発明におけるｐ型半導体層またはｎ型半導体層は、本
発明の光起電力装置を特徴づける層であり、また、その
特性を左右する重要な層である。

【００７８】ｐ型半導体層またはｎ型半導体層の材料と
しては、非単結晶材料が好適に用いられる。本発明の非
単結晶材料とは、非晶質材料（ａ−と表示する）、微結
晶材料（μｃ−と表示する）、及び、多結晶材料（ｐｏ
ｌｙ−と表示する）を指す。

【００７９】非晶質材料（ａ−と表示する）あるいは微
結晶材料（μｃ−と表示する）としては、例えば、ａ−
Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−ＳｉＣ：Ｈ，ａ−Ｓｉ
Ｃ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：ＨＸ，ａ
−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：ＨＸ，ａ−Ｓｉ
Ｏ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−ＳｉＮ：Ｈ，ａ−Ｓｉ
Ｎ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−ＳｉＯＮ：ＨＸ，ａ
−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：ＨＸ，μｃ−Ｓ
ｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−ＳｉＣ：Ｈ，μｃ−
ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μｃ−ＳｉＯ：Ｈ
Ｘ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：ＨＸ，μｃ−Ｓ
ｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，μｃ−ＳｉＯ
Ｎ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−ＳｉＯＣＮ：
Ｈ，μｃ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電子制御剤
（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔ
ｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子Ｐ，Ａ
ｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げられ
る。

【００８０】多結晶材料（ｐｏｌｙ−と表示する）とし
ては、例えば、ｐｏｌｙ−Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：
ＨＸ，ｐｏｌｙ−ＳｉＣ：Ｈ，ｐｏｌｙ−ＳｉＣ：Ｈ
Ｘ，ｐｏｌｙ−ＳｉＯ：Ｈ，ｐｏｌｙ−ＳｉＯ：ＨＸ，
ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏｌｙ−ＳｉＮ：ＨＸ，ｐｏ
ｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏｌｙ−ＳｉＧｅＣ：ＨＸ，
ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐｏｌｙ−ＳｉＯＮ：ＨＸ，
ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ
Ｘ，ｐｏｌｙ−Ｓｉ，ｐｏｌｙ−ＳｉＣ，ｐｏｌｙ−Ｓ
ｉＯ，ｐｏｌｙ−ＳｉＮ等にｐ型の価電子制御剤（周期
率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ
型の価電子制御剤（周期率表第Ｖ族原子Ｐ，Ａｓ，Ｓ
ｂ，Ｂｉ）を高濃度に添加した材料が挙げられる。

【００８１】特に光入射側のｐ型層またはｎ型層には、
光吸収の少ない結晶性の半導体層か、バンドギャップの
広い非晶質半導体層が適している。

【００８２】ｐ型層への周期率表第ＩＩＩ族原子の添加
量およびｎ型層への周期率表第Ｖ族原子の添加量は０．
１〜５０ａｔ％が最適量として挙げられる。

【００８３】またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをし、ｐ型層またはｎ型層
のドーピング効率を向上させるものである。ｐ型層また
はｎ型層へ添加される水素原子またはハロゲン原子は
０．１〜４０ａｔ％が最適量として挙げられる。特にｐ
型層またはｎ型層が結晶性の場合、水素原子またはハロ
ゲン原子は０．１〜８ａｔ％が最適量として挙げられ
る。

【００８４】さらにｐ型層／ｉ型層、ｎ型層／ｉ型層の
各界面側で水素原子または／及びハロゲン原子の含有量
が多く分布しているものが好ましい分布形態として挙げ
られ、該界面近傍での水素原子または／及びハロゲン原
子の含有量はバルク内の含有量の１．１〜２倍の範囲が
好ましい範囲として挙げられる。

【００８５】このようにｐ型層／ｉ型層、ｎ型層／ｉ型
層の各界面近傍で水素原子またはハロゲン原子の含有量
を多くすることによって該界面近傍の欠陥準位や機械的
歪を減少させることができ、本発明の光起電力素子の光
起電力や光電流を増加させることができる。

【００８６】光起電力素子のｐ型層及びｎ型層の電気特
性としては活性化エネルギーが０．２ｅＶ以下のものが
好ましく、０．１ｅＶ以下のものが最適である。また非
抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以
下が最適である。さらにｐ型層及びｎ型層の層厚は１〜
５０ｎｍが好ましく、３〜１０ｎｍが最適である。

【００８７】（３）バッファー層 バッファー層は本発明の特徴であり、ｉ型半導体層やド
ーピング層と同様に光起電力素子の特性を左右する重要
な層である。

【００８８】バッファー層は、ドーピング層とｉ型半導
体層の材料の組成や結晶度化が異なる場合に生じる界面
準位を低減し、光起電力素子のビルトインポテンシャル
を増大させ、開放電圧（Ｖ_OC）を増大させる目的で、ｉ
型半導体層とドーピング層の間に挿入させる半導体層で
あり、実質的に真性（ｉ型）のものが用いられる。ま
た、ＩＩＩ族あるいはＶ族の元素を１％以下含む、わず
かｐ型、わずかｎ型の層も使用できるものである。

【００８９】本発明のバッファー層の材料としては、ｉ
型半導体層と同じ材料およびドーピング層と同じ材料が
用いられる。ｉ型半導体層の材料とドーピング層の材料
が異なる場合、バッファー層がその膜厚方向にわたっ
て、ｉ型半導体層の材料からドーピング層の材料に、組
成あるいは結晶化度を徐々に変化させることがある。

【００９０】また、ｉ型半導体層あるいはドーピング層
と同様に、未結合手を補償する働きをする水素原子
（Ｈ，Ｄ）またはハロゲン原子を、０．１〜４０ａｔ％
含む。さらに、ｐ型層あるいはｎ型層との各界面側で水
素原子または／及びハロゲン原子の含有量が多く分布し
ているものが好ましい分布形態として挙げられ、該界面
近傍での水素原子または／及びハロゲン原子の含有量は
バルク内の含有量の１．１〜２倍の範囲が好ましい範囲
として挙げられる。このようにｐ型層／ｉ型層、ｎ型層
／ｉ型層の各界面近傍で、水素原子または／及びハロゲ
ン原子の含有量を多くすることによって該界面近傍の欠
陥準位や機械的歪を減少させることができる。

【００９１】さらに、本発明のバッファー層の特性とし
ては、バンドギャップあるいは結晶化度によって異なる
が、ＡＭ１．５、１００ｍＷ／ｃｍ²の疑似太陽光照射
下の光電導度（σ_p）が１．０×１０^-7Ｓ／ｃｍ以上、
コンスタントフォトカレントメソッド（ＣＰＭ）による
アーバックエナジーが７０ｍｅＶ以下、局在準位密度は
１０¹⁷／ｃｍ³以下のものが好適に用いられる。また、
バッファー層の膜厚もバンドギャップあるいは結晶化度
によって異なるが、１〜１００ｎｍが好ましく、５〜５
０ｎｍが最適である。

【００９２】さらに、本発明の特徴であるバッファー層
は、堆積した後バッファー層の表面をバッファー層のバ
ンドギャップを拡大する元素を含むプラズマにさらすこ
とによって形成される。プラズマ処理の方法については
後述する。バッファー層のバンドギャップを拡大する元
素としては、例えば、バッファー層の主たる構成元素が
Ｓｉである場合、Ｃ，Ｏ，Ｎ等が挙げられる。

【００９３】また、バンドギャップを拡大する元素を含
むプラズマによる処理条件によって、本発明の特徴であ
るバッファー層が、その膜厚方向にわたって、バンドギ
ャップを拡大する元素の組成比を変化させたり、一部を
微結晶化あるいは多結晶化させることもできる。

【００９４】（４）半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、ＲＦプラズマＣＶＤ法又
はマイクロ波プラズマＣＶＤ法等からなる交流又は高周
波を用いたプラズマＣＶＤ法が挙げられる。

【００９５】マイクロ波プラズマＣＶＤ法は、減圧状態
にできる堆積室（真空チャンバー）に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空排気ポンプによって排
気しつつ、堆積室の内圧を一定にして、マイクロ波電源
によって発振されたマイクロ波を、導波管によって導
き、誘電体窓（アルミナセラミックス等）を介して前記
堆積室に導入して、材料ガスのプラズマを生起させて分
解し、堆積室内に配置された基板上に、所望の堆積膜を
形成する方法であり、広い堆積条件で光起電力装置に適
用可能な堆積膜を形成することができる。

【００９６】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃ
ｍ²、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。

【００９７】また、ＲＦプラズマＣＶＤ法で堆積する場
合、堆積室内の基板温度は１００〜３５０℃、内圧は
０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．００１〜５．
０Ｗ／ｃｍ²、堆積速度は０．０１〜３ｎｍ／ｓｅｃが
好適な条件として挙げられる。

【００９８】本発明の光起電力装置に好適なＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物窒素原子を含有した
ガス化し得る化合物、酸素原子を含有したガス化し得る
化合物等、及び該化合物の混合ガスを挙げることができ
る。

【００９９】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、ＳｉＨ₄，Ｓｉ₂Ｈ₆，Ｓｉ
Ｆ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ₈，
ＳｉＤ₄，ＳｉＨＤ₃，ＳｉＨ₂Ｄ₂，ＳｉＨ₃Ｄ，ＳｉＦ
Ｄ₃，ＳｉＦ₂Ｄ₂，Ｓｉ₂Ｄ₃Ｈ₃，（ＳｉＦ₂）₅，（Ｓｉ
Ｆ₂）₆，（ＳｉＦ₂）₄，Ｓｉ₂Ｆ₆，Ｓｉ₃Ｆ₈，Ｓｉ₂Ｈ₂
Ｆ₄，Ｓｉ₂Ｈ₃Ｆ₃，ＳｉＣｌ₄，（ＳｉＣｌ₂）₅，Ｓｉ
Ｂｒ₄，（ＳｉＢｒ₂）₅，Ｓｉ₂Ｃｌ₆，ＳｉＨＣｌ ₃，Ｓ
ｉＨ₂Ｂｒ₂，ＳｉＨ₂Ｃｌ₂，Ｓｉ₂Ｃｌ₃Ｆ₃などのガス
状態のまたは容易にガス化し得るものが挙げられる。

【０１００】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ₄，ＧｅＤ₄，ＧｅＦ₄，
ＧｅＦＨ₃，ＧｅＦ₂Ｈ₂，ＧｅＦ₃Ｈ，ＧｅＨＤ₃，Ｇｅ
Ｈ₂Ｄ ₂，ＧｅＨ₃Ｄ，Ｇｅ₂Ｈ₆，Ｇｅ₂Ｄ₆等が挙げられ
る。

【０１０１】具体的に炭素原子を含有するガス化し得る
化合物としては、ＣＨ₄，ＣＤ₄，Ｃ _nＨ_2n+2（ｎは整
数），Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，
ＣＯ等が挙げられる。

【０１０２】窒素含有ガスとしては、Ｎ₂，ＮＨ₃，ＮＤ
₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏが挙げられる。酸素含有ガスと
しては、Ｏ₂，ＣＯ，ＣＯ₂，ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ
₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が挙げられる。

【０１０３】また、価電子制御するためにｐ型層または
ｎ型層に導入される物質としては周期率表第ＩＩＩ族原
及び第Ｖ族原子が挙げられる。

【０１０４】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはほう素原子導
入用としては、Ｂ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₅Ｈ₉，Ｂ₅Ｈ₁₁，Ｂ
₆Ｈ_{1 0}，Ｂ₆Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ほう素、ＢＦ₃，Ｂ
Ｃｌ₃等のハロゲン化ほう素等を挙げることができる。
このほかにＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃，ＴｌＣ
ｌ₃等も挙げることができる。特にＢ₂Ｈ₆，ＢＦ₃が適し
ている。

【０１０５】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的にはりん原子導入用としてはＰ
Ｈ₃，Ｐ₂Ｈ₄等の水素化りん、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，
ＰＣｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロ
ゲン化りんが挙げられる。このほかＡｓＨ₃，ＡｓＦ₃，
ＡｓＣｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＨ₃，ＳｂＦ₃，
ＳｂＦ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣ
ｌ₃，ＢｉＢｒ₃等も挙げることができる。特にＰＨ₃，
ＰＦ₃が適している。

【０１０６】また前記ガス化し得る化合物をＨ₂，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して堆
積室に導入しても良い。

【０１０７】特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。

【０１０８】（５）バッファー層のプラズマ処理の方法 以下では、本発明の特徴であるバッファー層のプラズマ
処理の方法について述べる。

【０１０９】バッファー層のプラズマ処理には、減圧状
態にできる堆積室（真空チャンバー）に材料ガス、希釈
ガスなどを導入し、真空ポンプによって排気しつつ、堆
積室の内圧を一定にして、ＤＣあるいはＡＣあるいは高
周波を印加することによって、材料ガスのプラズマを生
起させるグロー放電プラズマが用いられる。周波数とし
てはＤＣから１０ＧＨｚ程度のマイクロ波までさまざま
な周波数を用いることができる。

【０１１０】材料ガスには、本発明の光起電力素子のバ
ッファー層のバンドギャップを拡大する元素である炭
素、酸素、窒素等が含まれる。

【０１１１】具体的に炭素原子を含有するガス化し得る
化合物としてはＣＨ₄，ＣＤ₄，Ｃ_nＨ_2n+2（ｎは整
数），Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，
ＣＯ等が挙げられる。窒素含有ガスとしてはＮ₂，Ｎ
Ｈ₃，ＮＤ₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏが挙げられる。

【０１１２】酸素含有ガスとしてはＯ₂，ＣＯ，ＣＯ₂，
ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が
挙げられる。また、希釈ガスとしては、Ｈ₂，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスを用いることができる。

【０１１３】また、半導体層を堆積するわけではないの
で、ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適
した原料ガスは、用いなくても良い。また、ＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスを
用いる場合も、堆積反応が起こらないように、通常の堆
積条件に比べて、プラズマを生起させるガスの圧力を低
くしたり、プラズマに印加するＤＣ電圧あるいはＡＣ電
力を高くしたり、希釈ガスによる希釈率を大きくしたり
することが望ましい。

【０１１４】以上のような、グロー放電プラズマによ
る、バッファー層のバンドギャップを拡大する元素の注
入は、結晶シリコン等に用いられている従来のイオン注
入とは全く異なる。従来のイオン注入は、イオンをビー
ム状にして加速するものであり、イオンのエネルギーが
高いのに対し、グロー放電プラズマによる注入は、注入
される物質のエネルギーが低く、堆積層の表面から極浅
い領域までのみに注入される。また注入する深さの微妙
な制御も容易であり、大面積にわたって均一な注入が容
易にできる。さらに、加速されたイオンによってｉ型半
導体層の表面がダメージを受けることがないので、堆積
層の膜質を損なうことなく、局在準位の少ないバッファ
ー層を形成することができる。したがって、バッファー
層を良好な膜質で大面積にわたって均一に形成すること
ができる。

【０１１５】グロー放電プラズマの条件の条件は、処理
するバッファー層の材料や、材料ガスの種類やプラズマ
に印加する電力の周波数等によって好適な条件が異なる
が、例えば、マイクロ波プラズマの場合、堆積室内の基
板温度は１００〜４５０℃、内圧は０．５〜３０ｍＴｏ
ｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃｍ²、マ
イクロ波の周波数は０．１〜１０ＧＨｚが好ましい範囲
として挙げられる。また、ＤＣ、ＡＣ、ＬＦあるいはＲ
Ｆプラズマの場合、堆積室内の基板温度は１００〜３５
０℃、内圧は０．１〜１０Ｔｏｒｒ、パワーは０．０１
〜５．０Ｗ／ｃｍ²が好適な条件として挙げられる。

【０１１６】さらに、グロー放電プラズマの条件によっ
て、バッファー層のバンドギャップを拡大する元素を注
入する深さや濃度を制御したり、また、バッファー層表
面近傍の結晶化度を変化させたりすることが可能であ
る。以下にその制御方法を述べる。

【０１１７】まず、ひとつには材料ガスの圧力を制御す
ることである。ガスの圧力を低くすることによって、バ
ッファー層のバンドギャップを拡大する元素の注入効率
が高くなる。このメカニズムの詳細は明らかになってい
ないが、ガスの圧力を低くすると電極のセルフバイアス
が高くなることから、プラズマ状態で分解された正イオ
ンのエネルギーが高くなっているためと考えられる。ま
た正イオンの平均自由工程が増えていることも考えられ
る。

【０１１８】また、プラズマに印加するＤＣ電圧あるい
はＡＣ電力を、制御することである。ＤＣ電圧あるいは
ＡＣ電力を高くすることによって、バッファー層のバン
ドギャップを拡大する元素の注入効率が高くなる。この
メカニズムの詳細は明らかになっていないが、ＤＣ電圧
あるいはＡＣ電力を高くするとプラズマ電位が高くな
り、プラズマ状態で分解された正イオンのエネルギーが
高くなっているためと考えられる。

【０１１９】さらに、プラズマ処理の混合ガスに水素が
含まれていることによって、特別の効果が生じる。すな
わち、第１に、プラズマによって水素のイオンあるいは
ラジカルが生成されるが、水素のイオンあるいはラジカ
ルは、エッチング作用を有するため、混合ガスに前述の
ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適した
原料ガスを含む場合であっても、水素ガスによる希釈率
を大きくすることによって、該原料ガスの堆積を抑制
し、バッファー層のバンドギャップを拡大する元素の注
入を行うことができる。

【０１２０】第２に、バンドギャップを拡大する元素だ
けでなく水素原子が、バッファー層に注入されることに
より、バンドギャップを拡大する元素の注入によって生
じたバッファー層の未結合手（ダングリングボンド）を
補償する働きがあり、アクセプターあるいはドナーの活
性化率を高めることができる。

【０１２１】第３に、水素原子が、バッファー層の表面
近傍に注入されることにより、表面近傍のバッファー層
のバンドギャップがさらに大きくなり、バッファー層に
おける光吸収が少なくなる。

【０１２２】第４に、水素ガスによる希釈率を高め、同
時にプラズマに印加するＤＣ電圧あるいはＡＣ電力を高
くすることによって、バッファー層の表面近傍の結晶化
度を増大させることができる。

【０１２３】（透明電極）本発明における透明電極１０
６は、光を透過する光入射側の電極としての役割と、膜
厚を最適化することで反射防止膜としての役割を兼ねて
いる。透明電極１０６は、半導体層の吸収可能な波長領
域において高い透過率を有することと、抵抗率が低いこ
とが要求される。好ましくは、５５０ｎｍにおける透過
率が、８０％以上、より好ましくは、８５％以上である
ことが望ましい。また、抵抗率は好ましくは、５×１０
^-3Ωｃｍ以下、より好ましくは、１×１０^-3Ωｃｍ以下
であることが望ましい。その材料としては、例えば、Ｉ
ｎ₂Ｏ₃，ＳｎＯ₂，ＩＴＯ（Ｉｎ₂Ｏ₃＋ＳｎＯ₂），Ｚｎ
Ｏ，ＣｄＯ，Ｃｄ₂ＳｎＯ₄，ＴｉＯ₂，Ｔａ₂Ｏ₅，Ｂｉ₂
Ｏ₃，ＭｏＯ₃，Ｎａ_XＷＯ₃等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に導電率を変化させる元素（ドーパント）を添
加しても良い。

【０１２４】導電率を変化させる元素（ドーパント）と
しては、例えば、透明電極１０７がＺｎＯの場合には、
Ａｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ₂Ｏ₃の
場合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、ま
たＳｎＯ₂の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。

【０１２５】また、透明電極１０６の形成方法として
は、蒸着法、ＣＶＤ法、スプレー法、スピンオン法、デ
ップ法等が好適に用いられる。

【０１２６】（集電電極）本発明における集電電極１０
７は、透明電極１０６の抵抗率が充分低くできない場合
に必要に応じて透明電極１０６上の一部分に形成され、
電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働
きをする。その材料としては、例えば、金、銀、銅、ア
ルミニウム、ニッケル、鉄、クロム、モリブデン、タン
グステン、チタン、コバルト、タンタル、ニオブ、ジル
コニウム等の金属、またはステンレス等の合金、あるい
は粉末状金属を用いた導電ペーストなどが挙げられる。
そしてその形状は、できるだけ半導体層への入射光を遮
らないように、例えば図３のように枝状に形成される。

【０１２７】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは１５％以下、より
好ましくは１０％以下、最適には５％以下が望ましい。

【０１２８】また、集電電極のパターンの形成には、マ
スクを用い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。

【０１２９】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置（モジュールあ
るいはパネル）を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。ま
た、本発明の光起電力素子を直列接続する場合、逆流防
止用のダイオードを組み込むことがある。

【０１３０】

【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。

【０１３１】（実施例１）本例では、図４の堆積装置を
用いて、図１に示したシングルセル型の光起電力素子を
作成した。本例では、バッファー層Ｂのバンドギャップ
を拡大する元素をγとしたとき、前記ｉ型半導体層に引
き続いて前記バッファー層Ｂを形成した後、前記ドーピ
ング層Ｄを形成する前に、前記バッファー層Ｂの表面を
前記γを含むプラズマに曝した場合を検討した。

【０１３２】以下では、その作成方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ²のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。

【０１３３】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。

【０１３４】この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ₄ガ
スボンベ、ＳｉＦ₄ガスボンベ、ＳｉＨ₄／Ｈ₂（Ｈ₂で希
釈したＳｉＨ₄ガス、希釈度ＳｉＨ₄：１０％）ガスボン
ベ、ＣＨ₄ガスボンベ、Ｃ₂Ｈ₂ガスボンベ、ＧｅＨ₄ガス
ボンベ、ＧｅＦ₄ガスボンベ、Ｓｉ₂Ｈ₆ガスボンベ、Ｐ
Ｈ₃／Ｈ₂（希釈度：２％）ガスボンベ、ＢＦ₃／Ｈ₂（希
釈度：１％）ガスボンベ、Ｈ₂ガスボンベ、Ｈｅガスボ
ンベ、ＮＨ₃ガスボンベ、Ｏ₂／Ｈｅ（希釈度：１％）ガ
スボンベ、ＮＯガスボンベを接続した。

【０１３５】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０^-5Ｔｏｒｒになるまで真空排気した。

【０１３６】（４）あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０２及び堆
積チャンバー４１７内へゲートバルブ４０６を開けて搬
送した。基板４９０の裏面を基板加熱用ヒーター４１０
に密着させ加熱し、堆積チャンバー４１７内を不図示の
真空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒにな
るまで真空排気した。以上のようにして成膜の準備が完
了した。

【０１３７】（５）ａ−Ｓｉからなるｎ型層（ＲＦプラ
ズマＣＶＤ法によって形成したｎ型半導体層）を形成す
るには、Ｈ₂ガスを堆積チャンバー４１７内にガス導入
管４２９を通して導入し、Ｈ₂ガスが２００ｓｃｃｍに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。

【０１３８】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ₄ガス
が２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー４１７内の圧力は１．１
Ｔｏｒｒとなるように調整した。

【０１３９】（７）ＲＦ高周波（以下「ＲＦ」と略記す
る）電源４２２の電力を０．００５Ｗ／ｃｍ²に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にｎ型層の形成を開始
し、層厚１０ｎｍのｎ型層を形成したところでＲＦ電源
を切って、グロー放電を止め、ｎ型層１０３の形成を終
えた。

【０１４０】（８）堆積チャンバー４１７内へのＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂の流入を止め、５分間、堆積室内へ
Ｈ₂ガスを流し続けたのち、Ｈ₂の流入も止め、堆積室内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０１４１】（９）ａ−Ｓｉ：Ｈからなるｉ型層１０４
はマイクロ波プラズマＣＶＤ法によって形成した。ま
ず、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０３及びｉ型層堆積チャン
バー４１８内へゲートバルブ４０７を開けて基板４９０
を搬送した。基板４９０の裏面を基板加熱用ヒーター４
１１に密着させ加熱し、ｉ型層堆積チャンバー４１８内
を不図示の真空排気ポンプにより圧力が約１×１０^-5Ｔ
ｏｒｒになるまで真空排気した。

【０１４２】（１０）ｉ型層を作成するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。

【０１４３】（１１）ＲＦ電源４２４を０．２Ｗ／ｃｍ
²に設定し、バイアス棒４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ²に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでｎ型層上にｉ型層の作成を開
始し、層厚０．３μｍのｉ型層を作成したところでマイ
クロ波グロー放電を止め、バイアス電源４２４の出力を
切り、ｉ型層１０４の作成を終えた。

【０１４４】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ₄ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ₂ガスを
流し続けた。 （１３）前記ｉ型層よりもバンドギャップの大きいａ−
Ｓｉ：Ｈからなるバッファー層１０９をマイクロ波プラ
ズマＣＶＤ法によって形成した。

【０１４５】（１４）バッファー層１０９を作成するに
は、基板４９０の温度が２８０℃にする以外は、ｉ型層
１０４と同様にして、膜厚２５ｎｍのバッファー層１０
９を形成した。 （１５）バッファー層１０９の形成後、不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ₄
ガスの流入を止め、２分間ｉ型層堆積チャンバー４１８
内へＨ₂ガスを流し続けた。 （１６）不図示のバルブを閉じ、ｉ型層堆積チャンバー
４１８内およびガス配管内を１×１０^-5Ｔｏｒｒまで真
空排気した。

【０１４６】（１７）ｉ型半導体層の上にドーピング層
を形成する前に、バッファー層Ｂの表面を、バッファー
層Ｂのバンドギャップを拡大する元素（γ）を含むプラ
ズマに曝すため、ＣＨ₄ガス、Ｈｅガスを堆積チャンバ
ー４１８内に不図示のバルブを操作してガス導入管４４
９を通して導入した。この時、ＣＨ₄ガスを１０ｓｃｃ
ｍ、Ｈｅガスを３００ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー４１８内の圧
力は０．５Ｔｏｒｒとなるように調整した。基板４９０
の温度を２８０℃に保ち、ＲＦ電源４２４の電力は０．
０８Ｗ／ｃｍ²に設定して、バイアス棒４２８にＲＦ電
力を導入し、グロー放電を生起させ、前記γを含むプラ
ズマに６００秒間曝し、ａ−ＳｉＣ：Ｈからなる本発明
のバッファー層１０９を作成した。

【０１４７】（１８）バッファー層１０９の作成後、不
図示のバルブを閉じて、ｉ型層堆積チャンバー４１８内
へのＣＨ₄ガスおよびＨｅガスの流入を止め、２分間、
ｉ型層堆積チャンバー４１８内へＨ₂ガスを流し続けた
のち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４
１８内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空
排気した。 （１９）以下の手順で、μｃ−Ｓｉ（マイクロクリスタ
ルシリコン）からなるｐ型半導体層１０５を形成した。

【０１４８】（２０）あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０^-5Ｔｏｒｒになるまで真空排気した。

【０１４９】（２１）基板４９０の温度が２３０℃にな
るように基板加熱用ヒーター４１２を設定し、基板温度
が安定したところで、Ｈ₂ガス、ＳｉＨ₄／Ｈ₂ガス、Ｂ
Ｆ₃／Ｈ ₂ガスを堆積チャンバー４１９内に不図示のバル
ブを操作してガス導入管４６９を通して導入した。この
時、不図示のバルブを操作して、Ｈ₂ガスが５０ｓｃｃ
ｍ、ＳｉＨ₄／Ｈ₂ガスが０．５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー４１９内の圧力は２Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。

【０１５０】（２２）ＲＦ電源４２３の電力を０．１５
Ｗ／ｃｍ²に設定し、プラズマ形成用カップ４２１にＲ
Ｆ電力を導入し、グロー放電を生起させ、μｃ−Ｓｉか
らなるｐ型層の形成を開始し、層厚７ｎｍを形成したと
ころでＲＦ電源を切って、グロー放電を止め、形成を終
えた。

【０１５１】（２３）不図示のバルブを閉じてｐ型層堆
積チャンバー４１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／
Ｈ₂ガスの流入を止め、３分間、ｐ型層堆積チャンバー
４１９内へＨ₂ガスを流し続けたのち、不図示のバルブ
を閉じてＨ₂の流入も止め、ｐ型層堆積チャンバー４１
９内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排
気した。

【０１５２】（２４）不図示の真空排気ポンプにより真
空引きしておいたアンロードチャンバー４０５内へゲー
トバルブ４０９を開けて基板４９０を搬送し不図示のリ
ークバルブを開けて、アンロードチャンバー４０５をリ
ークした。 （２５）ｐ型層上に、透明導電層１０６として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。

【０１５３】（２６）透明導電層１０６上に櫛型の穴の
開いたマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１００
０ｎｍ）／Ｃｒ（４０ｎｍ）からなる図３の櫛形の集電
電極１０７を真空蒸着法で真空蒸着した。以上で光起電
力素子の作成を終えた。この光起電力素子を（ＳＣ実
１）と呼ぶ。

【０１５４】（比較例１−１）本例では、ｉ型半導体層
の上にドーピング層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例１）と異なる。

【０１５５】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比１−１）と呼称
することにした。

【０１５６】以下では、（実施例１）と（比較例１−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０１５７】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０１５８】表１は、（ＳＣ比１−１）の測定値で規格
化した（ＳＣ実１）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０１５９】

【表１】 表１から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。

【０１６０】（比較例１−２）本例では、以下の３点が
（実施例１）と異なる。 （イ）バッファー層１０９を形成するとき、ＳｉＨ₄ガ
スが５０ｓｃｃｍ、Ｃ₂Ｈ ₂ガスが３５ｓｃｃｍ、Ｈ₂ガ
スが１２０ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は５ｍＴｏｒｒ
となるように調整した。

【０１６１】（ロ）マイクロ波プラズマＣＶＤ法によっ
て、層厚２５ｎｍのａ−ＳｉＣ：Ｈのバッファー層を堆
積によって形成した。 （ハ）ｉ型半導体層の上にドーピング層を形成する前
に、前記バッファー層Ｂの表面を、前記γを含むプラズ
マに曝す過程は省いた。

【０１６２】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比１−２）と呼称
することにした。

【０１６３】以下では、（実施例１）と（比較例１−
２）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０１６４】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０１６５】表２は、（ＳＣ比１−１）の測定値で規格
化した（ＳＣ実１）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０１６６】

【表２】 表２から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）が
優れ、光電変換効率（η）も優れていることが分かっ
た。

【０１６７】また、基板内の特性のバラツキを見るため
に、ＩＴＯを蒸着するときに、０．２５ｃｍ²の穴の開
いたマスクを用いることによって、ひとつの基板内に分
割された２５個の光起電力素子を作成した。表３は、こ
のような試料に対して、開放電圧（Ｖ_OC）、曲線因子
（Ｆ.Ｆ.）の基板内のバラツキを調べた結果である。た
だし、同一基板における最大値を１とした。

【０１６８】

【表３】 表３から、（ＳＣ実１）の光起電力素子の方が、基板内
のバラツキが小さいことから、光電変換特性の均一性が
向上したことが分かった。

【０１６９】（実施例２）本例では、以下に示すとお
り、μｃ−Ｓｉからなるｎ型層の形成条件、バッファー
層の表面をプラズマに曝す条件、ａ−ＳｉＧｅからなる
ＭＷｉ型層の形成条件、及び、ａ−ＳｉＣからなるｐ型
層の形成条件が、（実施例１）と異なる。

【０１７０】（イ）ｎ型層を形成する条件 μｃ−Ｓｉからなるｎ型層（ＲＦプラズマＣＶＤ法によ
って形成したｎ型半導体層）を形成するには、実施例１
と同様に、堆積チャンバー４１７内に基板４９０を搬送
し、ＳｉＨ₄／Ｈ₂ガスが４ｓｃｃｍ、Ｈ₂ガスが１００
ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが１ｓｃｃｍとなるようにマ
スフローコントローラーで調整し、堆積チャンバー内の
圧力が０．５Ｔｏｒｒになるように調整した。

【０１７１】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＲＦ電源の電力を０．０４Ｗ／ｃｍ²に設定し、プラズ
マ形成用カップにＲＦ電力を導入し、グロー放電を生起
させ、基板上にｎ型層の形成を開始し、層厚１０ｎｍの
ｎ型層を形成した。

【０１７２】次に、ａ−Ｓｉからなるバッファー層１０
８を、ＲＦプラズマＣＶＤ法によって作成した。

【０１７３】バッファー層１０８を作成するには、実施
例１と同様に、基板４９０を堆積チャンバー４１８に搬
送し、基板４９０の温度が３３０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ₄ガス、
Ｈ₂ガスをガス導入管４４９を通じてｉ型層堆積チャン
バー４１８内に流入させた。このとき、ＳｉＨ₄ガスが
１０ｓｃｃｍ、Ｈ₂ガスが３００ｓｃｃｍとなるように
各々の不図示のマスフローコントローラーで調整した。

【０１７４】ｉ型層堆積チャンバー４１８内の圧力は
１．１Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。

【０１７５】ＲＦ電源４２４の電力を０．０１Ｗ／ｃｍ
²に設定し、バイアス棒４２８に印加してグロー放電を
生起させ、基板上にバッファー層１０８の形成を開始
し、層厚１０ｎｍのバッファー層を形成した。

【０１７６】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層（マイクロ波ＣＶＤ法で形成したｉ型半導体
層）はａ−ＳｉＧｅで作成した。ＭＷｉ型層を作成する
には、基板温度が３８０℃になるように基板加熱用ヒー
ターを設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ₄ガス、ＧｅＨ₄ガス、Ｈ
₂ガスをガス導入管を通じてｉ型層堆積チャンバー内に
流入させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｇ
ｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１２０ｓｃｃｍと
なるように各々の不図示のマスフローコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。次に、ＲＦ電源を０．２Ｗ／ｃｍ²に設定
し、バイアス棒に印加した。その後、不図示のマイクロ
波電源の電力を０．１Ｗ／ｃｍ²に設定し、ｉ型層堆積
チャンバー内にマイクロ波電力導入し、グロー放電を生
起させ、シャッターを開けることでＲＦｉ型層上にＭＷ
ｉ型層の作成を開始し、層厚０．１μｍのｉ型層を作成
したところでマイクロ波グロー放電を止めＭＷｉ型層の
作成を終えた。

【０１７７】（ハ）バッファー層１０９を形成する条件 実施例１と同様にして、ａ−Ｓｉからなるバッファー層
を膜厚２５ｎｍに形成した。

【０１７８】ｉ型半導体層の上にｐ型のドーピング層を
形成する前に、バッファー層Ｂの表面を、バッファー層
Ｂのバンドギャップを拡大する元素（γ）を含むプラズ
マに曝すため、ＣＨ₄ガス、Ｈｅガスを堆積チャンバー
４１８内に不図示のバルブを操作してガス導入管４４９
を通して導入した。また、バッファー層中に極わずかに
ほう素を注入するため、Ｈ₂で１０００ｐｐｍに希釈し
たＢＦ₃ガスも同様に導入した。この時、ＣＨ₄ガスを１
０ｓｃｃｍ、Ｈ₂で１０００ｐｐｍに希釈したＢＦ₃ガス
を１ｓｃｃｍ、Ｈｅガスを３００ｓｃｃｍとなるように
マスフローコントローラーで調整し、堆積チャンバー４
１８内の圧力は１．０Ｔｏｒｒとなるように調整した。
基板４９０の温度を２８０℃に保ち、ＲＦ電源４２４の
電力は０．０６Ｗ／ｃｍ²に設定して、バイアス棒４２
８にＲＦ電力を導入し、グロー放電を生起させ、前記γ
を含むプラズマに１５０秒間曝し、堆積したａ−Ｓｉか
らなるバッファー層の表面近傍のみをａ−ＳｉＣ：Ｈに
して、本発明のバッファー層１０９を作成した。

【０１７９】（ニ）ｐ型半導体層１０５を形成する条件 ａ−ＳｉＣからなるｐ型半導体層１０５を形成した。実
施例１と同様に、ｐ型層堆積チャンバー４１９へ基板４
９０を搬送し、基板温度を２３０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄ガスが２ｓｃｃ
ｍ、Ｃ₂Ｈ₂ガスを２ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが４ｓｃ
ｃｍとなるようにマスフローコントローラーで調整し、
堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなる
ように不図示のコンダクタンスバルブの開口を調整し
た。ＲＦ電源４２３の電力を０．０３Ｗ／ｃｍ²に設定
し、プラズマ形成用カップ４２１にＲＦ電力を導入し、
グロー放電を生起させ、ａ−ＳｉＣからなるｐ型層の形
成を開始し、層厚１０ｎｍを形成したところでＲＦ電源
を切って、グロー放電を止め、ａ−ＳｉＣからなるｐ型
半導体層１０５の形成を終えた。

【０１８０】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実２）と呼称する
ことにした。

【０１８１】（比較例２−１）本例では、ｉ型半導体層
の上にドーピング層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例２）と異なる。

【０１８２】他の点は、（実施例２）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比２−１）と呼称
することにした。

【０１８３】以下では、（実施例２）と（比較例２−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０１８４】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０１８５】表４は、（ＳＣ比２−１）の測定値で規格
化した（ＳＣ実２）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０１８６】

【表４】 表４から、（ＳＣ実２）の光起電力素子の方が、開放電
圧（Ｖ_OC）、曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。

【０１８７】（実施例３）本例では、以下に示すとお
り、ａ−ＳｉＣからなるｎ型層の形成条件、ａ−ＳｉＣ
からなるＭＷｉ型層の形成条件、μｃ−ＳｉＣＮからな
るｐ型半導体層の形成条件、及び、バッファー層の形成
条件が（実施例１）と異なる。

【０１８８】（イ）ｎ型層を形成する条件 ａ−ＳｉＣからなるｎ型層（ＲＦプラズマＣＶＤ法によ
って形成したｎ型半導体層）を形成するには、ＳｉＨ₄
／Ｈ₂ガスが２ｓｃｃｍ、Ｃ₂Ｈ₂ガスが２ｓｃｃｍ、Ｈ₂
ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが１ｓｃｃｍとな
るようにマスフローコントローラーで調整し、堆積チャ
ンバー４１７内の圧力が１．１Ｔｏｒｒになるように調
整した。基板の温度が３８０℃になるように基板加熱用
ヒーターを設定し、基板温度が安定したところで、ＲＦ
電源の電力を０．０３Ｗ／ｃｍ²に設定し、プラズマ形
成用カップにＲＦ電力を導入し、グロー放電を生起さ
せ、基板上にｎ型層の形成を開始し、層厚１０ｎｍのｎ
型層を形成した。

【０１８９】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層はａ−ＳｉＣで作成した。ＭＷｉ型層を作成
するには、基板温度が３８０℃になるように基板加熱用
ヒーターを設定し、基板が十分加熱されたところで不図
示のバルブを徐々に開いて、ＳｉＨ₄ガス、Ｃ₂Ｈ₂ガ
ス、Ｈ₂ガスをｉ型層堆積チャンバー４１８内に流入さ
せた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｃ₂Ｈ₂ガ
スが３５ｓｃｃｍ、Ｈ₂ガスが１２０ｓｃｃｍとなるよ
うに各々の不図示のマスフローコントローラーで調整し
た。ｉ型層堆積チャンバー４１８内の圧力は、６ｍＴｏ
ｒｒとなるように調整した。次に、ＲＦ電源を０．２Ｗ
／ｃｍ ²に設定し、バイアス棒に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ²に設定
し、ｉ型層堆積チャンバー内にマイクロ波電力導入し、
グロー放電を生起させ、シャッターを開けることでＲＦ
ｉ型層上にＭＷｉ型層の作成を開始し、層厚０．１μｍ
のｉ型層を作成したところでマイクロ波グロー放電を止
め、ＭＷｉ型層を作成した。

【０１９０】（ハ）バッファー層の形成条件 （ロ）で形成されたｉ層よりバンドギャップの広いａ−
Ｓｉからなるバッファー層を、ＳｉＨ₄ガスが４０ｓｃ
ｃｍ、Ｃ₂Ｈ₂ガスが６０ｓｃｃｍ、基板温度が３００℃
とする以外は、（ロ）と同様にして、層厚２０ｎｍ堆積
した。

【０１９１】次に、ｉ型半導体層の上にドーピング層を
形成する前に、バッファー層Ｂの表面を、バッファー層
Ｂのバンドギャップを拡大する元素（γ）を含むプラズ
マに曝すため、ＮＨ₃ガス、Ｈ₂ガスを堆積チャンバー４
１８内に不図示のバルブを操作してガス導入管４４９を
通して導入した。この時、ＮＨ₃ガスを１０ｓｃｃｍ、
Ｈ₂ガスを５００ｓｃｃｍとなるようにマスフローコン
トローラーで調整し、堆積チャンバー４１８内の圧力は
１．５Ｔｏｒｒとなるように調整した。基板４９０の温
度を２８０℃に保ち、ＲＦ電源４２４の電力は０．１Ｗ
／ｃｍ²に設定して、バイアス棒４２８にＲＦ電力を導
入し、グロー放電を生起させ、前記γを含むプラズマに
１２０秒間曝し、堆積したａ−Ｓｉからなるバッファー
層の表面近傍のみをμｃ−ＳｉＣＮ：Ｈにして、本発明
のバッファー層１０９を作成した。

【０１９２】（ニ）ｐ型半導体層の形成条件 μｃ−ＳｉＣＮからなるｐ型半導体層１０５を形成し
た。基板の温度が２３０℃でＨ₂ガスが５０ｓｃｃｍ、
ＳｉＨ₄／Ｈ₂ガスが１ｓｃｃｍ、Ｃ₂Ｈ₂ガスが２ｓｃｃ
ｍ、ＮＨ₃ガスが３ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃ
ｃｍとなるようにマスフローコントローラーで調整し、
堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなる
ように不図示のコンダクタンスバルブの開口を調整し
た。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ²に設定
し、プラズマ形成用カップ４２１にＲＦ電力を導入し、
グロー放電を生起させ、μｃ−ＳｉＣＮからなるｐ型層
の形成を開始し、層厚１０ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、形成を終えた。

【０１９３】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実３）と呼称する
ことにした。

【０１９４】（比較例３−１）本例では、ｉ型半導体層
の上にドーピング層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例３）と異なる。

【０１９５】他の点は、（実施例３）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比３−１）と呼称
することにした。

【０１９６】以下では、（実施例３）と（比較例３−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０１９７】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０１９８】表５は、（ＳＣ比３−１）の測定値で規格
化した（ＳＣ実３）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０１９９】

【表５】 表５から、（ＳＣ実３）の光起電力素子の方が、開放電
圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。

【０２００】（実施例４）本例では、（実施例１）が光
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ層と
したのに代えて、光入射側をｎ層として層構成を基体／
ｐ層／ｉ層／ｎ層とした点が異なる。

【０２０１】以下では、本例の光起電力素子の作成にお
ける、ａ−Ｓｉからなるｐ型層の形成条件、ドーピング
層の表面をプラズマに曝す条件、ａ−Ｓｉからなるｉ型
層の形成条件、上部のみがａ−ＳｉＯからなる本発明の
バッファー層、及び、ａ−ＳｉＯからなるｎ型層の形成
条件、に関して説明する。

【０２０２】（イ）ｐ型層を形成する条件 ｐ型層は、ＲＦプラズマＣＶＤ法でａ−Ｓｉになる条件
で堆積した。基板温度が３５０℃になるように基板加熱
用ヒーターを設定し、基板温度が安定したところで、Ｈ
₂ガス、ＳｉＨ₄ガス、ＢＦ₃／Ｈ₂ガスを堆積チャンバー
４１９内に導入した。この時、Ｈ₂ガスが３０ｓｃｃ
ｍ、ＳｉＨ₄／Ｈ₂ガスが２ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが
５ｓｃｃｍとなるようにマスフローコントローラーで調
整し、堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒ
となるように調整した。ＲＦ電源の電力を０．０５Ｗ／
ｃｍ²に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、ａ−Ｓｉからなるｐ型層
の形成を開始し、層厚１０ｎｍのｐ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ａ−Ｓｉか
らなるｐ型層の形成を終えた。

【０２０３】（ロ）ＭＷｉ型層を形成する条件 ＭＷｉ型層（マイクロ波ＣＶＤ法で形成したｉ型半導体
層）は、（実施例１）と同様の条件で作成した。

【０２０４】（ハ）バッファー層の形成条件 基板４９０の温度を３００℃とする以外は、（ロ）と同
様にして、（ロ）で形成されたｉ層よりバンドギャップ
の広いａ−Ｓｉ：Ｈからなるバッファー層を、層厚２５
ｎｍ形成した。

【０２０５】次に、ｎ型のドーピング層を形成する前
に、バッファー層Ｂの表面を、バッファー層Ｂのバンド
ギャップを拡大する元素（γ）を含むプラズマに曝すた
め、Ｏ ₂／Ｈｅガスを堆積チャンバー４１８内に導入し
た。この時、Ｏ₂／Ｈｅガスを３００ｓｃｃｍとなるよ
うにマスフローコントローラーで調整し、堆積チャンバ
ー４１８内の圧力は０．５Ｔｏｒｒとなるように調整し
た。ＲＦ電源の電力は０．０６Ｗ／ｃｍ²に設定し、プ
ラズマ形成用カップにＲＦ電力を導入し、グロー放電を
生起させ、前記γを含むプラズマに１００秒間曝し、堆
積したａ−Ｓｉ：Ｈからなるバッファー層の表面近傍の
みをａ−ＳｉＯにして、本発明のバッファー層を作成し
た。

【０２０６】（ニ）ｎ型層を形成する条件 ｎ型層を作成するには、基板温度が２３０℃になるよう
に基板加熱用ヒーターを設定し、基板温度が安定したと
ころで、Ｈ₂ガス、ＳｉＨ₄ガス、Ｏ₂／Ｈｅガス、ＰＨ₃
／Ｈ₂ガスをｉ型層堆積チャンバー４１７内に導入し
た。この時、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄ガスが２
ｓｃｃｍ、Ｏ₂／Ｈｅガスが４ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー４１７内の圧力は、１ｍ
Ｔｏｒｒとなるように調整した。次に、ＲＦ電源の電力
を０．００５Ｗ／ｃｍ²に設定し、プラズマ形成用カッ
プにＲＦ電力を導入し、グロー放電を生起させ、ｎ型層
の形成を開始し、層厚１０ｎｍのｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ａ−ＳｉＯ
からなるｎ型層を形成した。

【０２０７】他の点は、（実施例１）と同様とした。本
例で作成した光起電力素子は、（ＳＣ実４）と呼称する
ことにした。

【０２０８】（比較例４−１）本例では、ｉ型半導体層
の上にドーピング層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例４）と異なる。

【０２０９】他の点は、（実施例４）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比４−１）と呼称
することにした。

【０２１０】以下では、（実施例４）と（比較例４−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０２１１】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０２１２】表６は、（ＳＣ比４−１）の測定値で規格
化した（ＳＣ実４）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０２１３】

【表６】 表６から、（ＳＣ実４）の光起電力素子の方が、開放電
圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。

【０２１４】（実施例５）本例では、（実施例１）が図
１に示したシングルセル型の光起電力素子を作成したの
に代えて、図２に示したトリプルセル型（ｐｉｎ型の半
導体接合を３回積層した構造体からなるスタックセル
型）の光起電力素子を作成した点が異なる。

【０２１５】本例の光起電力素子は、図４の堆積装置を
用いた。本例の光起電力素子の層構成は、基板２０１／
裏面電極２０２／第１のｐｉｎ接合２１４／第２のｐｉ
ｎ接合２１５／第３のｐｉｎ接合２１６／透明電極２１
２／集電電極２１３である。また、各ｐｉｎ接合は、基
板側から以下の層構成とした。

【０２１６】以下に、本例における各ｐｉｎ接合の層構
成を示した。ただし、バッファー層Ｂのバンドギャップ
を拡大する元素をγと表記した。

【０２１７】第１のｐｉｎ接合２１４は、裏面電極２０
２の側から順に、μｃ−Ｓｉからなるｎ型層（ｎ１層）
２０３／ａ−Ｓｉからなるバッファー層２５１／ａ−Ｓ
ｉＧｅからなるＭＷｉ型層（ｉ１層）２０４／上部はａ
−ＳｉＣ下部はａ−Ｓｉからなる本発明のバッファー層
２６１／μｃ−ＳｉＣからなるｐ型層（ｐ１層）２０５
とした。

【０２１８】第２のｐｉｎ接合２１５は、第１のｐｉｎ
接合２１４の側から順に、μｃ−Ｓｉからなるｎ型層
（ｎ２層）２０６／ａ−Ｓｉからなるバッファー層２５
２／ａ−ＳｉＧｅからなるＭＷｉ型層（ｉ２層）２０７
／上部はａ−ＳｉＣ下部はａ−Ｓｉからなる本発明のバ
ッファー層２６２／μｃ−Ｓｉからなるｐ型層（ｐ２
層）２０８とした。

【０２１９】第３のｐｉｎ接合２１６は、第２のｐｉｎ
接合２１５の側から順に、μｃ−Ｓｉからなるｎ型層
（ｎ３層）２０９／ａ−ＳｉからなるＲＦｉ層２１０／
上部はμｃ−ＳｉＣ下部はａ−Ｓｉからなる本発明のバ
ッファー層２６３／μｃ−ＳｉＣからなるｐ型層（ｐ３
層）２１１とした。

【０２２０】以下では、第１のｐｉｎ接合２１４の作成
方法を、手順にしたがって説明する。括弧付きの番号は
工程を示す。 （１）μｃ−Ｓｉからなるｎ型層２０３を形成するに
は、基板温度が３８０℃に基板加熱用ヒーターを設定
し、ＳｉＨ₄／Ｈ₂ガス、ＰＨ₃／Ｈ₂ガス、Ｈ₂ガスを堆
積チャンバー４１７内に導入した。この時、ＳｉＨ₄／
Ｈ₂ガスが２ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが１ｓｃｃｍ、
Ｈ₂ガスが５０ｓｃｃｍとなるようにマスフローコント
ローラーで調整し、堆積チャンバー４１７内の圧力は
１．１Ｔｏｒｒとなるように調整した。ＲＦ電源４２２
の電力を０．０８Ｗ／ｃｍ²に設定し、プラズマ形成用
カップにＲＦ電力を導入し、グロー放電を生起させ、基
板上にμｃ−Ｓｉからなるｎ型層の形成を開始し、層厚
１０ｎｍのｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、μｃ−Ｓｉからなるｎ型層を形
成した。

【０２２１】（２）ａ−Ｓｉからなるバッファー層２５
１、ａ−ＳｉＧｅからなるＭＷｉ型層２０４、ａ−Ｓｉ
からなるバッファー層２６１を順次ＲＦプラズマＣＶＤ
法、マイクロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ
法によって形成した。

【０２２２】（２−１）ａ−Ｓｉからなるバッファー層
２５１を作成するには、基板の温度を３５０℃に設定
し、基板が十分加熱されたところで、Ｓｉ₂Ｈ₆ガス、Ｈ
₂ガスを堆積チャンバー４１７内に流入させた。この
時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ ₂ガスが１００ｓｃ
ｃｍとなるように各々のマスフローコントローラーで調
整した。堆積チャンバー４１７内の圧力は、０．８Ｔｏ
ｒｒとなるように調整した。次に、ＲＦ電源４２２を
０．００７Ｗ／ｃｍ²に設定し、プラズマ形成用カップ
にＲＦ電力を導入し、グロー放電を生起させ、シャッタ
ーを開けることでｎ型層上にバッファー層の作成を開始
し、層厚１０ｎｍのバッファー層を作成したところでＲ
Ｆグロー放電を止め、ＲＦ電源の出力を切り、バッファ
ー層の作成を終えた。

【０２２３】（２−２）ＭＷｉ型層を作成するには、基
板の温度を３８０℃に設定し、基板が十分加熱されたと
ころで、ＳｉＨ₄ガス、ＧｅＨ₄ガス、Ｈ₂ガスをｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
₄ガスが５０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ
₂ガスが１２０ｓｃｃｍとなるように各々のマスフロー
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒに調整した。次に、ＲＦ電
源を０．２Ｗ／ｃｍ²に設定し、バイアス棒に印加し
た。その後、マイクロ波電源の電力を０．１Ｗ／ｃｍ²
に設定し、ｉ型層堆積チャンバー内にマイクロ波電力導
入し、グロー放電を生起させ、シャッターを開けること
でＲＦｉ型層上にＭＷｉ型層の作成を開始し、層厚０．
１μｍのｉ型層を作成したところでマイクロ波グロー放
電を止め、バイアス電源の出力を切り、ＭＷｉ型層の作
成を終えた。

【０２２４】（２−３）本発明の特徴である上部はａ−
ＳｉＣ下部はａ−Ｓｉからなるバッファー層２６１を作
成した。まず、ａ−Ｓｉからなるバッファー層２６１を
堆積した。基板の温度を３００℃に設定し、基板が十分
に加熱されたところで、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガスを堆積
チャンバー４１９内に流入させた。この時、Ｓｉ₂Ｈ₆ガ
スが２ｓｃｃｍ、Ｈ₂ガスが８０ｓｃｃｍとなるように
各々のマスフローコントローラーで調整した。堆積チャ
ンバー４１９内の圧力は、０．７Ｔｏｒｒとなるように
調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ²に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、シャッターを開けることでバッファ
ー層の作成を開始し、層厚２５ｎｍのバッファー層を堆
積したところでＲＦグロー放電を止め、ＲＦ電源の出力
を切り、バッファー層の作成を終えた。

【０２２５】（２−４）ｐ型半導体層２０５を形成する
前に、バッファー層Ｂの表面を、バッファー層Ｂのバン
ドギャップを拡大する元素（γ）を含むプラズマに曝す
ため、ＣＨ₄ガス、Ｈｅガスを堆積チャンバー４１９内
に導入した。この時、ＣＨ₄ガスを１ｓｃｃｍ、Ｈｅガ
スを３０ｓｃｃｍとなるようにマスフローコントローラ
ーで調整し、堆積チャンバー４１９内の圧力は１．０Ｔ
ｏｒｒとなるように調整した。ＲＦ電源の電力は０．０
６Ｗ／ｃｍ²に設定し、プラズマ形成用カップにＲＦ電
力を導入し、グロー放電を生起させ、前記γを含むプラ
ズマに１５０秒間曝し、表面がａ−ＳｉＣからなる本発
明のバッファー層２６１を作成した。

【０２２６】（３）μｃ−Ｓｉからなるｐ型半導体層２
０５を形成した。基板の温度を２３０℃に設定し、基板
温度が安定したところで、Ｈ₂ガス、ＳｉＨ₄／Ｈ₂ガ
ス、ＢＦ₃／Ｈ₂ガスを堆積チャンバー４１９内に導入し
た。この時、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガ
スを０．５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ
となるようにマスフローコントローラーで調整し、ｐ層
堆積チャンバー内の圧力は２．０Ｔｏｒｒとなるように
調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ ²
に設定し、プラズマ形成用をカップにＲＦ電力を導入
し、グロー放電を生起させ、μｃ−Ｓｉからなるｐ型層
の形成を開始し、層厚７ｎｍを形成したところでＲＦ電
源を切って、グロー放電を止め、形成を終えた。こうし
て、第１のｐｉｎ接合の形成を終えた。

【０２２７】以下では、第２のｐｉｎ接合２１５の作成
方法に関して説明する。 （４）第２のｐｉｎ接合２１５の形成工程では、ａ−Ｓ
ｉＧｅからなるＭＷｉ型層を形成する条件のみ、第１の
ｐｉｎ接合２１４の形成工程と異なる。ａ−ＳｉＧｅか
らなるＭＷｉ型層を形成する条件で変更した点は、Ｓｉ
Ｈ₄ガスを５０ｓｃｃｍ、ＧｅＨ₄ガスを３０ｓｃｃｍ、
Ｈ₂ガスを１２０ｓｃｃｍとした点である。以上の工程
により、第２のｐｉｎ接合２１５の形成を終えた。

【０２２８】以下では、第３のｐｉｎ接合２１６の作成
方法を、手順にしたがって説明する。括弧付きの番号は
工程を示す。 （５）μｃ−Ｓｉからなるｎ型層２０９を形成するに
は、基板温度が３２０℃に基板加熱用ヒーターを設定し
た。それ以外は、第２のｐｉｎ接合におけるｎ型層と同
様の方法で本発明のｎ型層作成した。

【０２２９】（６）ｉ型層２１０はＲＦプラズマＣＶＤ
法によって作成した。基板の温度を２００℃に設定し、
基板が十分加熱されたところで、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガ
スをガス導入管４４９を通じてｉ型層堆積チャンバー４
１８内に流入させた。この時、Ｓｉ₂Ｈ₆ガスが８ｓｃｃ
ｍ、Ｈ₂ガスが３００ｓｃｃｍとなるように各々のマス
フローコントローラーで調整した。ｉ型層堆積チャンバ
ー４１８内の圧力は、０．６Ｔｏｒｒとなるように調整
した。次に、ＲＦ電源を０．０１Ｗ／ｃｍ²に設定し、
バイアス棒に印加し、グロー放電を生起させ、シャッタ
ーを開けることで、ｉ型層の作成を開始し、層厚９５ｎ
ｍのｉ型層を作成したところでＲＦグロー放電を止め、
ＲＦ電源の出力を切り、ｉ型層２１０の作成を終えた。

【０２３０】（７）ａ−Ｓｉからなる層厚１０ｎｍのバ
ッファー層２６３を形成する条件で、基板温度を２００
℃にする以外は、バッファー層２６１と同様にして堆積
した。 （８）ｐ型半導体層２１１を形成する前に、バッファー
層Ｂの表面を、バッファー層Ｂのバンドギャップを拡大
する元素（γ）を含むプラズマに曝すため、ＣＨ ₄ガ
ス、Ｈ₂ガスを堆積チャンバー４１９内に導入した。こ
の時、ＣＨ₄ガスを１ｓｃｃｍ、Ｈ₂ガスを３０ｓｃｃｍ
となるようにマスフローコントローラーで調整し、堆積
チャンバー４１９内の圧力は１．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電源の電力は０．０６Ｗ／ｃｍ²に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、前記γを含むプラズマに１００秒間
曝し、表面がμｃ−ＳｉＣからなる本発明のバッファー
層２６３を作成した。

【０２３１】（９）μｃ−ＳｉＣからなるｐ型半導体層
２１１を形成するには、基板の温度を１７０℃に設定し
た。Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが０．
５ｓｃｃｍ、Ｃ₂Ｈ₂ガスが１ｓｃｃｍ、ＢＦ₃／Ｈ₂ガス
が０．５ｓｃｃｍとなるように流量を調整した。それ以
外は、第２、第３のｐｉｎ接合におけるｐ型層と同様の
方法で層厚４ｎｍのμｃ−ＳｉＣからなるｐ型半導体層
２１１を作成した。以上の工程により、第３のｐｉｎ接
合２１６の形成を終えた。

【０２３２】（８）ｐ型層２１１上に、透明導電層２１
２として、層厚７０ｍｍのＩＴＯを真空蒸着法で真空蒸
着した。次に、透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）からなる櫛形の集電電極２１３
を真空蒸着法で真空蒸着した。本例で作成した光起電力
素子は、（ＳＣ実５）と呼称することにした。

【０２３３】（比較例５−１）本例では、ｉ型半導体層
の上にｐ型半導体層を形成する前に、前記バッファー層
Ｂの表面を、前記γを含むプラズマに曝さなかった点が
（実施例５）と異なる。

【０２３４】他の点は、（実施例５）と同様とした。本
例で作成した光起電力素子は、（ＳＣ比５−１）と呼称
することにした。

【０２３５】以下では、（実施例５）と（比較例５−
１）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０２３６】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０２３７】表７は、（ＳＣ比５−１）の測定値で規格
化した（ＳＣ実５）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０２３８】

【表７】 表７から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。

【０２３９】（比較例５−２）本例では、以下の３点が
（実施例５）と異なる。 （イ）バッファー層２６１、２６２、２６３を形成する
とき、ＳｉＨ₄／Ｈ₂ガスが２ｓｃｃｍ、Ｃ₂Ｈ₂ガスが２
ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍとなるようにマスフ
ローコントローラーで調整し、堆積チャンバー内の圧力
は１．１Ｔｏｒｒとなるように調整した。

【０２４０】（ロ）バッファー層２６１、２６２、２６
３を形成するとき、ＲＦ電源の電力を０．０３Ｗ／ｃｍ
²に設定した。 （ハ）ｉ型半導体層の上にｐ型半導体層を形成する前
に、前記バッファー層Ｂの表面を、前記γを含むプラズ
マに曝す過程は省いた。他の点は、（実施例５）と同様
とした。

【０２４１】以下では、（実施例５）と（比較例５−
２）において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。

【０２４２】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）の各
平均値を計算した。

【０２４３】表８は、（ＳＣ比５−２）の測定値で規格
化した（ＳＣ実５）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.Ｆ.）であ
る。

【０２４４】

【表８】 表８から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。

【０２４５】また、基板内の特性のバラツキを見るため
に、ＩＴＯを蒸着するときに、０．２５ｃｍ²の穴の開
いたマスクを用いることによって、ひとつの基板内に分
割された２５個の光起電力素子を作成した。表９は、こ
のような試料に対して、開放電圧（Ｖ_OC）、曲線因子
（Ｆ.Ｆ.）の基板内のバラツキを調べた結果である。た
だし、同一基板における最大値を１とした。

【０２４６】

【表９】 表９から、（ＳＣ実５）の光起電力素子の方が、基板内
のやバラツキが小さいことから、光電変換特性の均一性
が向上したことが分かった。

【０２４７】

【発明の効果】以上説明したように、請求項１に係る発
明によれば、ｐ型半導体層及びｎ型半導体層からなる２
つのドーピング層がｉ型半導体層を介して積層されたｐ
ｉｎ型の半導体接合を有し、かつ、少なくとも前記ｉ型
半導体層の上に位置する前記ドーピング層Ｄの結晶形態
が非結晶質である光起電力素子の製造方法において、前
記ｉ型半導体層と前記ドーピング層Ｄの間にバッファー
層Ｂを設け、前記バッファー層Ｂのバンドギャップを拡
大する元素をγとしたとき、前記ｉ型半導体層に引き続
いて前記バッファー層Ｂを形成した後、前記ドーピング
層Ｄを形成する前に、前記バッファー層Ｂの表面を前記
γを含むプラズマに曝すことを特徴とすることによっ
て、前記ドーピング層Ｄの光学的バンドギャップを増大
させることができた。また、大面積にわたって均一にバ
ッファー層を形成することができた。

【０２４８】請求項２に係る発明によれば、ｐ型半導体
層及びｎ型半導体層からなる２つのドーピング層がｉ型
半導体層を介して積層されたｐｉｎ型の半導体接合を有
し、かつ、少なくとも前記ｉ型半導体層の上に位置する
前記ドーピング層Ｄの結晶形態が非結晶質である光起電
力素子において、前記ｉ型半導体層と前記ドーピング層
Ｄの間にバッファー層Ｂを設け、前記バッファー層Ｂの
バンドギャップを拡大する元素をγとしたとき、前記バ
ッファー層Ｂが、請求項１に記載の光起電力素子の製造
方法によって形成されたことによって、前記ｉ型半導体
層と前記ドーピング層Ｄの組成や格子定数の違いを緩和
し、前記ｉ型半導体層と前記ドーピング層Ｄの間の界面
準位を低減したため、光起電力素子のビルトインポテン
シャルが増大して、光起電力素子の開放電圧（Ｖ_OC）と
フィルファクター（Ｆ.Ｆ.）が増大し、光電変換効率が
向上した。

【０２４９】請求項３に係る発明によれば、ｐ型半導体
層及びｎ型半導体層からなる２つのドーピング層がｉ型
半導体層を介して積層されたｐｉｎ型の半導体接合を２
回以上積層した構造体を有するスタックセル型の光起電
力素子において、前記ｉ型半導体層と前記ドーピング層
Ｄの間にバッファー層Ｂを設け、前記バッファー層Ｂの
バンドギャップを拡大する元素をγとしたとき、前記バ
ッファー層Ｂのうち少なくとも１つの層が、請求項１に
記載の光起電力素子の製造方法によって形成されたこと
によって、前記ｉ型半導体層と前記ドーピング層Ｄの組
成や格子定数の違いを緩和し、前記ｉ型半導体層と前記
ドーピング層Ｄの間の界面準位を低減したため、その部
分のｐｉｎ接合のビルトインポテンシャルが増大して、
スタック型の光起電力素子全体の開放電圧（Ｖ_OC）とフ
ィルファクター（Ｆ.Ｆ.）が増大し、光電変換効率が向
上した。

【０２５０】請求項４に係る発明によれば、前記バッフ
ァー層Ｂに含有されるバンドギャップを拡大する元素γ
の組成比を、その膜厚方向にわたって、変化しているた
め、光起電力素子のビルトインポテンシャルがさらに増
大して、光起電力素子の開放電圧（Ｖ_OC）とフィルファ
クター（Ｆ.Ｆ.）が増大し、光電変換効率がさらに向上
した。

【０２５１】請求項５に係る発明によれば、前記バッフ
ァー層Ｂが、膜厚方向にわたって、一部が微結晶化又は
多結晶化しているため、光起電力素子のビルトインポテ
ンシャルがさらに増大して、光起電力素子の開放電圧
（Ｖ_OC）とフィルファクター（Ｆ.Ｆ.）が増大し、光電
変換効率がさらに向上した。

【０２５２】さらに、本発明の各請求項に共通する効果
として、バッファー層を大面積に均一に形成することが
できて、光起電力素子を大面積に均一に形成することが
できた。バッファー層は、膜厚が薄いため、大面積にお
けるその膜厚分布や特性分布が、光起電力素子の大面積
における特性分布に強く影響するが、本発明によれば、
バッファー層の膜厚分布や特性分布を均一にできるの
で、光起電力素子の特性分布も均一になったものであ
る。

【０２５３】また、本発明によれば、バッファー層の堆
積時にイオンのエネルギーの大きい条件が必要ではな
く、またプラズマ処理によってバッファー層内部の応力
が緩和されるので、バッファー層の下地の層への密着性
を向上させることができて、光起電力素子の製造の歩留
を向上させることができた。

【図面の簡単な説明】

【図１】本発明に係るシングルセル型の光起電力素子の
層構成を示す概略断面図である。

【図２】本発明に係るスタックセル型の光起電力素子の
層構成を示す概略断面図である。

【図３】本発明に係る一例の光起電力素子を上面から見
た概略図である。

【図４】本発明に係る光起電力素子を形成するために用
いた多室分離型の堆積装置の模式的説明図である。

【符号の説明】

１０１、２０１ 基板、 １０２、２０２ 裏面電極、 １０３ ｎ層、 １０４ ｉ層、 １０５ ｐ層、 １０６、２１２ 透明電極、 １０７、２１３ 集電電極、 １０８、１０９ バッファー層、 ２０３ ｎ１層、 ２０４ ｉ１層、 ２０５ ｐ１層、 ２０６ ｎ２層、 ２０７ ｉ２層、 ２０８ ｐ２層、 ２０９ ｎ３層、 ２１０ ｉ３層、 ２１１ ｐ３層、 ２１４ 第１のｐｉｎ接合、 ２１５ 第２のｐｉｎ接合、 ２１６ 第３のｐｉｎ接合、 ２５１、２５２、２６１、２６２、２６３ バッファー
層 ４００ 多室分離型の堆積装置、 ４０１ ロードロック室、 ４０２ ｎ型層（またはｐ型層）用の搬送室、 ４０３ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の搬送室、 ４０４ ｐ型層（またはｎ型層）用の搬送室、 ４０５ アンロード室、 ４０６、４０７、４０８、４０９ ゲートバルブ、 ４１０、４１１、４１２ 基板加熱用ヒーター、 ４１３ 基板搬送用レール、 ４１７ ｎ型層（またはｐ型層）用の堆積室、 ４１８ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の堆積室、 ４１９ ｐ型層（またはｎ型層）用の堆積室、 ４２０、４２１ ＲＦ導入用カップ、 ４２２、４２３ ＲＦ電源、 ４２４ バイアス印加用電源、 ４２５ ＭＷ導入用窓、 ４２６ ＭＷ導入用導波管、 ４２７ ＭＷ−ｉ層堆積用シャッター、 ４２８ バイアス電極、 ４２９ ｎ型層（またはｐ型層）堆積用ガス供給設備の
ガス供給管、 ４４９ ＭＷ−ｉ層（またはＲＦ−ｉ層）堆積用ガス供
給設備のガス供給管、 ４６９ ｐ型層（またはｎ型層）堆積用ガス供給設備の
ガス供給管。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ｐ型半導体層及びｎ型半導体層からなる
   ２つのドーピング層がｉ型半導体層を介して積層された
   ｐｉｎ型の半導体接合を有し、かつ、少なくとも前記ｉ
   型半導体層の上に位置する前記ドーピング層Ｄの結晶形
   態が非単結晶である光起電力素子の製造方法において、 前記ｉ型半導体層と前記ドーピング層Ｄの間にバッファ
   ー層Ｂを設け、 前記バッファー層Ｂのバンドギャップを拡大する元素を
   γとしたとき、 前記ｉ型半導体層に引き続いて前記バッファー層Ｂを形
   成した後、前記ドーピング層Ｄを形成する前に、前記バ
   ッファー層Ｂの表面を前記γを含むプラズマに曝すこと
   を特徴とする光起電力素子の製造方法。
2. 【請求項２】 ｐ型半導体層及びｎ型半導体層からなる
   ２つのドーピング層がｉ型半導体層を介して積層された
   ｐｉｎ型の半導体接合を有し、かつ、少なくとも前記ｉ
   型半導体層の上に位置する前記ドーピング層Ｄの結晶形
   態が非単結晶である光起電力素子において、 前記ｉ型半導体層と前記ドーピング層Ｄの間にバッファ
   ー層Ｂを設け、 前記バッファー層Ｂが、請求項１に記載の光起電力素子
   の製造方法によって形成されたことを特徴とする光起電
   力素子。
3. 【請求項３】 ｐ型半導体層及びｎ型半導体層からなる
   ２つのドーピング層がｉ型半導体層を介して積層された
   ｐｉｎ型の半導体接合を２回以上積層した構造体を有す
   るスタックセル型の光起電力素子において、 前記ｉ型半導体層と前記ドーピング層Ｄの間にバッファ
   ー層Ｂを設け、 前記バッファー層Ｂのうち少なくとも１つの層が、請求
   項１に記載の光起電力素子の製造方法によって形成され
   たことを特徴とする光起電力素子。
4. 【請求項４】 前記バッファー層Ｂに含有される前記γ
   の組成比が、膜厚方向にわたって、変化していることを
   特徴とする請求項２又は３に記載の光起電力素子。
5. 【請求項５】 前記バッファー層Ｂが、膜厚方向にわた
   って、一部が微結晶化又は多結晶化していることを特徴
   とする請求項２乃至４のいずれか１つに記載の光起電力
   素子。