JP2917689B2 - 多チャンネルd/a変換装置 - Google Patents
多チャンネルd/a変換装置Info
- Publication number
- JP2917689B2 JP2917689B2 JP4200674A JP20067492A JP2917689B2 JP 2917689 B2 JP2917689 B2 JP 2917689B2 JP 4200674 A JP4200674 A JP 4200674A JP 20067492 A JP20067492 A JP 20067492A JP 2917689 B2 JP2917689 B2 JP 2917689B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- inverted
- channel
- resistors
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】本発明は、多チャンネルD/A変
換装置に関する。
換装置に関する。
【0002】
【従来の技術】従来の抵抗ストリング型D/A変換装置
は、図3に示すような回路で構成されている(例えば、
特願平2−31116号)。
は、図3に示すような回路で構成されている(例えば、
特願平2−31116号)。
【0003】図3において、簡略化のため分解能6bi
tとしており、11は抵抗値Rの単位抵抗、12は抵抗
値がR/2の抵抗である。隣合っている抵抗12は2つ
合せて単位抵抗1と同一の抵抗値をもつ抵抗と見ること
ができ、従って、グランドからVDDまでの全抵抗は、抵
抗値Rをもつ64個の抵抗からなり、これらが直列接続
されている。
tとしており、11は抵抗値Rの単位抵抗、12は抵抗
値がR/2の抵抗である。隣合っている抵抗12は2つ
合せて単位抵抗1と同一の抵抗値をもつ抵抗と見ること
ができ、従って、グランドからVDDまでの全抵抗は、抵
抗値Rをもつ64個の抵抗からなり、これらが直列接続
されている。
【0004】また、S2はCMOSスイッチであり、g
はCMOSスイッチS2のPMOSゲート電極、fはN
MOSゲート電極、dはドレイン電極、eはソース電極
である。CMOSスイッチS2は、各列の抵抗11,1
2間に設けられている。このCMOSスイッチS2の回
路を図4に示す。
はCMOSスイッチS2のPMOSゲート電極、fはN
MOSゲート電極、dはドレイン電極、eはソース電極
である。CMOSスイッチS2は、各列の抵抗11,1
2間に設けられている。このCMOSスイッチS2の回
路を図4に示す。
【0005】各列のCMOSスイッチS2は、信号線X
1,X1(反転),X2,X2(反転)……X8,X8
(反転)の信号により、オン,オフ制御が行われる。動
作時には、組をなす信号線(X1,X1(反転),X
2,X2(反転)……X8,X8(反転))のいずれか
一組のみが(VDD,グランド)の電位をもち、残りが
(グランド,VDD)の電位をもつ。
1,X1(反転),X2,X2(反転)……X8,X8
(反転)の信号により、オン,オフ制御が行われる。動
作時には、組をなす信号線(X1,X1(反転),X
2,X2(反転)……X8,X8(反転))のいずれか
一組のみが(VDD,グランド)の電位をもち、残りが
(グランド,VDD)の電位をもつ。
【0006】この場合、(VDD,グランド)の電位をも
つ信号線に接続する8個のCMOSスイッチS2がオン
し、それぞれの分圧点電位が信号線01〜08に出力す
る。通常、信号線01〜08の先にセレクタが設けら
れ、このセレクタによりいずれか1箇所の分圧点電位が
選択出力される。
つ信号線に接続する8個のCMOSスイッチS2がオン
し、それぞれの分圧点電位が信号線01〜08に出力す
る。通常、信号線01〜08の先にセレクタが設けら
れ、このセレクタによりいずれか1箇所の分圧点電位が
選択出力される。
【0007】従来の図3に示す回路を半導体チップとし
てレイアウトした状態を図5に示す。図5において、1
3,14,15,16は電極、17,18はゲート電
極、19はn型ウェル層、20は金属配線、20aはコ
ンタクト領域である。
てレイアウトした状態を図5に示す。図5において、1
3,14,15,16は電極、17,18はゲート電
極、19はn型ウェル層、20は金属配線、20aはコ
ンタクト領域である。
【0008】
【発明が解決しようとする課題】従来の抵抗ストリング
型D/A変換装置では、信号線X1及びX1(反転)、
X2およびX2(反転)……X8及びX8(反転)を含
むチャンネルを単位として、抵抗及びCMOSスイッチ
をアレイ状にチップ上にレイアウトしているため、複数
のD/A変換装置をオンチップ化する場合、その占有面
積は、各チャンネルの1つのD/A変換装置をオンチッ
プ化する場合に必要な面積の単純化に個数倍を必要とす
る。このため、占有面積が大きくなり、オンチップ化し
た場合に半導体チップが大型化してしまうという欠点が
あった。
型D/A変換装置では、信号線X1及びX1(反転)、
X2およびX2(反転)……X8及びX8(反転)を含
むチャンネルを単位として、抵抗及びCMOSスイッチ
をアレイ状にチップ上にレイアウトしているため、複数
のD/A変換装置をオンチップ化する場合、その占有面
積は、各チャンネルの1つのD/A変換装置をオンチッ
プ化する場合に必要な面積の単純化に個数倍を必要とす
る。このため、占有面積が大きくなり、オンチップ化し
た場合に半導体チップが大型化してしまうという欠点が
あった。
【0009】本発明の目的は、オンチップ化した場合の
半導体チップサイズの小型化を図る多チャンネルD/A
変換装置を提供することにある。
半導体チップサイズの小型化を図る多チャンネルD/A
変換装置を提供することにある。
【0010】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る多チャンネルD/A変換装置は、半導
体基板上に集積化された複数のD/A変換装置を組合せ
た多チャンネルD/A変換装置であって、各D/A変換
装置は、複数の抵抗と複数の半導体スイッチとを有し、
複数の抵抗は、直列接続されたものであり、複数の半導
体スイッチは、前記直列接続された複数の抵抗の接続点
での電圧を出力するものであり、 前記複数のD/A変換
装置のそれぞれの分割された抵抗体の一部同士が集めら
れ隣接して配置された抵抗群と、前記複数のD/A変換
装置のそれぞれの分割された半導体スイッチの一部同士
が集められ隣接して配置された半導体スイッチ群とが、
交互にアレイ状に配列されているものである。
め、本発明に係る多チャンネルD/A変換装置は、半導
体基板上に集積化された複数のD/A変換装置を組合せ
た多チャンネルD/A変換装置であって、各D/A変換
装置は、複数の抵抗と複数の半導体スイッチとを有し、
複数の抵抗は、直列接続されたものであり、複数の半導
体スイッチは、前記直列接続された複数の抵抗の接続点
での電圧を出力するものであり、 前記複数のD/A変換
装置のそれぞれの分割された抵抗体の一部同士が集めら
れ隣接して配置された抵抗群と、前記複数のD/A変換
装置のそれぞれの分割された半導体スイッチの一部同士
が集められ隣接して配置された半導体スイッチ群とが、
交互にアレイ状に配列されているものである。
【0011】また、前記半導体スイッチは、CMOSス
イッチである。
イッチである。
【0012】また、X側アドレスのチャンネル間の選択
にディプレーショントランジスタが使用されているもの
である。
にディプレーショントランジスタが使用されているもの
である。
【0013】
【作用】各チャンネル毎にCMOSスイッチ及び抵抗の
組をユニット化し、これをチャンネル単位で交互にアレ
イ状に配置して、各チャンネル当たりの占める面積を減
少する。
組をユニット化し、これをチャンネル単位で交互にアレ
イ状に配置して、各チャンネル当たりの占める面積を減
少する。
【0014】
【実施例】以下、本発明の実施例を図により説明する。
【0015】(実施例1)図1は、本発明の実施例1を
示すレイアウト図である。
示すレイアウト図である。
【0016】図3に示すように各チャンネルのD/A変
換装置は、各列毎に7個の単位抵抗11と2個の抵抗1
2とを直列接続した複数の抵抗列と、各抵抗列毎に設け
られたCMOSスイッチS2群とを有している。
換装置は、各列毎に7個の単位抵抗11と2個の抵抗1
2とを直列接続した複数の抵抗列と、各抵抗列毎に設け
られたCMOSスイッチS2群とを有している。
【0017】複数の抵抗列TはVDDとグランド間に直列
に接続されている。
に接続されている。
【0018】図1において、本実施例は、図3に示すD
/A変換装置を2個用いて2チャンネルD/A変換装置
を構成したものであり、各チャンネルのD/A変換装置
を構成する抵抗列TとCMOSスイッチ群Sとをそれぞ
れ寄せ集めてそれぞれユニット化し、抵抗列Tのユニッ
トとCMOSスイッチ群Sのユニットとを交互にアレイ
状に配置したものである。
/A変換装置を2個用いて2チャンネルD/A変換装置
を構成したものであり、各チャンネルのD/A変換装置
を構成する抵抗列TとCMOSスイッチ群Sとをそれぞ
れ寄せ集めてそれぞれユニット化し、抵抗列Tのユニッ
トとCMOSスイッチ群Sのユニットとを交互にアレイ
状に配置したものである。
【0019】図1において、Xn,Xn′,Xn(反
転),Xn′(反転),Xn+1,X′n+1,Xn+1(反
転),X′n+1(反転)はCMOSスイッチに信号を入
力するための信号線である。実施例では、分解能を6b
itとしているため、nは1〜7を示すものであり、例
えばn=1の場合、図示のX側アドレスの信号線はX
1,X1(反転),X2,X2(反転),X1′,X
1′(反転),X2′,X2′(反転)となり、図示し
ていないX3,X3(反転),X3′,X3′(反転)
が抵抗列Tの隣に設けられることとなる。
転),Xn′(反転),Xn+1,X′n+1,Xn+1(反
転),X′n+1(反転)はCMOSスイッチに信号を入
力するための信号線である。実施例では、分解能を6b
itとしているため、nは1〜7を示すものであり、例
えばn=1の場合、図示のX側アドレスの信号線はX
1,X1(反転),X2,X2(反転),X1′,X
1′(反転),X2′,X2′(反転)となり、図示し
ていないX3,X3(反転),X3′,X3′(反転)
が抵抗列Tの隣に設けられることとなる。
【0020】また、上記例で言えば、X1,X1(反
転),X2,X2(反転)が一方のチャンネルの信号線
となり、残りのものが他方のチャンネルの信号線とな
る。
転),X2,X2(反転)が一方のチャンネルの信号線
となり、残りのものが他方のチャンネルの信号線とな
る。
【0021】また、01,01′,02,02′は分圧
点電位を出力するためのY側アドレス信号線であり、図
示していないが、分解能6bitの場合、03,03′
〜08,08′まであり、01〜08は一方のチャンネ
ルの信号線を、01′〜08′は他方のチャンネルの信
号線を表わしている。
点電位を出力するためのY側アドレス信号線であり、図
示していないが、分解能6bitの場合、03,03′
〜08,08′まであり、01〜08は一方のチャンネ
ルの信号線を、01′〜08′は他方のチャンネルの信
号線を表わしている。
【0022】したがって、一方のチャンネルのD/A変
換装置では、信号線Xn,Xn(反転),Xn+1,X
n+1(反転)からCMOSスイッチに信号が入力する
と、信号線01〜08に分圧点電圧が出力される。
換装置では、信号線Xn,Xn(反転),Xn+1,X
n+1(反転)からCMOSスイッチに信号が入力する
と、信号線01〜08に分圧点電圧が出力される。
【0023】また、他方のチャンネルのD/A変換装置
では、信号線Xn′,Xn′(反転),X′n+1,X′n+1
(反転)からCMOSスイッチ4に信号が入力すると、
信号線01′〜08′に分圧点電圧が出力される。
では、信号線Xn′,Xn′(反転),X′n+1,X′n+1
(反転)からCMOSスイッチ4に信号が入力すると、
信号線01′〜08′に分圧点電圧が出力される。
【0024】1,2は、n-イオン注入領域、p-イオン
注入領域であり、n-イオン及びp-イオン注入領域は、
各信号線Xn,Xn(反転),Xn+1,Xn+1(反転)の組
と、Xn′,Xn′(反転),X′n+1,X′n+1(反転)
の組との信号が混線しないようにするためのものであ
る。n-イオン注入領域1の形成によりディプレーショ
ントランジスタが構成される。
注入領域であり、n-イオン及びp-イオン注入領域は、
各信号線Xn,Xn(反転),Xn+1,Xn+1(反転)の組
と、Xn′,Xn′(反転),X′n+1,X′n+1(反転)
の組との信号が混線しないようにするためのものであ
る。n-イオン注入領域1の形成によりディプレーショ
ントランジスタが構成される。
【0025】またn-イオン注入領域1中にあるNMO
S及びp-イオン注入領域2中にあるPMOSは、いずれ
もゲート入力信号によらず、常時オン状態となる。斜線
を付した領域は、金属配線3を表わしている。
S及びp-イオン注入領域2中にあるPMOSは、いずれ
もゲート入力信号によらず、常時オン状態となる。斜線
を付した領域は、金属配線3を表わしている。
【0026】4は、MOSFETのソース及びドレイン
拡散層並びにn+抵抗体10と金属配線3とのコンタクト
領域である。
拡散層並びにn+抵抗体10と金属配線3とのコンタクト
領域である。
【0027】n+抵抗体10はストリング抵抗を構成する
ものであり、NMOSFETのソース・ドレインと同じ
プロセス工程で抵抗列Tの領域内に形成される。5〜8
はMOSFETスイッチの拡散層電極で、9はn型ウェ
ル層であり、その島上にPMOSFETが形成される。
ものであり、NMOSFETのソース・ドレインと同じ
プロセス工程で抵抗列Tの領域内に形成される。5〜8
はMOSFETスイッチの拡散層電極で、9はn型ウェ
ル層であり、その島上にPMOSFETが形成される。
【0028】本実施例においては、2ケのD/A変換装
置を具現しているにも拘らず、面積は単一の抵抗ストリ
ング型D/A変換装置の30〜50%の面積増ですむ。
それは、単一の抵抗ストリング型D/A変換装置に比
べ、8本のn+抵抗体10と、16本の信号線X1′,
X1′(反転),…,X8′,X8′(反転)しか面積
が増加しないためである。単一の抵抗ストリング型D/
A変換装置において、60〜80%の面積を占めている
MOSFETスイッチ部分の面積がわずかしか増えない
ためである。
置を具現しているにも拘らず、面積は単一の抵抗ストリ
ング型D/A変換装置の30〜50%の面積増ですむ。
それは、単一の抵抗ストリング型D/A変換装置に比
べ、8本のn+抵抗体10と、16本の信号線X1′,
X1′(反転),…,X8′,X8′(反転)しか面積
が増加しないためである。単一の抵抗ストリング型D/
A変換装置において、60〜80%の面積を占めている
MOSFETスイッチ部分の面積がわずかしか増えない
ためである。
【0029】(実施例2)図2は、本発明の実施例2を
示すレイアウト図である。符号等は全て図1と同様であ
るが、本実施例ではn-及びp-のイオン注入領域が不要
である。その代り、信号線X1,X1(反転),X
1′,X1′(反転),…,X8,X8(反転),X
8′,X8′(反転)とMOSFETのソース・ドレイ
ン拡散層とのマージンを確保するため、実施例1に比べ
面積が5〜10%程度増加する。しかし、単一の抵抗ス
トリング型D/A変換装置に比べれば、35〜60%程
度の面積で2チャンネル分のD/A変換装置が実現でき
る。
示すレイアウト図である。符号等は全て図1と同様であ
るが、本実施例ではn-及びp-のイオン注入領域が不要
である。その代り、信号線X1,X1(反転),X
1′,X1′(反転),…,X8,X8(反転),X
8′,X8′(反転)とMOSFETのソース・ドレイ
ン拡散層とのマージンを確保するため、実施例1に比べ
面積が5〜10%程度増加する。しかし、単一の抵抗ス
トリング型D/A変換装置に比べれば、35〜60%程
度の面積で2チャンネル分のD/A変換装置が実現でき
る。
【0030】尚、実施例では、2チャンネルのD/A変
換装置を用いたが、これに限られるものでなく、多チャ
ンネルのD/A変換装置を用いることができる。
換装置を用いたが、これに限られるものでなく、多チャ
ンネルのD/A変換装置を用いることができる。
【0031】また、分解能6bitとしたが、これに限
られるものではない。
られるものではない。
【0032】
【発明の効果】以上説明したように本発明は、複数の抵
抗ストリング型D/A変換装置を同一チップに集積化す
る場合に、その複数のD/A変換装置のそれぞれ分割さ
れた抵抗体の一部同士が集められ隣接して配置された抵
抗群と、複数のD/A変換装置のそれぞれ分割された半
導体スイッチの一部同士が集められ隣接して配置された
半導体スイッチ群とが、交互にアレイ状に配置されるこ
とによって、チップ面積を低減できるという効果を有す
る。
抗ストリング型D/A変換装置を同一チップに集積化す
る場合に、その複数のD/A変換装置のそれぞれ分割さ
れた抵抗体の一部同士が集められ隣接して配置された抵
抗群と、複数のD/A変換装置のそれぞれ分割された半
導体スイッチの一部同士が集められ隣接して配置された
半導体スイッチ群とが、交互にアレイ状に配置されるこ
とによって、チップ面積を低減できるという効果を有す
る。
【図1】本発明の実施例1を示すレイアウト図である。
【図2】本発明の実施例2を示すレイアウト図である。
【図3】抵抗ストリング型D/A変換装置の回路図であ
る。
る。
【図4】CMOSスイッチの回路図である。
【図5】従来のレイアウト図である。
1 n-イオン注入領域 2 p-イオン注入領域 10 n+抵抗体 S2 CMOSスイッチ T 抵抗列 S CMOSスイッチ群
Claims (1)
- 【請求項1】 半導体基板上に集積化された複数のD/
A変換装置を組合せた多チャンネルD/A変換装置であ
って、 各D/A変換装置は、複数の抵抗と複数の半導体スイッ
チとを有し、 複数の抵抗は、直列接続されたものであり、複数の 半導体スイッチは、前記直列接続された複数の抵
抗の接続点での電圧を出力するものであり、 前記複数のD/A変換装置のそれぞれの分割された抵抗
体の一部同士が集められ隣接して配置された抵抗群と、
前記複数のD/A変換装置のそれぞれの分割された半導
体スイッチの一部同士が集められ隣接して配置された半
導体スイッチ群とが、 交互にアレイ状に配列されている
ことを特徴とする多チャンネルD/A変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4200674A JP2917689B2 (ja) | 1992-07-03 | 1992-07-03 | 多チャンネルd/a変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4200674A JP2917689B2 (ja) | 1992-07-03 | 1992-07-03 | 多チャンネルd/a変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0621332A JPH0621332A (ja) | 1994-01-28 |
JP2917689B2 true JP2917689B2 (ja) | 1999-07-12 |
Family
ID=16428358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4200674A Expired - Lifetime JP2917689B2 (ja) | 1992-07-03 | 1992-07-03 | 多チャンネルd/a変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2917689B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200625226A (en) * | 2004-09-29 | 2006-07-16 | Rohm Co Ltd | D/A conversion circuit, display panel driving circuit, and display device |
JP6521219B2 (ja) * | 2015-01-19 | 2019-05-29 | セイコーエプソン株式会社 | D/a変換回路、発振器、電子機器及び移動体 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2576253B2 (ja) * | 1990-02-09 | 1997-01-29 | 日本電気株式会社 | D/a変換装置 |
-
1992
- 1992-07-03 JP JP4200674A patent/JP2917689B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0621332A (ja) | 1994-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0280236B1 (en) | Method of manufacturing an insulated-gate semicustom integrated circuit | |
EP0080361B1 (en) | Complementary metal-oxide semiconductor integrated circuit device of master slice type | |
JP5420485B2 (ja) | アナログディジタル変換器 | |
JPS61182244A (ja) | 半導体集積回路装置 | |
JP2576253B2 (ja) | D/a変換装置 | |
US4352092A (en) | Digital to analog converter | |
WO1993010561A1 (en) | Gate array bases with flexible routing | |
JP5054319B2 (ja) | デジタル/アナログ変換器のデコーダ | |
JP4927494B2 (ja) | アナログディジタル変換器、およびアナログディジタル変換器の設計方法 | |
JP2917689B2 (ja) | 多チャンネルd/a変換装置 | |
JPH0638468B2 (ja) | 半導体集積回路装置 | |
US5932900A (en) | Flexible cell for gate array | |
JPH04358418A (ja) | 多チャンネルd/a変換器 | |
CA1309781C (en) | Compact cmos analog crosspoint switch matrix | |
US5281835A (en) | Semi-custom integrated circuit device | |
JPS6329833B2 (ja) | ||
JP2789078B2 (ja) | ビデオデジタル/アナログ変換器 | |
JP3202601B2 (ja) | 論理回路及び半導体集積回路配列 | |
US4292547A (en) | IGFET Decode circuit using series-coupled transistors | |
JP3030778B2 (ja) | セミカスタム集積回路装置 | |
JP3698852B2 (ja) | 半導体集積回路 | |
JPH06311432A (ja) | 固体撮像装置 | |
JPH01238225A (ja) | D/a変換回路 | |
JPH03116867A (ja) | 半導体集積回路装置 | |
KR0144168B1 (ko) | 씨씨디(ccd)를 이용한 디지탈/아날로그(d/a) 변환기 |