JP2916639B2 - 光電子集積回路及びその製法 - Google Patents
光電子集積回路及びその製法Info
- Publication number
- JP2916639B2 JP2916639B2 JP1176589A JP17658989A JP2916639B2 JP 2916639 B2 JP2916639 B2 JP 2916639B2 JP 1176589 A JP1176589 A JP 1176589A JP 17658989 A JP17658989 A JP 17658989A JP 2916639 B2 JP2916639 B2 JP 2916639B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- forming
- integrated circuit
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
本発明は、半導体レーザ、半導体発光素子、半導体受
光素子、半導体光スイッチ、半導体光導波路などの光素
子と、MIS型を含めた各種トランジスタ、半導体ダイオ
ード、抵抗素子、容量素子などの電子素子とが、それに
共通の半導体基板を用いて、モノリシックに構成されて
いる光電子集積回蕗、及びその製法に関する。
光素子、半導体光スイッチ、半導体光導波路などの光素
子と、MIS型を含めた各種トランジスタ、半導体ダイオ
ード、抵抗素子、容量素子などの電子素子とが、それに
共通の半導体基板を用いて、モノリシックに構成されて
いる光電子集積回蕗、及びその製法に関する。
従来、次に述べる光電子集積回路が提案されている。 すなわち、半導体基板と、その半導体基板上に形成さ
れた第１及び第２の半導体層とを有し、そして、半導体
基板と第１の半導体層とを用いて上述した光素子が形成
され、また、第２の半導体層を用いて上述した電子素子
が形成されている。 この場合、半導体基板がIII−Ｖ族化合物半導体結晶
でなり、また、第１及び第２の半導体層が、ともに、半
導体基板の第１の主面上に形成されているIII−Ｖ族化
合物半導体結晶でなる。 以上が、従来提案されている光電子集積回路の構成で
ある。 このような構成を有する光電子集積回路によれば、光
素子を例えば半導体レーザとし、また、電子素子をその
半導体レーザを駆動制御するMIS形電界効果トランジス
タとした光電子集積回路の構成を、容易に得ることがで
きる。
れた第１及び第２の半導体層とを有し、そして、半導体
基板と第１の半導体層とを用いて上述した光素子が形成
され、また、第２の半導体層を用いて上述した電子素子
が形成されている。 この場合、半導体基板がIII−Ｖ族化合物半導体結晶
でなり、また、第１及び第２の半導体層が、ともに、半
導体基板の第１の主面上に形成されているIII−Ｖ族化
合物半導体結晶でなる。 以上が、従来提案されている光電子集積回路の構成で
ある。 このような構成を有する光電子集積回路によれば、光
素子を例えば半導体レーザとし、また、電子素子をその
半導体レーザを駆動制御するMIS形電界効果トランジス
タとした光電子集積回路の構成を、容易に得ることがで
きる。
上述した従来の光電子集積回路の場合、光素子を形成
するのに用いている第１の半導体層を構成しているIII
−Ｖ族化合物半導体結晶が、同じく光素子を形成するの
に用いている半導体基板を構成しているIII−Ｖ族化合
物半導体結晶との間で、格子定数の差を有していないか
有しているとしてもわずかしか有していない組成を有し
ていることによって、第１の半導体層が、半導体基板上
に結晶性良く形成され、且つ半導体基板及び第１の半導
体層を構成しているIII−Ｖ族化合物半導体結晶が、と
もに、光素子が満足し得る特性を発揮する組成を有して
いれば、半導体基板及び第１の半導体層が、ともに光素
子が満足し得る特性を発揮する組成を有し且つ良好な結
晶性を有することから、光素子が満足し得る特性を発揮
する。 また、電子素子を形成するのに用いている第２の半導
体層を構成しているIII−Ｖ族化合物半導体結晶が、半
導体基板上に結晶性良く、且つ電子素子が満足し得る特
性を発揮する組成を有して形成されていれば、電子素子
が満足し得る特性を発揮する。 しかしながら、半導体基板及び第１の半導体層を構成
しているIII−Ｖ族化合物半導体結晶が、光素子が満足
し得る特性を発揮する組成を有し、且つ第２の半導体層
を構成しているIII−Ｖ族化合物半導体結晶が、電子素
子が満足し得る特性を発揮する組成を有する場合におい
ては、一般に、半導体基板及び第１の半導体層を構成し
ているIII−Ｖ族化合物半導体結晶と、第２の半導体層
を構成しているIII−Ｖ族化合物半導体結晶との間に、
比較的大きな格子定数の差を有することから、第２の半
導体層が、半導体基板上に結晶性良く形成されていな
い。 このため、半導体基板及び第１の半導体層を構成して
いるIII−Ｖ族化合物半導体結晶が、光素子が満足し得
る特性を発揮する組成を有し、且つ第２の半導体層を構
成しているIII−Ｖ族化合物半導体結晶が、電子素子が
満足し得る特性を発揮する組成を有する場合、光素子が
満足し得る特性を発揮するとしても、電子素子が満足し
得る特性を発揮しない、という欠点を有していた。 また、このため、第２の半導体層を構成しているIII
−Ｖ族化合物半導体結晶が、半導体基板を構成している
III−Ｖ族化合物半導体結晶との間で格子定数の差を有
しないか有するとしてもわずかしか有していない組成を
有して形成されていれば、第２の半導体層が、半導体基
板上に結晶性良く形成されている。 しかしながら、この場合、半導体基板を構成してい
るIII−Ｖ族化合物半導体結晶が、光素子が満足し得る
特性を発揮する組成を有するとき、第２の半導体層を構
成しているIII−Ｖ族化合物半導体結晶が、電子素子が
満足し得る特性を発揮する組成を有していることになっ
ていないか、第２の半導体層を構成しているIII−Ｖ
族化合物半導体結晶が、電子素子を満足し得る特性を発
揮する組成を有するとき、半導体基板を構成しているII
I−Ｖ族化合物半導体結晶が、光素子が満足し得る特性
を発揮する組成を有することになっていないか、もしく
は第２の半導体層及び半導体基板を構成しているIII
−Ｖ族化合物半導体結晶が、電子素子及び光素子が満足
し得る特性をそれぞれ発揮する組成を有していることに
なっていないかであるので、光素子及び電子素子のいず
れか一方または双方が満足し得る特性を発揮しない、と
いう欠点を有していた。 よって、本発明は、上述した欠点のない新規な光電子
集積回路、及びその製法を提案せんとするものである。
するのに用いている第１の半導体層を構成しているIII
−Ｖ族化合物半導体結晶が、同じく光素子を形成するの
に用いている半導体基板を構成しているIII−Ｖ族化合
物半導体結晶との間で、格子定数の差を有していないか
有しているとしてもわずかしか有していない組成を有し
ていることによって、第１の半導体層が、半導体基板上
に結晶性良く形成され、且つ半導体基板及び第１の半導
体層を構成しているIII−Ｖ族化合物半導体結晶が、と
もに、光素子が満足し得る特性を発揮する組成を有して
いれば、半導体基板及び第１の半導体層が、ともに光素
子が満足し得る特性を発揮する組成を有し且つ良好な結
晶性を有することから、光素子が満足し得る特性を発揮
する。 また、電子素子を形成するのに用いている第２の半導
体層を構成しているIII−Ｖ族化合物半導体結晶が、半
導体基板上に結晶性良く、且つ電子素子が満足し得る特
性を発揮する組成を有して形成されていれば、電子素子
が満足し得る特性を発揮する。 しかしながら、半導体基板及び第１の半導体層を構成
しているIII−Ｖ族化合物半導体結晶が、光素子が満足
し得る特性を発揮する組成を有し、且つ第２の半導体層
を構成しているIII−Ｖ族化合物半導体結晶が、電子素
子が満足し得る特性を発揮する組成を有する場合におい
ては、一般に、半導体基板及び第１の半導体層を構成し
ているIII−Ｖ族化合物半導体結晶と、第２の半導体層
を構成しているIII−Ｖ族化合物半導体結晶との間に、
比較的大きな格子定数の差を有することから、第２の半
導体層が、半導体基板上に結晶性良く形成されていな
い。 このため、半導体基板及び第１の半導体層を構成して
いるIII−Ｖ族化合物半導体結晶が、光素子が満足し得
る特性を発揮する組成を有し、且つ第２の半導体層を構
成しているIII−Ｖ族化合物半導体結晶が、電子素子が
満足し得る特性を発揮する組成を有する場合、光素子が
満足し得る特性を発揮するとしても、電子素子が満足し
得る特性を発揮しない、という欠点を有していた。 また、このため、第２の半導体層を構成しているIII
−Ｖ族化合物半導体結晶が、半導体基板を構成している
III−Ｖ族化合物半導体結晶との間で格子定数の差を有
しないか有するとしてもわずかしか有していない組成を
有して形成されていれば、第２の半導体層が、半導体基
板上に結晶性良く形成されている。 しかしながら、この場合、半導体基板を構成してい
るIII−Ｖ族化合物半導体結晶が、光素子が満足し得る
特性を発揮する組成を有するとき、第２の半導体層を構
成しているIII−Ｖ族化合物半導体結晶が、電子素子が
満足し得る特性を発揮する組成を有していることになっ
ていないか、第２の半導体層を構成しているIII−Ｖ
族化合物半導体結晶が、電子素子を満足し得る特性を発
揮する組成を有するとき、半導体基板を構成しているII
I−Ｖ族化合物半導体結晶が、光素子が満足し得る特性
を発揮する組成を有することになっていないか、もしく
は第２の半導体層及び半導体基板を構成しているIII
−Ｖ族化合物半導体結晶が、電子素子及び光素子が満足
し得る特性をそれぞれ発揮する組成を有していることに
なっていないかであるので、光素子及び電子素子のいず
れか一方または双方が満足し得る特性を発揮しない、と
いう欠点を有していた。 よって、本発明は、上述した欠点のない新規な光電子
集積回路、及びその製法を提案せんとするものである。
本願第１番目の発明による光電子集積回路は、半導
体基板と、その半導体基板の相対向している第１及び
第２の主面中のいずれか一方上に形成された第１及び第
２の半導体層とを有し、そして、上記半導体基板がII
I−Ｖ族化合物半導体結晶でなり、上記第１の半導体
層が上記半導体基板と同じIII−Ｖ族化合物半導体結晶
でなり、その組成が上記半導体基板を構成しているIII
−Ｖ族化合物半導体結晶との間で格子定数の差を有して
いないか有しているとしてもわずかしか有していない組
成を有し、上記第２の半導体層がSiの多結晶化薄膜で
なり、上記半導体基板と上記第１の半導体層とを用い
て光素子が形成され、また、上記第２の半導体層を用
いて電子素子が形成されている、という構成を有する。 また、本願第２番目の発明による光電子集積回路は、
本願第１番目の発明による光電子集積回路において、第
１及び第２の半導体層が、半導体基板の相対向している
第１及び第２の主面中のいずれか一方上に形成されてい
るのに代え、それら第１及び第２の半導体層が、半導体
基板の相対向している第１及び第２の主面上にそれぞれ
形成されていることを除いて、本願第１番目の発明によ
る光電子集積回路と同様の構成を有する。 さらに、本願第３番目の発明による光電子集積回路
は、本願第２番目の発明による光電子集積回路におい
て、半導体基板の第２の主面上に、第２の半導体層の
外、上記半導体基板と同じIII−Ｖ族化合物半導体結晶
でなり、その組成が上記半導体基板を構成しているIII
−Ｖ族化合物半導体結晶との間で格子定数の差を有して
いないか有しているとしてもわずかしか有していない組
成を有する第３の半導体層が形成され、そして、第３の
半導体層を用いて第２の光素子が形成されていることを
除いて、本願第２番目の発明による光電子集積回路と同
様の構成を有する。 本願第４番目の発明による光電子集積回路の製法は、
III−Ｖ族化合物半導体結晶でなる半導体基板を用意
する工程と、上記半導体基板の第１の主面上に、上記
半導体基板と同じIII−Ｖ族化合物半導体結晶でなり、
その組成が上記半導体基板を構成しているIII−Ｖ族化
合物半導体結晶との間で格子定数の差を有していないか
有しているとしてもわずかしか有していない組成を有す
る第１の半導体層を形成する工程を含んで光素子を形成
する工程と、上記半導体基板の上記第１の主面上に、
Siでなる半導体薄膜を形成する工程と、その半導体薄膜
を多結晶化してSiの多結晶化薄膜を第２の半導体層とし
て形成する工程とを含んで電子素子を形成する工程とを
有する。 また、本願第５番目の発明による光電子集積回路の製
法は、本願第４番目の発明による光電子集積回路の製法
において、電子素子を半導体基板の第１の主面上に形成
するのに代え、第１の主面と対向している第２の主面上
に形成することを除いて、本願第４番目の発明による光
電子集積回路の製法と同様である。 さらに、本願第６番目の発明による光電子集積回路の
製法は、本願第５番目の発明による光電子集積回路の製
法において、さらに、半導体基板の第２の主面上に、上
記半導体基板と同じIII−Ｖ族化合物半導体結晶でな
り、その組成が上記半導体基板を構成しているIII−Ｖ
族化合物半導体結晶との間で格子定数の差を有していな
いか有しているとしてもわずかしか有していない組成を
有する第３の半導体層を形成する工程を含んで第２の光
素子を形成する工程を有することを除いて、本願第５番
目の発明による光電子集積回路の製法と同様である。
体基板と、その半導体基板の相対向している第１及び
第２の主面中のいずれか一方上に形成された第１及び第
２の半導体層とを有し、そして、上記半導体基板がII
I−Ｖ族化合物半導体結晶でなり、上記第１の半導体
層が上記半導体基板と同じIII−Ｖ族化合物半導体結晶
でなり、その組成が上記半導体基板を構成しているIII
−Ｖ族化合物半導体結晶との間で格子定数の差を有して
いないか有しているとしてもわずかしか有していない組
成を有し、上記第２の半導体層がSiの多結晶化薄膜で
なり、上記半導体基板と上記第１の半導体層とを用い
て光素子が形成され、また、上記第２の半導体層を用
いて電子素子が形成されている、という構成を有する。 また、本願第２番目の発明による光電子集積回路は、
本願第１番目の発明による光電子集積回路において、第
１及び第２の半導体層が、半導体基板の相対向している
第１及び第２の主面中のいずれか一方上に形成されてい
るのに代え、それら第１及び第２の半導体層が、半導体
基板の相対向している第１及び第２の主面上にそれぞれ
形成されていることを除いて、本願第１番目の発明によ
る光電子集積回路と同様の構成を有する。 さらに、本願第３番目の発明による光電子集積回路
は、本願第２番目の発明による光電子集積回路におい
て、半導体基板の第２の主面上に、第２の半導体層の
外、上記半導体基板と同じIII−Ｖ族化合物半導体結晶
でなり、その組成が上記半導体基板を構成しているIII
−Ｖ族化合物半導体結晶との間で格子定数の差を有して
いないか有しているとしてもわずかしか有していない組
成を有する第３の半導体層が形成され、そして、第３の
半導体層を用いて第２の光素子が形成されていることを
除いて、本願第２番目の発明による光電子集積回路と同
様の構成を有する。 本願第４番目の発明による光電子集積回路の製法は、
III−Ｖ族化合物半導体結晶でなる半導体基板を用意
する工程と、上記半導体基板の第１の主面上に、上記
半導体基板と同じIII−Ｖ族化合物半導体結晶でなり、
その組成が上記半導体基板を構成しているIII−Ｖ族化
合物半導体結晶との間で格子定数の差を有していないか
有しているとしてもわずかしか有していない組成を有す
る第１の半導体層を形成する工程を含んで光素子を形成
する工程と、上記半導体基板の上記第１の主面上に、
Siでなる半導体薄膜を形成する工程と、その半導体薄膜
を多結晶化してSiの多結晶化薄膜を第２の半導体層とし
て形成する工程とを含んで電子素子を形成する工程とを
有する。 また、本願第５番目の発明による光電子集積回路の製
法は、本願第４番目の発明による光電子集積回路の製法
において、電子素子を半導体基板の第１の主面上に形成
するのに代え、第１の主面と対向している第２の主面上
に形成することを除いて、本願第４番目の発明による光
電子集積回路の製法と同様である。 さらに、本願第６番目の発明による光電子集積回路の
製法は、本願第５番目の発明による光電子集積回路の製
法において、さらに、半導体基板の第２の主面上に、上
記半導体基板と同じIII−Ｖ族化合物半導体結晶でな
り、その組成が上記半導体基板を構成しているIII−Ｖ
族化合物半導体結晶との間で格子定数の差を有していな
いか有しているとしてもわずかしか有していない組成を
有する第３の半導体層を形成する工程を含んで第２の光
素子を形成する工程を有することを除いて、本願第５番
目の発明による光電子集積回路の製法と同様である。
本願第１番目の発明による光電子集積回路によれば、
前述した従来の光電子集積回路の場合と同様に、半導体
基板と、その半導体基板上に形成された第１及び第２の
半導体層とを有し、そして、半導体基板と第１の半導体
層とを用いて光素子が形成され、また、第２の半導体層
を用いて電子素子が形成されている構成を有するので、
前述した従来の光電子集積回路の場合と同様に、光素子
を半導体レーザとし、また電子素子をその半導体レーザ
を駆動制御するMIS形電界効果トランジスタとした光電
子集積回路の構成を、容易に得ることができる。 しかしながら、本願第１番目の発明による光電子集積
回路によれば、光素子を形成している半導体基板と第１
の半導体層とがIII−Ｖ族化合物半導体結晶でなるの
で、第１の半導体層を構成しているIII−Ｖ族化合物半
導体結晶に、半導体基板を構成しているIII−Ｖ族化合
物半導体結晶との間で格子定数の差を有していないか有
しているとしてもわずかしか有していない組成を有せし
めることによって、第１の半導体層を、半導体基板上に
結晶性良く形成し得、また、このとき、半導体基板及び
第１の半導体層を構成しているIII−Ｖ族化合物半導体
結晶に、ともに光素子が満足し得る特性を発揮する組成
を有せしめることによって、半導体基板及び第１の半導
体層に、ともに光素子が満足し得る特性を発揮する組成
を有せしめ得且良好な結晶性を有せしめ得ることから、
光素子が満足し得る特性を発揮する。 また、電子素子を形成している第２の半導体層が、多
結晶化薄膜でなるので、その第２の半導体層を、半導体
基板の第１の主面上に、Siでなる半導体薄膜を形成し、
次でその半導体薄膜を多結晶化することによって形成す
ることができる。このため、第２の半導体層を、半導体
基板が、光素子が満足し得る特性を発揮する組成を有す
るIII−Ｖ族化合物半導体結晶でなるとしても、そのよ
うな半導体基板によって制限を受けることなしに、電子
素子が満足し得る特性を発揮するものとして、半導体基
板の第１の主面上に形成することができ、よって、電子
素子が満足し得る特性を発揮する。 以上のことから、本願第１番目の発明による光電子集
積回路によれば、光素子及び電子素子のいずれも、満足
し得る特性を発揮する。 また、本願第２番目の発明による光電子集積回路によ
れば、上述した事項を除いて、本願第１番目の発明によ
る光電子集積回路と同様の構成を有するので、詳細説明
は省略するが、本願第１番目の発明による光電子集積回
路の場合と同様に、光素子及び電子素子の双方が、満足
し得る特性を発揮する。 さらに、本願第３番目の発明による光電子集積回路に
よれば、上述した事項を除いて、本願第１番目の発明に
よる光電子集積回路と同様の構成を有し、そして、第２
の光素子を形成するのに用いている第３の半導体層が、
第１の光素子を形成するのに用いている第１の半導体層
に対応しているので、詳細説明は省略するが、本願第２
番目の発明による光電子集積回路の場合に準じて、第１
及び第２の光素子、及び電子素子のいずれも、満足し得
る特性を発揮する。 また、本願第４番目の発明による光電子集積回路の製
法によれば、第１の半導体層を構成しているIII−Ｖ族
化合物半導体結晶に、半導体基板を構成しているIII−
Ｖ族化合物半導体結晶との間で格子定数の差を有してい
ないか有しているとしてもわずかしか有しない組成を有
せしめることによって、第１の半導体層を半導体基板上
に結晶性良く容易に形成し得、また、このとき、半導体
基板及び第１の半導体基板を構成しているIII−Ｖ族化
合物半導体結晶に、ともに光素子が満足し得る特性を発
揮する組成を有せしめることによって、半導体基板及び
第１の半導体層に、ともに光素子が満足し得る特性を発
揮する組成を容易に有せしめ得且つ良好な結晶性を容易
に有せしめ得ることから、光素子を、満足し得る特性を
発揮するものとして、容易に形成し得る。 また、第２の半導体層を、半導体基板が、光素子が満
足し得る特性を発揮する組成を有するIII−Ｖ族化合物
半導体結晶でなるとしても、そのような半導体基板によ
って制限を受けることなしに、電子素子が満足し得る特
性を発揮するものとして、半導体基板の第１の主面上に
容易に形成することができるので、光素子を、満足し得
る特性を発揮するものとして、容易に形成し得る。 以上のことから、本願第４番目の発明による光電子集
積回路の製法によれば、光素子及び電子素子のいずれを
も、満足し得る特性を発揮するものとして、容易に形成
し得る。 本願第５番目の発明による光電子集積回路の製法によ
れば、前述した事項を除いて、本願第４番目の発明によ
る光電子集積回路の製法と同様であるので、詳細説明は
省略するが、本願第４番目の発明による光電子集積回路
の場合と同様に、光素子及び電子素子のいずれをも、満
足し得る特性を発揮するものとして、容易に形成し得
る。 また、本願第６番目の発明による光電子集積回路の製
法によれば、前述した事項を除いて、本願第５番目の発
明による光電子集積回路の製法と同様であり、そして、
第２の光素子及び第３の半導体層が第１の光素子及び第
１の半導体層にそれぞれ対応しているので、詳細説明は
省略するが、本願第５番目の発明による光電子集積回路
の製法の場合に準じて、第１及び第２の光素子、及び電
子素子のいずれをも、満足し得る特性を発揮するものと
して、容易に形成し得る。
前述した従来の光電子集積回路の場合と同様に、半導体
基板と、その半導体基板上に形成された第１及び第２の
半導体層とを有し、そして、半導体基板と第１の半導体
層とを用いて光素子が形成され、また、第２の半導体層
を用いて電子素子が形成されている構成を有するので、
前述した従来の光電子集積回路の場合と同様に、光素子
を半導体レーザとし、また電子素子をその半導体レーザ
を駆動制御するMIS形電界効果トランジスタとした光電
子集積回路の構成を、容易に得ることができる。 しかしながら、本願第１番目の発明による光電子集積
回路によれば、光素子を形成している半導体基板と第１
の半導体層とがIII−Ｖ族化合物半導体結晶でなるの
で、第１の半導体層を構成しているIII−Ｖ族化合物半
導体結晶に、半導体基板を構成しているIII−Ｖ族化合
物半導体結晶との間で格子定数の差を有していないか有
しているとしてもわずかしか有していない組成を有せし
めることによって、第１の半導体層を、半導体基板上に
結晶性良く形成し得、また、このとき、半導体基板及び
第１の半導体層を構成しているIII−Ｖ族化合物半導体
結晶に、ともに光素子が満足し得る特性を発揮する組成
を有せしめることによって、半導体基板及び第１の半導
体層に、ともに光素子が満足し得る特性を発揮する組成
を有せしめ得且良好な結晶性を有せしめ得ることから、
光素子が満足し得る特性を発揮する。 また、電子素子を形成している第２の半導体層が、多
結晶化薄膜でなるので、その第２の半導体層を、半導体
基板の第１の主面上に、Siでなる半導体薄膜を形成し、
次でその半導体薄膜を多結晶化することによって形成す
ることができる。このため、第２の半導体層を、半導体
基板が、光素子が満足し得る特性を発揮する組成を有す
るIII−Ｖ族化合物半導体結晶でなるとしても、そのよ
うな半導体基板によって制限を受けることなしに、電子
素子が満足し得る特性を発揮するものとして、半導体基
板の第１の主面上に形成することができ、よって、電子
素子が満足し得る特性を発揮する。 以上のことから、本願第１番目の発明による光電子集
積回路によれば、光素子及び電子素子のいずれも、満足
し得る特性を発揮する。 また、本願第２番目の発明による光電子集積回路によ
れば、上述した事項を除いて、本願第１番目の発明によ
る光電子集積回路と同様の構成を有するので、詳細説明
は省略するが、本願第１番目の発明による光電子集積回
路の場合と同様に、光素子及び電子素子の双方が、満足
し得る特性を発揮する。 さらに、本願第３番目の発明による光電子集積回路に
よれば、上述した事項を除いて、本願第１番目の発明に
よる光電子集積回路と同様の構成を有し、そして、第２
の光素子を形成するのに用いている第３の半導体層が、
第１の光素子を形成するのに用いている第１の半導体層
に対応しているので、詳細説明は省略するが、本願第２
番目の発明による光電子集積回路の場合に準じて、第１
及び第２の光素子、及び電子素子のいずれも、満足し得
る特性を発揮する。 また、本願第４番目の発明による光電子集積回路の製
法によれば、第１の半導体層を構成しているIII−Ｖ族
化合物半導体結晶に、半導体基板を構成しているIII−
Ｖ族化合物半導体結晶との間で格子定数の差を有してい
ないか有しているとしてもわずかしか有しない組成を有
せしめることによって、第１の半導体層を半導体基板上
に結晶性良く容易に形成し得、また、このとき、半導体
基板及び第１の半導体基板を構成しているIII−Ｖ族化
合物半導体結晶に、ともに光素子が満足し得る特性を発
揮する組成を有せしめることによって、半導体基板及び
第１の半導体層に、ともに光素子が満足し得る特性を発
揮する組成を容易に有せしめ得且つ良好な結晶性を容易
に有せしめ得ることから、光素子を、満足し得る特性を
発揮するものとして、容易に形成し得る。 また、第２の半導体層を、半導体基板が、光素子が満
足し得る特性を発揮する組成を有するIII−Ｖ族化合物
半導体結晶でなるとしても、そのような半導体基板によ
って制限を受けることなしに、電子素子が満足し得る特
性を発揮するものとして、半導体基板の第１の主面上に
容易に形成することができるので、光素子を、満足し得
る特性を発揮するものとして、容易に形成し得る。 以上のことから、本願第４番目の発明による光電子集
積回路の製法によれば、光素子及び電子素子のいずれを
も、満足し得る特性を発揮するものとして、容易に形成
し得る。 本願第５番目の発明による光電子集積回路の製法によ
れば、前述した事項を除いて、本願第４番目の発明によ
る光電子集積回路の製法と同様であるので、詳細説明は
省略するが、本願第４番目の発明による光電子集積回路
の場合と同様に、光素子及び電子素子のいずれをも、満
足し得る特性を発揮するものとして、容易に形成し得
る。 また、本願第６番目の発明による光電子集積回路の製
法によれば、前述した事項を除いて、本願第５番目の発
明による光電子集積回路の製法と同様であり、そして、
第２の光素子及び第３の半導体層が第１の光素子及び第
１の半導体層にそれぞれ対応しているので、詳細説明は
省略するが、本願第５番目の発明による光電子集積回路
の製法の場合に準じて、第１及び第２の光素子、及び電
子素子のいずれをも、満足し得る特性を発揮するものと
して、容易に形成し得る。
【実施例１】 次に、第１図を伴って本願第１番目の発明による光電
子集積回路の実施例を述べよう。 第１図に示す本発明による光電子集積回路は、光素子
としての半導体レーザＬと、その半導体レーザＬを駆動
制御する電子素子としてのMIS形電界効果トランジスタ
Ｍとを有する光電子集積回路でなり、次に述べる構成を
有する。 すなわち、例えばｐ型を有し且つIII−Ｖ族化合物半
導体結晶としてのInP結晶でなるとともに、一方の主面1
a側において、ストライプ状に延長している（紙面と垂
直方向に）メサ状部1cを形成している半導体基板１を有
する。 また、半導体基板１の一方の主面1a上に形成され且つ
半導体基板１と共働して光素子としての半導体レーザＬ
を形成している第１の半導体層２を有する。 この半導体層２は、半導体基板１のメサ状部1c上にス
トライプ状に延長している積層体３を形成するように積
層されている、ｐ型を有し且つIII−Ｖ族化合物半導体
結晶としてのInP結晶でなる２μｍ厚のバッファ層とし
ての半導体層４と、ｐ型不純物及びｎ型不純物のいずれ
も意図的に導入させていないか導入させているとしても
わずかしか導入させていず且つIII−Ｖ族化合物半導体
結晶としてのInGaAsP系でなる１μｍ厚の活性層として
の半導体層５と、ｎ型を有し且つIII−Ｖ族化合物半導
体結晶としてのInP結晶でなる２μｍ厚のクラッド層と
しての半導体層６とを有するとともに、半導体基板１の
主面1a上に、メサ状部1cを挟んだ両位置において積層さ
れている、ｎ型を有し且つIII−Ｖ族化合物半導体結晶
としてInP結晶でなるとともに、上面を積層体３を構成
している半導体層４の側面内の高さ位置にしている埋込
み層としての半導体層7L及び7Rと、ｐ型を有し且つIII
−Ｖ族化合物半導体結晶としてのInP結晶でなるととも
に、上面を積層体３を構成している半導体層６の上面と
同じ高さ位置にしている埋込み層としての半導体層8L及
び8Rとを有する。なお、積層体３の良さ方向の両端面
は、ファブリペローの反射面を形成している。 また、半導体基板１の主面1a上に、埋込み層としての
半導体層8R上において形成され且つ電子素子としてのMI
S形電界効果トランジスタＭを形成している第２の半導
体層11を有する。 この半導体層11は、Siの多結晶化薄膜でなり、そし
て、その多結晶化薄膜上に、SiO2でなるゲート絶縁膜15
が、半導体層11を横切って半導体層8R上に延長するよう
に局部的に形成され、一方、そのゲート絶縁膜15上に、
ゲート電極16が、半導体層11を、ゲート絶縁膜15を介し
て横切って半導体層8R上に延長するように形成され、ま
た、半導体層11に、ゲート電極16を挟んだ両位置におい
て、ｎ型不純物またはｐ型不純物が高濃度に導入され
て、ドレイン領域13及びソース領域14が、それら間にチ
ャンネル領域12を残して、形成されている。 さらに、半導体層8L上から、半導体層６及び8R上を通
って、半導体層11に形成しているドレイン領域13上まで
延長し、半導体層６及びドレイン領域13に連結している
電極兼配線層17を有する。 また、半導体層11に形成しているソース領域14上に、
ソース電極層18が連結して形成されている。 さらに、半導体基板１の主面1aと対向している主面1b
上に、電極層19が連結して形成されている。 以上が、本願第１番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する本願第１番目の発明による光
電子集積回路において、半導体基板１と、半導体層４〜
６、7L、7R、8L、8Rとからなる第１の半導体層２とは、
電極層19及び電極兼配線層17とを含んで、光素子として
の半導体レーザＬを構成していることは明らかである。 また、チャンネル領域12、ドレイン領域13及びソース
領域14を形成している第２の半導体層11は、ゲート絶縁
膜15と、ゲート電極16と、ドレイン電極層18と、電極兼
配線層17とを含んで、電子素子としてのMIS形電界効果
トランジスタＭを構成していることは明らかである。 さらに、光素子としての半導体レーザＬの負極側であ
るクラッド層としての半導体層６と、電子素子としての
MIS形電界効果トランジスタＭのドレイン領域13とが、
電極兼配線層17を介して接続されているので、電極層19
及び18間に、電極層18側を正極性とする電源を接続すれ
ば、その電源に、第２図に示すように、半導体レーザＬ
が、MIS形電界効果トランジスタＭを介して接続されて
いる構成が得られるので、電極層16及び18間に、制御信
号を、所要の極性と値とで供給することによって、MIS
形電界効果トランジスタＭをオン・オフ制御させること
ができ、そして、それに応じて、半導体レーザＬに、電
源から駆動電流を間断して流すことができ、よって、半
導体レーザＬから、レーザ光を、制御信号に応じて間断
して外部に発射させることができる。 従って、第１図に示す本願第１番目の発明による光電
子集積回路によれば、半導体レーザＬと、それを駆動制
御するMIS形電界効果トランジスタＭとを有する光電子
集積回路としての機能を呈する。 ところで、第１図に示す本願第１番目の発明による光
電子集積回路によれば、半導体基板１と、その半導体基
板１上に形成された第１及び第２の半導体層２及び11と
を有し、そして、半導体基板１と第１の半導体層２とを
用いて光素子としての半導体レーザＬが形成され、ま
た、第２の半導体層11を用いて電子素子としてのMIS形
電界効果トランジスタＭが形成されている構成を有する
ので、前述した従来の光電子集積回路の場合と同様に、
光素子を半導体レーザとし、また、電子素子をその半導
体レーザを駆動制御するMIS形電界効果トランジスタと
した光電子集積回路の構成を、容易に得ることができ
る。 しかしながら、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、光素子としての半導体レー
ザＬを形成している半導体層２を構成している半導体層
４、６、7L、8L、7R、8Rが、同じく光素子としての半導
体レーザＬを構成している半導体基板１と同じIII−Ｖ
族化合物半導体結晶のInP結晶でなり、また、半導体層
２を構成している半導体層５が、半導体基板１のInP結
晶でなるIII−Ｖ族化合物半導体結晶とは異なるInGaAsP
系結晶でなるIII−Ｖ族化合物半導体結晶であるが、そ
のInGaAsP結晶でなるIII−Ｖ族化合物半導体結晶に、半
導体基板１のInP結晶でなるIII−Ｖ族化合物半導体結晶
との間で格子定数の差をわずかしか有しない組成を有せ
しめることができるので、半導体層２が半導体基板１上
に結晶性良く形成されている。 また、このとき、半導体基板１及び半導体層２が、光
素子としての半導体レーザＬが満足し得る特性を発揮す
る組成を有している。 このことから、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、光素子としての半導体レー
ザＬが、満足し得る特性を発揮する。 また、電子素子としてのMIS形電界効果トランジスタ
Ｍを形成している半導体層11が、Siの多結晶化薄膜でな
るので、その半導体層11を、半導体基板１の主面1a上
に、Siでなる半導体薄膜を、半導体層7R及び8Rを介して
形成し、次で、その半導体薄膜を多結晶化することによ
って形成することができる。このため、半導体層11を、
半導体基板１が、光素子としての半導体レーザＬが満足
し得る特性を発揮する組成を有するInP結晶でなるIII−
Ｖ族化合物半導体結晶でなるとしても、そのような半導
体基板１によって制限を受けることなしに、電子素子と
してのMIS形電界効果トランジスタＭが満足し得る特性
を発揮する薄膜として、半導体基板１の主面1a上に、半
導体層7R及び8Rを介して、容易に形成することができる
ので、半導体層11が、半導体基板１上に、電子素子とし
てのMIS形電界効果トランジスタＭが、満足し得る特性
を発揮する薄膜として、良好に形成されている。 このことから、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、電子素子としてのMIS形電
界効果トランジスタＭが、満足し得る特性を発揮する。 以上のことから、第１図に示す本願第１番目の発明に
よる光電子集積回路によれば、光素子としての半導体レ
ーザＬ及び電子素子としてのMIS形電界効果トランジス
タＭのいずれも、満足し得る特性を発揮する。
子集積回路の実施例を述べよう。 第１図に示す本発明による光電子集積回路は、光素子
としての半導体レーザＬと、その半導体レーザＬを駆動
制御する電子素子としてのMIS形電界効果トランジスタ
Ｍとを有する光電子集積回路でなり、次に述べる構成を
有する。 すなわち、例えばｐ型を有し且つIII−Ｖ族化合物半
導体結晶としてのInP結晶でなるとともに、一方の主面1
a側において、ストライプ状に延長している（紙面と垂
直方向に）メサ状部1cを形成している半導体基板１を有
する。 また、半導体基板１の一方の主面1a上に形成され且つ
半導体基板１と共働して光素子としての半導体レーザＬ
を形成している第１の半導体層２を有する。 この半導体層２は、半導体基板１のメサ状部1c上にス
トライプ状に延長している積層体３を形成するように積
層されている、ｐ型を有し且つIII−Ｖ族化合物半導体
結晶としてのInP結晶でなる２μｍ厚のバッファ層とし
ての半導体層４と、ｐ型不純物及びｎ型不純物のいずれ
も意図的に導入させていないか導入させているとしても
わずかしか導入させていず且つIII−Ｖ族化合物半導体
結晶としてのInGaAsP系でなる１μｍ厚の活性層として
の半導体層５と、ｎ型を有し且つIII−Ｖ族化合物半導
体結晶としてのInP結晶でなる２μｍ厚のクラッド層と
しての半導体層６とを有するとともに、半導体基板１の
主面1a上に、メサ状部1cを挟んだ両位置において積層さ
れている、ｎ型を有し且つIII−Ｖ族化合物半導体結晶
としてInP結晶でなるとともに、上面を積層体３を構成
している半導体層４の側面内の高さ位置にしている埋込
み層としての半導体層7L及び7Rと、ｐ型を有し且つIII
−Ｖ族化合物半導体結晶としてのInP結晶でなるととも
に、上面を積層体３を構成している半導体層６の上面と
同じ高さ位置にしている埋込み層としての半導体層8L及
び8Rとを有する。なお、積層体３の良さ方向の両端面
は、ファブリペローの反射面を形成している。 また、半導体基板１の主面1a上に、埋込み層としての
半導体層8R上において形成され且つ電子素子としてのMI
S形電界効果トランジスタＭを形成している第２の半導
体層11を有する。 この半導体層11は、Siの多結晶化薄膜でなり、そし
て、その多結晶化薄膜上に、SiO2でなるゲート絶縁膜15
が、半導体層11を横切って半導体層8R上に延長するよう
に局部的に形成され、一方、そのゲート絶縁膜15上に、
ゲート電極16が、半導体層11を、ゲート絶縁膜15を介し
て横切って半導体層8R上に延長するように形成され、ま
た、半導体層11に、ゲート電極16を挟んだ両位置におい
て、ｎ型不純物またはｐ型不純物が高濃度に導入され
て、ドレイン領域13及びソース領域14が、それら間にチ
ャンネル領域12を残して、形成されている。 さらに、半導体層8L上から、半導体層６及び8R上を通
って、半導体層11に形成しているドレイン領域13上まで
延長し、半導体層６及びドレイン領域13に連結している
電極兼配線層17を有する。 また、半導体層11に形成しているソース領域14上に、
ソース電極層18が連結して形成されている。 さらに、半導体基板１の主面1aと対向している主面1b
上に、電極層19が連結して形成されている。 以上が、本願第１番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する本願第１番目の発明による光
電子集積回路において、半導体基板１と、半導体層４〜
６、7L、7R、8L、8Rとからなる第１の半導体層２とは、
電極層19及び電極兼配線層17とを含んで、光素子として
の半導体レーザＬを構成していることは明らかである。 また、チャンネル領域12、ドレイン領域13及びソース
領域14を形成している第２の半導体層11は、ゲート絶縁
膜15と、ゲート電極16と、ドレイン電極層18と、電極兼
配線層17とを含んで、電子素子としてのMIS形電界効果
トランジスタＭを構成していることは明らかである。 さらに、光素子としての半導体レーザＬの負極側であ
るクラッド層としての半導体層６と、電子素子としての
MIS形電界効果トランジスタＭのドレイン領域13とが、
電極兼配線層17を介して接続されているので、電極層19
及び18間に、電極層18側を正極性とする電源を接続すれ
ば、その電源に、第２図に示すように、半導体レーザＬ
が、MIS形電界効果トランジスタＭを介して接続されて
いる構成が得られるので、電極層16及び18間に、制御信
号を、所要の極性と値とで供給することによって、MIS
形電界効果トランジスタＭをオン・オフ制御させること
ができ、そして、それに応じて、半導体レーザＬに、電
源から駆動電流を間断して流すことができ、よって、半
導体レーザＬから、レーザ光を、制御信号に応じて間断
して外部に発射させることができる。 従って、第１図に示す本願第１番目の発明による光電
子集積回路によれば、半導体レーザＬと、それを駆動制
御するMIS形電界効果トランジスタＭとを有する光電子
集積回路としての機能を呈する。 ところで、第１図に示す本願第１番目の発明による光
電子集積回路によれば、半導体基板１と、その半導体基
板１上に形成された第１及び第２の半導体層２及び11と
を有し、そして、半導体基板１と第１の半導体層２とを
用いて光素子としての半導体レーザＬが形成され、ま
た、第２の半導体層11を用いて電子素子としてのMIS形
電界効果トランジスタＭが形成されている構成を有する
ので、前述した従来の光電子集積回路の場合と同様に、
光素子を半導体レーザとし、また、電子素子をその半導
体レーザを駆動制御するMIS形電界効果トランジスタと
した光電子集積回路の構成を、容易に得ることができ
る。 しかしながら、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、光素子としての半導体レー
ザＬを形成している半導体層２を構成している半導体層
４、６、7L、8L、7R、8Rが、同じく光素子としての半導
体レーザＬを構成している半導体基板１と同じIII−Ｖ
族化合物半導体結晶のInP結晶でなり、また、半導体層
２を構成している半導体層５が、半導体基板１のInP結
晶でなるIII−Ｖ族化合物半導体結晶とは異なるInGaAsP
系結晶でなるIII−Ｖ族化合物半導体結晶であるが、そ
のInGaAsP結晶でなるIII−Ｖ族化合物半導体結晶に、半
導体基板１のInP結晶でなるIII−Ｖ族化合物半導体結晶
との間で格子定数の差をわずかしか有しない組成を有せ
しめることができるので、半導体層２が半導体基板１上
に結晶性良く形成されている。 また、このとき、半導体基板１及び半導体層２が、光
素子としての半導体レーザＬが満足し得る特性を発揮す
る組成を有している。 このことから、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、光素子としての半導体レー
ザＬが、満足し得る特性を発揮する。 また、電子素子としてのMIS形電界効果トランジスタ
Ｍを形成している半導体層11が、Siの多結晶化薄膜でな
るので、その半導体層11を、半導体基板１の主面1a上
に、Siでなる半導体薄膜を、半導体層7R及び8Rを介して
形成し、次で、その半導体薄膜を多結晶化することによ
って形成することができる。このため、半導体層11を、
半導体基板１が、光素子としての半導体レーザＬが満足
し得る特性を発揮する組成を有するInP結晶でなるIII−
Ｖ族化合物半導体結晶でなるとしても、そのような半導
体基板１によって制限を受けることなしに、電子素子と
してのMIS形電界効果トランジスタＭが満足し得る特性
を発揮する薄膜として、半導体基板１の主面1a上に、半
導体層7R及び8Rを介して、容易に形成することができる
ので、半導体層11が、半導体基板１上に、電子素子とし
てのMIS形電界効果トランジスタＭが、満足し得る特性
を発揮する薄膜として、良好に形成されている。 このことから、第１図に示す本願第１番目の発明によ
る光電子集積回路によれば、電子素子としてのMIS形電
界効果トランジスタＭが、満足し得る特性を発揮する。 以上のことから、第１図に示す本願第１番目の発明に
よる光電子集積回路によれば、光素子としての半導体レ
ーザＬ及び電子素子としてのMIS形電界効果トランジス
タＭのいずれも、満足し得る特性を発揮する。
【実施例２】 次に、第３図を伴って本願第２番目の発明による光電
子集積回路の実施例を述べよう。 第３図において、第１図との対応部分には同一符号を
付し、詳細説明を省略する。 第３図に示す本発明による光電子集積回路は、次の事
項を除いて、第１図で上述した従来の光電子集積回路と
同様の構成を有する。 すなわち、光素子としての半導体レーザＬを形成して
いる半導体層２と、電子素子としてのMIS形電界効果ト
ランジスタＭを形成している半導体層11とが、ともに、
半導体基板１の主面1a上に形成されている第１図に示す
構成に代え、それら半導体層２及び11が、半導体基板１
の相対向している主面1a及び1b上にそれぞれ形成されて
いる。 ただし、本例の場合、半導体基板１は、その主面1a側
においてメサ状部1cを有さず、積層体３を構成している
半導体層４がメサ状部を形成し、また、積層体３が、半
導体層４〜６の外、半導体層６上に形成され且つInP結
晶でなるキャップ層としてのｐ型半導体層９を有してい
る。 また、第１図に示す構成に有していた電極兼配線層17
が省略され、しかしながら、半導体基板１に、その主面
1b側において、局部的に凹所を19が形成され、その凹所
19内に、例えばSiO2でなる層間絶縁膜としての絶縁膜20
が埋設され、そして、半導体層11が、そのドレイン領域
13の端部を、半導体基板１の主面1bの凹所19を形成して
いない領域に直接的に連結し、他部を絶縁膜20上に延長
して形成され、また、ドレイン領域13上にドレイン用電
極17′が付されている。 さらに、半導体層２を構成している半導体層９、及び
半導体層8L及び8R上に連続延長している電極層21を有す
る。 なお、第３図においては、光電子集積回路が、例えば
ダイヤモンドでなる導電性を有するヒートシンク22上
に、それに電極層21を連結して搭載され、一方、ヒート
シンク22が、例えば銅でなる導電性放熱体23上に半田融
着されている。 以上が、本願第２番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する光電子集積回路によれば、上
述した事項を除いて、第１図で上述した本願第１番目の
発明による光電子集積回路と同様の構成を有し、そし
て、電極層18及び21間でみて、第１図で上述した本願第
１番目の発明による光電子集積回路の場合と同様に且つ
第２図で上述したと同様に、光素子としての半導体レー
ザＬが、電子素子としてのMIS形電界効果トランジスタ
Ｍを介して接続されている構成を有することが明らかで
あるので、詳細説明は省略するが、第１図で上述した本
願第１番目の発明による光電子集積回路の場合と同様の
作用効果が得られる。
子集積回路の実施例を述べよう。 第３図において、第１図との対応部分には同一符号を
付し、詳細説明を省略する。 第３図に示す本発明による光電子集積回路は、次の事
項を除いて、第１図で上述した従来の光電子集積回路と
同様の構成を有する。 すなわち、光素子としての半導体レーザＬを形成して
いる半導体層２と、電子素子としてのMIS形電界効果ト
ランジスタＭを形成している半導体層11とが、ともに、
半導体基板１の主面1a上に形成されている第１図に示す
構成に代え、それら半導体層２及び11が、半導体基板１
の相対向している主面1a及び1b上にそれぞれ形成されて
いる。 ただし、本例の場合、半導体基板１は、その主面1a側
においてメサ状部1cを有さず、積層体３を構成している
半導体層４がメサ状部を形成し、また、積層体３が、半
導体層４〜６の外、半導体層６上に形成され且つInP結
晶でなるキャップ層としてのｐ型半導体層９を有してい
る。 また、第１図に示す構成に有していた電極兼配線層17
が省略され、しかしながら、半導体基板１に、その主面
1b側において、局部的に凹所を19が形成され、その凹所
19内に、例えばSiO2でなる層間絶縁膜としての絶縁膜20
が埋設され、そして、半導体層11が、そのドレイン領域
13の端部を、半導体基板１の主面1bの凹所19を形成して
いない領域に直接的に連結し、他部を絶縁膜20上に延長
して形成され、また、ドレイン領域13上にドレイン用電
極17′が付されている。 さらに、半導体層２を構成している半導体層９、及び
半導体層8L及び8R上に連続延長している電極層21を有す
る。 なお、第３図においては、光電子集積回路が、例えば
ダイヤモンドでなる導電性を有するヒートシンク22上
に、それに電極層21を連結して搭載され、一方、ヒート
シンク22が、例えば銅でなる導電性放熱体23上に半田融
着されている。 以上が、本願第２番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する光電子集積回路によれば、上
述した事項を除いて、第１図で上述した本願第１番目の
発明による光電子集積回路と同様の構成を有し、そし
て、電極層18及び21間でみて、第１図で上述した本願第
１番目の発明による光電子集積回路の場合と同様に且つ
第２図で上述したと同様に、光素子としての半導体レー
ザＬが、電子素子としてのMIS形電界効果トランジスタ
Ｍを介して接続されている構成を有することが明らかで
あるので、詳細説明は省略するが、第１図で上述した本
願第１番目の発明による光電子集積回路の場合と同様の
作用効果が得られる。
【実施例３】 次に、第４図を伴って本願第３番目の発明による光電
子集積回路の実施例を述べよう。 第４図において、第３図との対応部分には同一符号を
付し、詳細説明を省略する。 第４図に示す本願第３番目の発明による光電子集積回
路は、光素子としての半導体レーザＬと、その半導体レ
ーザＬを駆動制御する電子素子としてのMIS形電界効果
トランジスタＭとを有する外、光素子としてのフォトダ
イオードＤを有する光電子集積回路でなり、次の事項を
除いて、第３図に示す本願第２番目の発明による光電子
集積回路と同様の構成を有する。 すなわち、半導体層２上の電極層21が省略され、半導
体層２を構成している半導体層９、8L及び8Rが直接的に
ヒートシンク22に連結されている。 また、半導体基板１に設けた凹所19が省略され、そし
て、半導体層11が、その全域に亘って、半導体基板１の
主面1b上に、絶縁膜20を介して形成されている。 さらに、ドレイン電極層17′が、半導体基板１の主面
1b上に延長して、それと連結している。 また、半導体基板１の主面1b上に、光素子としてのフ
ォトダイオードＤを形成している第３の半導体層41が形
成されている。 この半導体層41は、ｐ型を有し且つInP結晶でなる分
離層としての半導体層43と、ｎ型を有し且つInP結晶で
なるバッファ層としての半導体層42と、n-型を有し且つ
InGaAs系結晶でなる活性層としての半導体層44と、n-型
を有し且つInGaAsP系結晶でなる窓層としての半導体層4
5とがそれらの順に積層され、そして、その積層体45内
に、半導体層45側からｐ型不純物の導入によって形成さ
れた領域46が形成されている構成を有する。 また、半導体層45上に、バッシベーション層としての
絶縁層47が形成され、その絶縁層47上に、その絶縁層47
に予め穿設している窓を通じて領域46に連結している環
状電極48が連結されている。 さらに、半導体層42の上面が外部に露呈され、その露
呈部上に、電極層49が連結して形成されている。 以上が、本願第３番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する光電子集積回路によれば、上
述した事項を除いて、第３図で上述した本願第２番目の
発明による光電子集積回路とと同様の構成を有し、そし
て、電極層18とヒートシンク22との間でみて、第１図で
上述した本願第１番目の発明による光電子集積回路の場
合と同様に且つ第２図で上述したと同様に、光素子とし
ての半導体レーザＬが、電子素子としてのMIS形電界効
果トランジスタＭを介して接続されている構成を有し、
また、第３の半導体層41が、電極層48及び49とともに用
いて、光素子としてのフォトダイオードＤを構成してい
ることは明らかであり、また、フォトダイオードＤを形
成している第３の半導体層41が、半導体レーザＬを形成
している第１の半導体層２に対応しているので、詳細説
明は省略するが、第１図で上述した本願第１番目の発明
による光電子集積回路の場合と同様の作用効果が得られ
る。
子集積回路の実施例を述べよう。 第４図において、第３図との対応部分には同一符号を
付し、詳細説明を省略する。 第４図に示す本願第３番目の発明による光電子集積回
路は、光素子としての半導体レーザＬと、その半導体レ
ーザＬを駆動制御する電子素子としてのMIS形電界効果
トランジスタＭとを有する外、光素子としてのフォトダ
イオードＤを有する光電子集積回路でなり、次の事項を
除いて、第３図に示す本願第２番目の発明による光電子
集積回路と同様の構成を有する。 すなわち、半導体層２上の電極層21が省略され、半導
体層２を構成している半導体層９、8L及び8Rが直接的に
ヒートシンク22に連結されている。 また、半導体基板１に設けた凹所19が省略され、そし
て、半導体層11が、その全域に亘って、半導体基板１の
主面1b上に、絶縁膜20を介して形成されている。 さらに、ドレイン電極層17′が、半導体基板１の主面
1b上に延長して、それと連結している。 また、半導体基板１の主面1b上に、光素子としてのフ
ォトダイオードＤを形成している第３の半導体層41が形
成されている。 この半導体層41は、ｐ型を有し且つInP結晶でなる分
離層としての半導体層43と、ｎ型を有し且つInP結晶で
なるバッファ層としての半導体層42と、n-型を有し且つ
InGaAs系結晶でなる活性層としての半導体層44と、n-型
を有し且つInGaAsP系結晶でなる窓層としての半導体層4
5とがそれらの順に積層され、そして、その積層体45内
に、半導体層45側からｐ型不純物の導入によって形成さ
れた領域46が形成されている構成を有する。 また、半導体層45上に、バッシベーション層としての
絶縁層47が形成され、その絶縁層47上に、その絶縁層47
に予め穿設している窓を通じて領域46に連結している環
状電極48が連結されている。 さらに、半導体層42の上面が外部に露呈され、その露
呈部上に、電極層49が連結して形成されている。 以上が、本願第３番目の発明による光電子集積回路の
実施例の構成である。 このような構成を有する光電子集積回路によれば、上
述した事項を除いて、第３図で上述した本願第２番目の
発明による光電子集積回路とと同様の構成を有し、そし
て、電極層18とヒートシンク22との間でみて、第１図で
上述した本願第１番目の発明による光電子集積回路の場
合と同様に且つ第２図で上述したと同様に、光素子とし
ての半導体レーザＬが、電子素子としてのMIS形電界効
果トランジスタＭを介して接続されている構成を有し、
また、第３の半導体層41が、電極層48及び49とともに用
いて、光素子としてのフォトダイオードＤを構成してい
ることは明らかであり、また、フォトダイオードＤを形
成している第３の半導体層41が、半導体レーザＬを形成
している第１の半導体層２に対応しているので、詳細説
明は省略するが、第１図で上述した本願第１番目の発明
による光電子集積回路の場合と同様の作用効果が得られ
る。
【実施例４】 次に、第５図Ａ〜Ｋを伴って本願第４番目の発明によ
る光電子集積回路の製法の実施例を、第１図で上述した
本願第１番目の発明による光電子集積回路の実施例の製
法の実施例で述べよう。 第５図Ａ〜Ｋにおいて、第１図との対応部分には同一
符号を付して、詳細説明を省略する。 第５図Ａ〜Ｋに示す本願第４番目の発明による光電子
集積回路は、次に述べる順次の工程をとって、第１図で
上述した本願第１番目の発明による光電子集積回路の実
施例を製造する。 すなわち、第１図で上述したと同様の相対向している
主面1a及び1bを有する半導体基板１を用意する（第５図
Ａ）。 そして、その半導体基板１の主面1a上に、爾後第１図
で上述したと同様の半導体層２を構成し且つ積層体３を
構成している半導体層４、５及び６になる半導体層
４′、５′及び６′を、それらの順に、例えば液相エピ
タキシャル成長法によって形成し、それら半導体層
４′、５′及び６′からなる積層体３′を得る（第５図
Ｂ）。 次に、積層体３′に対するエッチング処理を、半導体
基板１に達する深さに行うことによって、半導体基板１
に第１図で上述したと同様のメサ状部1cを形成するとと
もに、積層体３′から、第１図で上述したと同様の半導
体層４、５及び６からなる積層体３を形成する（第５図
Ｃ）。 次に、半導体基板１の主面1a上に、積層体３を挟んだ
両位置において、第１図で上述したと同様の半導体層7L
及び7Rと、半導体層8L及び8Rとを、順次例えば液相エピ
タキシャル成長法によって形成する（第５図Ｄ）。 次に、積層体３及び半導体層8L及び8R上に、爾後第１
図で上述したと同様の半導体層11になるSiでなり且つア
モルファス状または微結晶状でなる半導体薄膜11′を、
スパッタリング法、気相成長法、プラズマ気相成長法な
どによって、連続延長して形成する（第５図Ｅ）。 次に、半導体薄膜11′に対し、レーザ光または電子ビ
ームを照射させることによって、半導体薄膜11′から、
その結晶化されている多結晶化薄膜11″を形成する（第
５図Ｆ）。 次に、多結晶化薄膜11″に対するエッチング処理によ
って、その多結晶化薄膜11″から、第１図で上述したと
同様の多結晶化薄膜でなる半導体層11を形成する（第５
図Ｇ）。 次に、半導体層11上に、それを横切って半導体層8R上
に延長している、第１図で上述したと同様のゲート絶縁
膜15を、堆積処理、続くエッチング処理によって形成す
る（第５図Ｈ）。 次に、ゲート絶縁膜15上に、それを介して多結晶化薄
膜11を横切って半導体層8R上に延長している、第１図で
上述したと同様のゲート電極16を、堆積処理、続くエッ
チング処理によって形成する（第５図Ｉ）。 次に、半導体層11に対するゲート電極16をマスクとす
るｐ型不純物またはｎ型不純物の導入処理、続く熱アニ
ーリング処理によって、半導体層11に、第１図で上述し
たと同様のドレイン領域13及びソース領域14を、それら
間にチャンネル領域12を残して、形成する（第５図
Ｊ）。 次に、半導体層６と半導体層11のドレイン領域13との
間に延長している、第１図で上述したと同様の電極兼配
線層17を形成するとともに、半導体層11のソース領域14
に連結しているドレイン電極層18を形成し、また半導体
基板１の主面1b上に、第１図で上述したと同様の電極層
19を形成し、次で、必要に応じ、熱アニーリング処理を
施す。 以上が、本願第４番目の発明による光電子集積回路の
製法の実施例である。 このような本願第４番目の発明による光電子集積回路
の製法によれば、上述したところから明らかなように、
第１図で上述した本願第１番目の発明による光電子集積
回路を容易に製造することができる。 また、第５図Ａ〜Ｋに示す本願第４番目の発明による
光電子集積回路の製法によれば、光素子としての半導体
レーザＬを形成する半導体層２を構成している半導体層
４、６、7L、8L、7R、8Rが、同じく光素子としての半導
体レーザＬを形成する半導体基板１と同じIII−Ｖ族化
合物半導体結晶のInP結晶でなり、また、半導体層２を
構成している半導体層５が、半導体基板１のInP結晶で
なるIII−Ｖ族化合物半導体結晶とは異なるInGaAsP系結
晶でなるIII−Ｖ族化合物半導体結晶であるが、そのInG
aAsP結晶でなるIII−Ｖ族化合物半導体結晶に、半導体
基板１のInP結晶でなるIII−Ｖ族化合物半導体結晶との
間で格子定数の差をわずかしか有しない組成を有せしめ
ることができるので、半導体層２を半導体基板１上に結
晶性良く形成し得る。 また、このとき、半導体基板１及び半導体層２が、光
素子としての半導体レーザＬが満足し得る特性を発揮す
る組成を有していることから、光素子としての半導体レ
ーザＬを、満足し得る特性を発揮するものとして、容易
に形成し得る。 また、電子素子としてのMIS形電界効果トランジスタ
Ｍを形成する半導体層11をSiの多結晶化薄膜でなるもの
として形成するので、その半導体層11を、半導体基板１
が、光素子としての半導体レーザＬが満足し得る特性を
発揮する組成を有するInPでなるIII−Ｖ族化合物半導体
結晶でなるとしても、そのような半導体基板１によって
制限を受けることなしに、電子素子としてのMIS形電界
効果トランジスタＭが満足し得る特性を発揮する薄膜と
して、半導体基板１の主面1a上に、半導体層7R及び8Rを
介して、容易に形成することができるので、電子素子と
してのMIS形電界効果トランジスタＭを、満足し得る特
性を発揮するものとして、容易に形成し得る。 以上のことから、第５図Ａ〜Ｋに示す本願第４番目の
発明による光電子集積回路の製法によれば、光素子とし
ての半導体レーザＬ及び電子素子としてのMIS形電界効
果トランジスタＭのいずれも、満足し得る特性を発揮す
るものとして、容易に形成し得る。
る光電子集積回路の製法の実施例を、第１図で上述した
本願第１番目の発明による光電子集積回路の実施例の製
法の実施例で述べよう。 第５図Ａ〜Ｋにおいて、第１図との対応部分には同一
符号を付して、詳細説明を省略する。 第５図Ａ〜Ｋに示す本願第４番目の発明による光電子
集積回路は、次に述べる順次の工程をとって、第１図で
上述した本願第１番目の発明による光電子集積回路の実
施例を製造する。 すなわち、第１図で上述したと同様の相対向している
主面1a及び1bを有する半導体基板１を用意する（第５図
Ａ）。 そして、その半導体基板１の主面1a上に、爾後第１図
で上述したと同様の半導体層２を構成し且つ積層体３を
構成している半導体層４、５及び６になる半導体層
４′、５′及び６′を、それらの順に、例えば液相エピ
タキシャル成長法によって形成し、それら半導体層
４′、５′及び６′からなる積層体３′を得る（第５図
Ｂ）。 次に、積層体３′に対するエッチング処理を、半導体
基板１に達する深さに行うことによって、半導体基板１
に第１図で上述したと同様のメサ状部1cを形成するとと
もに、積層体３′から、第１図で上述したと同様の半導
体層４、５及び６からなる積層体３を形成する（第５図
Ｃ）。 次に、半導体基板１の主面1a上に、積層体３を挟んだ
両位置において、第１図で上述したと同様の半導体層7L
及び7Rと、半導体層8L及び8Rとを、順次例えば液相エピ
タキシャル成長法によって形成する（第５図Ｄ）。 次に、積層体３及び半導体層8L及び8R上に、爾後第１
図で上述したと同様の半導体層11になるSiでなり且つア
モルファス状または微結晶状でなる半導体薄膜11′を、
スパッタリング法、気相成長法、プラズマ気相成長法な
どによって、連続延長して形成する（第５図Ｅ）。 次に、半導体薄膜11′に対し、レーザ光または電子ビ
ームを照射させることによって、半導体薄膜11′から、
その結晶化されている多結晶化薄膜11″を形成する（第
５図Ｆ）。 次に、多結晶化薄膜11″に対するエッチング処理によ
って、その多結晶化薄膜11″から、第１図で上述したと
同様の多結晶化薄膜でなる半導体層11を形成する（第５
図Ｇ）。 次に、半導体層11上に、それを横切って半導体層8R上
に延長している、第１図で上述したと同様のゲート絶縁
膜15を、堆積処理、続くエッチング処理によって形成す
る（第５図Ｈ）。 次に、ゲート絶縁膜15上に、それを介して多結晶化薄
膜11を横切って半導体層8R上に延長している、第１図で
上述したと同様のゲート電極16を、堆積処理、続くエッ
チング処理によって形成する（第５図Ｉ）。 次に、半導体層11に対するゲート電極16をマスクとす
るｐ型不純物またはｎ型不純物の導入処理、続く熱アニ
ーリング処理によって、半導体層11に、第１図で上述し
たと同様のドレイン領域13及びソース領域14を、それら
間にチャンネル領域12を残して、形成する（第５図
Ｊ）。 次に、半導体層６と半導体層11のドレイン領域13との
間に延長している、第１図で上述したと同様の電極兼配
線層17を形成するとともに、半導体層11のソース領域14
に連結しているドレイン電極層18を形成し、また半導体
基板１の主面1b上に、第１図で上述したと同様の電極層
19を形成し、次で、必要に応じ、熱アニーリング処理を
施す。 以上が、本願第４番目の発明による光電子集積回路の
製法の実施例である。 このような本願第４番目の発明による光電子集積回路
の製法によれば、上述したところから明らかなように、
第１図で上述した本願第１番目の発明による光電子集積
回路を容易に製造することができる。 また、第５図Ａ〜Ｋに示す本願第４番目の発明による
光電子集積回路の製法によれば、光素子としての半導体
レーザＬを形成する半導体層２を構成している半導体層
４、６、7L、8L、7R、8Rが、同じく光素子としての半導
体レーザＬを形成する半導体基板１と同じIII−Ｖ族化
合物半導体結晶のInP結晶でなり、また、半導体層２を
構成している半導体層５が、半導体基板１のInP結晶で
なるIII−Ｖ族化合物半導体結晶とは異なるInGaAsP系結
晶でなるIII−Ｖ族化合物半導体結晶であるが、そのInG
aAsP結晶でなるIII−Ｖ族化合物半導体結晶に、半導体
基板１のInP結晶でなるIII−Ｖ族化合物半導体結晶との
間で格子定数の差をわずかしか有しない組成を有せしめ
ることができるので、半導体層２を半導体基板１上に結
晶性良く形成し得る。 また、このとき、半導体基板１及び半導体層２が、光
素子としての半導体レーザＬが満足し得る特性を発揮す
る組成を有していることから、光素子としての半導体レ
ーザＬを、満足し得る特性を発揮するものとして、容易
に形成し得る。 また、電子素子としてのMIS形電界効果トランジスタ
Ｍを形成する半導体層11をSiの多結晶化薄膜でなるもの
として形成するので、その半導体層11を、半導体基板１
が、光素子としての半導体レーザＬが満足し得る特性を
発揮する組成を有するInPでなるIII−Ｖ族化合物半導体
結晶でなるとしても、そのような半導体基板１によって
制限を受けることなしに、電子素子としてのMIS形電界
効果トランジスタＭが満足し得る特性を発揮する薄膜と
して、半導体基板１の主面1a上に、半導体層7R及び8Rを
介して、容易に形成することができるので、電子素子と
してのMIS形電界効果トランジスタＭを、満足し得る特
性を発揮するものとして、容易に形成し得る。 以上のことから、第５図Ａ〜Ｋに示す本願第４番目の
発明による光電子集積回路の製法によれば、光素子とし
ての半導体レーザＬ及び電子素子としてのMIS形電界効
果トランジスタＭのいずれも、満足し得る特性を発揮す
るものとして、容易に形成し得る。
【実施例５】 次に、第６図Ａ〜Ｎを伴って本願第５番目の発明によ
る光電子集積回路の製法の実施例を、第３図で上述した
本願第２番目の発明による光電子集積回路の実施例の製
法の実施例で述べよう。 第６図Ａ〜Ｎにおいて、第３図及び第５図Ａ〜Ｋとの
対応部分には同一符号を付して詳細説明を省略する。 第６図Ａ〜Ｎに示す本願第５番目の発明による光集積
回路の製法は、第５図で上述した本願第５番目の発明に
よる光電子集積回路の製法の場合と同様の半導体基板１
を用意する（第６図Ａ）。 そして、その半導体基板１上に、第５図で上述した本
願第５番目の発明による光電子集積回路の製法の場合に
準じて、半導体層４′、５′、６′及び９′からなる積
層体３′を同様に形成する（第６図Ｂ）。 次に、積層体３′に対するエッチング処理によって第
３図で上述した本願第２番目の発明による光電子集積回
路の場合と同様の積層体３を形成する（第５図Ｃ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の半導体層7L、7R、8L及び8R
を形成する（第５図Ｄ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の凹所19を形成する（第５図
Ｅ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の絶縁膜20を形成する（第５
図Ｆ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様のSiでなる半導体薄膜
11′を形成する（第５図Ｇ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様に、Siでなる多結晶化
薄膜でなる半導体層11を形成する（第５図Ｈ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の絶縁膜15を形成する（第５
図Ｉ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様のゲート電極層16を形成する
（第５図Ｊ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様に、半導体層11に、ド
レイン領域13及びソース領域14を形成する（第５図
Ｋ）。 次に、ドレイン領域13及びソース領域14上に、第３図
で上述した本願第２番目の発明による光電子集積回路の
場合と同様の電極層17′及び18を形成し、また、第３図
で上述した本願第２番目の発明による光電子集積回路の
場合と同様の電極層19を形成する（第５図Ｌ）。 次に、光集積回路を、第３図で上述した本願第２番目
の発明による光電子集積回路の場合と同様のヒートシン
ク22上に搭載する（第５図Ｍ）。 次に、ヒートシンク22を、第３図で上述した本願第２
番目の発明による光電子集積回路の場合と同様の導電性
放熱体23上に融着する（第５図Ｎ）。 以上が、本願第５番目の発明による光集積回路の製法
の実施例である。 このような本願第５番目の発明による光集積回路の製
法の実施例によれば、詳細説明は省略するが、本願第４
番目の発明による光集積回路の場合と同様の作用効果が
得られる。
る光電子集積回路の製法の実施例を、第３図で上述した
本願第２番目の発明による光電子集積回路の実施例の製
法の実施例で述べよう。 第６図Ａ〜Ｎにおいて、第３図及び第５図Ａ〜Ｋとの
対応部分には同一符号を付して詳細説明を省略する。 第６図Ａ〜Ｎに示す本願第５番目の発明による光集積
回路の製法は、第５図で上述した本願第５番目の発明に
よる光電子集積回路の製法の場合と同様の半導体基板１
を用意する（第６図Ａ）。 そして、その半導体基板１上に、第５図で上述した本
願第５番目の発明による光電子集積回路の製法の場合に
準じて、半導体層４′、５′、６′及び９′からなる積
層体３′を同様に形成する（第６図Ｂ）。 次に、積層体３′に対するエッチング処理によって第
３図で上述した本願第２番目の発明による光電子集積回
路の場合と同様の積層体３を形成する（第５図Ｃ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の半導体層7L、7R、8L及び8R
を形成する（第５図Ｄ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の凹所19を形成する（第５図
Ｅ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の絶縁膜20を形成する（第５
図Ｆ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様のSiでなる半導体薄膜
11′を形成する（第５図Ｇ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様に、Siでなる多結晶化
薄膜でなる半導体層11を形成する（第５図Ｈ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様の絶縁膜15を形成する（第５
図Ｉ）。 次に、第３図で上述した本願第２番目の発明による光
電子集積回路の場合と同様のゲート電極層16を形成する
（第５図Ｊ）。 次に、第５図で上述した本願第５番目の発明による光
電子集積回路の製法の場合と同様に、半導体層11に、ド
レイン領域13及びソース領域14を形成する（第５図
Ｋ）。 次に、ドレイン領域13及びソース領域14上に、第３図
で上述した本願第２番目の発明による光電子集積回路の
場合と同様の電極層17′及び18を形成し、また、第３図
で上述した本願第２番目の発明による光電子集積回路の
場合と同様の電極層19を形成する（第５図Ｌ）。 次に、光集積回路を、第３図で上述した本願第２番目
の発明による光電子集積回路の場合と同様のヒートシン
ク22上に搭載する（第５図Ｍ）。 次に、ヒートシンク22を、第３図で上述した本願第２
番目の発明による光電子集積回路の場合と同様の導電性
放熱体23上に融着する（第５図Ｎ）。 以上が、本願第５番目の発明による光集積回路の製法
の実施例である。 このような本願第５番目の発明による光集積回路の製
法の実施例によれば、詳細説明は省略するが、本願第４
番目の発明による光集積回路の場合と同様の作用効果が
得られる。
【実施例６】 次に、第７図Ａ〜Ｑを伴って本願第６番目の発明によ
る光電子集積回路の製法の実施例を、第４図で上述した
本願第３番目の発明による光電子集積回路の製法の実施
例で述べよう。 第７図Ａ〜Ｒにおいて、第４図及び第５図Ａ〜Ｋとの
対応部分には同一符号を付し、詳細説明を省略する。 第７図Ａ〜Ｒに示す本願第６番目の発明による光電子
集積回路の製法は、半導体レーザＬを形成する第６図Ａ
〜第６図Ｄに対応している工程（第７図Ａ〜第７図
Ｄ）、及びMIS形電界効果トランジスタＭを形成する第
６図Ｅ〜第６図Ｎに対応している工程（第７図Ｊ〜第７
図Ｑ）に加えて、第４図で上述したフォトダイオードＤ
を形成する工程（第７図Ｆ〜Ｉ）を有することを除い
て、第５図Ａ〜Ｋで上述したと同様であるので、第４図
及び第５図Ａ〜Ｋとの対応部分に同一符号を付し、詳細
説明は省略する。 第７図Ａ〜Ｒに示す本願第６番目の発明による光集積
回路の製法による場合も、本願第４番目の発明による本
発明の製法の場合と同様の作用効果が得られる。 上述においては、本発明の光集積回路、及びその製法
のそれぞれについて、わずかな例を示したに留まり、本
発明の精神を脱することなしに、種々の変型、変更をな
し得るであろう。
る光電子集積回路の製法の実施例を、第４図で上述した
本願第３番目の発明による光電子集積回路の製法の実施
例で述べよう。 第７図Ａ〜Ｒにおいて、第４図及び第５図Ａ〜Ｋとの
対応部分には同一符号を付し、詳細説明を省略する。 第７図Ａ〜Ｒに示す本願第６番目の発明による光電子
集積回路の製法は、半導体レーザＬを形成する第６図Ａ
〜第６図Ｄに対応している工程（第７図Ａ〜第７図
Ｄ）、及びMIS形電界効果トランジスタＭを形成する第
６図Ｅ〜第６図Ｎに対応している工程（第７図Ｊ〜第７
図Ｑ）に加えて、第４図で上述したフォトダイオードＤ
を形成する工程（第７図Ｆ〜Ｉ）を有することを除い
て、第５図Ａ〜Ｋで上述したと同様であるので、第４図
及び第５図Ａ〜Ｋとの対応部分に同一符号を付し、詳細
説明は省略する。 第７図Ａ〜Ｒに示す本願第６番目の発明による光集積
回路の製法による場合も、本願第４番目の発明による本
発明の製法の場合と同様の作用効果が得られる。 上述においては、本発明の光集積回路、及びその製法
のそれぞれについて、わずかな例を示したに留まり、本
発明の精神を脱することなしに、種々の変型、変更をな
し得るであろう。
第１図は、本願第１番目の発明による光電子集積回路の
実施例を示す略線的断面図である。 第２図は、それを電気的回路で表した図である。 第３図は、本願第２番目の発明による光電子集積回路の
実施例を示す略線的断面図である。 第４図は、本願第３番目の発明による光電子集積回路の
実施例を示す略線的断面図である。 第５図Ａ〜Ｋは、本願第４番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 第６図Ａ〜Ｎは、本願第５番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 第７図Ａ〜Ｒは、本願第６番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 １……半導体基板 1a、1b……半導体基板１の主面 ２……第１の半導体層 11……第２の半導体層 41……第３の半導体層 Ｌ……半導体レーザ Ｍ……MIS形電界効果トランジスタ Ｄ……フォトダイオード
実施例を示す略線的断面図である。 第２図は、それを電気的回路で表した図である。 第３図は、本願第２番目の発明による光電子集積回路の
実施例を示す略線的断面図である。 第４図は、本願第３番目の発明による光電子集積回路の
実施例を示す略線的断面図である。 第５図Ａ〜Ｋは、本願第４番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 第６図Ａ〜Ｎは、本願第５番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 第７図Ａ〜Ｒは、本願第６番目の発明の製法の実施例を
示す、順次の工程における略線的断面図である。 １……半導体基板 1a、1b……半導体基板１の主面 ２……第１の半導体層 11……第２の半導体層 41……第３の半導体層 Ｌ……半導体レーザ Ｍ……MIS形電界効果トランジスタ Ｄ……フォトダイオード
フロントページの続き (56)参考文献 特開 昭50−93586（ＪＰ，Ａ) ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶ ＩＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．ＥＤ Ｌ−７，ＮＯ．９ 1986 ＰＰ．500− 502
Claims (6)
- 【請求項１】半導体基板と、 その半導体基板の相対向している第１及び第２の主面中
のいずれか一方上に形成された第１及び第２の半導体層
とを有し、 上記半導体基板がIII−Ｖ族化合物半導体結晶でなり、 上記第１の半導体層が上記半導体基板と同じIII−Ｖ族
化合物半導体結晶でなり、その組成が上記半導体基板を
構成しているIII−Ｖ族化合物半導体結晶との間で格子
定数の差を有していないか有しているとしてもわずかし
か有していない組成を有し、 上記第２の半導体層がSiの多結晶化薄膜でなり、 上記半導体基板と上記第１の半導体層とを用いて光素子
が形成され、 上記第２の半導体層を用いて電子素子が形成されている
ことを特徴とする光電子集積回路。 - 【請求項２】半導体基板と、 その半導体基板の相対向している第１及び第２の主面上
にそれぞれ形成された第１及び第２の半導体層とを有
し、 上記半導体基板がIII−Ｖ族化合物半導体結晶でなり、 上記第１の半導体層が上記半導体基板と同じIII−Ｖ族
化合物半導体結晶でなり、その組成が上記半導体基板を
構成しているIII−Ｖ族化合物半導体結晶との間で格子
定数の差を有していないか有しているとしてもわずかし
か有していない組成を有し、 上記第２の半導体層がSiの多結晶化薄膜でなり、 上記半導体基板と上記第１の半導体層とを用いて光素子
が形成され、 上記第２の半導体層を用いて電子素子が形成されている
ことを特徴とする光電子集積回路。 - 【請求項３】半導体基板と、 その半導体基板の第１の主面上に形成された第１の半導
体層と、 上記半導体基板の上記第１の主面と対向している第２の
主面上に形成された第２及び第３の半導体層とを有し、 上記半導体基板がIII−Ｖ族化合物半導体結晶でなり、 上記第１及び第３の半導体層が上記半導体基板と同じII
I−Ｖ族化合物半導体結晶でなり、その組成が上記半導
体基板を構成しているIII−Ｖ族化合物半導体結晶との
間で格子定数の差を有していないか有しているとしても
わずかしか有していない組成を有し、 上記第２の半導体層がSiの多結晶化薄膜でなり、 上記半導体基板と上記第１の半導体層とを用いて第１の
光素子が形成され、 上記第２の半導体層を用いて電子素子が形成され、 上記第３の半導体層とを用いて第２の光素子が形成され
ていることを特徴とする光電子集積回路。 - 【請求項４】III−Ｖ族化合物半導体結晶でなる半導体
基板を用意する工程と、 上記半導体基板の第１の主面上に、上記半導体基板と同
じIII−Ｖ族化合物半導体結晶でなり、その組成が上記
半導体基板を構成しているIII−Ｖ族化合物半導体結晶
との間で格子定数の差を有していないか有しているとし
てもわずかしか有していない組成を有する第１の半導体
層を形成する工程を含んで光素子を形成する工程と、 上記半導体基板の上記第１の主面上に、Siでなる半導体
薄膜を形成する工程と、その半導体薄膜を多結晶化して
Siの多結晶化薄膜を第２の半導体層として形成する工程
とを含んで電子素子を形成する工程とを有することを特
徴とする光電子集積回路の製法。 - 【請求項５】III−Ｖ族化合物半導体結晶でなる半導体
基板を用意する工程と、 上記半導体基板の第１の主面上に、上記半導体基板と同
じIII−Ｖ族化合物半導体結晶でなり、その組成が上記
半導体基板を構成しているIII−Ｖ族化合物半導体結晶
との間で格子定数の差を有していないか有しているとし
てもわずかしか有していない組成を有する第１の半導体
層を形成する工程を含んで光素子を形成する工程と、 上記半導体基板の上記第１の主面と対向している第２の
主面上に、Siでなる半導体薄膜を形成する工程と、その
半導体薄膜を多結晶化してSiの多結晶化薄膜を第２の半
導体層として形成する工程とを含んで電子素子を形成す
る工程とを有することを特徴とする光電子集積回路の製
法。 - 【請求項６】III−Ｖ族化合物半導体結晶でなる半導体
基板を用意する工程と、 上記半導体基板の第１の主面上に、上記半導体基板と同
じIII−Ｖ族化合物半導体結晶でなり、その組成が上記
半導体基板を構成しているIII−Ｖ族化合物半導体結晶
との間で格子定数の差を有していないか有しているとし
てもわずかしか有していない組成を有する第１の半導体
層を形成する工程を含んで第１の光素子を形成する工程
と、 上記半導体基板の上記第１の主面と対向している第２の
主面上に、Siでなる半導体薄膜を形成する工程と、その
半導体薄膜を多結晶化してSiの多結晶化薄膜を第２の半
導体層として形成する工程とを含んで第１の電子素子を
形成する工程と、 上記半導体基板の上記第２の主面上に、上記半導体基板
と同じIII−Ｖ族化合物半導体結晶でなり、その組成が
上記半導体基板を構成しているIII−Ｖ族化合物半導体
結晶との間で格子定数の差を有していないか有している
としてもわずかしか有していない組成を有する第３の半
導体層を形成する工程を含んで第２の光素子を形成する
工程とを有することを特徴とする光電子集積回路の製
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176589A JP2916639B2 (ja) | 1989-07-07 | 1989-07-07 | 光電子集積回路及びその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176589A JP2916639B2 (ja) | 1989-07-07 | 1989-07-07 | 光電子集積回路及びその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341769A JPH0341769A (ja) | 1991-02-22 |
| JP2916639B2 true JP2916639B2 (ja) | 1999-07-05 |
Family
ID=16016208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1176589A Expired - Fee Related JP2916639B2 (ja) | 1989-07-07 | 1989-07-07 | 光電子集積回路及びその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2916639B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5312765A (en) * | 1991-06-28 | 1994-05-17 | Hughes Aircraft Company | Method of fabricating three dimensional gallium arsenide microelectronic device |
| US5337327A (en) * | 1993-02-22 | 1994-08-09 | Motorola, Inc. | VCSEL with lateral index guide |
| KR101007125B1 (ko) * | 2010-04-13 | 2011-01-10 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093586A (ja) * | 1973-12-19 | 1975-07-25 |
-
1989
- 1989-07-07 JP JP1176589A patent/JP2916639B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．ＥＤＬ−７，ＮＯ．９ １９８６ ＰＰ．５００−５０２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0341769A (ja) | 1991-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6146927A (en) | Semiconductor device, manufacturing method therefor and liquid crystal driving apparatus comprising the semiconductor device | |
| KR100971579B1 (ko) | 반도체 장치의 제조 방법 | |
| EP0626099B1 (en) | Method of manufacturing a high density electronic circuit module | |
| US20060261339A1 (en) | Thin film semiconductor device and method for manufacturing same | |
| JPH0541354A (ja) | 半導体装置およびその作製方法 | |
| JPH0212968A (ja) | 集積された多量子井戸光子及び電子デバイス | |
| US5650664A (en) | Connector effecting an improved electrical connection and a semiconductor apparatus using such connector | |
| JP2916639B2 (ja) | 光電子集積回路及びその製法 | |
| JPH01175775A (ja) | 光駆動ｍｏｓ型半導体装置 | |
| JP3755178B2 (ja) | 半導体レーザ | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPH10293322A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0669085B2 (ja) | 半導体基板の製造方法 | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JP2698182B2 (ja) | 薄膜トランジスタ | |
| JPS61278164A (ja) | 双方向型薄膜半導体装置 | |
| JPH0983010A (ja) | 赤外線受光装置およびその製造方法 | |
| JPS60227467A (ja) | イメ−ジセンサ | |
| JP3041977B2 (ja) | 半導体装置 | |
| JPS59191393A (ja) | 半導体装置 | |
| JPS59222988A (ja) | 化合物半導体素子およびその製造方法 | |
| JPH0992836A (ja) | ポリシリコン薄膜トランジスタ | |
| JPH05326554A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01102984A (ja) | 半導体装置及びその製造方法 | |
| JPH0380354B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |