JP2915888B1 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法

Info

Publication number
JP2915888B1
JP2915888B1 JP10032181A JP3218198A JP2915888B1 JP 2915888 B1 JP2915888 B1 JP 2915888B1 JP 10032181 A JP10032181 A JP 10032181A JP 3218198 A JP3218198 A JP 3218198A JP 2915888 B1 JP2915888 B1 JP 2915888B1
Authority
JP
Japan
Prior art keywords
plating
nickel
wiring board
layer
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10032181A
Other languages
English (en)
Other versions
JPH11214430A (ja
Inventor
和久 佐藤
浩幸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Tokushu Togyo KK
Original Assignee
Nippon Tokushu Togyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26370714&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2915888(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Tokushu Togyo KK filed Critical Nippon Tokushu Togyo KK
Priority to JP10032181A priority Critical patent/JP2915888B1/ja
Priority to US09/340,672 priority patent/US6486551B1/en
Application granted granted Critical
Publication of JP2915888B1 publication Critical patent/JP2915888B1/ja
Publication of JPH11214430A publication Critical patent/JPH11214430A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【要約】 【課題】 電子部品との接続はワイヤボンディングで、
マザーボードとの接続はハンダ付けによるＩＣパッケー
ジで、その電気的接続の信頼性を高める。 【解決手段】 ボンディングパッド４を構成するメタラ
イズ層４ａのニッケルメッキ層４ｂ，４ｃの上の金メッ
キ層４ｄの厚さを１．２〜３．５μｍとし、外部用接続
端子１２を構成するメタライズ層１２ａのニッケルメッ
キ層１２ｂの上の金メッキ層１２ｄの厚さを０．０１〜
１μｍとした。ボンディングパッド４は厚金メッキであ
るからボンディングに支障ないし、外部用接続端子１２
は薄金メッキであるからハンダ中へのＡｕ−Ｓｎなどの
金属間化合物の生成も少ないのでその接合強度を低下さ
せない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩＣパッケージなど
の配線基板に関し、詳しくは、ＩＣ（半導体集積回路素
子）等の電子部品の封止に用いられるセラミック（製）
配線基板のうち、ワイヤボンディングにより電子部品
（チップ）を接続する構造の配線基板及びその製造方法
に関する。
【０００２】
【従来の技術】ＩＣパッケージなどを構成する、この種
のセラミック配線基板（以下、配線基板若しくは単に基
板ともいう）における電子部品接続用の接続端子（ボン
ディングパッド）やマザーボード（プリント基板）との
接続用の外部用接続端子を構成する各メタライズ層は、
Ｗ（タングステン）やＭｏ（モリブデン）等の高融点金
属ペーストをセラミックグリーンシート（未焼成セラミ
ック）の段階においてスクリーン印刷し、このようなグ
リーンシートを積層、圧着してセラミックと同時焼成す
ることで形成される。そして、このようなボンディング
パッドや外部用接続端子をなすメタライズ層には酸化防
止などのため、ニッケルメッキ（Ｎｉメッキ）さらには
金メッキ（Ａｕメッキ）がそれぞれ無電解メッキ法によ
ってかけられるのが普通である。無電解メッキ（鍍金）
法によるのは、この種の配線基板では電気的に独立して
いるメタライズ層を備えているためである。
【０００３】ところで、この種の配線基板では電子部品
をダイアタッチ面に接合し、ワイヤボンダによって電子
部品の多数の接続端子（電極）と配線基板の多数のボン
ディングパッド（電極）とをワイヤ（金やアルミニウム
などからなる金属細線でボンディングワイヤともいわれ
る）でボンディングすることで、その接続がされる。一
方、このように電子部品を実装、接続した配線基板をマ
ザーボードに接続する手段としては、ＰＧＡ（ピングリ
ッドアレイ）接合といわれるもののように、配線基板の
裏面の多数の各外部用接続端子にピンを格子状に配置、
接続し、これをマザーボード側に設けられたソケットに
差し込むことによる接合方式や、ＬＧＡ（ランドグリッ
ドアレイ）接合といわれるもののように、配線基板の裏
面の多数の各外部用接続端子（以下、ＬＧＡパッドとも
いう）を、クリップなどの別の固定手段を介してマザー
ボードの各接続端子に機械的に圧接する接合方式がとら
れることが多い。
【０００４】そして、このような配線基板ではボンディ
ングパッドをなすメタライズ層や外部用接続端子をなす
ピンやメタライズ層には、例えば、ニッケル−硼素合金
メッキ（Ｎｉ−Ｂメッキがかけられ、その上にニッケル
−リン合金メッキ（Ｎｉ−Ｐ）メッキがかけられ、さら
に最表面にはＡｕメッキがかけられる。ここに、Ｎｉ−
Ｂメッキは、メタライズ層との密着性を高めるためのも
のであり、Ｎｉ−Ｐメッキは、金メッキとの密着性を高
めるためのものであり、最表面をなす金メッキは酸化防
止のためのものである。そして、金メッキは、ボンディ
ングパッドについては、ボンディングの信頼性の確保の
ために例えば１．２μｍ以上と比較的厚くかけることが
要求される。
【０００５】また、ＰＧＡ接合のためにロー付けされた
ピンやＬＧＡパッドの最表面の金メッキについても、ソ
ケットへの差込みや機械的圧接に起因する耐摩耗性確保
のため、ボンディングパッドと同様に比較的厚い金メッ
キ（以下、厚金メッキともいう）とすることが要求され
る。したがって、このような配線基板、つまり、電子部
品をワイヤボンド方式で接続して実装してなる配線基板
をマザーボードにＰＧＡ接合やＬＧＡ接合するもので
は、ボンディングパッドや外部用接続端子をなすピンや
メタライズ層ともに最表面の金メッキ層を厚金メッキと
することでよいことから、メッキ工程における問題もな
く、その製造をすることができる。
【０００６】ところが、配線基板をマザーボードにＰＧ
Ａ接合やＬＧＡ接合するものにおいては、その接合にソ
ケットを要することや別の固定手段を要することから、
接合構造が複雑化し、マザーボードへの接合コストがア
ップしてしまう。また、こうした接合では配線距離が長
くなることからインダクタンスの点で不利となる。
【０００７】こうしたことから、ワイヤボンディングに
より電子部品を接続する方式の基板においても、電子部
品を実装した配線基板をマザーボードに接続する手段と
しては、配線基板に形成された多数の外部用接続端子
（外部リード）をマザーボードの各接続端子にハンダ付
けによって接続したいといった要請がある。すなわち、
配線基板の裏面などに形成された多数の外部用接続端子
に例えばＰｂ−Ｓｎ共晶ハンダ等の鉛組成分の小なるＰ
ｂ−Ｓｎハンダ（以下、低融点ハンダともいう）製のハ
ンダボールなどをハンダ付けなどしてハンダバンプを形
成しておき、このハンダバンプを介してマザーボードの
接続端子とハンダ付けするという、いわゆるＢＧＡ（ボ
ールグリッドアレイ）接合などのハンダ付け構造とした
い、といった要請がある。
【０００８】
【発明が解決しようとする課題】しかし、こうしたＢＧ
Ａ接合などのハンダ付けにおいては、配線基板の外部用
接続端子にボンディングパッドと同時に無電解メッキに
よって、Ｎｉメッキをかけ、その上に厚金メッキ（厚Ａ
ｕメッキ）をかけると次のような問題があった。すなわ
ち、このように厚金メッキされた外部用接続端子の上に
ハンダボールをハンダ付けし、そしてマザーボードの接
続端子とハンダ付けする場合には金属間化合物の析出に
より、ハンダ付け性が低下し、その接続の信頼性が低下
してしまうといった問題があった。
【０００９】というのは、配線基板の外部用接続端子と
マザーボードの接続端子とをハンダ付けにより接合した
ときには、ハンダと配線基板の外部用接続端子との接合
界面に、外部用接続端子上のＡｕメッキ又はＮｉメッキ
と、ハンダ中のＳｎ（すず）との拡散によってＡｕ−Ｓ
ｎ又はＮｉ−Ｓｎの硬くて脆い金属間化合物が形成され
る。このため、マザーボード側との接合強度の低下を招
いてしまうのである。とくに、セラミック製の配線基板
のように熱膨張係数の小さいものが、それが大きい樹脂
製のマザーボードに両者の接続端子間でハンダ付けされ
て一体化されたものでは、その後の温度変化によって各
基板材料の熱膨張係数の違いに起因する伸縮量の相違に
より、接続端子相互間のハンダ接合部に亀裂が生じ易
く、断線を生じ易い。
【００１０】したがって、このような金属間化合物の生
成による問題を解消し、配線基板の外部用接続端子のハ
ンダ付け性を高めるためには、金メッキはなるべく薄く
かけないといけない。すなわち、このような外部用接続
端子をなすメタライズ層にＮｉ−Ｂメッキをかけた場合
には、その上のＡｕメッキ層はその厚さが０．０１〜１
μｍとなるように、なるべく薄くかける必要がある。
【００１１】一方で、ボンディングパッドにかけるメッ
キも、このように薄いＡｕメッキ層（以下、薄金メッキ
ともいう）とすれば、ボンディングパッドにおいてワイ
ヤボンディングに支障をきたしてしまう。すなわち、前
記もしたようにワイヤボンディングの信頼性の確保のた
めには、ボンディングパッドの表面の金メッキは厚さが
１．２μｍ以上の厚金メッキとする必要があるためであ
る。
【００１２】このように、配線基板のボンディングパッ
ドや外部用接続端子をなすメタライズ層にかける金メッ
キを厚金メッキとすればハンダ付け性に問題があり、薄
金メッキとすればワイヤボンディングに問題あるといっ
た難点があることから、電子部品との接続がワイヤボン
ディング方式で、マザーボードとの接続がＢＧＡ接続方
式のようなハンダ付け接続となるような配線基板は電気
的接続の信頼性が低いものとなり、或いは、その信頼性
が低いために実用化できないものとされていた。
【００１３】本発明は、かかる点に鑑みて成されたもの
で、その目的とするところは、電子部品との接続はワイ
ヤボンディングによる一方、マザーボードとの接続はハ
ンダ付け（ＢＧＡ接合）によるＩＣパッケージなどの配
線基板において、その電気的接続の信頼性を高めること
にある。
【００１４】上記の目的を達成するため、本願発明は、
電子部品の接続端子と接続されるボンディングパッド
と、マザーボードの接続端子とハンダ付けされる外部用
接続端子とを有し、前記ボンディングパッド及び前記外
部用接続端子を構成する各メタライズ層にニッケルメッ
キ層及び金メッキ層が順次形成されてなる配線基板にお
いて、前記ボンディングパッドを構成するメタライズ層
に形成されたニッケルメッキ層の上の金メッキ層が厚さ
１．２〜３．５μｍとされ、前記外部用接続端子を構成
するメタライズ層に形成されたニッケルメッキ層の上の
金メッキ層が厚さ０．０１〜１μｍとされ、しかも、前
記ボンディングパッドを構成するメタライズ層に形成さ
れたニッケルメッキ層が、ニッケル−硼素合金メッキ層
と該ニッケル−硼素合金メッキ層の上に形成されたニッ
ケル−リン合金メッキ層とからなり、前記外部用接続端
子に形成されたニッケルメッキ層が、ニッケル−硼素合
金メッキ層からなることを特徴とする。
【００１５】本発明では、ボンディングパッドに形成さ
れた金メッキ層は、１．２〜３．５μｍと厚く、したが
って、電子部品の接続端子とのワイヤボンディングに支
障はない。ここで、３．５μｍ以下としたのは、これよ
り厚いと、メッキ析出時にメッキに発生する内部応力
や、セラミックや下地メタライズ層とメッキ層との熱膨
張係数の違いに起因して、そのメッキ後において下地メ
タライズ層の密着性の低下を招くからである。また、
３．５μｍ以下とすると、メッキ時間の短縮やコストの
低減において有利である。一方、外部用接続端子に形成
された金メッキ層について、０．０１〜１μｍとしたの
は、この厚さでニッケルメッキ層の酸化防止に十分であ
り、しかもハンダ付けにおける金属間化合物の生成も少
なく、したがって、ハンダ付性を損なうこともほとんど
ないためである。
【００１６】つまり、外部接続用端子に、Ｐｂ−Ｓｎ系
などのハンダバンプ（端子）を形成、或いはハンダボー
ルを接合すると、金メッキはすみやかにハンダ中に拡散
し、脆い金属間化合物（Ａｕ−Ｓｎ合金）を生成する
が、金メッキが１μｍより厚い場合には同端子上に設け
るハンダ中に多くの金（Ａｕ）が拡散して金属間化合物
が多くなりすぎ、ハンダバンプ自身の強度やハンダバン
プと外部用接続端子との接合強度を低下させるが、これ
より薄ければそのような問題はないためである。外部用
接続端子における金メッキ層の厚さは０．０１〜１μｍ
とするのが適切であるが、より好ましくは０．０３〜
０．１μｍである。
【００１７】かくして本願発明によれば、ワイヤボンデ
ィングにより電子部品を接続すると共にマザーボードの
接続端子とはハンダ付けにより接続する配線基板であり
ながら、ワイヤボンディングの接続の信頼性と、マザー
ボードへのハンダ付けによる接続の信頼性を損なうこと
もない。したがって、電気的接続の信頼性の高い配線基
板と成すことができる。
【００１８】また、前記手段のように、前記ボンディン
グパッドを構成するメタライズ層に形成されたニッケル
メッキ層を、ニッケル−硼素合金メッキ層の上にニッケ
ル−リン合金メッキ層を形成したものとしたものでは金
メッキ層との密着性が優れる。因みに本手段において外
部用接続端子はニッケル−硼素合金メッキ層のみとした
のは、同接続端子への金メッキは薄金メッキであり、そ
れが容易にハンダ中に溶け込むため、その金メッキ層の
密着性はあまり問題とならないためである。また、ニッ
ケル−硼素合金メッキ層の方が、ニッケル−リン合金メ
ッキ層よりもハンダ濡れ性が良好で接続性に優れるため
である。ここにニッケル−硼素合金メッキとは、ニッケ
ル−硼素合金を主成分とするメッキをいい、ニッケル−
リン合金メッキとは、ニッケル−リン合金を主成分とす
るメッキをいう。
【００１９】そして、このような配線基板の製法として
は次のものがある。すなわち、電子部品の接続端子と接
続されるボンディングパッドを構成するメタライズ層
と、マザーボードの接続端子とハンダ付けされる外部用
接続端子を構成するメタライズ層に、無電解メッキによ
ってニッケルメッキ及び金メッキを順次かけることで配
線基板を製造する方法において、前記ボンディングパッ
ド及び前記外部用接続端子を構成するメタライズ層に、
ニッケル−硼素合金メッキをかけ、次いで金メッキを厚
さが０．０１〜１μｍとなるようにかけ、その後、前記
外部用接続端子にメッキがかからないようにマスキング
し、前記ボンディングパッドを構成するメタライズ層に
かけられた金メッキを除去して前記ニッケル−硼素合金
メッキ層の上にニッケル−リン合金メッキをかけ、その
ニッケル−リン合金メッキ層の上に金メッキを厚さが
１．２〜３．５μｍとなるようにかけることを特徴とす
る。
【００２０】この方法によれば、その後、マスキングを
除去することで本発明に係る配線基板が得られるが、マ
スキングの回数を１回とすることができるので、工程の
簡略化が図られる。
【００２１】
【００２２】
【発明の実施の形態】さて次に本発明に係る実施形態例
について図１〜４を参照しながら詳細に説明する。図
中、１は、アルミナセラミック製の多層配線基板であっ
て次のように形成されている。すなわち、本例の配線基
板１は、複数のグリーンシートを積層、熱圧着して焼成
することにより、正方形の板状に形成されてなるセラミ
ック基板１ａをベースとしている。そして、その表面
（上面）２の中央寄り部位（正方形領域）がダイアタッ
チ面３をなし、このダイアタッチ面３を包囲するよう
に、微小な矩形をなすボンディングパッド（群）４が、
図３中２点鎖線で包囲される領域に全ては図示しないが
多数（本例では３７２個）配置されている。ただし、ダ
イアタッチ面３およびボンディングパッド４は、基板１
ａの表面２に形成された各メタライズ層３ａ，４ａに無
電解メッキ法（以下、同じ）によって、Ｎｉ−Ｂメッキ
層３ｂ，４ｂが２．５μｍ、Ｎｉ−Ｐメッキ層３ｃ，４
ｃが２．５μｍ、厚Ａｕメッキ層が３ｄ，４ｄが２．０
μｍの各厚さで順次かけられて構成されている。
【００２３】また、本例では、ボンディングパッド
（群）４を包囲するように、四角リング状に所定の幅で
メタライズ層５ａが形成されており、このメタライズ層
５ａにはＮｉ−Ｂメッキ層５ｂが２．５μｍかけられた
上に、コバール製の断面矩形の角リング６がロー付けさ
れており、同角リング６の内側がキャビティ（電子部品
収容部）をなすように構成されている。なお、ロー付け
された角リング６には、Ｎｉ−Ｐメッキ層５ｃが２．５
μｍ、厚Ａｕメッキ層が２．０μｍの各厚さとなるよう
に、それぞれのメッキがかけられている。しかして、基
板１ａの表面２側は、電子部品７をダイアタッチ面３に
接合し、その接続端子（図示せず）とボンディングパッ
ド４とをワイヤ８によってボンディングした後、角リン
グ６の上面に後述するようにリッド９を被せ、シームウ
ェルドにより封止されるように構成されている（図５参
照）。
【００２４】一方、基板１ａの裏面（下面）１１には、
外部用接続端子（ＢＧＡパッド）１２が、図４中２点鎖
線で包囲される領域において全ては図示しないが縦横に
多数（例えば３２４個）配置されており、図示しない内
部導体配線を介してボンディングパッド４などに接続さ
れている。なお、外部用接続端子（以下、ＢＧＡパッド
ともいう）１２は、基板１ａの裏面１１に形成された平
面視円形の各メタライズ層１２ａの表面に、本例では、
Ｎｉ−Ｂメッキ層１２ｂが２．５μｍ、Ａｕメッキ層１
２ｄが０．０５μｍの各厚さとなるように順次かけられ
ている。なお、このようなメタライズ層３ａ，４ａ，５
ａ，１２ａはタングステンやモリブデン等の高融点金属
からなり、グリーンシートにおいてスクリーン印刷さ
れ、その圧着後、セラミックと同時焼成されている。
【００２５】このような配線基板１には、ダイアタッチ
面３に例えばＡｕ−Ｓｉ系ハンダにて電子部品７がハン
ダ付けされる。そして、電子部品７の接続端子（電極）
とボンディングパッド４とがワイヤボンディングにより
接続され、その後リッド９が被せられ、気密封止される
（図５参照）。このボンディングにおいては、ボンディ
ングパッド４に形成された金メッキ層４ｄが厚金メッキ
であることから問題なくワイヤボンディングされる。
【００２６】さらに、このような電子部品７が搭載され
た配線基板１は、その後、ＢＧＡパッド１２の表面に例
えばＰｂ−Ｓｎ系の低融点ハンダ（ペースト）を印刷な
どにより塗布し、この上に高融点ハンダボールを載置
し、例えば２２０℃に加熱してリフローし、低融点ハン
ダのみを溶融させる。こうして各ＢＧＡパッド（外部用
接続端子）１２に同ボールがハンダ付けされ、図２中２
点鎖線で示したようなハンダバンプ１３を備えた配線基
板１となる。
【００２７】このように電子部品７が封止され、ハンダ
バンプ１３の形成された配線基板１は、所定の接続端子
を有するマザーボード（樹脂製プリント基板）２１に対
し、配線基板１のＢＧＡパッド１２とマザーボード２１
の接続端子２２を位置決めして重ね、両接続端子間１
２，２２でハンダ付けすることにより電気的接続がなさ
れる。図５は、マザーボード２１に配線基板１をハンダ
接合した状態を示している。
【００２８】しかして、この接合構造では、ＢＧＡパッ
ド１２の表面には薄金メッキ層１２ｄが形成されていた
ことから、金属間化合物（Ａｕ−Ｓｎ合金など）の生成
は僅かである。したがって、ハンダ付けの接合強度の低
下や接合の信頼性の低下も防止される。なお、ハンダボ
ールの代わりにＣｕボールをハンダ付けしてバンプを形
成する場合でも同様の効果がある。
【００２９】さて次に、この様な配線基板の好適な製法
について説明する（図６参照）。まず、タングステン等
の高融点金属からなるメタライズペーストをそれぞれ所
定のパターン、配置で印刷してなるグリーンシートを積
層、圧着して同時焼成し、ボンディングパッド４や外部
用接続端子（群）１２などをなすメタライズ層が多数存
在するセラミック基板１ａを製造する。なお、以下のメ
ッキ工程では、ボンディングパッド４及び外部用接続端
子１２をなすメタライズ層４ａ，１２ａへのメッキを中
心に説明する。
【００３０】このようなセラミック基板１ａに露出する
ボンディングパッド及び外部用接続端子などをなすメタ
ライズ層（４ａ，１２ａなど）の全体にＮｉ−Ｂメッキ
を厚さが２．５μｍとなるように１回又は複数のメッキ
でかける。そして、コバール製の角リング６をメタライ
ズ層５ａにロー付けする。次に、全体に厚さが０．０５
μｍとなるように薄金メッキをかける。本製法ではこの
段階で、外部用接続端子（ＢＧＡパッド）１２側のメッ
キは完了するので、そのＢＧＡパッド１２に粘着材（又
は接着剤）付きの樹脂製テープなどからなるマスキング
テープを張付けて次のメッキがかからないように液密状
にマスキングする。そして、ボンディングパッド４の表
面の薄金メッキをエッチングにより剥離し、除去する。
次に、ボンディングパッド４用などのメタライズ層（パ
ッド用メタライズ層）４ａにかけられたＮｉ−Ｂメッキ
層の上に、Ｎｉ−Ｐメッキを２．５μｍの厚さかけ、さ
らにその上に厚金メッキを厚さ２．０μｍとなるように
かける。以後、マスキングテープを剥離すると、メッキ
の完了した所望とする配線基板１（図２参照）を得るこ
とができる。なお、この製法では、薄金メッキのエッチ
ング工程を要するものの、マスキングは１回で済む。
【００３１】もっとも、前記形態の配線基板１の製法は
前記製法に限られるものではない。例えば、次記するメ
ッキ工程でも製造できる（図７参照）。すなわち、ま
ず、ボンディングパッド４及び外部用接続端子１２など
をなすメタライズ層の全体にＮｉ−Ｂメッキを厚さが
２．５μｍとなるようにかける。そして、キャビティ形
成用の角リング６をロー付けする。次に、ボンディング
パッドなどにメッキがかからないように前記と同様にし
てマスキングし、ＢＧＡパッド（外部用接続端子）のみ
を露出させる。そして、ＢＧＡパッド１２をなすメタラ
イズ層１２ａにかけられＮｉ−Ｂメッキ層１２ｂの上に
薄金メッキを０．０５μｍの厚さかける。
【００３２】次に、前記のマスキングを除去する。そし
て、今度はＢＧＡパッド１２をなす薄金メッキ層１２ｄ
の上にメッキがかからないようにマスキングする。次
に、ボンディングパッドなどのＮｉ−Ｂメッキ層の上に
Ｎｉ−Ｐメッキを２．５μｍの厚さとなるようにかけ、
さらに厚金メッキをかけ、最後にマスキングを除去する
というものである。この製法では、前記製法に比べてマ
スキング工程は増えるが、エッチング工程を要しない。
【００３３】前記の実施形態では、コバール製の角リン
グをロー付けしてキャビティを形成する配線基板で説明
したが、本発明の配線基板はもちろんこの様なものに限
定されるものではない。電子部品の接続端子と接続され
るボンディングパッドと、マザーボードの接続端子とハ
ンダ付けされる外部用接続端子とを有し、前記ボンディ
ングパッド及び前記外部用接続端子を構成する各メタラ
イズ層にニッケルメッキ層及び金メッキ層が順次形成さ
れてなる配線基板であれば、いずれのものにおいても具
体化できる。
【００３４】図８は、配線基板の別の形態例を示すもの
である。このものは角リングをロー付けすることなく、
前例と同様の平らなセラミック基板にて具体化した配線
基板３１であり、図中２点鎖線で示したように封止用の
リッド３９を容器（ドーム）形状のものとし、これを被
せて樹脂による接着で封止する構造としたものであり、
詳しくは図示しないが、このものでもまったく同様に本
発明を具体化できることは明らかである。前例とは、角
リングをロー付けせず、異なる形状（ドーム形状）のリ
ッドをニッケルメッキが施されたメタライズ層に直接ロ
ー付けするという点のみ異なるので、同一の部位には同
一の符号を付すに止める。
【００３５】なお、図８の配線基板の製造においては、
前記製法において角リングのロー付け工程が不要となる
ことはいうまでもない。
【００３６】また、前記形態では本発明をセラミック多
層配線基板で説明したが、セラミック単層配線基板にお
いても具体化できる。そして、外部用接続端子は、ダイ
アタッチ面側と反対側（基板の裏面側）に形成した配線
基板で説明したが、ダイアタッチ面側と同一面にあって
もよいことは明らかである。また、アルミナセラミック
製の配線基板で説明したが、これに限定されないことは
明らかである。
【００３７】
【発明の効果】以上の説明から明らかなように、本願発
明に係る請求項１記載の配線基板によれば、ボンディン
グパッドのニッケルメッキ層の上に１．２〜３．５μｍ
といった適切厚さの金メッキ層が形成されているから、
ボンディング性に優れる。そして外部用接続端子には、
ニッケルメッキ層の上に０．０１〜１μｍといった適切
厚さの金メッキ層が形成されているからＡｕ−Ｓｎなど
の金属間化合物の生成も少なく、ハンダ付性の問題もな
い。しかも、前記ボンディングパッドに形成されたニッ
ケルメッキ層と、外部用接続端子に形成されたニッケル
メッキ層とを、それぞれに適する構成に分けたものであ
るから、電子部品との接続はワイヤボンディングによる
一方でマザーボードとの接続はハンダ付けによる配線基
板であるにもかかわらず、電気的接続の信頼性の高い配
線基板と成すことができる。
【００３８】そして請求項２記載の製法によれば、無電
解メッキ工程でマスキングの回数を１回とすることがで
きるので、工程の複雑化を招くことなく配線基板を製造
できる。
【図面の簡単な説明】
【図１】本発明に係る配線基板の一実施形態例を示す概
略断面図。
【図２】図１の要部拡大図。
【図３】図１の配線基板の一部省略平（表）面図。
【図４】図１の配線基板の一部省略底（裏）面図。
【図５】図１の配線基板に電子部品を封止してマザーボ
ードに接合した説明図。
【図６】図１の配線基板を製造するメッキ工程図。
【図７】図１の配線基板を製造する別のメッキ工程図。
【図８】本発明に係る配線基板の別の実施形態例を示す
概略断面図。
【符号の説明】
１，３１ 配線基板 １ａ セラミック基板 ２ 配線基板の表面 ４ ボンディングパッド ４ａ ボンディングパッド用のメタライズ層 ４ｂ，１２ｂ Ｎｉ−Ｂメッキ層 ４ｃ Ｎｉ−Ｐメッキ層 ４ｄ 厚金メッキ ７ 電子部品 １２ 外部用接続端子（ＢＧＡパッド） １２ａ 外部用接続端子用のメタライズ層 １２ｂ Ｎｉ−Ｂメッキ層 １２ｄ 薄金メッキ ２１ マザーボード ２２ マザーボードの接続端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 電子部品の接続端子と接続されるボンデ
    ィングパッドと、マザーボードの接続端子とハンダ付け
    される外部用接続端子とを有し、前記ボンディングパッ
    ド及び前記外部用接続端子を構成する各メタライズ層に
    ニッケルメッキ層及び金メッキ層が順次形成されてなる
    配線基板において、 前記ボンディングパッドを構成するメタライズ層に形成
    されたニッケルメッキ層の上の金メッキ層が厚さ１．２
    〜３．５μｍとされ、前記外部用接続端子を構成するメ
    タライズ層に形成されたニッケルメッキ層の上の金メッ
    キ層が厚さ０．０１〜１μｍとされ、しかも、前記ボン
    ディングパッドを構成するメタライズ層に形成されたニ
    ッケルメッキ層が、ニッケル−硼素合金メッキ層と該ニ
    ッケル−硼素合金メッキ層の上に形成されたニッケル−
    リン合金メッキ層とからなり、前記外部用接続端子に形
    成されたニッケルメッキ層が、ニッケル−硼素合金メッ
    キ層からなることを特徴とする配線基板。
  2. 【請求項２】 電子部品の接続端子と接続されるボンデ
    ィングパッドを構成するメタライズ層と、マザーボード
    の接続端子とハンダ付けされる外部用接続端子を構成す
    るメタライズ層に、無電解メッキによってニッケルメッ
    キ及び金メッキを順次かけることで配線基板を製造する
    方法において、 前記ボンディングパッド及び前記外部用接続端子を構成
    するメタライズ層に、ニッケル−硼素合金メッキをか
    け、次いで金メッキを厚さが０．０１〜１μｍとなるよ
    うにかけ、その後、前記外部用接続端子にメッキがかか
    らないようにマスキングし、前記ボンディングパッドを
    構成するメタライズ層にかけられた金メッキを除去して
    前記ニッケル−硼素合金メッキ層の上にニッケル−リン
    合金メッキをかけ、そのニッケル−リン合金メッキ層の
    上に金メッキを厚さが１．２〜３．５μｍとなるように
    かけることを特徴とする配線基板の製造方法。
JP10032181A 1998-01-28 1998-01-28 配線基板及びその製造方法 Expired - Fee Related JP2915888B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10032181A JP2915888B1 (ja) 1998-01-28 1998-01-28 配線基板及びその製造方法
US09/340,672 US6486551B1 (en) 1998-01-28 1999-06-29 Wired board and method of producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10032181A JP2915888B1 (ja) 1998-01-28 1998-01-28 配線基板及びその製造方法
US09/340,672 US6486551B1 (en) 1998-01-28 1999-06-29 Wired board and method of producing the same

Publications (2)

Publication Number Publication Date
JP2915888B1 true JP2915888B1 (ja) 1999-07-05
JPH11214430A JPH11214430A (ja) 1999-08-06

Family

ID=26370714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10032181A Expired - Fee Related JP2915888B1 (ja) 1998-01-28 1998-01-28 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US6486551B1 (ja)
JP (1) JP2915888B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205451A (ja) * 2020-09-18 2020-12-24 マクセルホールディングス株式会社 半導体装置用基板、半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608385B2 (en) * 1998-11-30 2003-08-19 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
JP3606785B2 (ja) * 2000-05-26 2005-01-05 日本特殊陶業株式会社 配線基板の製造方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2002252318A (ja) * 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP2003100947A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置モジュール
JP3757881B2 (ja) * 2002-03-08 2006-03-22 株式会社日立製作所 はんだ
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
US6858475B2 (en) * 2003-06-30 2005-02-22 Intel Corporation Method of forming an integrated circuit substrate
JP3816928B2 (ja) * 2004-02-20 2006-08-30 日本特殊陶業株式会社 配線基板の製造方法
JP4362599B2 (ja) * 2004-03-05 2009-11-11 Ｄｏｗａメタルテック株式会社 金属部材およびそれを用いた電気接点
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
JP4599132B2 (ja) * 2004-10-19 2010-12-15 富士通株式会社 プリント基板の製造方法およびプリント基板
JP2006128228A (ja) * 2004-10-26 2006-05-18 Seiko Epson Corp 導電膜の形成方法、配線基板、電子デバイスおよび電子機器
US8232655B2 (en) * 2008-01-03 2012-07-31 International Business Machines Corporation Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack
JP5281122B2 (ja) * 2011-06-16 2013-09-04 株式会社フジクラ 接合方法、及び、製造方法
JP5778654B2 (ja) * 2012-12-19 2015-09-16 日本特殊陶業株式会社 セラミック基板及びその製造方法
JP6300579B2 (ja) 2014-03-05 2018-03-28 キヤノン株式会社 実装部材、電子部品およびモジュールの製造方法
JP2021027265A (ja) * 2019-08-08 2021-02-22 日本特殊陶業株式会社 配線基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596365A (ja) 1982-06-30 1984-01-13 Toshiba Corp 無電解金メツキ方法
JPS6056073A (ja) 1983-09-05 1985-04-01 Hitachi Ltd セラミツク基板への部分厚付け金被覆方法
JPH0684546B2 (ja) 1984-10-26 1994-10-26 京セラ株式会社 電子部品
JPH0691177B2 (ja) 1985-04-16 1994-11-14 富士通株式会社 半導体装置の製造方法
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
JPH01303789A (ja) 1988-06-01 1989-12-07 Hitachi Ltd セラミック配線基板の部分厚付け金被覆膜形成方法
US5132185A (en) * 1991-06-21 1992-07-21 General Electric Company Ceramic articles having heat-sealable metallic coatings
JPH0684546A (ja) 1992-09-01 1994-03-25 Japan Storage Battery Co Ltd 電気自動車用蓄電池装置
JPH06264284A (ja) 1993-03-15 1994-09-20 Hitachi Ltd 配線基板の形成方法
JPH06283623A (ja) 1993-03-26 1994-10-07 Ngk Insulators Ltd 半導体パッケージ
JPH07193166A (ja) 1993-11-19 1995-07-28 Citizen Watch Co Ltd 半田バンプ付き半導体装置及びその製造方法
JP4094074B2 (ja) 1996-03-22 2008-06-04 株式会社ルネサステクノロジ 半導体集積回路装置
JP3239231B2 (ja) 1996-04-11 2001-12-17 日本特殊陶業株式会社 パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法
US5757071A (en) * 1996-06-24 1998-05-26 Intel Corporation C4 substrate contact pad which has a layer of Ni-B plating
US5838089A (en) 1997-02-18 1998-11-17 Kobe Steel Usa Inc. Acoustic wave devices on diamond with an interlayer
US6383269B1 (en) * 1999-01-27 2002-05-07 Shipley Company, L.L.C. Electroless gold plating solution and process
US6362089B1 (en) * 1999-04-19 2002-03-26 Motorola, Inc. Method for processing a semiconductor substrate having a copper surface disposed thereon and structure formed
US6335104B1 (en) * 2000-02-22 2002-01-01 International Business Machines Corporation Method for preparing a conductive pad for electrical connection and conductive pad formed

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205451A (ja) * 2020-09-18 2020-12-24 マクセルホールディングス株式会社 半導体装置用基板、半導体装置の製造方法
JP7132298B2 (ja) 2020-09-18 2022-09-06 マクセル株式会社 半導体装置用基板、半導体装置の製造方法

Also Published As

Publication number Publication date
US6486551B1 (en) 2002-11-26
JPH11214430A (ja) 1999-08-06

Similar Documents

Publication Publication Date Title
JP2915888B1 (ja) 配線基板及びその製造方法
JP3704864B2 (ja) 半導体素子の実装構造
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
US20020024130A1 (en) Electronic component and electronic equipment using the same
JPH09298252A (ja) 半導体パッケージ及びこれを用いた半導体装置
JP3544283B2 (ja) 電子部品用パッケージ
JP4012527B2 (ja) 電子部品の製造方法
JP3719806B2 (ja) 配線基板
JP3585806B2 (ja) ピン付き配線基板
JP2974819B2 (ja) 半導体装置およびその製造方法
JP3279844B2 (ja) 半導体装置及びその製造方法
JP3470852B2 (ja) 配線基板とその製造方法
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JPH05144821A (ja) 半導体装置
JP3230384B2 (ja) 半導体装置
JP3810335B2 (ja) 配線基板
JP3339964B2 (ja) 表面実装型水晶発振器及びその製造方法
JP3881542B2 (ja) 配線基板
JPH0713231Y2 (ja) 集積回路パッケージ
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JPH11260964A (ja) 半導体パッケージ
JP2741611B2 (ja) フリップチップボンディング用基板
JP3279846B2 (ja) 半導体装置の製造方法
JP2730304B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees