JP2914860B2 - Semiconductor device, method of manufacturing the same, polishing method, polishing apparatus and method for regenerating polished surface of polishing apparatus - Google Patents
Semiconductor device, method of manufacturing the same, polishing method, polishing apparatus and method for regenerating polished surface of polishing apparatusInfo
- Publication number
- JP2914860B2 JP2914860B2 JP5284118A JP28411893A JP2914860B2 JP 2914860 B2 JP2914860 B2 JP 2914860B2 JP 5284118 A JP5284118 A JP 5284118A JP 28411893 A JP28411893 A JP 28411893A JP 2914860 B2 JP2914860 B2 JP 2914860B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- polished
- sio
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置とその製
造方法および研磨方法ならびに研磨装置および研磨装置
の研磨面の再生方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method of manufacturing the same, a polishing method, a polishing apparatus, and a method of reproducing a polished surface of the polishing apparatus.
【０００２】[0002]
【従来の技術】従来、半導体装置の製造工程等におい
て、絶縁膜等を平坦化するための研磨工程では研磨剤と
してコロイダルシリカが一般的に用いられていた。2. Description of the Related Art Conventionally, colloidal silica has been generally used as a polishing agent in a polishing step for flattening an insulating film or the like in a semiconductor device manufacturing process or the like.
【０００３】コロイダルシリカのシリカ粒子は、通常ケ
イ酸ナトリウムを原料として用い、これを水溶液中で数
十ｎｍのシリカ粒子に成長させたものが用いられてい
る。[0003] Colloidal silica particles usually use sodium silicate as a raw material, and are used to grow silica particles of several tens of nm in an aqueous solution.
【０００４】研磨剤として用いる場合には通常これを水
に懸濁させたものに、シリカ粒子を平均に分散させるた
めの水素イオン濃度の調整と研磨速度の増大という二つ
の目的により、ＫＯＨやＮａＯＨが添加されている。[0004] When used as an abrasive, KOH or NaOH is usually used for the purpose of adjusting the concentration of hydrogen ions for dispersing silica particles on average and increasing the polishing rate in a suspension of this in water. Is added.
【０００５】例えば、このような研磨剤として不二見研
磨剤工業株式会社（ＦｕｊｉｍｉＣｏｒｐｏｒａｔｉｏ
ｎ）のコンポール８０（ｃｏｍｐｏｌ−８０）という製
品があるが、このようにアルカリ金属を含む研磨剤を用
いてシリコン酸化膜等を研磨すると、研磨剤中のアルカ
リ金属がシリコン酸化膜あるいは半導体素子中に拡散
し、ＭＯＳデバイスにおいてしきい値電圧を変動させる
など半導体装置の信頼性を著しく低下させることになっ
てしまうという問題がある。[0005] For example, as such an abrasive, Fujimi Abrasive Industry Co., Ltd. (Fujimi Corporation)
n), there is a product called Compol-80. When a silicon oxide film or the like is polished using a polishing agent containing an alkali metal as described above, the alkali metal in the polishing agent becomes a silicon oxide film or a semiconductor device. In this case, the reliability of the semiconductor device is significantly reduced, for example, by changing the threshold voltage of the MOS device.
【０００６】このためポリッシュ工程の前に、半導体素
子への不純物拡散を防ぐ保護膜を被ポリッシュ膜の下に
あらかじめ成膜しておくなどの予防策が必要であり、半
導体プロセスが複雑になっていた。For this reason, before the polishing step, it is necessary to take a precautionary measure such as forming a protective film for preventing diffusion of impurities into the semiconductor element under the film to be polished in advance, which complicates the semiconductor process. Was.
【０００７】以下各製造工程における半導体装置の断面
図を参照して従来の製造方法を説明する。A conventional manufacturing method will be described below with reference to cross-sectional views of a semiconductor device in each manufacturing process.
【０００８】図１（ａ）において１は半導体装置の基
板、２は電極等の微細パターンである。In FIG. 1A, 1 is a substrate of a semiconductor device, and 2 is a fine pattern such as an electrode.
【０００９】微細パターン上に保護膜を形成するには図
１（ｂ）のように、まず半導体装置表面全面に保護膜３
を成膜し、次にレジスト４をその上に塗布し、リソグラ
フィ法でレジスト４をパターニングする。In order to form a protective film on a fine pattern, first, as shown in FIG.
Then, a resist 4 is applied thereon, and the resist 4 is patterned by a lithography method.
【００１０】さらにレジストをマスクとして保護膜を選
択的に除去してレジストを剥離すると、図１（ｃ）に示
すように保護膜がパターニングされる。Further, when the protective film is selectively removed using the resist as a mask and the resist is removed, the protective film is patterned as shown in FIG.
【００１１】この図１（ｄ）のように絶縁膜５を成膜し
てから、その表面をポリッシング法で研磨して平坦化す
ると図１（ｅ）に示す平坦な表面が得られる。When the insulating film 5 is formed as shown in FIG. 1D and the surface is polished and flattened by a polishing method, a flat surface shown in FIG. 1E is obtained.
【００１２】しかしながら、このように保護膜形成のた
めに図１（ａ）、図１（ｂ）および図１（ｃ）の工程が
よけいに必要であり、プロセスが複雑であった。However, as shown in FIG. 1A, FIG. 1B and FIG. 1C for forming the protective film, the process is complicated, and the process is complicated.
【００１３】別のコロイダルシリカ系の研磨剤として、
シリカ粒子を四塩化ケイ酸を熱分解したり有機シランを
加水分解したりして成長させ、アンモニアやアミンで水
素イオン濃度の調整を行った。アルカリ金属を含まない
研磨剤もあるが、この様な研磨剤では、シリコン酸化膜
等の研磨速度は著しく遅く、シリコン酸化膜等の研磨に
は実用できないという問題があった。As another colloidal silica-based abrasive,
The silica particles were grown by thermally decomposing tetrachlorosilicic acid or hydrolyzing organic silane, and the hydrogen ion concentration was adjusted with ammonia or amine. Although some polishing agents do not contain an alkali metal, such polishing agents have a problem that the polishing rate of a silicon oxide film or the like is extremely slow and cannot be used for polishing a silicon oxide film or the like.
【００１４】また、従来よりフォトマスク用ガラスの表
面研磨においては、一次研磨として酸化アルミニウム懸
濁液でガラス表面を研磨し、仕上げ研磨として平均粒径
数μｍの酸化セリウム粒子を含む懸濁液で研磨するとい
う方法がとられている。Conventionally, in the surface polishing of glass for photomasks, the glass surface is polished with an aluminum oxide suspension as a primary polishing, and a suspension containing cerium oxide particles having an average particle size of several μm as a final polishing. Polishing has been used.
【００１５】しかしながら、通常、半導体装置の製造工
程においては、絶縁膜の研磨量は高々数μｍ程度で、こ
の様な２段階以上の研磨き好ましくない。However, usually, in the process of manufacturing a semiconductor device, the polishing amount of the insulating film is at most about several μm, and such two or more polishing steps are not preferable.
【００１６】さらに、半導体装置の製造工程において
は、通常、基板表面に数百ｎｍから数千ｎｍ程度の段差
層（導電層）が形成された基板表面に絶縁膜を被覆す
る。Furthermore, in the process of manufacturing a semiconductor device, an insulating film is usually coated on a substrate surface on which a step layer (conductive layer) of about several hundred nm to several thousand nm is formed on the substrate surface.
【００１７】この際段差層内の段差形状は絶縁膜の表面
形状に反映される。At this time, the step shape in the step layer is reflected on the surface shape of the insulating film.
【００１８】さらに、絶縁膜の表面段差を研磨により平
坦化しなければならないが、しかしながら、実際には平
均粒径数μｍの酸化セリウム粒子で、数百ｎｍから数千
ｎｍ程度の段差を平坦化しながら研磨することができる
かどうか、また、絶縁膜表面に傷を発生させることなく
研磨することが可能かどうか、さらにコロイダルシリカ
を用いた場合におけるような絶縁膜へのアルカリ金属汚
染があるかどうかについては、全く知られておらず、フ
ォトマスク用ガラスの研磨に対する上記方法を半導体装
置の製造工程中の研磨工程に対して適用することなどは
全く考慮されていなかった。Further, the surface steps of the insulating film must be flattened by polishing. However, in practice, cerium oxide particles having an average particle size of several μm are used to flatten the steps of several hundred nm to several thousand nm. Whether it can be polished, whether it can be polished without causing scratches on the insulating film surface, and whether there is alkali metal contamination on the insulating film as in the case of using colloidal silica Has not been known at all, and no consideration has been given to applying the above method for polishing glass for photomasks to a polishing step in the manufacturing process of a semiconductor device.
【００１９】上述の如く、半導体装置の製造工程等にお
いて、研磨剤としてコロイダルシリカを用いた従来の研
磨工程においては、アルカリ金属による汚染や研磨速度
が遅いなどの問題があった。As described above, in a conventional polishing process using colloidal silica as a polishing agent in a semiconductor device manufacturing process or the like, there have been problems such as contamination with an alkali metal and a low polishing rate.
【００２０】またモフォトマスク用ガラスの表面研磨に
おいて、酸化セリウム粒子が含まれた懸濁液を用いる方
法があるが、絶縁膜表面に傷を発生することなく、数百
ｎｍから数千ｎｍ程度の段差を平坦化しながら研磨でき
るかどうか、また、アルカリ金属汚染があるかどうかに
ついては、全く知られておらず、上記方法を半導体装置
の製造工程における研磨工程に対して適用することなど
は全く考慮されていなかった。In the surface polishing of a glass for a photomask, there is a method of using a suspension containing cerium oxide particles. However, the surface of the insulating film is not scratched and has a thickness of several hundred nm to several thousand nm. It is not known at all whether or not polishing can be performed while flattening the step, and whether or not there is alkali metal contamination, and it is not at all possible to apply the above method to a polishing step in a semiconductor device manufacturing process. Was not taken into account.
【００２１】研磨による従来の代表的な平坦化技術を図
２（ａ）ないし図２（ｃ）の工程断面図を用いて説明す
ると、まず、図２（ａ）に示すように、Ｓｉ半導体基板
１１上にＳｉＯ2 膜１２を形成し、この後、ＳｉＯ2 膜
１２上に厚さ１．１μｍの金属配線１３を形成する。A typical conventional planarization technique by polishing will be described with reference to the process sectional views of FIGS. 2A to 2C. First, as shown in FIG. An SiO 2 film 12 is formed on 11, and thereafter, a metal wiring 13 having a thickness of 1.1 μm is formed on the SiO 2 film 12.
【００２２】次に図２（ｂ）に示すように、全面にＳｉ
Ｏ2 膜１４を堆積する。このとき、金属配線１３のパタ
ーンに対応してＳｉＯ2 膜１４の表面に凹凸が生じる。
次いでＳｉＯ2 膜１４の表面を研磨し、ＳｉＯ2 膜１４
の表面の凹凸を除去する。このＳｉＯ2 膜１４の研磨は
図３に示す研磨装置を用いて行なう。Next, as shown in FIG.
An O 2 film 14 is deposited. At this time, irregularities are generated on the surface of the SiO 2 film 14 corresponding to the pattern of the metal wiring 13.
Then polishing the surface of the SiO 2 film 14, SiO 2 film 14
The surface irregularities are removed. The polishing of the SiO 2 film 14 is performed using a polishing apparatus shown in FIG.
【００２３】すなわち、図２（ｂ）のように構成された
Ｓｉ基板１を保持体５０１にセットし、このＳｉ基板１
をターンテーブル５０２上で回転させる。ターンテーブ
ル５０２上には、研磨剤供給パイプ５０３が設けられて
おり、これにより、研磨の間、研磨剤５０５が供給され
続けられるようになっている。That is, the Si substrate 1 configured as shown in FIG. 2B is set on the holder 501, and the Si substrate 1
Is rotated on the turntable 502. An abrasive supply pipe 503 is provided on the turntable 502 so that the abrasive 505 can be continuously supplied during polishing.
【００２４】そして、Ｓｉ基板１の研磨面とターンテー
ブル５０２との間には研磨用不織布すなわち研磨用クロ
ス５０４が設けられており、この研磨用クロス５０４と
研磨剤の粒子とによって、基板表面の凹凸が削られる。A polishing non-woven fabric, that is, a polishing cloth 504 is provided between the polishing surface of the Si substrate 1 and the turntable 502, and the polishing cloth 504 and the particles of the polishing agent cause the polishing of the substrate surface. Unevenness is removed.
【００２５】なお、ここでは、荷重体５０１には４０ｋ
ｆｇの荷重が加わっており、１００ｒｐｍの速さで回転
させている。また、ターンテーブル１００は１００ｒｐ
ｍの速さで回転させている。In this case, the load 501 has a weight of 40 k.
A load of fg is applied, and the motor is rotated at a speed of 100 rpm. Also, the turntable 100 is 100 rpm
m.
【００２６】しかしながら、この種の方法では、図２
（ｃ）に示すように、ＳｉＯ2 膜１４の表面のもともと
の凹凸は緩和されるが、金属配線４３間のＳｉＯ2 膜１
４が若干くぼみ、いわゆる、ディッシングが発生する。However, in this type of method, FIG.
As shown in (c), the original irregularities on the surface of the SiO 2 film 14 are reduced, but the SiO 2 film 1 between the metal wirings 43 is reduced.
4 are slightly recessed, so-called dishing occurs.
【００２７】この様子を詳細に調べた結果を図４に示
す。この評価は金属配線１３の幅が５００μｍで、金属
配線４３のピッチ間が１０００μｍの場合のものであ
る。図中、横軸は図２（ｃ）の工程における研磨時間
（秒）を示している。縦軸はＳｉＯ2 膜１２の表面から
ＳｉＯ2 膜１４の表面までの距離を示している。FIG. 4 shows the result of examining this situation in detail. This evaluation is for the case where the width of the metal wiring 13 is 500 μm and the pitch between the metal wirings 43 is 1000 μm. In the figure, the horizontal axis indicates the polishing time (second) in the step of FIG. The vertical axis indicates the distance from the surface of the SiO 2 film 12 to the surface of the SiO 2 film 14.
【００２８】研磨を行なう前は、金属配線１３がある部
分（凸部）のＳｉＯ2 膜１２の表面からＳｉＯ2 膜１４
の表面までの距離（図中の実線）と、金属配線１３がな
い部分（凹部）のＳｉＯ2 膜１２の表面からＳｉＯ2 膜
１４の表面までの距離（図中の点線）との差は、金属配
線１３の膜厚と同じ１．１μｍである。Before polishing, the surface of the SiO 2 film 12 where the metal wiring 13 is located (convex portion) is removed from the surface of the SiO 2 film 14.
Is different from the distance (dotted line in the figure) from the surface of the SiO 2 film 12 to the surface of the SiO 2 film 14 in the portion (recess) where there is no metal wiring 13 (recess). It is 1.1 μm, which is the same as the film thickness of the metal wiring 13.
【００２９】研磨が進と、凸部のＳｉＯ2 膜１４の研磨
速度が凹部のそれより速いため、凸部におけるＳｉＯ2
膜１２・ＳｉＯ2 膜１４間の距離と凸部におけるそれと
の差は縮まっていく。ここで、凸部のＳｉＯ2 膜１４の
研磨速度が凹部のそれより速い理由は、凸部のＳｉＯ2
膜１４に荷重が集中するためである。[0029] the polishing progresses, because the polishing rate of the SiO 2 film 14 of the convex portions is higher than that of the recess, SiO the protrusions 2
The difference between the distance between the film 12 and the SiO 2 film 14 and that at the projections decreases. Here, higher reason than that the polishing rate of the SiO 2 film 14 of the convex portion is concave, SiO convex portion 2
This is because the load concentrates on the film 14.
【００３０】しかしながら、凸部におけるＳｉＯ2 膜１
２・ＳｉＯ2 膜１４間の距離と凹部におけるそれとの差
が縮まっていく速度は非常に遅く、研磨を約７０秒間行
ない、凸部のＳｉＯ2 膜１４を約１．０μｍ研磨で除去
した場合、凹部のＳｉＯ2 膜１４も約０．６５μｍ研磨
で除去され、結果として、凸部におけるＳｉＯ2 膜１２
・ＳｉＯ2 膜１４間の距離と凹部におけるそれとの差は
約０．３５μｍとなる。However, the SiO 2 film 1 in the convex portion
2. The speed at which the difference between the distance between the SiO 2 films 14 and that at the recesses is reduced is extremely slow, and polishing is performed for about 70 seconds, and the SiO 2 film 14 at the protrusions is removed by polishing about 1.0 μm. The SiO 2 film 14 in the concave portion is also removed by polishing about 0.65 μm, and as a result, the SiO 2 film 12 in the convex portion is removed.
The difference between the distance between the SiO 2 films 14 and that at the recess is about 0.35 μm.
【００３１】この方法により、ＳｉＯ2 膜１４の表面を
完全に平坦化するには、研磨量を増やせば良い。すなわ
ち、ＳｉＯ2 膜１４を厚く形成して研磨を行なえば良
い。In order to completely flatten the surface of the SiO 2 film 14 by this method, the polishing amount may be increased. That is, polishing may be performed by forming the SiO 2 film 14 thickly.
【００３２】しかし、この方法では、研磨時間が非常に
長くなり、このような研磨時間の長時間化は生産コスト
の上昇の原因となる。更に、研磨速度の被研磨基体面内
のばらつきは、研磨量に比例して拡大するため、上記の
如きに研磨量を増やすのは望ましくない。However, in this method, the polishing time becomes very long, and such a prolonged polishing time causes an increase in production cost. Further, since the variation in the polishing rate in the surface of the substrate to be polished increases in proportion to the polishing amount, it is not desirable to increase the polishing amount as described above.
【００３３】上記方法に伴う凹部のディッシングを防止
するには、例えば、窒化シリコンなどの膜を凹部の研磨
ストッパーとして設けることにより、凹部のＳｉＯ2 膜
１４の研磨を抑制し、凸部のＳｉＯ2 膜１４の膜厚と凹
部のそれとの差が縮まる速度を速くすれば良い。[0033] To prevent the dishing of the concave portion due to the above method, for example, by providing a film such as a silicon nitride as a polishing stopper recess, to suppress polishing of the SiO 2 film 14 of the concave portion, the convex portion SiO 2 The speed at which the difference between the thickness of the film 14 and that of the concave portion is reduced may be increased.
【００３４】この方法を図５（ａ）ないし図５（ｄ）工
程断面図を用いて説明すると、まず、図５（ａ）に示す
ように、先の方法と同様に、Ｓｉ基板１上にＳｉＯ2 膜
１２、金属配線１３（厚さ１．１μｍ）を形成する。This method will be described with reference to the process sectional views of FIGS. 5A to 5D. First, as shown in FIG. An SiO 2 film 12 and a metal wiring 13 (thickness: 1.1 μm) are formed.
【００３５】次に図５（ｂ）に示すように、金属配線１
３が隠れるように全面ＳｉＯ2 膜１４を堆積する。Next, as shown in FIG.
An SiO 2 film 14 is deposited on the entire surface so that 3 is hidden.
【００３６】次に図５（ｃ）に示すように、ＳｉＯ2 膜
１４上に窒化シリコン膜１５を堆積した後、この窒化シ
リコン膜１５をパターニングして、金属配線１３がない
凹部のＳｉＯ2 膜１４上にのみに窒化シリコン膜１５を
選択的に残置する。Next, as shown in FIG. 5C, after a silicon nitride film 15 is deposited on the SiO 2 film 14, the silicon nitride film 15 is patterned to form a recessed SiO 2 film having no metal wiring 13. Silicon nitride film 15 is selectively left only on.
【００３７】この後、先の方法と同様に、図３に示す研
磨装置を用いて、ＳｉＯ2 膜６４の表面を研磨する。Thereafter, the surface of the SiO 2 film 64 is polished using the polishing apparatus shown in FIG.
【００３８】この方法によれば、図５（ｄ）に示すよう
に、ＳｉＯ2 膜１４の表面のもともとの凹凸を緩和でき
ると共に、凹部のディッシングの発生も防止できる。し
かしながら、金属配線１３間のＳｉＯ2 膜１４が若干出
っ張り、研磨後のＳｉＯ2 膜６４の形状は、研磨前の形
状と凹凸が反転したものとなる。According to this method, as shown in FIG. 5D, the original unevenness on the surface of the SiO 2 film 14 can be reduced, and the occurrence of dishing in the recess can be prevented. However, the SiO 2 film 14 slightly protrudes between the metal wirings 13, and the shape of the SiO 2 film 64 after polishing is the reverse of the shape before and after polishing.
【００３９】この様子を詳細に調べた結果を図６に示
す。この評価は金属配線１３の幅が５００μｍで、金属
配線１３のピッチ間が１０００μｍの場合のものであ
る。図中、横軸は図５（ｄ）の工程における研磨時間
（秒）を示している。縦軸はＳｉＯ2 膜１２の表面から
ＳｉＯ2 膜１４の表面までの距離を示している。FIG. 6 shows the result of examining this situation in detail. This evaluation is performed when the width of the metal wiring 13 is 500 μm and the pitch between the metal wirings 13 is 1000 μm. In the figure, the horizontal axis indicates the polishing time (second) in the step of FIG. The vertical axis indicates the distance from the surface of the SiO 2 film 12 to the surface of the SiO 2 film 14.
【００４０】研磨を行なう前は、金属配線１３がある部
分（凸部）のＳｉＯ2 膜１２の表面からＳｉＯ2 膜１３
の表面までの距離（図中の実線）と、金属配線１３がな
い部分（凹部）のＳｉＯ2 膜１２の表面からＳｉＯ2 膜
１４の表面までの距離（図中の点線）とは、ともに金属
配線１３の膜厚と同じ１．１μｍである。Before polishing, the surface of the SiO 2 film 12 where the metal wiring 13 is located (convex) is removed from the surface of the SiO 2 film 13.
(Solid line in the figure) and the distance from the surface of the SiO 2 film 12 to the surface of the SiO 2 film 14 (the dotted line in the figure) in a portion (recess) where the metal wiring 13 is not present are both metal. It is 1.1 μm, which is the same as the film thickness of the wiring 13.
【００４１】研磨を開始すると、凸部のＳｉＯ2 膜１４
の研磨速度が凹部のそれより速いため、凸部におけるＳ
ｉＯ2 膜１２とＳｉＯ2 膜１４との間の距離と凹部にお
けるそれとの差は縮まっていく。ここで、凸部のＳｉＯ
2 膜１４の研磨速度が凹部のそれより速い理由は、凹凸
を有するものを研磨すると、凸部に荷重が集中するから
である。When polishing is started, the projected SiO 2 film 14 is formed.
Polishing speed is higher than that of the concave portion,
The difference between the distance between the iO 2 film 12 and the SiO 2 film 14 and that at the concave portion decreases. Here, the protrusion SiO
The reason why the polishing rate of the second film 14 is higher than that of the concave portions is that when polishing a material having irregularities, the load is concentrated on the convex portions.
【００４２】更に、この方法では、凹部にストッパー膜
としての窒化シリコン膜１５を設けているため、凹部の
ＳｉＯ2 膜１４の研磨速度は凸部のそれに比べて非常に
遅く、凸部のＳｉＯ2 膜１４の研磨速度により凸部にお
けるＳｉＯ2 膜１２とＳｉＯ2 膜１４間との距離と凹部
におけるそれとの差が縮まっていく。[0042] Further, in this method, since the provided silicon nitride film 15 as a stopper film in the recess, the polishing rate of the SiO 2 film 14 of the recess is very slow compared to that of the convex portion, the convex portion SiO 2 Depending on the polishing rate of the film 14, the difference between the distance between the SiO 2 film 12 and the SiO 2 film 14 in the convex portion and that in the concave portion is reduced.
【００４３】そして、研磨開始後、約７０秒で凹部にお
けるＳｉＯ2 膜１２とＳｉＯ2 膜１４間との距離と凹部
におけるそれとの差がほぼ０になり、ＳｉＯ2 膜１４の
表面が平坦になる。しかしながら、ＳｉＯ2 膜１４の表
面が平坦になっても、この後も研磨が続くため、窒化シ
リコン膜１５で被覆されていない部分、つまり、凸部の
ＳｉＯ2 膜１４は研磨されて薄くなっていく。In about 70 seconds after the start of polishing, the difference between the distance between the SiO 2 film 12 and the SiO 2 film 14 in the concave portion and that in the concave portion becomes almost zero, and the surface of the SiO 2 film 14 becomes flat. . However, even if the surface of the SiO 2 film 14 becomes flat, polishing continues thereafter, so that the portion not covered with the silicon nitride film 15, that is, the convex SiO 2 film 14 is polished and thinned. Go.
【００４４】この結果、凸部におけるＳｉＯ2 膜１２と
ＳｉＯ2 膜１４間との距離は凹部におけるそれよりも小
さくなり、研磨後のＳｉＯ2 膜１４の形状は、研磨前の
形状と凹凸が反転したものとなる。As a result, the distance between the SiO 2 film 12 and the SiO 2 film 14 at the convex portion is smaller than that at the concave portion, and the shape of the SiO 2 film 14 after polishing is inverted from the shape before polishing. It will be.
【００４５】このようなＳｉＯ2 膜１４の形状の反転を
防止するには、ＳｉＯ2 膜１４の表面が平坦になる時点
で、窒化シリコン膜１４が消失するように、窒化シリコ
ン膜１５の膜厚を最適化すれば良いが、最適な膜厚範囲
が狭く、実用性に欠けるという問題がある。更に、この
方法では必須な工程である。窒化シリコン膜１５などの
ストッパー膜を形成し、これをパターニングするという
工程は、複雑でコストがかかるという難点もある。[0045] To prevent the reversal of such a shape of the SiO 2 film 14, when the surface of the SiO 2 film 14 becomes flat, so that the silicon nitride film 14 disappears, the thickness of the silicon nitride film 15 Should be optimized, but there is a problem that the optimum thickness range is narrow and lacks practicality. Furthermore, this method is an essential step. The step of forming a stopper film such as the silicon nitride film 15 and patterning the same is also complicated and costly.
【００４６】上述の如く、従来の研磨による絶縁膜の平
坦化方法では、凹部にディッシグが生じ、完全な平坦化
が困難であるという問題があった。As described above, in the conventional method of flattening an insulating film by polishing, there is a problem that dishing occurs in the concave portion and it is difficult to completely flatten the insulating film.
【００４７】そこで、ディッシングの発生を抑制するた
めに、凹部に窒化シリコン膜などのストッパー膜を選択
的に設けて研磨を行なうという方法が試みられた。Therefore, in order to suppress the occurrence of dishing, a method has been attempted in which a stopper film such as a silicon nitride film is selectively provided in a concave portion and polishing is performed.
【００４８】しかし、この方法にあっては、研磨により
絶縁膜の平坦化が達成された直後に、ストッパー膜がな
い凸部の絶縁膜にディッシングが生じるため、この場合
も、完全な平坦化が困難であるという問題があった。However, in this method, dishing occurs in the convex insulating film without the stopper film immediately after the planarization of the insulating film is achieved by polishing. There was a problem that it was difficult.
【００４９】図７（ａ）および図７（ｂ）は、半導体装
置の従来の他の製造方法における平坦化工程を示す図で
ある。FIGS. 7A and 7B are views showing a flattening step in another conventional method for manufacturing a semiconductor device.
【００５０】図７（ａ）に示すように、半導体基板ある
いは下地基板１上に多層配線、半導体多結晶層、キャパ
シタ、電極等の微細パターン３２を選択的に形成し、該
パターン間に凹部３３、３４を形成する。As shown in FIG. 7A, a fine pattern 32 such as a multilayer wiring, a semiconductor polycrystalline layer, a capacitor, and an electrode is selectively formed on a semiconductor substrate or an undersubstrate 1 and a concave portion 33 is formed between the patterns. , 34 are formed.
【００５１】凹部３３は、隣接した微細パターン間に生
じた凹部であり、凹部３４は、凹部３３に比べて開口幅
が大きい凹部である。The concave portion 33 is a concave portion formed between adjacent fine patterns, and the concave portion 34 is a concave portion having a larger opening width than the concave portion 33.
【００５２】微細パターン３２を有する半導体基板１上
に絶縁膜３５を形成する。更に、この絶縁膜３５にレジ
スト３６を塗布する。An insulating film 35 is formed on the semiconductor substrate 1 having the fine pattern 32. Further, a resist 36 is applied to the insulating film 35.
【００５３】隣接した微細パターン間に生じた凹部３３
上方に塗布されたレジスト３６の膜厚は、凹部３３に比
べて開口幅が大きい凹部３４上方に塗布されたレジスト
３６の膜厚に比べ相対的に薄くなっている。Depressed portion 33 generated between adjacent fine patterns
The film thickness of the resist 36 applied above is relatively smaller than the film thickness of the resist 36 applied above the concave portion 34 having a larger opening width than the concave portion 33.
【００５４】次に図７（ｂ）に示すように、このレジス
ト３６表面を例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ）によりエッチバックし絶縁膜３５を
露出させる。ここで、３５ａは、隣接した微細パターン
間に生じた凹部３３上方に形成された絶縁膜３５であ
り、３５ｂは、凹部３４上方に形成された絶縁膜３５で
ある。Next, as shown in FIG. 7B, the surface of the resist 36 is formed, for example, by RIE (Reactive Ion).
Etching back is performed to expose the insulating film 35. Here, 35a is an insulating film 35 formed above the concave portion 33 generated between adjacent fine patterns, and 35b is an insulating film 35 formed above the concave portion 34.
【００５５】絶縁膜３５の表面形状は、凹部３３上方
の、レジスト３６の膜厚が薄くなっていた部分では、エ
ッチバックにおける絶縁膜３５のエッチングが早く進む
ので、絶縁膜３５全体としては表面にかなりの凹凸すな
わち高低差が生じることになる。The surface shape of the insulating film 35 is such that the etching of the insulating film 35 in the etch back proceeds quickly in the portion where the thickness of the resist 36 is thinner above the concave portion 33, so that the entire insulating film 35 Significant unevenness, that is, a difference in elevation occurs.
【００５６】また、図７（ａ）および図７（ｂ）は、半
導体装置の他の平坦化工程、特に多層工程以前の平坦化
を示す図である。FIGS. 7A and 7B are views showing another flattening step of the semiconductor device, particularly flattening before the multilayer step.
【００５７】図８（ａ）に示すように、半導体基板１上
にキャパシタあるいは電極としての例えばポリシリコン
高融点金属シリサイド層４２を選択的に形成する。ここ
で、ポリシリコン高融点金属シリサイド層４２間のスペ
ースが狭い部分の凹部４３と広い部分の凹部４４が存在
することになる。As shown in FIG. 8A, for example, a polysilicon refractory metal silicide layer 42 as a capacitor or an electrode is selectively formed on the semiconductor substrate 1. Here, the concave portion 43 where the space between the polysilicon refractory metal silicide layers 42 is narrow and the concave portion 44 where the space is wide exist.
【００５８】更に、このポリシリコン高融点金属シリサ
イド層４２を有する半導体基板４１上に絶縁膜４５を形
成する。例えば、この絶縁膜４５がＢＰＳＧ（Ｂｏｒｏ
ｎＰｈｏｓｐｈａｏｏｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓ
ｓ）膜とする。Further, an insulating film 45 is formed on the semiconductor substrate 41 having the polysilicon refractory metal silicide layer. For example, the insulating film 45 is formed of BPSG (Boro).
nPhosphaous Silicon Glas
s) A film.
【００５９】次に図８（ｂ）に示すように、このＢＰＳ
Ｇ膜をリン拡散メルトによりリフローさせる。すると、
ポリシリコン高融点金属シリサイド層４２間のスペース
が広い部分の凹部４４のＢＰＳＧ膜４５はスペースが狭
い部分の凹部４３のＢＰＳＧ膜４５よりも表面高さが低
くなり、絶縁膜４５全体としては表面にかなりの凹凸す
なわち高低差が生じることになる。Next, as shown in FIG.
The G film is reflowed with a phosphorus diffusion melt. Then
The surface height of the BPSG film 45 in the concave portion 44 where the space between the polysilicon refractory metal silicide layers 42 is wide is lower than that of the BPSG film 45 in the concave portion 43 where the space is narrow, and the entire insulating film 45 Significant unevenness, that is, a difference in elevation occurs.
【００６０】このような平坦化工程を含む製造方法にお
いては、半導体基板上に電極、キャバシタ、配線などの
凸部段差構造や、トレンチ、コンタクトホールなどの凹
部段差構造を設けることが非常に多い。この段差構造上
に例えば絶縁膜を設けて、この絶縁膜をエッチバックや
リフローすることによって、これらの段差を平坦化して
いる。In a manufacturing method including such a flattening step, it is very common to provide a convex step structure such as an electrode, a capacitor and a wiring and a concave step structure such as a trench and a contact hole on a semiconductor substrate. For example, an insulating film is provided on the step structure, and these steps are flattened by etching back or reflowing the insulating film.
【００６１】しかしながら、このエッチバックやリフロ
ーといった方法では、凹部の幅がさまざまであるため、
絶縁膜表面を高さを完全に等しくすることができない。
すなわち、絶縁膜を完全に平坦化することができない。However, in the methods such as the etch back and the reflow, since the width of the concave portion is various,
The height of the insulating film surface cannot be made completely equal.
That is, the insulating film cannot be completely planarized.
【００６２】表面に凹凸が残ることは、この後の後工程
にさまざまな悪影響を与える。Remaining irregularities on the surface have various adverse effects on subsequent processes.
【００６３】例えば、表面に凹凸が残る膜上に配線材料
を形成し、この配線材料をパターニングを行う。する
と、パターンの露光の際に、焦点が合致せず、その結
果、形成された配線の形成が乱れ、精度良くパターニン
グできない。For example, a wiring material is formed on a film having unevenness on the surface, and the wiring material is patterned. Then, when the pattern is exposed, the focus does not match, and as a result, the formation of the formed wiring is disturbed, and patterning cannot be performed accurately.
【００６４】近年のサブミクロンデバイスでは、集積度
が上がってチップ内で中心部分と周辺部分の高低差が広
がってきており、配線幅も非常に狭くなっている。この
ような状況では、脱表面の凹凸はパターン形状の乱れを
生じるだけでなく電気特性にも悪影響を及ぼすことにな
る。In recent submicron devices, the degree of integration has increased, the height difference between the central portion and the peripheral portion within the chip has widened, and the wiring width has become very narrow. In such a situation, the unevenness on the removal surface not only causes a disturbance in the pattern shape but also adversely affects the electrical characteristics.
【００６５】また、エッチバックとしては、ＲＩＥを用
いるので、異方性エッチング特有の、開口部のサイズや
パターン占有率の違いによるエッチングレートや形状の
ローディング効果が生じ、エッチングの制御性に欠け
る。In addition, since RIE is used as an etch back, a loading effect of an etching rate and a shape due to a difference in the size of an opening and a pattern occupancy, which is peculiar to anisotropic etching, occurs, and the controllability of etching is lacking.
【００６６】これらの結果として、配線の断線、あるい
は配線間のショート等の不良が起こり、配線の歩留まり
や信頼性を低下させるという問題があった。As a result, there is a problem that a failure such as a disconnection of the wiring or a short circuit between the wirings occurs, and the yield and reliability of the wiring are reduced.
【００６７】図９（ａ）ないし図９（ｃ）は、絶縁膜の
平坦化に関する従来の他の研磨工程を示す断面図であ
る。FIGS. 9A to 9C are cross-sectional views showing another conventional polishing step for flattening an insulating film.
【００６８】まず図９（ａ）に示すようにＳｉ半導体基
板１上にＳｉＯ2 膜５２を堆積する。この後、このＳｉ
Ｏ2 膜５２上に下層配線５３を形成する。First, an SiO 2 film 52 is deposited on a Si semiconductor substrate 1 as shown in FIG. After this, this Si
A lower wiring 53 is formed on the O 2 film 52.
【００６９】次に、図９（ｂ）に示すように下層配線５
３等の全面にＳｉＯ2 膜５４を堆積した後、図９（ｃ）
に示すようにこのＳｉＯ2 膜５４の一部を研磨法により
除去する。Next, as shown in FIG.
After depositing the SiO 2 film 54 on the entire surface of the third or the like, FIG.
As shown in FIG. 7, a part of the SiO 2 film 54 is removed by a polishing method.
【００７０】ここで、研磨の工程は、図９（ｂ）に示す
ＳｉＯ2 膜５４表面の凹凸を取り除き、ＳｉＯ2 膜５４
表面を平坦にするためのものである。[0070] Here, the polishing step removes the unevenness of the SiO 2 film 54 surface as shown in FIG. 9 (b), the SiO 2 film 54
This is for flattening the surface.
【００７１】しかしながら、図９（ｃ）に示すように、
ＳｉＯ2 膜５４表面の一部を平坦にすることは比較的容
易であるものの、ＳｉＯ2 膜５４表面の全体に渡って平
坦にすることは容易ではない。ＳｉＯ2 膜５４の削れ量
はＳｉ基板５１面内の位置によって異なるからである。
この場合、削り量を制御することも容易ではない。However, as shown in FIG.
Although it is relatively easy to flatten the portion of SiO 2 film 54 surface, it is not easy to flatten throughout the SiO 2 film 54 surface. This is because the shaving amount of the SiO 2 film 54 differs depending on the position in the surface of the Si substrate 51.
In this case, it is not easy to control the shaving amount.
【００７２】そこで、窒化シリコン膜等を研磨のストッ
パーとして用いて、削り量を制御する方法が考えられ
る。この方法を図１０（ａ）ないし図１０（ｄ）に示
す。Therefore, a method of controlling the shaving amount using a silicon nitride film or the like as a polishing stopper is considered. This method is shown in FIGS. 10 (a) to 10 (d).
【００７３】この方法は、図１０（ａ）に示すように、
まず、Ｓｉ基板１上にＳｉＯ2 膜６２を堆積する。この
後、このＳｉＯ2 膜６２上に下層配線６３を形成する。This method, as shown in FIG.
First, an SiO 2 film 62 is deposited on the Si substrate 1. Thereafter, a lower wiring 63 is formed on the SiO 2 film 62.
【００７４】次に、図１０（ｂ）に示すように下層配線
６３上にストッパーとなる窒化シリコン膜６４を堆積し
た後、図１０（ｃ）に示すように、窒化シリコン膜６４
上にＳｉＯ2 膜６５を堆積する。そして、図１０（ｄ）
に示すように、ＳｉＯ2 膜６５の一部を研磨法により除
去する。Next, after a silicon nitride film 64 serving as a stopper is deposited on the lower layer wiring 63 as shown in FIG. 10B, the silicon nitride film 64 is formed as shown in FIG.
An SiO 2 film 65 is deposited thereon. Then, FIG.
As shown in FIG. 7, a part of the SiO 2 film 65 is removed by a polishing method.
【００７５】しかしながら、図１０（ｄ）に示すよう
に、研磨の程度はＳｉ基板５２面内の位置によって異な
る。研磨がストッパーとしての窒化シリコン膜６４で止
まっているところもある一方、Ｓｉ基板５２面内の位置
によっては、窒化シリコン膜６４さえもが研磨によって
消失し、下層配線６３が研磨されているところも発生し
ている。However, as shown in FIG. 10D, the degree of polishing differs depending on the position in the surface of the Si substrate 52. While the polishing is stopped at the silicon nitride film 64 as a stopper in some places, depending on the position in the surface of the Si substrate 52, even the silicon nitride film 64 disappears by polishing and the lower wiring 63 is polished. It has occurred.
【００７６】また、図１１（ａ）ないし図１１（ｃ）お
よび図１２（ａ）ないし図１２（ｅ）は、それぞれ薄膜
半導体素子の従来の製造工程に関するものであり、シリ
コンの基板を研磨によって薄膜化する工程を示すもので
ある。FIGS. 11 (a) to 11 (c) and FIGS. 12 (a) to 12 (e) each relate to a conventional manufacturing process of a thin film semiconductor device. This shows a step of thinning.
【００７７】図１１（ａ）に示すように、まず、Ｓｉ基
板１上にＳｉＯ2 膜７２を形成する。As shown in FIG. 11A, first, an SiO 2 film 72 is formed on a Si substrate 1.
【００７８】次に図１１（ｂ）に示すように別のＳｉ基
板７３をＳｉ基板１上にＳｉＯ2 膜７２を介して張り付
けた後、図１１（ｃ）に示すように、Ｓｉ基板７３を研
磨により薄膜化する。Next, as shown in FIG. 11B, another Si substrate 73 is adhered on the Si substrate 1 via the SiO 2 film 72, and then, as shown in FIG. Thinned by polishing.
【００７９】このとき、シリコン薄膜７３の膜厚は図１
１（ｃ）に示すようにＳｉ基板１の面内の位置によって
大きく異なり、位置によってはシリコン薄膜７３が消失
してしまっている。At this time, the thickness of the silicon thin film 73 is
As shown in FIG. 1C, the silicon thin film 73 largely disappears depending on the position in the plane of the Si substrate 1, and the silicon thin film 73 has disappeared depending on the position.
【００８０】そこで、この場合、ＳｉＯ2 膜等を研磨の
ストッパーとして用いる方法により、削り量を制御する
方法が考えられる。その方法を、図１２（ａ）ないし１
２（ｅ）に示す。Therefore, in this case, a method of controlling the shaving amount by using a SiO 2 film or the like as a polishing stopper can be considered. The method is described in FIGS.
2 (e).
【００８１】図１２（ａ）に示すように、まず、Ｓｉ基
板１上にＳｉＯ2 膜８２を形成する。As shown in FIG. 12A, first, an SiO 2 film 82 is formed on a Si substrate 1.
【００８２】次に図１２（ｂ）に示すように別のＳｉ基
板８３をストッパーとしてＳｉ基板１上にＳｉＯ2 膜８
２を介して張り付ける。この後、図１２（ｃ）に示すよ
うに、Ｓｉ基板８３にＳｉＯ2 膜８２表面に到着する穴
を開孔する。これに続いて図１２（ｄ）に示すように、
この開孔部に選択的に所望の厚さのＳｉＯ2 膜８２を堆
積した後、図１２（ｅ）に示す如く、Ｓｉ基板８３の一
部を研磨法により除去する。Next, as shown in FIG. 12B, an SiO 2 film 8 is formed on the Si substrate 1 using another Si substrate 83 as a stopper.
Attach through 2. Thereafter, as shown in FIG. 12C, a hole reaching the surface of the SiO 2 film 82 is formed in the Si substrate 83. Subsequently, as shown in FIG.
After selectively depositing a SiO 2 film 82 having a desired thickness in the opening, a part of the Si substrate 83 is removed by a polishing method as shown in FIG.
【００８３】この場合、図１２（ｅ）に示すように、研
磨の程度はＳｉ基板１の面内の位置によって異なる。Ｓ
ｉＯ2 膜８４で研磨が止まっているところもあるが、Ｓ
ｉ基板１の面内の位置によっては、ＳｉＯ2 膜８４が研
磨によって消失し、結果としてシリコン薄膜８３が消失
してしまっている。In this case, as shown in FIG. 12E, the degree of polishing differs depending on the position in the plane of the Si substrate 1. S
Although polishing is stopped at the iO 2 film 84 in some places,
Depending on the position in the plane of the i-substrate 1, the SiO 2 film 84 disappears by polishing, and as a result, the silicon thin film 83 disappears.
【００８４】このように、従来の半導体装置の製造方法
において、次のような問題があった。As described above, the conventional semiconductor device manufacturing method has the following problems.
【００８５】すなわち、一つの大きな問題としては、研
磨量の制御が難しいということである。ここでいう研磨
量の制御とは、絶対的な研磨速度の制御と研磨速度の面
内の均一性の制御とであり、これらの二つを制御できな
ければ、実用できる技術とはなり得ない。そこで、研磨
量を制御する方法として、研磨のストッパーとして窒化
シリコン膜やＳｉＯ2 膜を用いる方法も考えられてい
る。That is, one major problem is that it is difficult to control the amount of polishing. The control of the polishing amount referred to here is the control of the absolute polishing rate and the control of the in-plane uniformity of the polishing rate. If these two cannot be controlled, it cannot be a practical technique. . Therefore, as a method of controlling the polishing amount, a method of using a silicon nitride film or a SiO 2 film as a polishing stopper has been considered.
【００８６】しかしながら、窒化シリコン膜やＳｉＯ2
膜を研磨のストッパーとして用いる場合は、被研磨物と
ストッパーとの研磨速度の選択比を十分には取ることが
できず、このため、製造には実用しがたいという問題が
ある。さらに、被研磨物とストッパーとの研磨速度の選
択比は、研磨剤の種類によって大きく異なる。例えば、
研磨剤中の水酸化ナトリウムが多く入っていれば、Ｓｉ
Ｏ2 膜の研磨速度は速くなる。このため、研磨剤の種類
によってストッパー材料を選択しなければならないとい
う問題がある。However, a silicon nitride film or SiO 2
When the film is used as a stopper for polishing, it is not possible to obtain a sufficient selection ratio of the polishing rate between the object to be polished and the stopper, so that there is a problem that it is difficult to practically use in manufacturing. Further, the selection ratio of the polishing rate between the object to be polished and the stopper greatly differs depending on the type of the abrasive. For example,
If there is much sodium hydroxide in the abrasive, Si
The polishing rate of the O 2 film increases. For this reason, there is a problem that the stopper material must be selected according to the type of the abrasive.
【００８７】上述のように、従来の半導体の製造方法に
おける研磨工程においては、研磨量の制御が難しく、実
用できないという問題があった。As described above, in the polishing step in the conventional semiconductor manufacturing method, there has been a problem that it is difficult to control the amount of polishing and it is not practical.
【００８８】半導体装置の従来の製造方法における研磨
工程では、また研磨量の制御は、製品を研磨する前にテ
ストピースを研磨し、テストピースで得られた研磨速度
をもとに製品の研磨時間を設定して研磨するという方法
がとられている。In the polishing step in the conventional method of manufacturing a semiconductor device, the polishing amount is controlled by polishing the test piece before polishing the product, and polishing the product by the polishing rate obtained by the test piece. And polishing is performed.
【００８９】しかしながら、研磨速度は、図１８に示す
ように、時間と共に刻々と変化し、テストピースで得ら
れた研磨速度は、必ずしも製品を研磨しているときの研
磨速度と同じではない。However, the polishing rate changes with time as shown in FIG. 18, and the polishing rate obtained by the test piece is not always the same as the polishing rate when polishing the product.
【００９０】このような研磨速度の経時変化は、研磨布
の研磨剤の保持量や保持状態により大きく変わり、コン
トロールするのが非常に難しい。Such a change with time in the polishing rate greatly varies depending on the amount and state of the abrasive held in the polishing pad, and it is very difficult to control the polishing rate.
【００９１】そこで、テストピースで得られた研磨速度
を少しでも製品を研磨しているときの研磨速度と近くす
るために、テストピースの数を増やすことで対応してい
るが、これは、テストピースの材料費の高騰や生産設備
の稼働率の低下など、生産コストの上昇につながり、研
磨工程を実用するにあたっての障害になっている。In order to make the polishing rate obtained by the test pieces as close as possible to the polishing rate when polishing the product, it is necessary to increase the number of test pieces. This has led to an increase in production costs, such as soaring material costs for pieces and a decrease in the operation rate of production equipment, and has been an obstacle to the practical use of the polishing process.
【００９２】また、別の方法としては、製品をあらかじ
め少な目に研磨し、この削り量を測定し、再びこの製品
を研磨するという繰り返しにより、研磨量をコントロー
ルするという方法もとられている。As another method, there is a method in which a product is polished to a small amount in advance, the shaved amount is measured, and the product is polished again to control the polished amount.
【００９３】しかし、この方法では、テストピースの経
費は余りかからないが、手間がかかり、生産設備の稼働
率も低くなってしまう。However, in this method, although the cost of the test piece is small, it is troublesome and the operation rate of the production equipment is reduced.
【００９４】さらに、半導体装置の製造工程での研磨量
は高々１μｍ程度であり、このような少ない研磨量で
は、前記方法では研磨量のコントロールの精度もあまり
良くない。Further, the amount of polishing in the manufacturing process of the semiconductor device is at most about 1 μm, and with such a small amount of polishing, the precision of controlling the amount of polishing is not very good in the above method.
【００９５】半導体装置の従来の製造方法においては、
このように、研磨量の制御が難しいという問題がある。In a conventional method of manufacturing a semiconductor device,
Thus, there is a problem that it is difficult to control the polishing amount.
【００９６】そこで、テストピースにより研磨速度を確
認する方法や、１枚の製品の削り量を確認しながら数回
にわけて研磨する方法がとられているが、手間がかか
り、さらに生産コストも上昇する。また、コントロール
の精度も十分でない。Therefore, a method of confirming the polishing rate by using a test piece and a method of performing polishing several times while confirming the shaving amount of one product have been adopted. However, it is troublesome and production cost is increased. Rise. Also, the accuracy of the control is not sufficient.
【００９７】またさらに、従来の研磨方法においては、
USP.Pat.No.5,036,015「Method ofEndpoint detection
during chemical / Mechanicul Planarization of Semi
condnctor Wafers 」に見られるように、平坦化装置の
ターンテーブルを電気モーターで駆動し、保持装置に保
持されたウェーハとターンテーブル上の研磨用クロスと
の間の摩擦の変化を該電気モーターを流れる電流値の変
化として検知している。Further, in the conventional polishing method,
USP.Pat.No.5,036,015 `` Method of Endpoint detection
during chemical / Mechanicul Planarization of Semi
As seen in "Condnctor Wafers", the turntable of the flattening device is driven by an electric motor, and the change in friction between the wafer held by the holding device and the polishing cloth on the turntable flows through the electric motor. Detected as a change in current value.
【００９８】そして酸化珪素膜を平坦化する際には、あ
らかじめ酸化珪素膜の下により硬い材料層を設けて、研
磨面が酸化珪素膜の研磨による除去を完了し、硬い材料
層に到達し摩擦が大きく増大した時点で平坦化の終了と
している。When the silicon oxide film is flattened, a harder material layer is provided in advance below the silicon oxide film, and the polished surface completes the removal of the silicon oxide film by polishing. Is determined to end when flattening has greatly increased.
【００９９】この従来方法の問題点を図１４ないし図１
６を参照しながら説明する。FIGS. 14 to 1 show the problems of this conventional method.
This will be described with reference to FIG.
【０１００】図１４は従来の研磨装置の概要を示し、タ
ーンテーブル５０２の研磨用クロス５０４と保持具５０
１に保持された半導体ウェーハ１の間の摩擦の変化をモ
ーター５１１，５１２にそれぞれ接続された電流計５１
３，５１４によって検出される電流の変化として検知し
ている。FIG. 14 shows an outline of a conventional polishing apparatus. A polishing cloth 504 of a turntable 502 and a holder 50 are shown.
The change in friction between the semiconductor wafers 1 held by the first and second motors 511 and 512
3, 514 as a change in the current detected.
【０１０１】モーター５１１，５１２に流れる電流は駆
動電源５１５，５１６の電圧に対し図１５に示すように
２次関数状に変化し、駆動電圧の変化により検知量が影
響を受ける。The current flowing through the motors 511 and 512 changes in a quadratic function as shown in FIG. 15 with respect to the voltages of the drive power supplies 515 and 516, and the change in the drive voltage affects the detection amount.
【０１０２】また、図１６に示す様に、モーター電流は
研磨の行われていない無負荷状態においても無負荷電流
Ｉｏが流れるため、摩擦状態を適格に示すことは困難で
ある。Also, as shown in FIG. 16, the motor current flows through the no-load current Io even in the no-load state where polishing is not performed, so that it is difficult to properly indicate the friction state.
【０１０３】さらに、研磨装置には図１４に示す様にモ
ーター５１１，５１２の高調波等によるターンテーブル
５０２および保持装置のそれぞれのシャフト５１７，５
１８への脈動を防止するため、シャフト５１７，５１８
間をベルト５１９，５２０により連結し、機械的脈動の
研磨面への悪影響を防止しているが、ベルト５１９，５
２０とシャフト５１７，５１８間は駆動中、滑りを生じ
易く、この滑りにより、モーター５１１，５１２への負
荷状態が変動し、電流値は研磨状態を反映しにくくな
る。Further, as shown in FIG. 14, the shafts 517 and 5 of the turntable 502 and the holding device by harmonics of the motors 511 and 512 are provided in the polishing apparatus.
Shafts 517, 518 to prevent pulsation to
The belts are connected by belts 519 and 520 to prevent the mechanical pulsation from adversely affecting the polished surface.
During driving, slippage is likely to occur between the shaft 20 and the shafts 517 and 518. Due to this slip, the load state on the motors 511 and 512 fluctuates, and the current value hardly reflects the polishing state.
【０１０４】ところでまた、従来の他の研磨方法におい
ては、ターンテーブルの回転数および被研磨物にかかる
荷重から研磨速度を算出し、この研磨速度と要求される
研磨量とから研磨時間を設定している。Meanwhile, in another conventional polishing method, the polishing rate is calculated from the rotation speed of the turntable and the load applied to the object to be polished, and the polishing time is set from the polishing rate and the required polishing amount. ing.
【０１０５】すなわち、駆動モーターにより回転自在に
形成されたターンテーブル上には研磨用クロスとして不
織布が設けられており、この不織布の上方には被研磨物
を保持する保持部が設けられている。この保持部は駆動
モーターにより回動自在に形成されてる。That is, a nonwoven fabric is provided as a polishing cloth on a turntable rotatably formed by a drive motor, and a holding portion for holding an object to be polished is provided above the nonwoven fabric. This holding portion is formed rotatably by a drive motor.
【０１０６】上記構成において、先ず、前記保持部に被
研磨物である半導体基板すなわち半導体ウェーハが前記
テーブルの上面と対向する位置に取り付けられる。この
ウェーハは、シリコン基板上に第１の絶縁膜を介して配
線が設けられ、この配線および第１の絶縁膜の上には第
２の絶縁膜が設けられたものである。In the above configuration, first, a semiconductor substrate, that is, a semiconductor wafer to be polished is attached to the holding portion at a position facing the upper surface of the table. In this wafer, wiring is provided on a silicon substrate via a first insulating film, and a second insulating film is provided on the wiring and the first insulating film.
【０１０７】次に、前記保持部およびテーブルは駆動モ
ーターによってそれぞれ所定の回転数により回転され
る。この後、前記テーブルとともに回転している不織布
上には研磨剤が供給される。Next, the holding unit and the table are rotated at predetermined rotation speeds by the drive motor. Thereafter, an abrasive is supplied onto the non-woven fabric rotating with the table.
【０１０８】次に、前記保持部は下方に移動され、前記
ウェーハは不織布に接触される。この際、前記ウェーハ
には所定の荷重がかけられている。Next, the holder is moved downward, and the wafer is brought into contact with the nonwoven fabric. At this time, a predetermined load is applied to the wafer.
【０１０９】この後、前記保持部はテーブルの表面と平
行な方向に移動され、ウェーハは所定の時間だけ研磨さ
れる。これにより、前記ウェーハにおける第２の絶縁膜
２は凹凸が削られ平坦にされる。Thereafter, the holder is moved in a direction parallel to the surface of the table, and the wafer is polished for a predetermined time. Thereby, the second insulating film 2 in the wafer is flattened by removing the irregularities.
【０１１０】次に、前記保持部において、ウェーハが交
換される。この後、上述したような工程が繰り返され
る。Next, the wafer is exchanged in the holding section. Thereafter, the steps described above are repeated.
【０１１１】所定の時間、研磨装置を使用した後、前記
不織布のコンデションを良くするため、この不織布には
ブラシによりドレッシングが施される。次に上述したよ
うな工程、即ち研磨、ドレッシングが繰り返された後、
前記不織布は交換される。After using the polishing device for a predetermined time, the nonwoven fabric is dressed with a brush in order to improve the condition of the nonwoven fabric. Next, after the above-mentioned steps, that is, polishing and dressing are repeated,
The nonwoven is replaced.
【０１１２】ところで、上記従来の研磨方法では、設定
された研磨条件、即ち回転数および荷重から研磨速度を
計算し、この研磨速度と必要な研磨量とから研磨時間を
設定している。In the above-described conventional polishing method, the polishing rate is calculated from the set polishing conditions, that is, the number of rotations and the load, and the polishing time is set based on the polishing rate and the required polishing amount.
【０１１３】すなわち、前記回転数および荷重それぞれ
を変えなければ、前記研磨速度も一定であるとして計算
されている。That is, it is calculated that the polishing rate is constant unless the rotation speed and the load are changed.
【０１１４】しかし、前記回転数および荷重それぞれの
設定を変えなくても、研磨の際のウェーハと不織布との
摩擦が研磨時間の経過とともに変化することによって、
研磨速度も変化する。However, the friction between the wafer and the nonwoven fabric at the time of polishing changes as the polishing time elapses without changing the rotation speed and the load.
The polishing rate also changes.
【０１１５】図１７は、不織布の総使用時間と研磨速度
との関係を示す図である。不織布の総使用時間が５０分
以内の段階は使用初期段階とされており、不織布の総使
用時間が５０分以上の段階は稼働段階とされている。FIG. 17 is a diagram showing the relationship between the total use time of the nonwoven fabric and the polishing rate. The stage where the total use time of the nonwoven fabric is within 50 minutes is regarded as the initial stage of use, and the stage where the total use time of the nonwoven fabric is 50 minutes or more is regarded as the operation stage.
【０１１６】図１７によれば、稼働段階においても、不
織布の総使用時間が経過するにつれて研磨速度も変化し
ている。According to FIG. 17, even in the operation stage, the polishing rate changes as the total use time of the nonwoven fabric elapses.
【０１１７】この原因としては、不織布の総使用時間が
増加するにつれて、不織布に研磨剤が目詰まりしたり、
不織布自身が研磨されること、即ち不織布が磨耗される
ことにより、不織布の表面状態が変化することが考えら
れる。The reason for this is that as the total use time of the nonwoven fabric increases, the nonwoven fabric becomes clogged with the abrasive,
It is conceivable that the surface state of the nonwoven fabric changes due to the nonwoven fabric itself being polished, that is, the nonwoven fabric being worn.
【０１１８】つまり、前記不織布の表面において、研磨
剤の供給、排出機能が低下し、被研磨物における研磨効
率が変化する。That is, on the surface of the nonwoven fabric, the function of supplying and discharging the abrasive decreases, and the polishing efficiency of the object to be polished changes.
【０１１９】すなわち、不織布の表面組織は図１３に示
すように無数の繊維間空間があり、この空間内に研磨剤
粒子５０５が保持される。そして研磨時に、保持された
研磨剤がウェーハに排出すなわち供給される。しかしな
がら、この供給排出機能は不織布の磨耗により低下す
る。このため、研磨速度の経時変化を引き起こす。That is, as shown in FIG. 13, the surface structure of the nonwoven fabric has countless inter-fiber spaces, and the abrasive particles 505 are held in these spaces. At the time of polishing, the retained abrasive is discharged or supplied to the wafer. However, the supply / discharge function is reduced due to abrasion of the nonwoven fabric. Therefore, the polishing rate is changed over time.
【０１２０】また、不織布の表面状態がさらに悪くなる
と、被研磨物における研磨面にキズが発生したり、前記
研磨面における平坦性の低下が生じることがある。Further, when the surface condition of the nonwoven fabric is further deteriorated, the polished surface of the object to be polished may be damaged, or the flatness of the polished surface may be reduced.
【０１２１】前記不織布に研磨剤が目詰まりすることに
対しては、適切な時期に不織布をブラシ等によりドレッ
シングすることが考えられる。前記不織布が磨耗するこ
とに対してドレッシングは有効であるが、ドレッシング
で回復、再生しない場合は、不織布の寿命であるから、
適切な時期に不織布を交換する必要がある。In order to prevent the nonwoven fabric from being clogged with the abrasive, it is conceivable to dress the nonwoven fabric with a brush or the like at an appropriate time. Dressing is effective against the wear of the nonwoven fabric, but if the dressing does not recover and regenerate, it is the life of the nonwoven fabric.
It is necessary to change the nonwoven at the appropriate time.
【０１２２】しかしながら、従来の研磨方法では、前記
ドレッシングの時期は作業者の経験等により判断し、前
記不織布の交換の時期については、単位時間当りの研磨
量を測定することによって研磨速度を計算し、この研磨
速度から判断している。However, in the conventional polishing method, the dressing time is determined based on the experience of an operator, and the polishing time is calculated by measuring the polishing amount per unit time for the nonwoven fabric replacement time. It is determined from this polishing rate.
【０１２３】このため、ドレッシングの時期および不織
布の交換の時期は適切なものではなかった。この結果、
被研磨物における研磨速度を一定に保つことができず、
被研磨物における研磨量を正確に制御することができな
かった。Therefore, the time for dressing and the time for replacing the non-woven fabric were not appropriate. As a result,
The polishing rate on the workpiece cannot be kept constant,
The amount of polishing on the object to be polished could not be accurately controlled.
【０１２４】[0124]
【発明が解決しようとする課題】上記したように、半導
体装置の従来の製造方法においては、研磨粒子からアル
カリ金属などの不純物が半導体装置内部に拡散するのを
防ぐために、ポリッシュ工程の前に、半導体素子への不
純物拡散を防ぐ保護膜を被ポリッシュ膜の下にあらかじ
め成膜しておくなどの予防策が必要であり、半導体プロ
セスを複雑化させていたり、あるいは製造工程中に形成
される絶縁膜表面の凹凸のためにパターン形状の乱れが
生じ、配線の断線、あるいは配線間のショート等の不良
が起こり、配線の歩留まりや信頼性を低下させるという
問題点があった。As described above, in the conventional method of manufacturing a semiconductor device, in order to prevent impurities such as alkali metals from diffusing from the abrasive particles into the inside of the semiconductor device, the polishing process is performed before the polishing step. Precautionary measures, such as forming a protective film to prevent impurity diffusion into the semiconductor element under the film to be polished in advance, are necessary, complicating the semiconductor process, or insulating materials formed during the manufacturing process. There is a problem that irregularities in the pattern shape occur due to the unevenness of the film surface, defects such as disconnection of the wiring or short-circuit between the wirings occur, thereby reducing the yield and reliability of the wiring.
【０１２５】また従来の研磨方法では、研磨量の制御は
あらかじめテストピースを研磨し、その得られた研磨速
度をもとに製品の研磨時間を設定して研磨している。ま
た前記ドレッシングの時期は作業者の経験等により判断
し、前記不織布の交換の時期については、単位時間当り
の研磨量を測定することによって研磨速度を計算し、こ
の研磨速度から判断している。このため、ドレッシング
の時期および不織布の交換の時期は適切なものではなか
った。この結果、被研磨物における研磨速度を一定に保
つことができず、被研磨物における研磨量を正確に制御
することができなかった。In the conventional polishing method, the polishing amount is controlled by polishing the test piece in advance and setting the polishing time of the product based on the obtained polishing rate. The timing of the dressing is determined based on the experience of the worker, and the timing of the replacement of the nonwoven fabric is determined by measuring the polishing amount per unit time to calculate the polishing speed, and determining from the polishing speed. For this reason, the time of dressing and the time of replacement of the nonwoven fabric were not appropriate. As a result, the polishing rate on the object to be polished cannot be kept constant, and the amount of polishing on the object to be polished cannot be accurately controlled.
【０１２６】この発明は、不純物による汚染なしに簡便
に得られあるいは膜表面の凹凸によるパターン形状の乱
れを最小限にする半導体装置およびその製造方法、なら
びに被研磨物における研磨量を正確に制御し得る研磨装
置および研磨方法、さらには研磨面の品質を維持するこ
とのできる研磨面の再生方法を提供することを目的とす
る。The present invention provides a semiconductor device and a method for manufacturing the same which can be easily obtained without contamination by impurities or which minimizes the disturbance of the pattern shape due to the unevenness of the film surface, and accurately control the amount of polishing on the object to be polished. An object of the present invention is to provide a polishing apparatus and a polishing method that can be obtained, and a method of regenerating a polished surface that can maintain the quality of a polished surface.
【０１２７】[0127]
【課題を解決するための手段】本発明の第１の態様で
は、半導体装置のポリッシング平坦化工程において使用
する研磨剤として、主成分以外の各元素の比率がほぼ１
００ｐｐｍ以下であるものを用いることを特徴としてい
る。According to a first aspect of the present invention, as a polishing agent used in a polishing flattening step of a semiconductor device, the ratio of each element other than the main component is substantially 1 unit.
It is characterized in that those having a concentration of not more than 00 ppm are used.
【０１２８】本発明の第２の態様では、半導体基板上に
導電膜を形成する工程と、前記導電膜を選択的に除去し
て凹部を形成する工程と、前記凹部を有する導電膜上
に、少なくとも前記凹部の高さ以上に絶縁膜を形成する
工程と、前記導電膜をストッパーとして、前記絶縁膜
を、酸化セリウムを含む研磨剤を用いて研磨除去させる
ことによって、前記導電膜及び前記絶縁膜の表面平滑化
を行う研磨工程とを具備することを特徴とする。In a second aspect of the present invention, a step of forming a conductive film on a semiconductor substrate, a step of selectively removing the conductive film to form a concave portion, and a step of forming a concave portion on the conductive film having the concave portion Forming the insulating film at least above the height of the concave portion, and polishing and removing the insulating film using an abrasive containing cerium oxide, using the conductive film as a stopper, whereby the conductive film and the insulating film are removed. And a polishing step for smoothing the surface.
【０１２９】本発明の第３の態様では、半導体基板上に
選択的に配線部を形成する工程と、前記配線部を有する
前記半導体基板上に絶縁膜を形成する工程と、前記絶縁
膜上に導電膜を形成する工程と、前記絶縁膜を及び導電
膜を選択的に除去して前記配線部を露出させる凹部を形
成する工程と、前記凹部を有する導電膜上に、少なくと
も前記凹部の高さ以上に配線材を形成する工程と、前記
導電膜をストッパーとして、前記配線材を、酸化セリウ
ムを含む研磨剤を用いて研磨除去させることによって、
前記絶縁膜及び配線材の表面平滑化を行う研磨工程とを
具備することを特徴とする。In a third aspect of the present invention, a step of selectively forming a wiring portion on a semiconductor substrate; a step of forming an insulating film on the semiconductor substrate having the wiring portion; A step of forming a conductive film; a step of selectively removing the insulating film and the conductive film to form a concave portion that exposes the wiring portion; and a step of forming at least a height of the concave portion on the conductive film having the concave portion. By forming the wiring material as described above and using the conductive film as a stopper, the wiring material is polished and removed using an abrasive containing cerium oxide,
A polishing step of smoothing the surfaces of the insulating film and the wiring material.
【０１３０】本発明の第４の態様では、半導体基板上に
第一の絶縁膜を形成する工程と、前記第一の絶縁膜上に
選択的に配線部を形成する工程と、前記第一の絶縁膜を
有する前記配線部上に第二の絶縁膜となるべく予定のア
モルファスシリコン膜を形成する工程と、前記アモルフ
ァスシリコン膜上に第三の絶縁膜を少なくとも配線部の
高さ以上に形成する工程と、前記アモルファスシリコン
膜をストッパーとして、前記第三の絶縁膜を、酸化セリ
ウムを含む研磨剤を用いて研磨除去させることによっ
て、前記第三の絶縁膜及び前記アモルファスシリコン膜
の表面平滑化を行う研磨工程と、前記アモルファスシリ
コン膜を第二の絶縁膜に変性させる工程とを具備するこ
とを特徴とする。In a fourth aspect of the present invention, a step of forming a first insulating film on a semiconductor substrate; a step of selectively forming a wiring portion on the first insulating film; Forming an amorphous silicon film intended to be a second insulating film on the wiring portion having an insulating film, and forming a third insulating film on the amorphous silicon film at least at the height of the wiring portion; By using the amorphous silicon film as a stopper, the third insulating film is polished and removed using a polishing agent containing cerium oxide, thereby smoothing the surfaces of the third insulating film and the amorphous silicon film. A polishing step and a step of modifying the amorphous silicon film into a second insulating film.
【０１３１】本発明の第５の態様では、半導体基板に形
成された被加工層を研磨する半導体装置の製造方法にお
いて、被加工層と研磨剤の保持された定盤との間の摩擦
を研磨中に測定し、この摩擦をもとに被加工層の研磨速
度を算出し、この研磨速度を時間で積分してゆき研磨量
を求め、この研磨量が所定量となった時点で研磨を終了
させることを特徴とする。According to a fifth aspect of the present invention, in a method of manufacturing a semiconductor device for polishing a layer to be processed formed on a semiconductor substrate, the friction between the layer to be processed and a surface plate holding an abrasive is polished. During the measurement, the polishing rate of the layer to be processed is calculated based on the friction, and the polishing rate is integrated over time to obtain the polishing amount, and the polishing is completed when the polishing amount reaches a predetermined amount. It is characterized by making it.
【０１３２】本発明の第６の態様では、半導体基板に形
成された被加工層を研磨する半導体装置の製造方法にお
いて、被加工層と研磨剤の保持された定盤との間でされ
る仕事量を積算し、この積算された仕事量が所定量とな
った時点で研磨を終了させることを特徴とする。According to a sixth aspect of the present invention, in a method of manufacturing a semiconductor device for polishing a layer to be processed formed on a semiconductor substrate, a work performed between the layer to be processed and a surface plate holding an abrasive is provided. The amount is integrated, and polishing is terminated when the integrated work amount reaches a predetermined amount.
【０１３３】本発明の第７の態様では、半導体基板に形
成された被加工層を研磨する手段と、前記被加工層と研
磨剤の保持された定盤との間の摩擦を研磨中に測定し研
磨量を求める手段とを有することを特徴とする。In a seventh aspect of the present invention, a means for polishing a layer to be processed formed on a semiconductor substrate and a friction between the layer to be processed and a surface plate holding an abrasive are measured during polishing. Means for determining the polishing amount.
【０１３４】本発明の第８の態様では、半導体基板に形
成された被加工層を研磨する手段と、前記被加工層と研
磨剤の保持された定盤との間でされる仕事量を測定し積
算する手段とを有することを特徴とする。According to an eighth aspect of the present invention, a work for polishing a work layer formed on a semiconductor substrate and a work amount between the work layer and a surface plate holding an abrasive are measured. And integrating means.
【０１３５】本発明の第９の態様では、半導体ウェーハ
を研磨して平坦化する手段と、ウェーハ研磨面上の研磨
負荷量絶対値を検出する手段とを具備することを特徴と
する。The ninth aspect of the present invention is characterized in that it comprises means for polishing and flattening a semiconductor wafer and means for detecting the absolute value of the polishing load on the polished surface of the wafer.
【０１３６】本発明の第１０の態様では、テーブル上に
研磨面が設けられ、この研磨面と対向した位置に設けら
れた保持部に被研磨面を有する被研磨物が保持され、こ
の保持部と前記テーブルとの間に圧力をかけて前記研磨
面と前記被研磨面とを摺動させることにより前記被研磨
物を研磨する際、前記研磨面および前記被研磨面の間の
第１の摩擦を測定するとともに、所定時間経過後の前記
研磨面および前記被研磨面の間の第２の摩擦を測定する
第１の手段と、前記第１の摩擦と前記第２の摩擦との比
の値が算出される演算部と、前記比の値から前記研磨面
に再生のための処理を施す時期を判断する第２の手段
と、を具備することを特徴とする。In a tenth aspect of the present invention, a polishing surface is provided on a table, and a workpiece having a surface to be polished is held in a holding portion provided at a position facing the polishing surface. A first friction between the polished surface and the polished surface when polishing the polished object by sliding the polished surface and the polished surface by applying pressure between the polished surface and the polished surface; And a second means for measuring a second friction between the polished surface and the polished surface after a lapse of a predetermined time, and a value of a ratio of the first friction to the second friction. Is calculated, and second means for judging when to perform a process for regenerating the polished surface from the value of the ratio is provided.
【０１３７】本発明の第１１の態様では、テーブル上に
研磨面が設けられ、この研磨面と対向した位置に設けら
れた保持部に被研磨面を有する被研磨物が保持され、こ
の保持部と前記テーブルとの間に圧力をかけて前記研磨
面と前記被研磨面とを摺動させることにより前記被研磨
物を研磨する際、前記研磨面および前記被研磨面の間の
第１の摩擦を測定するとともに、所定時間経過後の前記
研磨面および前記被研磨面の間の第２の摩擦を測定する
第１の手段と、前記第１の摩擦と前記第２の摩擦との比
の値が算出される演算部と、前記比の値から前記研磨面
を交換する時期を判断する第２の手段と、を具備するこ
とを特徴とする。In the eleventh aspect of the present invention, a polishing surface is provided on a table, and a workpiece having a surface to be polished is held by a holding portion provided at a position facing the polishing surface. A first friction between the polished surface and the polished surface when polishing the polished object by sliding the polished surface and the polished surface by applying pressure between the polished surface and the polished surface; And a second means for measuring a second friction between the polished surface and the polished surface after a lapse of a predetermined time, and a value of a ratio of the first friction to the second friction. Is calculated, and second means for judging a time to replace the polished surface based on the value of the ratio is provided.
【０１３８】本発明の第１２の態様では、テーブル上に
研磨面が設けられ、この研磨面と対向した位置に設けら
れた保持部に被研磨面を有する被研磨物が保持され、こ
の保持部と前記テーブルとの間に圧力をかけて前記研磨
面と前記被研磨面とを摺動させることにより前記被研磨
物を研磨する際、前記研磨面および前記被研磨面の間の
第１の摩擦を測定するとともに、所定時間経過後の前記
研磨面および前記被研磨面の間の第２の摩擦を測定する
第１の手段と、前記第１の摩擦と前記第２の摩擦との比
の値が算出される演算部と、前記比の値から前記研磨面
に再生のための処理を施す時期を判断する第２の手段
と、前記比の値から前記研磨面を交換する時期を判断す
る第３の手段と、を具備することを特徴とする。In the twelfth aspect of the present invention, a polishing surface is provided on a table, and a workpiece having a surface to be polished is held by a holding portion provided at a position facing the polishing surface. A first friction between the polished surface and the polished surface when polishing the polished object by sliding the polished surface and the polished surface by applying pressure between the polished surface and the polished surface; And a second means for measuring a second friction between the polished surface and the polished surface after a lapse of a predetermined time, and a value of a ratio of the first friction to the second friction. And a second means for determining when to perform processing for regeneration on the polished surface from the value of the ratio, and a second means for determining when to replace the polished surface from the value of the ratio. And (3) means.
【０１３９】本発明の第１３の態様では、テーブル上に
研磨面が設けられ、この研磨面と対向した位置に設けら
れた保持部に被研磨面を有する被研磨物を保持する工程
と、前記テーブルおよび前記保持部を回転させる工程
と、前記研磨面の上に研磨剤を供給し、前記保持部と前
記テーブルとの間に圧力をかけて前記研磨面と前記被研
磨面とを摺動させることにより前記被研磨物を研磨する
工程と、前記研磨面および前記被研磨面の間の第１の摩
擦を測定する工程と、所定時間経過後の前記研磨面およ
び前記研磨面の間の第２の摩擦を測定し、前記第１の摩
擦と前記第２の摩擦との比の値を算出する工程と、前記
比の値から、前記研磨面に再生のための処理を施す時期
および前記研磨面を交換する時期のうちの少なくとも一
つを判断する工程と、を具備することを特徴とする。[0139] In a thirteenth aspect of the present invention, a step is provided in which a polishing surface is provided on a table, and a workpiece to be polished having a surface to be polished is held in a holding portion provided at a position facing the polishing surface. Rotating the table and the holder, supplying an abrasive onto the polishing surface, and applying pressure between the holder and the table to slide the polishing surface and the surface to be polished. Polishing the object to be polished, measuring a first friction between the polished surface and the polished surface, and a second step between the polished surface and the polished surface after a predetermined time has elapsed. Calculating the value of the ratio of the first friction and the second friction, and, based on the value of the ratio, when the polishing surface is subjected to a process for regeneration and the polishing surface Determining at least one of the time to replace Characterized by including the.
【０１４０】本発明の第１５の態様では、テーブル上に
研磨面が設けられ、この研磨面と対向した位置に設けら
れた保持部に被研磨面を有する被研磨物が保持され、こ
の保持部と前記テーブルとの間に圧力をかけて前記研磨
面と前記被研磨面とを摺動させることによって前記被研
磨物を第１の研磨条件により研磨する際、前記研磨面お
よび前記研磨面の間の第１の摩擦を測定するとともに、
所定時間経過後の前記研磨面および前記被研磨面の間の
第２の摩擦を測定する手段と、前記第１の摩擦と前記第
２の摩擦との比の値が算出され、この比の値から前記第
１の摩擦による研磨量と同じ研磨量となる第２の研磨条
件が算出される演算部と、を具備することを特徴とす
る。According to a fifteenth aspect of the present invention, a polishing surface is provided on a table, and a workpiece having a surface to be polished is held in a holding portion provided at a position facing the polishing surface. When the object to be polished is polished under the first polishing condition by sliding the polished surface and the polished surface by applying pressure between the polished surface and the polished surface, Measuring the first friction of
Means for measuring a second friction between the polished surface and the polished surface after a lapse of a predetermined time; and a value of a ratio of the first friction and the second friction is calculated. And a calculating unit for calculating a second polishing condition that is the same as the polishing amount due to the first friction.
【０１４１】本発明の第１６の態様では、テーブル上に
研磨面が設け、この研磨面と対向した位置に設けられた
保持部に被研磨面を有する被研磨物を保持する工程と、
前記テーブルおよび前記保持部を回転させる工程と、前
記研磨面の上に研磨剤を供給し、前記保持部と前記テー
ブルとの間に圧力をかけて前記研磨面と前記被研磨面と
を摺動させることによって前記被研磨物を第１の研磨条
件により研磨する工程と、前記研磨面および前記研磨面
の間の第１の摩擦を測定する工程と、所定時間経過後の
前記研磨面および前記被研磨面の間の第２の摩擦を測定
する工程と、前記第１の摩擦と前記第２の摩擦との比の
値を算出する工程と、前記比の値から前記第１の摩擦に
よる研磨量と同じ研磨量となる第２の研磨条件を算出す
る工程と、を具備することを特徴とする。In a sixteenth aspect of the present invention, a step of providing a polished surface on a table and holding an object to be polished having a surface to be polished on a holding portion provided at a position facing the polished surface;
Rotating the table and the holder, supplying an abrasive onto the polishing surface, and applying pressure between the holder and the table to slide the polishing surface and the surface to be polished. Polishing the object to be polished under a first polishing condition; measuring a first friction between the polished surface and the polished surface; and Measuring a second friction between the polished surfaces; calculating a value of a ratio of the first friction to the second friction; and an amount of polishing by the first friction from the value of the ratio. And calculating a second polishing condition that results in the same polishing amount as described above.
【０１４２】本発明の第１７の態様では、常盤の上に研
磨面が設けられ、この研磨面と対向した位置に設けられ
た保持部に被研磨面を有する被研磨物が保持され、前記
研磨面と前記被研磨面との間に研磨剤を供給し、前記研
磨面と前記被研磨面との間に圧力をかけて前記研磨面と
前記被研磨面とを摺動させることにより前記被研磨物を
研磨する研磨装置において、前記研磨面に界面活性剤を
供給することを特徴とする。In a seventeenth aspect of the present invention, a polishing surface is provided on a base plate, and a workpiece having a surface to be polished is held in a holding portion provided at a position opposed to the polishing surface. A polishing agent is supplied between a surface and the surface to be polished, and pressure is applied between the surface to be polished and the surface to be polished to slide the surface to be polished and the surface to be polished. In a polishing apparatus for polishing an object, a surfactant is supplied to the polishing surface.
【０１４３】[0143]
【作用】第１の態様においては、不純物をほとんど含ま
ない高純度の研磨剤を用いる。それにより、ウェーハが
ポリッシュ後に研磨剤がウェーハ表面に残った場合でも
研磨剤に含まれる不純物による半導体装置の汚染を防ぐ
ことができる。In the first embodiment, a high-purity abrasive containing almost no impurities is used. Thus, even when the polishing agent remains on the wafer surface after the wafer is polished, contamination of the semiconductor device due to impurities contained in the polishing agent can be prevented.
【０１４４】第２ないし第４の態様においては、エッチ
バックやリフロー等により半導体装置の平坦化を行わな
いので、凹部や凸部の寸法によらず絶対的な平坦化が可
能である。In the second to fourth aspects, since the semiconductor device is not flattened by etch back, reflow, or the like, absolute flattening is possible regardless of the size of the concave portion or the convex portion.
【０１４５】しかも、酸化セリウムを含む研磨剤を用い
ることによって、中性領域で十分な研磨が可能になる。
そこで、下層配線において、腐食に弱い材料が存在して
もその材料を溶出させるようなことはない。In addition, by using an abrasive containing cerium oxide, sufficient polishing can be performed in a neutral region.
Therefore, even if a material that is vulnerable to corrosion is present in the lower wiring, the material is not eluted.
【０１４６】また、エッチバックとしてＲＩＥを用いな
いので、異方性エッチング特有の開口部のサイズやパタ
ーン占有率の違いによるエッチングレートや形状のロー
ディング効果がないため、エッチングの制御性に優れて
いる。Also, since RIE is not used as the etch back, there is no effect of loading the etching rate and shape due to the difference in the size of the opening and the pattern occupancy peculiar to the anisotropic etching, so that the controllability of the etching is excellent. .
【０１４７】以上述べたように、凹部や凸部の寸法によ
らず絶対的な平坦化が可能であり、高い歩留まり、高信
頼性の半導体装置を得ることができる。As described above, absolute flattening is possible irrespective of the size of the concave portion and the convex portion, and a semiconductor device with high yield and high reliability can be obtained.
【０１４８】第５ないし第８の態様においては、被加工
層と研磨剤の保持された定盤との間の摩擦と被加工層の
研磨速度との間における、１対１の対応関係を利用して
いる。それにより、被加工層と研磨剤の保持された定盤
との間の摩擦を測定し、この摩擦をもとに被加工層の研
磨速度を算出し、この研磨速度を時間で積分してゆき研
磨量を求め、この研磨量が、所定量となった時点で研磨
を終了させる。それにより、研磨量を簡便な方法で精度
良く制御することができる。In the fifth to eighth aspects, the one-to-one correspondence between the friction between the work layer and the surface plate holding the abrasive and the polishing rate of the work layer is utilized. doing. This measures the friction between the work layer and the surface plate holding the abrasive, calculates the polishing rate of the work layer based on this friction, and integrates this polishing rate with time. The polishing amount is obtained, and the polishing is terminated when the polishing amount reaches a predetermined amount. Thereby, the amount of polishing can be accurately controlled by a simple method.
【０１４９】第９の態様では、研磨面の摩擦による負荷
を研磨面に直結したシャフトの歪み量を測定し電気信号
に変えて、研磨面を駆動するモーターの停止等の制御を
行っている。それにより、より高精度に完全平坦化を簡
単に実現している。In the ninth embodiment, the load caused by the friction of the polished surface is measured by measuring the amount of distortion of the shaft directly connected to the polished surface and converted into an electric signal to control the stop of the motor for driving the polished surface. Thereby, complete flattening can be easily achieved with higher accuracy.
【０１５０】第１０ないし第１６の態様では、この発明
は、テーブルおよび保持部を回転させ、研磨面の上に研
磨剤を供給し、前記研磨面と前記被研磨面とを摺動させ
ることによって前記被研磨物を研磨する際、前記研磨面
および被研磨面の間の第１の摩擦を測定し、所定時間経
過後の前記研磨面および被研磨面の間の第２の摩擦を測
定し、前記第１の摩擦と前記第２の摩擦との比の値を算
出している。この比の値から前記研磨面および被研磨面
の摩擦の変化がわかり、この摩擦の変化から前記研磨面
の状態を察知することができる。この結果、前記研磨面
に再生のための処理を施す時期および前記研磨面を交換
する時期のうち少くとも一つを正確に判断することがで
きる。In the tenth to sixteenth aspects, the present invention provides a method in which a table and a holder are rotated to supply an abrasive onto a polishing surface, and the polishing surface and the surface to be polished are slid. When polishing the object to be polished, measure a first friction between the polished surface and the polished surface, measure a second friction between the polished surface and the polished surface after a predetermined time, The value of the ratio between the first friction and the second friction is calculated. The value of this ratio indicates the change in friction between the polished surface and the surface to be polished, and the state of the polished surface can be detected from the change in friction. As a result, it is possible to accurately determine at least one of the time at which the polishing surface is subjected to the processing for regeneration and the time at which the polishing surface is replaced.
【０１５１】また、被研磨物を第１の研磨条件により研
磨する際、研磨面および被研磨面の間の第１の摩擦を測
定し、所定の時間経過後、前記研磨面および被研磨面の
間の第２の摩擦を測定し、前記第１の摩擦と前記第２の
摩擦との比の値を算出し、前記比の値から前記第１の摩
擦による研磨量と同じ研磨量となる第２の研磨条件を算
出している。このため、前記研磨面の状態が変化して
も、第２の研磨条件に設定を変更することにより、研磨
量を一定に保つことができる。When the object to be polished is polished under the first polishing conditions, the first friction between the polished surface and the polished surface is measured, and after a predetermined time, the polished surface and the polished surface are polished. A second friction between the first friction and the second friction is calculated, and a value of a ratio between the first friction and the second friction is calculated. The polishing conditions of No. 2 are calculated. For this reason, even if the state of the polished surface changes, the polishing amount can be kept constant by changing the setting to the second polishing condition.
【０１５２】第１７の態様では、研磨面と被研磨面との
間に研磨剤を供給し、研磨面と被研磨面との間に圧力を
かけて研磨面と被研磨面とを摺動させることによって被
研磨物を研磨する研磨装置において、研磨面の再生処理
のために、研磨面に界面活性剤を供給している。それに
より、研磨面に目詰まりした研磨剤の除去効果を高め、
研磨面の表面状態を一定に保っている。In the seventeenth aspect, an abrasive is supplied between the polished surface and the surface to be polished, and pressure is applied between the polished surface and the surface to be polished to slide the polished surface and the surface to be polished. Thus, in a polishing apparatus for polishing an object to be polished, a surfactant is supplied to the polished surface in order to regenerate the polished surface. As a result, the effect of removing the abrasive clogged on the polishing surface is enhanced,
The surface condition of the polished surface is kept constant.
【０１５３】[0153]
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【０１５４】図１９には本発明の実施例に係わる層間絶
縁膜平坦化の工程断面図が示されている。FIG. 19 is a sectional view showing a step of flattening an interlayer insulating film according to the embodiment of the present invention.
【０１５５】図１９（ａ）に示す如く、表面に素子（不
図示）が形成されたＳｉ基板２０１上に、厚さ１μｍの
ＳｉＯ2 膜２０２を形成する。次いで、このＳｉＯ2 膜
２０２上に厚さ５００ｎｍのポリシリコン膜２０３を形
成する。As shown in FIG. 19A, a 1 μm-thick SiO 2 film 202 is formed on a Si substrate 201 having an element (not shown) formed on its surface. Next, a polysilicon film 203 having a thickness of 500 nm is formed on the SiO 2 film 202.
【０１５６】次に、図１９（ｂ）に示す如く、ポリシリ
コン膜２０３上に厚さ１．５μｍのフォトレジスト（感
光性樹脂層）を塗布し、マスクパターン（図示せず）を
用いてこのフォトレジスト層を露光し現像を行うことに
より、フォトレジストパターン２０４を形成する。Next, as shown in FIG. 19B, a 1.5 μm-thick photoresist (photosensitive resin layer) is applied on the polysilicon film 203, and this is applied using a mask pattern (not shown). By exposing and developing the photoresist layer, a photoresist pattern 204 is formed.
【０１５７】次に、図１９（ｃ）に示す如く、このフォ
トレジストパターン２０４をマスクとして、ＣＦ4 ガス
を使用したＲＩＥ法によりポリシリコン膜２０３をパタ
ーニングする。Next, as shown in FIG. 19C, using the photoresist pattern 204 as a mask, the polysilicon film 203 is patterned by RIE using CF 4 gas.
【０１５８】次に、図１９（ｄ）に示す如く、ＣＦ4 と
Ｏ2 の混合ガスをマイクロ波放電させフォトレジストを
灰化処理するダウンフロータイプの灰化処理装置によ
り、フォトレジストパターン２０４を剥離する。Next, as shown in FIG. 19 (d), the photoresist pattern 204 is formed by a downflow type incineration apparatus in which a mixed gas of CF 4 and O 2 is microwave-discharged to incinerate the photoresist. Peel off.
【０１５９】次に図１に示す如く、全面に層間絶縁膜と
して厚さ１μｍのＳｉＯ2 膜２０５を形成する。ここ
で、ＳｉＯ2 膜２０５の表面にはポリシリコン配線２０
３に対応して段差が生じた。Next, as shown in FIG. 1, a 1 μm thick SiO 2 film 205 is formed as an interlayer insulating film on the entire surface. Here, the polysilicon wiring 20 is formed on the surface of the SiO 2 film 205.
Steps corresponding to No. 3 occurred.
【０１６０】次に、図１９（ｆ）に示す如く、ＳｉＯ2
膜２０５を研磨した。研磨は、図３に概略的に示すよう
な装置を用いた。図３に示されるように、ターンテーブ
ル５０２上の研磨用クロス５０４の中心に研磨剤供給パ
イプ５０３の先端が位置しており、ターンテーブル５０
２は前記中心を通る軸のまわりに１００ｒｐｍで矢印の
方向に回転するとともに、前記先端から研磨剤が研磨用
クロス５０４上に供給される。また、ウェーハ１は荷重
４０ｋｇｆで研磨用クロス５０４上に押し付けられると
共に、１００ｒｐｍで矢印の方向に回転せしめられる。
研磨剤は、バストネサイトを粉砕、焼成してなる平均粒
径１．２μｍ、最大粒径４．０μｍの酸化セリウムを含
む粉体を水に懸濁させたものであり、その組成は、酸化
セリウム５０ｗｔ％、その他の希土類金属の酸化物３７
ｗｔ％程度のものである。本実施例で用いた酸化セリウ
ムを含む粉体の組成を表１に示す。[0160] Next, as shown in FIG. 19 (f), SiO 2
The film 205 was polished. For the polishing, an apparatus as schematically shown in FIG. 3 was used. As shown in FIG. 3, the tip of the abrasive supply pipe 503 is located at the center of the polishing cloth 504 on the turntable 502, and
2 rotates in the direction of the arrow at 100 rpm around the axis passing through the center, and the abrasive is supplied onto the polishing cloth 504 from the tip. The wafer 1 is pressed onto the polishing cloth 504 with a load of 40 kgf, and is rotated at 100 rpm in the direction of the arrow.
The abrasive is obtained by suspending powder containing cerium oxide having an average particle diameter of 1.2 μm and a maximum particle diameter of 4.0 μm obtained by pulverizing and firing bastnasite in water. 50% by weight of cerium, oxide of other rare earth metal 37
It is about wt%. Table 1 shows the composition of the powder containing cerium oxide used in this example.
【０１６１】[0161]
【表１】 酸化セリウムを含む研磨剤で研磨した後の絶縁膜表面
は、平坦化がされていた。また、微分干渉型顕微鏡で絶
縁膜表面を観察して、傷は観察されなかった。[Table 1] The surface of the insulating film after being polished with an abrasive containing cerium oxide was flattened. When the surface of the insulating film was observed with a differential interference microscope, no scratch was observed.
【０１６２】工程で、平均粒径２．５μｍ、最大粒径１
２．０μｍの酸化セリウムを含む粉体１ｗｔ％を水に懸
濁させた研磨剤を用いた場合にも、研磨した後の絶縁膜
表面は平坦化がなされていたが、微分干渉型顕微鏡で絶
縁膜表面を観察すると、１０ｃｍ2 あたり４個の傷が観
察された。In the process, the average particle size is 2.5 μm and the maximum particle size is 1
When an abrasive in which 1 wt% of a powder containing 2.0 μm cerium oxide was suspended in water was used, the surface of the insulating film after polishing was flattened. When observing the film surface, 4 scratches were observed per 10 cm 2 .
【０１６３】また、平均粒径２．５μｍ、最大粒径１
２．０μｍの酸化セリウムを含む粉体で、上記したよう
に粉砕後焼成を行った粉末１ｗｔ％を水に懸濁させた研
磨剤を用いた場合には、微分干渉型顕微鏡で絶縁膜表面
を観察すると、１０ｃｍ2 あたりの傷の数は１個であっ
た。The average particle size was 2.5 μm and the maximum particle size was 1
When a powder containing 2.0 μm cerium oxide and an abrasive obtained by suspending 1 wt% of the powder which has been pulverized and fired as described above is suspended in water, the surface of the insulating film is observed with a differential interference microscope. When observed, the number of flaws per 10 cm 2 was one.
【０１６４】この結果より、酸化セリウムを含む研磨剤
で研磨することにより、絶縁膜表面の平坦化が可能であ
る事、酸化セリウムを含む研磨剤は、粒径が小さいも
の、好ましくは最大粒径４μｍ以下のものが傷の発生を
抑えられる事、さらに同じ粒径の研磨剤においても焼成
条件を選択し粒子の硬さを軟らかくすることにより傷の
発生を抑えられる事がわかる。The results show that the surface of the insulating film can be planarized by polishing with a polishing agent containing cerium oxide, and that the polishing agent containing cerium oxide has a small particle size, preferably a maximum particle size. It is understood that the generation of scratches can be suppressed when the particle size is 4 μm or less, and the generation of scratches can be suppressed by selecting firing conditions and softening the hardness of the particles even with an abrasive having the same particle size.
【０１６５】次に、表２にシリコンを熱酸化した膜厚１
μｍのシリコン酸化膜およびリンとホウ素を高濃度に含
む膜厚１μｍのシリコン酸化膜（以下ＢＰＳＧと呼ぶ）
それぞれを平均粒径２．５μｍ、最大粒径１２．０μｍ
の酸化セリウムを含む粉体１ｗｔ％を水に懸濁させた研
磨剤を用いて０．５μｍ研磨した後の、原子吸光法によ
る不純物分析の結果を示す。参考のため、コンポール８
０で研磨した場合の結果も示す。Next, Table 2 shows the film thickness 1 obtained by thermally oxidizing silicon.
μm silicon oxide film and 1 μm thick silicon oxide film containing high concentrations of phosphorus and boron (hereinafter referred to as BPSG)
Each having an average particle size of 2.5 μm and a maximum particle size of 12.0 μm
5 shows the results of impurity analysis by atomic absorption spectrometry after polishing 0.5 μm using an abrasive in which 1 wt% of a powder containing cerium oxide was suspended in water. For reference, Compole 8
The results when polishing at 0 are also shown.
【０１６６】[0166]
【表２】 表２から明らかなように、コンポール８０で研磨した場
合には、シリコン熱酸化膜ではＲｅｆ．の研磨を行って
いないものの値（文献に記載されている通常の値）に比
べ１桁程度ナトリウムのレベルが高くなっており、ＢＰ
ＳＧ膜においては２桁以上もナトリウムのレベルが高く
なっている。[Table 2] As is clear from Table 2, when polished by Compol 80, Ref. The level of sodium is higher by about one digit than that of a sample not polished (normal value described in the literature).
In the SG film, the level of sodium is higher than two orders of magnitude.
【０１６７】これに対し、酸化セリウムを含む研磨剤で
研磨したものでは、シリコン熱酸化膜、ＢＰＳＧ膜、共
にナトリウムのレベルは、Ｒｅｆ．の研磨を行っていな
いものの値（文献に記載されている通常の値）と同等な
いしはほぼ同等で、他の元素についても同等ないしはほ
ぼ同等であった。また、Ｃｅについては１×１０10ａｔ
ｏｍｓ／ｃｍ2 以下であった。酸化セリウムを含む研磨
剤は、先に述べたようにバストネサイトを粉砕、焼成し
たもので、特にアルカリ金属等を取り除く事は行ってい
ないが、それでも絶縁層へのアルカリ金属汚染は観察さ
れず、バストネサイトを原料とする研磨剤でも半導体装
置の製造に支障ない事が分かる。On the other hand, in the case of polishing with a polishing agent containing cerium oxide, the level of sodium in both the silicon thermal oxide film and the BPSG film is Ref. Was not or polished, and was equivalent or almost equivalent to the value (normal value described in the literature), and the other elements were equivalent or almost equivalent. For Ce, 1 × 10 10 at
oms / cm 2 or less. The polishing agent containing cerium oxide is obtained by pulverizing and baking bastnaesite as described above, and does not particularly remove alkali metals, etc., but still no alkali metal contamination on the insulating layer is observed. It can be seen that the polishing agent made of bastnaesite does not hinder the manufacture of the semiconductor device.
【０１６８】次に、表３にシリコンを熱酸化シリコン酸
化膜、シリコン窒化膜、およびＢＰＳＧ膜それぞれを平
均粒径２．５μｍ、最大粒径１２．０μｍの酸化セリウ
ムを含む粉体１ｗｔ％を水に懸濁させた研磨剤を用いて
研磨した際の研磨速度を示す。参考のため、コンポール
８０および粒径１２ｎｍのシリコン粒子５ｗｔ％を水に
懸濁させたもの、さらにこれにアンモニアを１０ｗｔ％
加えたもの、および水酸化ナトリウムを０．２ｗｔ％加
えたものも合わせて示す。Next, Table 3 shows that silicon was used as a thermally oxidized silicon oxide film, a silicon nitride film, and a BPSG film, each containing 1 wt% of powder containing cerium oxide having an average particle size of 2.5 μm and a maximum particle size of 12.0 μm. 3 shows a polishing rate when polishing is performed using an abrasive suspended in water. For reference, Compol 80 and 5 wt% of silicon particles having a particle diameter of 12 nm are suspended in water, and 10 wt% of ammonia is further added thereto.
Additions and additions of 0.2 wt% sodium hydroxide are also shown.
【０１６９】[0169]
【表３】 表３に示されるように、熱酸化したシリコン酸化膜の場
合、コンポール８０の研磨速度は１１０ｎｍ／ｍｉｎ程
度である。また、粒径１２ｎｍシリカ粒子５ｗｔ％を水
に懸濁させただけのものでは、研磨速度は６ｎｍ／ｍｉ
ｎと非常に小さい。これに、水酸化ナトリウムを０．２
ｗｔ％加えたものでは研磨速度は５０ｎｍ／ｍｉｎ、ア
ンモニアを１０ｗｔ％加えたものでは１８ｎｍ／ｍｉｎ
とそれぞれ増大するが、アンモニアの効果は水酸化ナト
リウムの効果に比べて小さい。さらにまた、コンポール
８０でシリコン窒化膜、ＢＰＳＧ膜を研磨した時の研磨
速度はそれぞれ４０ｎｍ／ｍｉｎ、２００ｎｍ／ｍｉｎ
である。[Table 3] As shown in Table 3, in the case of a thermally oxidized silicon oxide film, the polishing rate of Compol 80 is about 110 nm / min. In the case where only 5 wt% of silica particles having a particle diameter of 12 nm are suspended in water, the polishing rate is 6 nm / mi.
n and very small. Add 0.2% of sodium hydroxide
The polishing rate was 50 nm / min in the case of adding wt%, and 18 nm / min in the case of adding 10 wt% of ammonia.
Respectively, but the effect of ammonia is smaller than that of sodium hydroxide. Furthermore, when the silicon nitride film and the BPSG film are polished by the Compol 80, the polishing rates are 40 nm / min and 200 nm / min, respectively.
It is.
【０１７０】例えば５００ｎｍの熱酸化したシリコン酸
化膜を研磨によって除去する場合、コンポール８０では
約５分、粒径１２ｎｍのシリカ粒子５ｗｔ％を水に懸濁
させたものに水酸化ナトリウムを０．２ｗｔ％加えたも
のでは約１０分であるが、アンモニアを１０ｗｔ％加え
たものでは３０分程度もかかり実用できるものではな
い。For example, when removing a thermally oxidized silicon oxide film having a thickness of 500 nm by polishing, the Compol 80 is prepared by suspending 5 wt% of silica particles having a particle diameter of 12 nm in water for about 5 minutes and adding 0.2 wt% of sodium hydroxide to water. % Is about 10 minutes, while adding 10 wt% of ammonia takes about 30 minutes and is not practical.
【０１７１】これに対し、平均粒径２．５μｍ、最大粒
径１２．０μｍの酸化セリウムを含む粉体１ｗｔ％を水
に懸濁させた研磨剤で研磨した場合には、シリコン酸化
膜の研磨速度が１０００ｎｍ／ｍｉｎ、シリコン窒化膜
の研磨速度が３００ｎｍ／ｍｉｎ、ＢＰＳＧ膜の研磨速
度が１２００β至１３００ｎｍ／ｍｉｎと非常に早く、
５００ｎｍの膜を研磨によって除去するのにそれぞれ
０．５分、２分程度と生産への実用に有効な速度が得ら
れる。On the other hand, when 1 wt% of a powder containing cerium oxide having an average particle size of 2.5 μm and a maximum particle size of 12.0 μm was polished with an abrasive suspended in water, the polishing of the silicon oxide film was performed. The polishing speed is 1000 nm / min, the polishing speed of the silicon nitride film is 300 nm / min, and the polishing speed of the BPSG film is 1200 β to 1300 nm / min, which is very fast.
The removal of the 500 nm film by polishing takes about 0.5 minutes and 2 minutes, respectively, which is a practically effective speed for production.
【０１７２】本実施例では、研磨剤はバストネサイトを
粉砕、焼成してなる酸化セリウムを含む粉体を水に懸濁
させたもので、その組成は、酸化セリウム５０ｗｔ％、
その他の希土類金属の酸化物３７ｗｔ％程度のものを水
に懸濁させたものについて述べたが、酸化セリウムを含
む研磨剤は原料、製法、懸濁液の濃度など変更可能であ
る。また、研磨する絶縁膜についてはシリコン熱酸化膜
を中心に述べたが、化学的気相成長法で形成したシリコ
ン酸化膜、窒化膜など他の絶縁膜、さらに、絶縁膜の一
部に導体膜が形成されているものにおいても有効であ
る。In this embodiment, the abrasive is obtained by suspending cerium oxide-containing powder obtained by pulverizing and firing bastnaesite in water.
Although the description has been given of the case where an oxide of about 37 wt% of a rare earth metal oxide is suspended in water, the abrasive containing cerium oxide can be changed in raw material, production method, concentration of the suspension, and the like. The description of the insulating film to be polished mainly focuses on the silicon thermal oxide film. However, other insulating films such as a silicon oxide film and a nitride film formed by a chemical vapor deposition method, and a conductive film as a part of the insulating film. Is also effective in the case where is formed.
【０１７３】上記実施例によれば、酸化セリウムを含む
研磨剤を用いることにより、シリコン酸化膜やシリコン
窒化膜等の絶縁膜を高速で研磨することができる。ま
た、研磨の際に上記絶縁膜の内部にアルカリ金属汚染を
引き起こす事もない。さらに、絶縁膜表面に傷を発生さ
せることなく段差を平坦化しながら研磨することが可能
である。従って、半導体装置の製造において従来の問題
点を解消した、絶縁膜の研磨工程を実用化する事が容易
になる。According to the above embodiment, by using a polishing agent containing cerium oxide, an insulating film such as a silicon oxide film or a silicon nitride film can be polished at a high speed. In addition, alkali metal contamination does not occur inside the insulating film during polishing. Furthermore, polishing can be performed while flattening a step without causing scratches on the surface of the insulating film. Therefore, it is easy to put the insulating film polishing process into practical use, which solves the conventional problems in the manufacture of semiconductor devices.
【０１７４】図２０（ａ）ないし図２０（ｃ）に本発明
の他の実施例を示す。図２０（ａ）ないし図２０（ｃ）
は製造途中の半導体装置の断面図であり、ここで図２０
（ｂ）に示すように、半導体基板２０１に形成された半
導体素子２１０を含む基板主表面全面上に絶縁膜２１２
を成膜してから、その表面を図３に示すような研磨装置
によりポリッシング法で平坦化すると図２０（ｃ）のよ
うに平坦な表面が得られる。ポリッシング法で使用する
研磨剤として、主成分がＣｅＯ2 とＨ2 Ｏであり、主成
分以外の不純物としてＮａ，Ｍｇ，Ａｌ，Ｋ，Ｃａ，Ｔ
ｉ，Ｃｒ，Ｆｅ，Ｎｉ，Ｚｒ，Ｗ，Ｐｂ，Ｔｈ，Ｕの各
元素の濃度が１００ｐｐｍ以下であるものを用いる。各
元素の濃度はＩＣＰ質量分析法により測定した。FIGS. 20A to 20C show another embodiment of the present invention. 20 (a) to 20 (c)
FIG. 20 is a cross-sectional view of a semiconductor device in the course of manufacture.
As shown in (b), an insulating film 212 is formed on the entire surface of the main surface of the substrate including the semiconductor element 210 formed on the semiconductor substrate 201.
After the film is formed, the surface is flattened by a polishing method using a polishing apparatus as shown in FIG. 3 to obtain a flat surface as shown in FIG. As a polishing agent used in the polishing method, the main components are CeO 2 and H 2 O, and Na, Mg, Al, K, Ca, T
i, Cr, Fe, Ni, Zr, W, Pb, Th, and U having a concentration of each element of 100 ppm or less are used. The concentration of each element was measured by ICP mass spectrometry.
【０１７５】上記実施例におけるように、不純物をほと
んど含まない高純度の研磨剤を用いることにより、ウェ
ーハがポリッシュ中に研磨剤に触れたりポリッシュ後に
研磨剤がウェーハ表面に残ったりしても、研磨剤に含ま
れる不純物による半導体装置の汚染を防ぐことができ
る。表４に本発明の方法及び従来の方法でポリッシュし
たシリコン酸化膜を原始吸光分析法により測定したとき
の汚染状態を示す。表４から明らかなように、本発明に
よればＫ，Ａｌ，Ｃｒ，Ｎｉについては検出限界以下の
汚染状態であり、Ｎａ，Ｃａ，Ｆｅについてもそれぞれ
２．３，０．９，３．４ａｔｏｍｓ／ｃｍ2 であり、従
来方法に比べて極めて汚染度が低いことがわかる。As in the above embodiment, by using a high-purity polishing agent containing almost no impurities, even if the wafer comes into contact with the polishing agent during polishing or the polishing agent remains on the wafer surface after polishing, polishing can be performed. The semiconductor device can be prevented from being contaminated by impurities contained in the agent. Table 4 shows the state of contamination when the silicon oxide films polished by the method of the present invention and the conventional method were measured by primitive absorption spectrometry. As is clear from Table 4, according to the present invention, K, Al, Cr, and Ni are in a contamination state below the detection limit, and Na, Ca, and Fe are also 2.3, 0.9, and 3.4 atoms, respectively. / Cm 2 , which indicates that the degree of contamination is extremely low as compared with the conventional method.
【０１７６】このように上記実施例の方法では半導体素
子への汚染の心配もほとんどないので、半導体素子上に
保護膜を形成する必要もなく、半導体装置の製造工程も
簡便になり、生産性も向上する。As described above, according to the method of the above embodiment, there is almost no concern about contamination of the semiconductor element. Therefore, it is not necessary to form a protective film on the semiconductor element, the manufacturing process of the semiconductor device is simplified, and the productivity is improved. improves.
【０１７７】[0177]
【表４】 本発明の他の実施例に係る層関絶縁膜の平坦化方法を、
図２１（ａ）ないし図２１（ｅ）の工程断面図を参照し
ながら説明する。[Table 4] A method for planarizing a layer related insulating film according to another embodiment of the present invention,
This will be described with reference to the process sectional views of FIGS. 21 (a) to 21 (e).
【０１７８】まず、図２１（ａ）に示すように、所望の
半導体素子（不図示）が形成されたＳｉ基板２０１上に
下地としてのＳｉＯ2 膜２０２を堆積する。First, as shown in FIG. 21A, an SiO 2 film 202 as a base is deposited on a Si substrate 201 on which a desired semiconductor element (not shown) is formed.
【０１７９】次に図２１（ｂ）に示すように、このＳｉ
Ｏ2 膜２０２上に厚さ１．１μｍのＡｌ配線２０６を形
成する。Next, as shown in FIG.
An Al wiring 206 having a thickness of 1.1 μm is formed on the O 2 film 202.
【０１８０】次に図２１（ｃ）に示すように、Ａｌ配線
２０６が形成された基板表面の全面にＳｉＯ2 膜２０７
を約１．２μｍの厚さに堆積する。Next, as shown in FIG. 21C, an SiO 2 film 207 is formed on the entire surface of the substrate on which the Al wiring 206 is formed.
Is deposited to a thickness of about 1.2 μm.
【０１８１】次に図２１（ｄ）に示すように、ＳｉＯ2
膜２０７上に、このＳｉＯ2 膜２０７よりも研磨速度が
遅い膜として、ポリシリコン膜２０８（研磨補助膜）を
約０．１μｍの厚さに堆積する。[0181] Next, as shown in FIG. 21 (d), SiO 2
On the film 207, a polysilicon film 208 (polishing auxiliary film) is deposited to a thickness of about 0.1 μm as a film having a lower polishing rate than the SiO 2 film 207.
【０１８２】この後、図３に示された研磨装置を用いて
ポリシリコン膜２０８、ＳｉＯ2 膜２０７を研磨し、Ｓ
ｉＯ2 膜２０７の表面の凹凸を除去する。研磨材として
は、例えば、１ｗｔ％の酸化セリウム懸濁液を使用す
る。Thereafter, the polysilicon film 208 and the SiO 2 film 207 are polished by using the polishing apparatus shown in FIG.
The irregularities on the surface of the iO 2 film 207 are removed. As the abrasive, for example, a 1 wt% cerium oxide suspension is used.
【０１８３】このような研磨工程により、図２１（ｅ）
に示すように、ＳｉＯ2 膜２０７を完全に平坦化でき
た。By such a polishing step, FIG.
As shown in FIG. 7, the SiO 2 film 207 was completely flattened.
【０１８４】この様子を詳細に調べた結果を図２２に示
す。この評価はＡｌ配線２０６の幅が５００μｍで、Ａ
ｌ配線２０６のピッチ間が１０００μｍの場合のもので
ある。図中、横軸は図２１（ｅ）の工程における研磨時
間（秒）を示している。縦軸はＳｉＯ2 膜２０２の表面
からＳｉＯ2 膜２０７の表面までの距離を示している。FIG. 22 shows the result of examining this situation in detail. In this evaluation, the width of the Al wiring 206 was 500 μm, and A
This is for the case where the pitch between the l wirings 206 is 1000 μm. In the drawing, the horizontal axis represents the polishing time (second) in the step of FIG. The vertical axis indicates the distance from the surface of the SiO 2 film 202 to the surface of the SiO 2 film 207.
【０１８５】研磨を行なう前は、Ａｌ配線２０６がある
部分（凸部）のＳｉＯ2 膜２０２の表面からＳｉＯ2 膜
２０７の表面までの距離（図中の実線）と、Ａｌ配線２
０６がない部分（凹部）のＳｉＯ2 膜２０２の表面から
ＳｉＯ2 膜２０７の表面までの距離（図中の点線）と
は、ともにＡｌ配線２０６の膜厚と同じ１．１μｍであ
る。Before polishing, the distance (solid line in the figure) from the surface of the SiO 2 film 202 to the surface of the SiO 2 film 207 at the portion (projection) where the Al wiring 206 is located, and the Al wiring 2
The distance (dotted line in the drawing) from the surface of the SiO 2 film 202 to the surface of the SiO 2 film 207 in the portion (recess) where 06 is not present is 1.1 μm, which is the same as the thickness of the Al wiring 206.
【０１８６】研磨を行なうと、まず、凸部のポリシリコ
ン膜２０８が除去されていき、研磨時間が約３０秒のと
ころで、凸部ポリシリコン膜２０８が完全に除去され、
凸部のＳｉＯ2 膜２０７が露出する。凸部のポリシリコ
ン膜２０８が優先的に除去されるのは、凸部にかかる荷
重のほうが凹部のそれより大きいからである。When the polishing is performed, first, the polysilicon film 208 of the convex portion is removed, and when the polishing time is about 30 seconds, the polysilicon film 208 of the convex portion is completely removed.
The convex SiO 2 film 207 is exposed. The reason why the polysilicon film 208 of the convex portion is removed preferentially is that the load applied to the convex portion is larger than that of the concave portion.
【０１８７】凸部のポリシリコン膜２０８が削減する
と、次には凸部のＳｉＯ2 膜２０７が研磨によって除去
されていく、この間、凹部のポリシリコン膜２０８は少
しずつ研磨によって除去されていく。しかし、凹部にか
かる荷重は凸部のそれに比べて小さいため、凸部のＳｉ
Ｏ2 膜２０７が研磨によって除去されている間も、凹部
にはポリシリコン膜２０８が残存し続ける。When the polysilicon film 208 in the convex portion is reduced, then the SiO 2 film 207 in the convex portion is removed by polishing. During this time, the polysilicon film 208 in the concave portion is gradually removed by polishing. However, since the load applied to the concave portion is smaller than that of the convex portion, the Si
While the O 2 film 207 is removed by polishing, the polysilicon film 208 remains in the recess.
【０１８８】凸部のＳｉＯ2 膜２０７が研磨によって除
去されていくにしたがって、ＳｉＯ2 膜２０７の表面の
凹凸が緩和されていく。そして、研磨時間が約１００秒
のところで、凹部のポリシリコン膜２０８はほぼ完全に
消滅すると共に、ＳｉＯ2 膜２０７の表面がほぼ完全に
平坦になった。従って、ディッシングが生じること無
く、必要最低限の削り量でＳｉＯ2 膜２０７の平坦化が
達成される。As the projected SiO 2 film 207 is removed by polishing, the irregularities on the surface of the SiO 2 film 207 are alleviated. Then, when the polishing time was about 100 seconds, the polysilicon film 208 in the concave portion almost completely disappeared, and the surface of the SiO 2 film 207 became almost completely flat. Therefore, the flattening of the SiO 2 film 207 can be achieved with a minimum necessary shaving amount without dishing.
【０１８９】そして、研磨時間が約１００秒を経過した
後は、平坦になったＳｉＯ2 膜２０７を研磨することに
なるので、再び凹凸が現れることはない。After the polishing time has passed about 100 seconds, the flattened SiO 2 film 207 is polished, so that no irregularities appear again.
【０１９０】以上述べたように本実施例の研磨による平
坦化方法によれば、ＳｉＯ2 膜２０７上に、これよりも
研磨速度の遅いポリシリコン膜２０８を設けて研磨を行
なっているので、必要最低限の削り量でＳｉＯ2 膜２０
７の平坦化が行なえる。更に、ＳｉＯ2 膜２０７の平坦
化が達成された後さらに研磨を続けても、ＳｉＯ2 膜２
０７に凹凸が生じることはない。As described above, according to the planarization method by polishing of the present embodiment, since the polysilicon film 208 having a lower polishing rate is provided on the SiO 2 film 207 for polishing, the polishing is performed. SiO 2 film 20 with minimum shaving amount
7 can be flattened. Furthermore, even if polishing is further continued after the planarization of the SiO 2 film 207 is achieved, the SiO 2 film 2
No irregularities occur in 07.
【０１９１】また、本実施例では、ポリシリコン膜２０
８の膜厚を０．１μｍとしたが、凹部のポリシリコン膜
２０８は、凸部のポリシリコン膜２０８に対応して研磨
されるため、ポリシリコン膜２０８の膜厚のマージンは
広いものとなる。実際に、膜厚が０．０８μｍ，０．１
５μｍのポリシリコン膜を用いても同様な結果が得られ
た。In this embodiment, the polysilicon film 20
Although the thickness of the polysilicon film 208 is set to 0.1 μm, the polysilicon film 208 in the concave portion is polished in correspondence with the polysilicon film 208 in the convex portion, so that the thickness margin of the polysilicon film 208 is wide. . Actually, the film thickness is 0.08 μm, 0.1
Similar results were obtained using a 5 μm polysilicon film.
【０１９２】このように本実施例の平坦化方法は、ポリ
シリコン膜２０８の膜厚のマージンが大きく、しかも、
従来のように、窒化シリコン膜などのストッパ膜を形成
して、これをパターニングするという、複雑でコストが
かかる工程が不要なので、実用性の高いものとなる。As described above, according to the planarizing method of this embodiment, the margin of the thickness of the polysilicon film 208 is large, and
As in the related art, a complicated and costly process of forming a stopper film such as a silicon nitride film and patterning the stopper film is not required, so that it is highly practical.
【０１９３】また、本発明者等の研究によれば、配線幅
／ピッチ間隔に関係なく、被加工膜としてのＳｉＯ2 膜
は、図２２と同様な経時変化を示すことが分かった。Further, according to the study by the present inventors, it was found that the SiO 2 film as the film to be processed shows a temporal change similar to that shown in FIG. 22, regardless of the wiring width / pitch interval.
【０１９４】図２３ないし図２７には、それぞれ、配線
幅／ピッチ間隔が、２，５０，１００，２００，５００
の場合についての、凸部における下地としてのＳｉＯ2
膜の表面から被加工膜としてのＳｉＯ2 膜の表面までの
距離、および凹部のおける下地としてのＳｉＯ2 膜の表
面から被加工膜としてのＳｉＯ2 膜の表面までの距離が
示されている。FIGS. 23 to 27 show that the wiring width / pitch interval is 2, 50, 100, 200, 500, respectively.
SiO 2 as a base in the convex part in the case of
The distance from the surface of the film to the surface of the SiO 2 film as the film to be processed and the distance from the surface of the SiO 2 film as the base in the concave portion to the surface of the SiO 2 film as the film to be processed are shown.
【０１９５】これら図２３ないし図２７から、どの配線
幅／ピッチ間隔の場合でも、研磨の初期段階では凹部の
被加工膜としてのＳｉＯ2 膜は研磨されず、研磨開始か
ら一定時間後に凹部および凸部の被加工膜としてのＳｉ
Ｏ2 膜がほぼ等しい速度で研磨されていくことが分か
る。From these FIGS. 23 to 27, no matter which wiring width / pitch interval is used, the SiO 2 film as a film to be processed in the concave portion is not polished at the initial stage of polishing, and the concave portion and the convex portion are formed after a certain time from the start of polishing. Si as the part to be processed
It can be seen that the O 2 film is polished at almost the same rate.
【０１９６】また、本発明者等の研究によれば、図２１
（ｄ）の如きの構造の場合、Ａｌ配線２０６（Ａｌ配線
とは限らない、つまり、被加工膜の凹凸部の原因となる
下地膜）の厚さｘが、０．５≦ｘ≦１．５の範囲であれ
ば、ポリシリコン膜２０８（ポリシリコン膜とは限らな
い、つまり、被加工膜よりも研磨速度の遅い膜）の厚さ
およびその研磨速度をそれぞれＡおよびａ、更にＳｉＯ
2 膜２０７（ＳｉＯ2膜とは限らない、つまり、被加工
膜）の研磨速度をｂとした場合に、１００ａ≦ｂ・Ｂ≦
２５０ａの条件で良好な結果が得られることが分かっ
た。According to the study of the present inventors, FIG.
In the case of the structure as shown in (d), the thickness x of the Al wiring 206 (the base film that is not limited to the Al wiring, that is, the underlying film that causes the uneven portion of the film to be processed) is 0.5 ≦ x ≦ 1. In the range of 5, the thickness of the polysilicon film 208 (which is not limited to the polysilicon film, that is, a film having a lower polishing rate than the film to be processed) and the polishing rate are A and a, respectively.
When the polishing rate of the 2 film 207 (which is not limited to the SiO 2 film, that is, the film to be processed) is b, 100a ≦ b · B ≦
It was found that good results were obtained under the condition of 250a.
【０１９７】すなわち、下地膜の厚さが、０．５≦ｘ≦
１．５の範囲の場合、上記条件で研磨を行なえば、被加
工膜の膜厚に関係なく、被加工膜を完全に平坦に研磨で
きることが分かった。That is, when the thickness of the base film is 0.5 ≦ x ≦
In the case of the range of 1.5, it was found that if the polishing was performed under the above conditions, the film to be processed could be polished completely flat regardless of the film thickness of the film to be processed.
【０１９８】なお、本発明の場合、被加工膜上の研磨速
度の遅い膜（研磨補助膜）は、その研磨速度が被加工膜
のそれよりも遅くなければいけないので、次のような点
に留意する必要がある。In the case of the present invention, a film having a lower polishing rate (polishing auxiliary film) on the film to be processed must have a lower polishing rate than that of the film to be processed. It is necessary to keep in mind.
【０１９９】すなわち、被加工膜の研磨速度が研磨補助
膜のそれより速くなるように荷重体の荷重をＷに設定し
ても、研磨の最中に荷重が小さいほうに変動すると、被
加工膜ａの研磨速度が研磨補助膜ｂのそれよりも遅くな
る恐れがある。このため、荷重の値に係わらず、常に被
加工膜ａの研磨速度が研磨補助膜ｂのそれより速くなる
ようにすることが重要である。That is, even if the load of the load is set to W so that the polishing rate of the film to be processed is higher than that of the auxiliary polishing film, if the load changes to a smaller value during polishing, the film to be processed is There is a possibility that the polishing rate of “a” becomes slower than that of the polishing auxiliary film “b”. For this reason, it is important that the polishing rate of the target film a is always higher than that of the auxiliary polishing film b, regardless of the value of the load.
【０２００】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、被加工膜と
してＳｉＯ2 膜、被加工膜よりも研磨速度の遅い膜とし
てポリシリコン膜を用いた場合について説明したが、こ
れら膜が他のものであっても良いし、更に、研磨剤も酸
化セリウムに限定されるものではない。The present invention is not limited to the embodiment described above. For example, in the above embodiment, the case where the SiO 2 film is used as the film to be processed and the polysilicon film is used as the film having a lower polishing rate than the film to be processed, but these films may be other materials. Further, the polishing agent is not limited to cerium oxide.
【０２０１】表５には、研磨剤（１ｗｔ％の酸化セリウ
ム懸濁液、ＳｉＯ2 粒子を分散させたコロイダルシリ
カ）と被加工膜（アンドープのＳｉＯ2 膜、ＳｉＮ膜、
ポリシリコン膜、炭素膜、ＢとＰとを含むＳｉＯ2 膜）
との研磨速度関係が示されている。Table 5 shows that the abrasive (1 wt% cerium oxide suspension, colloidal silica in which SiO 2 particles are dispersed) and the film to be processed (undoped SiO 2 film, SiN film,
Polysilicon film, carbon film, SiO 2 film containing B and P)
The relationship between the polishing speed and the polishing speed is shown.
【０２０２】[0202]
【表５】 この表５から、研磨剤、被加工膜として、それぞれ、酸
化セリウム懸濁液、ＳｉＯ2 膜（アンドープ）を用いた
場合には、研磨速度の遅い膜として、ポリシリコン膜の
他、窒化シリコン膜の炭素膜などを用いることができる
ことが分かる。[Table 5] From Table 5, when the cerium oxide suspension and the SiO 2 film (undoped) are used as the polishing agent and the film to be processed, respectively, the silicon nitride film other than the polysilicon film is used as the film having a low polishing rate. It can be seen that a carbon film or the like can be used.
【０２０３】また、研磨剤、被加工膜として、それぞ
れ、コロイダルシリカ、ＳｉＯ2 膜（アンドープ）を用
いた場合にも、窒化シリコン膜や炭素膜などを用いるこ
とができることが分かる。Also, it can be seen that a silicon nitride film or a carbon film can be used when colloidal silica or SiO 2 film (undoped) is used as the polishing agent and the film to be processed, respectively.
【０２０４】また、上記実施例では、被加工膜が絶縁膜
の場合について説明したが、本発明は、金属膜にも適用
できる。この場合、例えば、表面に溝を有するＳｉＯ2
膜の全面に被加工膜としてのＷ膜、研磨速度の遅い膜と
してのＣｕ膜を順次堆積してＷ膜、Ｃｕ膜を研磨する。
この場合、Ｃｕ膜はＷ膜に比べて十分に研磨され難いの
で、研磨剤の種類は広い範囲のものとなる。また、本発
明は、Ｓｉ基板以外の半導体基板や半絶縁体基板にも適
用できる。In the above embodiments, the case where the film to be processed is an insulating film has been described. However, the present invention can be applied to a metal film. In this case, for example, SiO 2 having grooves on the surface
A W film as a film to be processed and a Cu film as a film having a low polishing rate are sequentially deposited on the entire surface of the film, and the W film and the Cu film are polished.
In this case, since the Cu film is harder to be polished sufficiently than the W film, the type of the polishing agent is wide. Further, the present invention can be applied to semiconductor substrates other than Si substrates and semi-insulating substrates.
【０２０５】以上詳述したようにこの実施例によれば、
凹凸部を有する被加工膜上に、研磨速度が被加工膜のそ
れより遅い研磨補助膜を形成した後に、被加工膜、研磨
補助膜の研磨を行なうことにより、ディッシングや工程
数の増加を招くこと無く、被加工膜を平坦化できる。As described in detail above, according to this embodiment,
After forming a polishing auxiliary film having a polishing rate lower than that of the film to be processed on the film to be processed having the uneven portion, polishing of the film to be processed and the polishing auxiliary film causes dishing and an increase in the number of steps. Without this, the film to be processed can be flattened.
【０２０６】この発明のさらに他の実施例を図２８およ
び図２９（ａ）ないし図２９（ｃ）を参照し、詳細に説
明する。Another embodiment of the present invention will be described in detail with reference to FIG. 28 and FIGS. 29 (a) to 29 (c).
【０２０７】図２８は、この発明の実施例にかかる半導
体装置の断面図を示すものであり、図２９（ａ）ないし
図２９（ｃ）はその製造工程での断面を示しているもの
である。FIG. 28 is a sectional view of a semiconductor device according to an embodiment of the present invention, and FIGS. 29 (a) to 29 (c) show cross sections in the manufacturing process. .
【０２０８】図２９（ａ）に示すように、半導体基板あ
るいは下地基板２０１上に例えば前記半導体基板２０１
の表面を熱酸化して、例えば熱酸化膜２０２を形成す
る。更に、この熱酸化膜２０２上にポリシリコン等から
なる導電膜２０３を形成する。更にこの導電膜２０３上
に選択的にレジスト２０４を形成し、このレジスト２０
４をマスクとして前記熱酸化膜２０２及び導電膜２０
３、必要ならば半導体基板２０１を選択的に除去して凹
部２１５，２１６としてのトレンチを形成する。凹部２
１５は、近接した微細パターン２０４間に生じた凹部で
あり、凹部２１６は、凹部２１５に比べて開口幅が大き
い凹部である。次に図２９（ｂ）に示すように、この凹
部２１５，２１６を含む導電膜２０３上に周知のＣＶＤ
法により絶縁膜を形成する。この絶縁膜２１７は、少な
くとも、凹部２１５，２１６の高さ以上に形成する、こ
の後、ケミカルメカニカルポリッシュ法を用いて絶縁膜
２１７の表面から研磨を始める。具体的にいえば、ウェ
ーハを下向きにセットしてバフ布を縛りつけたターンテ
ーブル上に乗せて、ターンテーブルを回転させ、例えば
酸化セリウム微粒子を含む研磨剤を用いて絶縁膜２１７
を研磨する。あるいは、ウェーハを上向きにセットした
り、あるいはウェーハをキャリアに収納し両面研磨した
りする。図２９（ｃ）に示すように、この時、導電膜２
０３であるポリシリコンが研磨時のストッパーとして働
き、導電膜２０３で研磨速度が遅くなるので、この時点
でポリッシング工程をストップし、全ての凹部２１５，
２１６を完全に平坦化される。As shown in FIG. 29A, for example, the semiconductor substrate 201
Is thermally oxidized to form a thermal oxide film 202, for example. Further, a conductive film 203 made of polysilicon or the like is formed on the thermal oxide film 202. Further, a resist 204 is selectively formed on the conductive film 203, and the resist 20
4 using the thermal oxide film 202 and the conductive film 20 as a mask.
3. If necessary, the semiconductor substrate 201 is selectively removed to form trenches as the concave portions 215 and 216. Recess 2
Reference numeral 15 denotes a recess formed between the adjacent fine patterns 204, and the recess 216 has a larger opening width than the recess 215. Next, as shown in FIG. 29B, a known CVD process is performed on the conductive film 203 including the concave portions 215 and 216.
An insulating film is formed by a method. The insulating film 217 is formed at least at the height of the concave portions 215 and 216. Thereafter, polishing is started from the surface of the insulating film 217 by using a chemical mechanical polishing method. Specifically, the wafer is set downward and placed on a turntable on which a buff cloth is tied, and the turntable is rotated. For example, the insulating film 217 is formed using an abrasive containing cerium oxide fine particles.
Polish. Alternatively, the wafer is set upward, or the wafer is stored in a carrier and polished on both sides. At this time, as shown in FIG.
Since the polysilicon 03 serves as a stopper during polishing, and the polishing rate of the conductive film 203 is reduced, the polishing process is stopped at this point, and all the recesses 215 and 215 are formed.
216 is completely planarized.
【０２０９】また、導電膜２０３としては、表面部分が
研磨時のストッパーとして働く効果を持つものであれ
ば、別材質、例えばシリサイド膜、Ｃ（カーボン）、ア
モルファスシリコン、チタンナイトライドでも、またそ
の積層構造であっても良い。The conductive film 203 may be made of another material, for example, a silicide film, C (carbon), amorphous silicon, titanium nitride, or the like, as long as the surface portion has the effect of acting as a stopper during polishing. It may have a laminated structure.
【０２１０】更に、一般には、研磨剤として、コロイダ
ルシリカが広く使われており、これはシリカ粒子を安定
に分散させておくためにＰＨ（水素イオン濃度）を１０
付近の弱アルカリ性に調整してあり、ＰＨが変わると絶
縁膜に対する十分な研磨速度が得られない。一方、この
実施例においては、酸化セリウムを含む研磨剤を用いる
ので、ＰＨが７付近の中性領域においても、絶縁膜に対
する十分な研磨速度が得られる。更に、中性領域の研磨
剤であれば、ストッパーとなる導電膜等にピンホールが
あり、その下部にアルミニウム配線のような腐食に弱い
材料があったとしても、その材料を溶出させるようなこ
ともない。Further, in general, colloidal silica is widely used as an abrasive, which has a pH (hydrogen ion concentration) of 10 to stably disperse silica particles.
Since the pH is adjusted to be weakly alkaline in the vicinity, if the pH changes, a sufficient polishing rate for the insulating film cannot be obtained. On the other hand, in this embodiment, since a polishing agent containing cerium oxide is used, a sufficient polishing rate for the insulating film can be obtained even in a neutral region where the pH is around 7. Furthermore, if the abrasive is in a neutral region, the conductive film or the like serving as a stopper may have a pinhole, and even if there is a material that is vulnerable to corrosion such as aluminum wiring under the conductive film, the material may be eluted. Nor.
【０２１１】また、以下に示す表６は、研磨物としての
酸化膜の研磨速度を１としたときの各膜の研磨速度の酸
化膜に対する選択比を示したものである。Table 6 below shows the selection ratio of the polishing rate of each film to the oxide film when the polishing rate of the oxide film as a polished object is 1.
【０２１２】[0212]
【表６】 上記表１により、絶縁膜が特に酸化膜である場合、この
酸化膜を研磨する際は、ストッパーとしての導電膜が選
択比が５．７のポリシリコンが適している。また、スト
ッパーとしては誘電膜でないものであるなら、選択比が
２．６のシリコン窒化膜でも適する。しかし、選択比が
５以上であるポリシリコンが特に望ましい。[Table 6] According to Table 1, when the insulating film is an oxide film in particular, when the oxide film is polished, the conductive film serving as the stopper is suitably polysilicon having a selectivity of 5.7. If the stopper is not a dielectric film, a silicon nitride film having a selectivity of 2.6 is also suitable. However, polysilicon with a selectivity of 5 or more is particularly desirable.
【０２１３】また、絶縁膜が特にシリコン窒化膜である
場合、このシリコン窒化膜の研磨速度を１としたときの
ポリシリコンの研磨速度のシリコン窒化膜に対する選択
比は２．２程度となる。従って、シリコン窒化膜を研磨
する際は、ストッパーとしてポリシリコンは適する。When the insulating film is a silicon nitride film in particular, the selection ratio of the polishing speed of polysilicon to the silicon nitride film when the polishing speed of the silicon nitride film is 1 is about 2.2. Therefore, when polishing the silicon nitride film, polysilicon is suitable as a stopper.
【０２１４】また、ストッパーとして働く効果を持つ導
電膜は、研磨物に対する選択比が大きいほど良く、特に
選択比が５以上の材質であれば更に望ましい。Further, the conductive film having the effect of functioning as a stopper is preferably as high as possible with respect to the polished material, and more preferably a material having a selectivity of 5 or more.
【０２１５】このように、導電膜下が熱酸化膜であって
も、酸化セリウムを含んだ研磨剤における絶縁膜のケミ
カルメカニカルポリッシュは適する。As described above, even if the thermal oxide film is formed under the conductive film, the chemical mechanical polishing of the insulating film in the polishing agent containing cerium oxide is suitable.
【０２１６】この発明のさらに他の実施例を図３０
（ａ）ないし図３０（ｃ）を参照にし、詳細に説明す
る。図３０（ａ）ないし３０（ｃ）はこの発明の実施例
における半導体装置の平坦化工程を示す図である。FIG. 30 shows still another embodiment of the present invention.
This will be described in detail with reference to FIGS. FIGS. 30A to 30C are diagrams showing a planarization process of the semiconductor device according to the embodiment of the present invention.
【０２１７】図３０（ａ）示すように、半導体基板ある
いは下地基板２０１上に配線材料２２２を形成し、更に
この配線材料２２２上にポリシリコン等の誘電膜２０３
を積層形成する。更にこの導電膜２０３上に選択的にレ
ジスト２０４を形成し、このレジスト２０４をマスクと
して前記導電膜２０３及び配線材料２２２を選択的に除
去して、凹部２１５，２１６を形成する。凹部２１５
は、近接した微細パターン間に生じた凹部であり、凹部
２１６は、凹部２１５に比べて開口幅が大きい凹部であ
る。次に図３０（ｂ）に示すように、この凹部２１５，
２１６を含む導電膜２０３上に周知のＣＶＤ法により絶
縁膜２１７を形成する。この絶縁膜２１７は、少なくと
も、凹部２１５，２１６の高さ以上に形成する。この
後、ケミカルメカニカルポリッシュ法を用いて絶縁膜２
１７の表面から研磨を始める。具体的にいえば、ウェー
ハを下向きにセットしてバフ布を縛りつけたターンテー
ブル上に乗せてターンテーブルを回転させ、例えば酸化
セリウム微粒子を含む研磨剤を用いて絶縁膜２１７を研
磨する。あるいは、ウェーハを上向きにセットしたり、
あるいはウェーハをキャリアに収納し両面研磨したりす
る。図３０（ｃ）に示すように、この時、導電膜２０３
であるポリシリコンが研磨時のストッパーとして働き、
導電膜２０３で研磨速度が遅くなるので、この時点でポ
リッシング工程をストップし、全ての凹部２１５，２１
６を完全に平坦化される。As shown in FIG. 30A, a wiring material 222 is formed on a semiconductor substrate or a base substrate 201, and a dielectric film 203 such as polysilicon is formed on the wiring material 222.
Are laminated. Further, a resist 204 is selectively formed on the conductive film 203, and the conductive film 203 and the wiring material 222 are selectively removed by using the resist 204 as a mask to form the concave portions 215 and 216. Recess 215
Are concave portions generated between adjacent fine patterns, and the concave portion 216 is a concave portion having a larger opening width than the concave portion 215. Next, as shown in FIG.
An insulating film 217 is formed on the conductive film 203 including the insulating film 216 by a known CVD method. This insulating film 217 is formed at least at the height of the concave portions 215 and 216. Thereafter, the insulating film 2 is formed using a chemical mechanical polishing method.
Start polishing from the surface of No. 17. Specifically, the wafer is set downward, placed on a turntable to which a buff cloth is tied, and the turntable is rotated, and the insulating film 217 is polished using, for example, an abrasive containing cerium oxide fine particles. Alternatively, set the wafer upward,
Alternatively, the wafer is housed in a carrier and polished on both sides. At this time, as shown in FIG.
Polysilicon acts as a stopper during polishing,
At this point, the polishing process is stopped, and the polishing process is stopped.
6 is completely flattened.
【０２１８】このように、導電膜下が配線材料であって
も、酸化セリウムを含んだ研磨剤における絶縁膜のケミ
カルメカニカルポリッシュは適する。As described above, even if the wiring material is formed under the conductive film, the chemical mechanical polishing of the insulating film in a polishing agent containing cerium oxide is suitable.
【０２１９】この発明の他の実施例を図３１（ａ）およ
び図３１（ｂ）を参照にし、詳細に説明する。図３１
（ａ）および３１（ｂ）は他の実施例における半導体装
置の平坦化工程を示す図である。Another embodiment of the present invention will be described in detail with reference to FIGS. 31 (a) and 31 (b). FIG.
(A) And 31 (b) is a figure which shows the planarization process of the semiconductor device in another Example.
【０２２０】図３１（ａ）に示すように、半導体基板あ
るいは下地基板２０１上に選択的に配線部２２２を形成
し、更にこの配線部２２２を含む半導体基板２０１上に
絶縁膜熱２２３、導電膜２２４を積層させる。更にこの
絶縁膜２２５及び導電膜２２４を選択的に除去して凹部
２２５を形成し、配線部２２２表面を露出させる。更
に、配線部２２２を有する導電膜２２４上にアルミニウ
ム等の配線材２２５を凹部２２５の深さ以上に形成させ
る。この後、ケミカルメカニカルポリッシュ法を用いて
配線材２２６の表面から研磨を始める。具体的にいえ
ば、ウェーハを下向きにセットしてバフ布を縛りつけた
ターンテーブル上に乗せてターンテーブルを回転させ、
例えば酸化セリウム微粒子を含む研磨剤を用いて配線材
２２６を研磨する。あるいは、ウェーハを上向きにセッ
トしたり、あるいはウェーハをキャリアに収納し両面研
磨したりする。図３２（ａ）に示すように、この時、導
電膜２２４が研磨時のストッパーとして働き、導電膜２
２４と配線材２２６は完全に平坦化される。すなわち凹
部２２５の内部だけに配線材２２６が残存し、埋め込み
が配線を形成することができる。As shown in FIG. 31A, a wiring portion 222 is selectively formed on a semiconductor substrate or a base substrate 201, and an insulating film heat 223 and a conductive film are formed on the semiconductor substrate 201 including the wiring portion 222. 224 are laminated. Further, the insulating film 225 and the conductive film 224 are selectively removed to form a concave portion 225, and the surface of the wiring portion 222 is exposed. Further, a wiring member 225 such as aluminum is formed on the conductive film 224 having the wiring portion 222 to a depth equal to or greater than the depth of the concave portion 225. Thereafter, polishing is started from the surface of the wiring member 226 using a chemical mechanical polishing method. To put it concretely, set the wafer face down, place it on a turntable tied with a buff cloth and rotate the turntable,
For example, the wiring member 226 is polished using an abrasive containing cerium oxide fine particles. Alternatively, the wafer is set upward, or the wafer is stored in a carrier and polished on both sides. At this time, as shown in FIG. 32A, the conductive film 224 serves as a stopper during polishing,
24 and the wiring member 226 are completely flattened. That is, the wiring member 226 remains only inside the concave portion 225, and the burying can form a wiring.
【０２２１】導電膜２２４は、ストッパーとしての機能
を有するポリシリコン等が望ましい。The conductive film 224 is preferably made of polysilicon or the like having a function as a stopper.
【０２２２】この実施例では、絶縁膜２２３上に導電膜
２２４を積層して、導電膜２２４をストッパーとして研
磨させたが、少なくとも、絶縁膜２２３の表面部分すな
わち研磨される部分がストッパーとして働く効果を持つ
ものであれば、導電膜２２４を形成する必要はない。In this embodiment, the conductive film 224 is laminated on the insulating film 223 and polished using the conductive film 224 as a stopper. At least the surface portion of the insulating film 223, that is, the portion to be polished acts as a stopper. It is not necessary to form the conductive film 224 as long as it has the above.
【０２２３】以上のように、配線材をもケミカルメカニ
カルポリッシュ法で研磨することができる。As described above, the wiring material can be polished by the chemical mechanical polishing method.
【０２２４】この発明のさらに他の実施例を図３２
（ａ）ないし図３２（ｃ）を参照にし、詳細に説明す
る。FIG. 32 shows still another embodiment of the present invention.
This will be described in detail with reference to FIGS.
【０２２５】図３２（ａ）ないし図３２（ｃ）はさらに
他の実施例における半導体装置の平坦化工程を示す図で
ある。FIGS. 32 (a) to 32 (c) are views showing a step of flattening a semiconductor device according to still another embodiment.
【０２２６】図３２（ａ）に示すように、半導体基板あ
るいは下地基板２０１上に配線、半導体多結晶層、キャ
パシタ、電極等の凸状段差層すなわちパターン２３１を
形成する。更に、パターン２３１を有する半導体基板２
０１上に第一の絶縁膜２３２を形成し平坦化する。この
第一の絶縁膜２３２上に選択的に配線部２３４を形成す
る。この配線部２３４を含む第一の絶縁膜２３２上に第
二の絶縁膜２３３となる予定のアモルファスシリコン２
３３Ａを堆積する。この後、アモルファスシリコン２３
３Ａ上に第三の絶縁膜２３５を少なくとも配線部２３４
の高さ以上に形成する。この後、ケミカルメカニカルポ
リッシュ法を用いて第三の絶縁膜２３５の表面から研磨
を始める。具体的にいえば、ウェーハを下向きにセット
してバフ布を縛りつけたターンテーブル上に乗せてター
ンテーブルを回転させ、例えば酸化セリウム微粒子を含
む研磨剤を用いて第三の絶縁膜２３５を研磨する。ある
いは、ウェーハを上向きにセットしたり、あるいはウェ
ーハをキャリアに収納し両面研磨したりする。図３２
（ｂ）に示すように、この時、第二の絶縁膜２３３とな
る予定のアモルファスシリコン２３３Ａが研磨時のスト
ッパーとして働き、アモルファスシリコン２３３Ａと第
三の絶縁膜２３５は完全に平坦化される。ただし、この
ままでは、アモルファスシリコン２３３Ａは導電性であ
るため、これを絶縁性にするために、図３２（ｃ）に示
すように、研磨後、後酸化して絶縁性の第二の絶縁膜２
３３に突出させる。As shown in FIG. 32A, a projecting step layer or pattern 231 such as a wiring, a semiconductor polycrystalline layer, a capacitor, and an electrode is formed on a semiconductor substrate or a base substrate 201. Further, the semiconductor substrate 2 having the pattern 231
First, a first insulating film 232 is formed and flattened. The wiring part 234 is selectively formed on the first insulating film 232. On the first insulating film 232 including the wiring portion 234, the amorphous silicon 2 to become the second insulating film 233 is formed.
Deposit 33A. After this, the amorphous silicon 23
3A, a third insulating film 235 is formed on at least the wiring portion 234.
Is formed at a height of not less than. Thereafter, polishing is started from the surface of the third insulating film 235 by using a chemical mechanical polishing method. More specifically, the wafer is set downward, placed on a turntable tied with a buff cloth, and the turntable is rotated, and the third insulating film 235 is polished using, for example, an abrasive containing cerium oxide fine particles. . Alternatively, the wafer is set upward, or the wafer is stored in a carrier and polished on both sides. FIG.
As shown in (b), at this time, the amorphous silicon 233A which will become the second insulating film 233 functions as a stopper during polishing, and the amorphous silicon 233A and the third insulating film 235 are completely flattened. However, in this state, since the amorphous silicon 233A is conductive, in order to make it amorphous, after polishing, it is post-oxidized and then oxidized as shown in FIG.
33.
【０２２７】前記アモルファスシリコンは、４００℃以
下の低温で成膜できる。そのため、この第二の絶縁膜２
３３下部に配線部２３４として、アルミニウム配線等の
配線が存在する場合でも、配線形成後に成膜可能であ
り、８００℃程度の高温で成膜するポリシリコン膜を使
えない多層工程への応用に適している。また、配線部２
３４上のストッパーとして第二の絶縁膜２３３の形成工
程の簡単である。The amorphous silicon can be formed at a low temperature of 400 ° C. or less. Therefore, the second insulating film 2
Even if a wiring such as an aluminum wiring exists as the wiring portion 234 below the wiring 33, it can be formed after forming the wiring, and is suitable for application to a multilayer process in which a polysilicon film formed at a high temperature of about 800 ° C. cannot be used. ing. Also, the wiring section 2
The process of forming the second insulating film 233 as a stopper on the substrate 34 is simple.
【０２２８】また、多層工程以外にも配線部２３４の代
わりに、ポリシリコン配線や電極が存在する場合では、
ポリシリコン配線や電極を覆って形成された絶縁膜を平
坦化する際、ストッパーを特段に形成する必要はなく、
ポリシリコン配線や電極自身をストッパーとして利用で
き、非常にプロセスが簡単になる。In the case where a polysilicon wiring or an electrode is present instead of the wiring portion 234 other than the multi-layer process,
When planarizing the insulating film formed over the polysilicon wiring and electrodes, it is not necessary to form a stopper specially.
Polysilicon wiring and electrodes themselves can be used as stoppers, greatly simplifying the process.
【０２２９】上記実施例における半導体装置の平坦化工
程では、エッチバックやリフロー等により半導体装置の
平坦化を行わないので、凹部や凸部の寸法によらず平坦
化が可能であり、更に、酸化セリウムを含んだ中性領域
の研磨剤で研磨するので、研磨の下部層の腐食の心配が
なく、絶縁膜の凸部から研磨しはじめ表面全体を平坦化
することができる。In the step of flattening the semiconductor device in the above embodiment, the semiconductor device is not flattened by etching back or reflow, so that it can be flattened irrespective of the size of the concave and convex portions. Since the polishing is performed with the polishing agent in the neutral region containing cerium, there is no need to worry about corrosion of the lower layer of polishing, and the entire surface can be flattened by starting polishing from the convex portion of the insulating film.
【０２３０】また、研磨を止めたい任意の場所にストッ
パーとしての絶縁膜等を成膜することにより、精度良く
平坦化を制御することができる。このため、平坦化後に
研磨表面に凹凸を残さずほぼ完全な平坦化を達成でき、
後工程のパターニング等も良好に行うことができる。例
えば、後工程での配線パターニングの際に、表面の凹凸
に起因する露光時の焦点深度の差から生ずる配線の細り
等の不都合がなくなる。特に、電極のすぐ上の絶縁膜に
適用すれば、電極周辺の構造が今後ますます複雑化した
り段差が大きくなっても、後工程に与える悪影響をなく
すことができる。そのため、層間配線、層間絶縁膜形成
が従来よりも良好にでき、より微細化される将来の配線
形成にも十分対応できる。Further, by forming an insulating film or the like as a stopper at an arbitrary position where polishing is desired to be stopped, flattening can be accurately controlled. Therefore, it is possible to achieve almost complete flattening without leaving irregularities on the polished surface after flattening,
Patterning and the like in a later step can also be performed favorably. For example, at the time of wiring patterning in a later step, inconveniences such as thinning of wiring caused by a difference in depth of focus at the time of exposure due to unevenness on the surface are eliminated. In particular, if the present invention is applied to an insulating film immediately above an electrode, even if the structure around the electrode becomes more and more complicated or the level difference becomes large in the future, it is possible to eliminate the adverse effect on the subsequent process. Therefore, the formation of the interlayer wiring and the interlayer insulating film can be made better than before, and it is possible to sufficiently cope with the future formation of finer wiring.
【０２３１】また、絶縁膜だけでなく配線材の研磨にも
適用することができ、たいへん応用範囲が広がる。Further, the present invention can be applied not only to the insulating film but also to the polishing of wiring materials, and the range of application is greatly expanded.
【０２３２】また、製造コストの削減、製品歩留まりア
ップといった効果も期待できる。Further, effects such as reduction of manufacturing cost and improvement of product yield can be expected.
【０２３３】また、ストッパーとして、導電性のポリシ
リコンや高抵抗のアモルファスシリコン、また各種シリ
サイド膜等が使用ではきるので、プロセスに応じてそれ
らの適当なものを選ぶことができることも大きなメリッ
トである。Also, since conductive polysilicon, high-resistance amorphous silicon, various silicide films, and the like can be used as the stopper, it is a great merit that an appropriate one can be selected according to the process. .
【０２３４】以上述べたように、中性領域においても凹
部や凸部の寸法によらず絶対的な平坦化が可能であり、
高い歩留まり、高信頼性の半導体装置を得ることができ
る。As described above, even in the neutral region, absolute flattening is possible irrespective of the size of the concave portion and the convex portion.
A semiconductor device with high yield and high reliability can be obtained.
【０２３５】図３３（ａ）ないし図３３（ｊ）を参照し
て本発明のさらに他の実施例を説明する。図３３（ａ）
ないし図３３（ｊ）は、層間絶縁膜を平坦化する工程に
関する工程断面図を示す。Another embodiment of the present invention will be described with reference to FIGS. 33 (a) to 33 (j). FIG. 33 (a)
33 (j) to 33 (j) are cross-sectional views showing a step of flattening the interlayer insulating film.
【０２３６】まず図３３（ａ）に示すように、表面に半
導体素子（不図示）が形成されるＳｉ基板２０１上に、
厚さ１μｍのＳｉＯ2 膜２０２を形成する。次いで、こ
のＳｉＯ2 膜２０２上に厚さ５００ｎｍのポリシリコン
膜２０３を形成する。First, as shown in FIG. 33A, on a Si substrate 201 on which a semiconductor element (not shown) is formed,
A 1 μm thick SiO 2 film 202 is formed. Next, a polysilicon film 203 having a thickness of 500 nm is formed on the SiO 2 film 202.
【０２３７】次に、図３３（ｂ）に示すように、ポリシ
リコン膜２０３上に研磨のストッパーとなる厚さ１００
ｎｍの炭素膜２４４を形成する。この炭素膜２４４は、
Ａｒ雰囲気中でグラファイト板をターゲットとしたＤＣ
マグネトロンスパッタリング法を用いて形成する。この
炭素膜２４４を形成する条件は、圧力４ｍＴｏｒｒ、投
入電力３．５Ｗ／ｃｍ2 、Ａｒ流量４０ＳＣＣＭであ
る。なお、この炭素膜２４４の構造をエックス線回折を
用いて調べたところ、構造は非晶質若しくは微結晶であ
った。また、四探針法による膜の比抵抗の測定では、
０．７５Ωｃｍという値が得られた。Next, as shown in FIG. 33 (b), a polysilicon film having a thickness of 100
A carbon film 244 of nm is formed. This carbon film 244
DC targeting graphite plate in Ar atmosphere
It is formed using a magnetron sputtering method. The conditions for forming the carbon film 244 are a pressure of 4 mTorr, an input power of 3.5 W / cm 2 , and an Ar flow rate of 40 SCCM. When the structure of the carbon film 244 was examined using X-ray diffraction, the structure was amorphous or microcrystalline. In the measurement of the specific resistance of the film by the four probe method,
A value of 0.75 Ωcm was obtained.
【０２３８】次に、図３３（ｃ）に示すように、炭素膜
２４４上に厚さ１．５μｍのフォトレジスト（感光性樹
脂層）２４５を塗布する。次に、マスクパターン（図示
せず）を用いてこのフォトレジスト２４５を露光した
後、現像を行って露光された炭素膜２４４の部分を除去
し、フォトレジストパターン２４５を形成する。Next, as shown in FIG. 33C, a 1.5 μm-thick photoresist (photosensitive resin layer) 245 is applied on the carbon film 244. Next, after exposing the photoresist 245 using a mask pattern (not shown), development is performed to remove the exposed portion of the carbon film 244, thereby forming a photoresist pattern 245.
【０２３９】次に、図３３（ｄ）に示すように、このフ
ォトレジストパターン２４５をマスクとして、Ｏ2 ガス
を使用したＲＩＥ法により炭素膜をパターニングする。
次に、図３３（ｅ）に示すように、ＣＦ4 ガスを使用し
たＲＩＥ法によりポリシリコン膜２０３をパターニング
する。Next, as shown in FIG. 33D, using the photoresist pattern 245 as a mask, a carbon film is patterned by RIE using O 2 gas.
Next, as shown in FIG. 33E, the polysilicon film 203 is patterned by RIE using CF 4 gas.
【０２４０】次に、図３３（ｆ）に示すように、ＣＦ4
とＯ2 の混合ガスをマイクロ波放電させた下流でフォト
レジストを灰化処理するダウンフロータイプの灰化処理
装置によりフォトレジストパターン２４５を剥離した
後、図３３（ｇ）に示すように、全面に層間絶縁膜とし
て厚さ１μｍのＳｉＯ2 膜２４６を形成する。ここで、
ＳｉＯ2 膜２４６の表面にはポリシリコン配線２０３に
対応して凹凸の段差が生じている。すなわち、ポリシリ
コン配線２０３の上部のＳｉＯ2 膜２４６と隣のポリシ
リコン配線２０３の上部のＳｉＯ2 膜２４６との間に谷
間状の段差が形成されている。この段差は以下の工程で
平坦化されるべきものである。[0240] Next, as shown in FIG. 33 (f), CF 4
The photoresist pattern 245 is peeled off by a down-flow type incineration apparatus for ashing the photoresist downstream of the mixed gas of O 2 and O 2 , as shown in FIG. 33 (g). Then, a 1 μm thick SiO 2 film 246 is formed as an interlayer insulating film. here,
The surface of the SiO 2 film 246 has uneven steps corresponding to the polysilicon wiring 203. In other words, valley-shaped step between the top of the SiO 2 film 246 of the upper portion of the SiO 2 film 246 and the adjacent polysilicon wiring 203 of the polysilicon wiring 203 is formed. This step should be flattened in the following steps.
【０２４１】次に、ＳｉＯ2 膜２４６を研磨する。この
結果を図３３（ｈ）に示す。この研磨は、図３に模式図
を示すような装置を用いて行われる。Next, the SiO 2 film 246 is polished. The result is shown in FIG. This polishing is performed using an apparatus as schematically shown in FIG.
【０２４２】図３において、ターンテーブル５０２の上
面の中心部には、研磨供給パイプ５０３を回して研磨剤
が供給される。ターンテーブル５０２は約１００ｒｐｍ
で回転させられる。ターンテーブル５０２の上面には研
磨用クロス５０４が形成され、研磨されるウェーハ１が
載置されている。ウェーハ１は、約１００ｒｐｍで回転
する荷重体５０１によって上方から約４０ｋｇｆの荷重
で押し付けられている。In FIG. 3, an abrasive is supplied to the center of the upper surface of the turntable 502 by rotating a polishing supply pipe 503. The turntable 502 is about 100 rpm
Rotated with. A polishing cloth 504 is formed on the upper surface of the turntable 502, and the wafer 1 to be polished is placed thereon. The wafer 1 is pressed from above by a load of about 40 kgf by a load body 501 rotating at about 100 rpm.
【０２４３】研磨剤は、粒径８０ｎｍのＳｉＯ2 粒子を
水に懸濁させたものである。ＳｉＯ2 粒子の量は２０ｗ
ｔ％であり、また、水溶液の水素イオン濃度は水酸化ナ
トリウムを加えることによりｐＨ１２．０に調整してあ
る。The abrasive is a suspension of SiO 2 particles having a particle size of 80 nm in water. The amount of SiO 2 particles is 20w
t%, and the hydrogen ion concentration of the aqueous solution was adjusted to pH 12.0 by adding sodium hydroxide.
【０２４４】図３３（ｈ）に示すように、このようにし
て研磨されたＳｉＯ2 膜２４６表面および炭素膜２４４
は、平坦になっていることが確認された。また、ＳｉＯ
2 膜２４４の研磨において、６インチウェーハどの位置
においても、炭素膜２４４の下層のポリシリコン配線２
０３が研磨されることなく、研磨は炭素膜２４４の一部
が残った状態で停止していた。As shown in FIG. 33 (h), the surface of the SiO 2 film 246 and the carbon film 244 polished in this manner are polished.
Was confirmed to be flat. In addition, SiO
In the polishing of the second film 244, the polysilicon wiring 2 under the carbon film 244 is provided at any position of the 6-inch wafer.
03 was not polished and the polishing was stopped with a part of the carbon film 244 remaining.
【０２４５】この後、図３３（ｉ）に示すようにバレル
型のＯ2 プラズマ灰化装置により炭素膜２４４を剥離す
る。次に、層間絶縁膜として厚さ１μｍのＳｉＯ2 膜２
４７を形成することにより、図３３（ｊ）に示すような
平坦な層間絶縁膜のＳｉＯ2膜２４７が完成する。図３
３（ｊ）において層間絶縁膜のＳｉＯ2 膜２４７は、図
９（ｃ）で示した従来の例と異なり、図３３（ｉ）の工
程で剥離された炭素膜２４４の厚さの分に対応する凹凸
を除けば、６インチウェーハの全体に渡ってほぼ平坦に
形成されていることがわかる。Thereafter, as shown in FIG. 33 (i), the carbon film 244 is peeled off by a barrel type O 2 plasma incinerator. Next, a 1 μm thick SiO 2 film 2 is used as an interlayer insulating film.
By forming 47, a flat SiO 2 film 247 as an interlayer insulating film as shown in FIG. FIG.
3 (j), the SiO 2 film 247 of the interlayer insulating film is different from the conventional example shown in FIG. 9 (c) and corresponds to the thickness of the carbon film 244 peeled off in the step of FIG. 33 (i). Except for the unevenness, it can be seen that the wafer is formed almost flat over the entire 6-inch wafer.
【０２４６】本実施例の構成によれば、研磨の工程の前
にポリシリコン膜２０３を介してストッパーとしての炭
素膜２４４を形成する工程を設けたので、被研磨物であ
るポリシリコン膜２０３、ＳｉＯ2 膜２４６とストッパ
ーとしての炭素膜２４４との研磨速度の選択比を非常に
大きく取ることができ、炭素膜２４４の一部が残存する
状態で研磨を停止することができる。この結果、研磨量
の制御を容易に行うことができ、層間絶縁膜のＳｉＯ2
膜２４７をウェーハの全体に渡ってほぼ平坦に形成する
ことができる。According to the structure of this embodiment, since the step of forming the carbon film 244 as a stopper via the polysilicon film 203 is provided before the polishing step, the polysilicon film 203 to be polished is provided. The selectivity of the polishing rate between the SiO 2 film 246 and the carbon film 244 as the stopper can be made very large, and the polishing can be stopped in a state where a part of the carbon film 244 remains. As a result, the polishing amount can be easily controlled, and the SiO 2
The film 247 can be formed substantially flat over the entire wafer.
【０２４７】次に、図３４（ａ）ないし図３４（ｉ）を
参照して本発明の他の実施例を説明する。本実施例は薄
膜半導体素子に於けるシリコンの薄膜化に関する。Next, another embodiment of the present invention will be described with reference to FIGS. 34 (a) to 34 (i). This embodiment relates to thinning of silicon in a thin film semiconductor device.
【０２４８】図３４（ａ）に示すように、まず、Ｓｉ基
板２０１上に８００ｎｍのＳｉＯ2膜２０２を形成す
る。次に、図３４（ｂ）に示すように、別のＳｉ基板２
５１をＳｉ基板２０１上にＳｉＯ2 膜２０２を介して８
００℃に加熱し張り付ける。As shown in FIG. 34A, first, an 800 nm SiO 2 film 202 is formed on a Si substrate 201. Next, as shown in FIG.
51 is formed on the Si substrate 201 through the SiO 2 film 202.
Heat to 00 ° C and paste.
【０２４９】次に、図３４（ｃ）に示すように、Ｓｉ基
板２５１にＳｉＯ2 膜２０２表面に到達する穴を開孔す
る。Next, as shown in FIG. 34C, a hole reaching the surface of the SiO 2 film 202 is formed in the Si substrate 251.
【０２５０】次に、図３４（ｄ）に示すように。Ｓｉ基
板２５１表面にストッパーとしての炭素膜２４４を、Ａ
ｒ雰囲気中でグラファイト板をターゲットとしたＤＣマ
グネトロンスパッタリング法を用いて１００ｎｍの厚さ
に形成する。Next, as shown in FIG. A carbon film 244 as a stopper is formed on the surface of the Si substrate 251 by A
It is formed to a thickness of 100 nm by a DC magnetron sputtering method using a graphite plate as a target in an r atmosphere.
【０２５１】次に、図３４（ｅ）に示すように、炭素膜
２４４上に厚さ１．５μｍのフォトレジスト（感光性樹
脂層）を塗布し、マスクパターン（図示せず）を用いて
このフォトレジストを露光する。次に、現像を行って露
光された炭素膜２４４の部分を除去し、Ｓｉ基板２５１
に開孔した穴部分にのみフォトレジストの残るフォトレ
ジストパターン２４５を形成する。Next, as shown in FIG. 34 (e), a photoresist (photosensitive resin layer) having a thickness of 1.5 μm is applied on the carbon film 244, and the photoresist is applied using a mask pattern (not shown). Expose the photoresist. Next, the exposed portion of the carbon film 244 is removed by performing development, and the Si substrate 251 is removed.
A photoresist pattern 245 in which the photoresist remains only in the hole portion formed in the above step is formed.
【０２５２】次に、図３４（ｆ）に示すように、このフ
ォトレジストパターン２４５をマスクとしてＯ2 ガスを
使用したＲＩＥ法により炭素膜２４４をパターニングす
る。次に、図３４（ｇ）に示すように、ＣＦ4 とＯ2 の
混合ガスをマイクロ波放電させた下流でフォトレジスト
を灰化処理するダウンフロータイプの灰化処理装置によ
り、フォトレジストパターン２４５を剥離する。Next, as shown in FIG. 34 (f), using the photoresist pattern 245 as a mask, the carbon film 244 is patterned by RIE using O 2 gas. Next, as shown in FIG. 34 (g), a photoresist pattern 245 is formed by a down-flow type incineration apparatus for ashing the photoresist downstream of the mixed gas of CF 4 and O 2 subjected to microwave discharge. Is peeled off.
【０２５３】次に、Ｓｉ基板２４５を研磨する。この結
果を図３５（ｈ）に示す。この研磨は、図３に模式図を
示すような装置を用いて行われる。研磨剤は、粒径８０
ｎｍのＳｉＯ2 粒子を水に懸濁させたもので、ＳｉＯ2
粒子の量は２０ｗｔ％であり、また、水溶液の水素イオ
ン濃度は水酸化ナトリウムを加えることによりｐＨ１
２．０に調整してある。Next, the Si substrate 245 is polished. The result is shown in FIG. This polishing is performed using an apparatus as schematically shown in FIG. The abrasive has a particle size of 80
The nm of SiO 2 particles which was suspended in water, SiO 2
The amount of particles was 20 wt%, and the hydrogen ion concentration of the aqueous solution was adjusted to pH 1 by adding sodium hydroxide.
Adjusted to 2.0.
【０２５４】図３４（ｈ）に示すように、このようにし
て研磨されたＳｉ基板２５１表面は、平坦になっている
ことが確認された。また、Ｓｉ基板２５１の研磨におい
て、６インチウェーハどの位置においても、炭素膜２４
４の下層のＳｉＯ2 膜２０２が研磨されることなく、研
磨は炭素膜２４４の一部が残存する状態で停止してい
た。また、Ｓｉ基板２５１の膜厚は炭素膜２４４と同じ
１００ｎｍ程度であった。As shown in FIG. 34 (h), it was confirmed that the surface of the polished Si substrate 251 was flat. Also, in polishing the Si substrate 251, the carbon film 24
The polishing was stopped with a part of the carbon film 244 remaining without polishing the lower SiO 2 film 202. The thickness of the Si substrate 251 was about 100 nm, the same as that of the carbon film 244.
【０２５５】この後、図３４（ｉ）に示すようにバレル
型のＯ2 プラズマ灰化装置により炭素膜２４４を剥離す
ることにより、薄膜半導体素子に於けるシリコンの薄膜
化が完了する。Thereafter, as shown in FIG. 34 (i), the carbon film 244 is peeled off by a barrel type O 2 plasma ashing apparatus, thereby completing the thinning of silicon in the thin film semiconductor device.
【０２５６】本実施例の構成によれば、研磨の工程の前
にＳｉ基板２５１およびＳｉＯ2 膜２０２を介してスト
ッパーとしての炭素膜２４４を形成する工程を設けたの
で、被研磨物であるＳｉ基板２０３とストッパーとして
の炭素膜２４４との研磨速度の選択比を非常に大きく取
ることができ、炭素膜２４４の一部が残存する状態で研
磨を停止することができる。この結果、研磨量の制御を
容易に行うことができ、薄膜半導体素子に於けるシリコ
ンの薄膜化を高精度に行うことができる。According to the structure of this embodiment, since the step of forming the carbon film 244 as a stopper via the Si substrate 251 and the SiO 2 film 202 is provided before the polishing step, the Si object to be polished is provided. The selection ratio of the polishing rate between the substrate 203 and the carbon film 244 as the stopper can be made very large, and the polishing can be stopped in a state where a part of the carbon film 244 remains. As a result, the amount of polishing can be easily controlled, and silicon thinning in the thin film semiconductor element can be performed with high precision.
【０２５７】ここで、種々の研磨剤を用いた場合の種々
の膜の研磨速度を、表７に示す。Table 7 shows the polishing rates of various films when various abrasives were used.
【０２５８】[0258]
【表７】 なお、図３３および図３４を参照してのべた上記実施例
では、非研磨膜としてＳｉＯ2 膜とＳｉについて述べ、
また、研磨剤としては粒径８０ｎｍのＳｉＯ2粒子を水
に懸濁させ、水酸化ナトリウムを加えることによりｐＨ
１２．０に調整したものを中心に述べた。しかし、本発
明はこれに限定されず、炭素膜と被研磨物との研磨速度
の選択比が取れる限りは被研磨物は他の材料であっても
よく、研磨剤も、他の粒子、他の水素イオン濃度、他の
薬剤を用いたものでも良い。例えば表７に示したように
ＣｅＯ2 懸濁液を研磨剤として使用してもよい。[Table 7] Note that, in the above embodiment described with reference to FIGS. 33 and 34, the SiO 2 film and Si are described as non-polishing films,
Further, as an abrasive, SiO 2 particles having a particle size of 80 nm are suspended in water, and the pH is adjusted by adding sodium hydroxide.
The description mainly focuses on the adjustment to 12.0. However, the present invention is not limited to this, and the object to be polished may be another material as long as a selective ratio of the polishing rate between the carbon film and the object to be polished can be obtained. The hydrogen ion concentration and other chemicals may be used. For example, as shown in Table 7, a CeO 2 suspension may be used as an abrasive.
【０２５９】以上説明したように、本発明によれば、被
加工層を研磨する工程の前に、研磨速度が非常に遅い炭
素膜を研磨のストッパーとして形成する工程を有するの
で、被研磨物とストッパーとの研磨速度の選択比を非常
に大きく取ることができ、この結果、研磨量の制御を容
易に行うことができる。さらに、炭素膜は種々の化学薬
品に対して非常に安定であるので、研磨剤の種類によら
ず使用することができる。As described above, according to the present invention, before the step of polishing the layer to be processed, the step of forming a carbon film having a very low polishing rate as a stopper for polishing is provided. The selection ratio of the polishing rate with the stopper can be made very large, and as a result, the polishing amount can be easily controlled. Further, since the carbon film is very stable against various chemicals, it can be used regardless of the type of abrasive.
【０２６０】したがって、被加工層としての被加工膜の
下層、内部、上層、或いは隣接部等の少なくとも一部に
ストッパーとなる炭素膜を形成して被加工層の研磨を行
うことにより、研磨剤の種類によらず被研磨物との研磨
の選択比が大きくとれるため、研磨量の制御が容易にな
り、化学的不安定性等の実用にあたっての障害が解消さ
れる。Therefore, by forming a carbon film serving as a stopper on at least a part of a lower layer, an inner layer, an upper layer, or an adjacent portion of a film to be processed as a layer to be processed, and polishing the layer to be processed, an abrasive is obtained. Irrespective of the type of polishing, the selection ratio of polishing with the object to be polished can be made large, so that the polishing amount can be easily controlled and obstacles in practical use such as chemical instability are eliminated.
【０２６１】以下、本発明による他実施例を図面３５を
参照しながら詳細に説明する。Hereinafter, another embodiment of the present invention will be described in detail with reference to FIG.
【０２６２】図３５は、本発明に用いた研磨装置の模式
図である。FIG. 35 is a schematic view of a polishing apparatus used in the present invention.
【０２６３】ターンテーブル５０２の上面には研磨クロ
ス５０４が貼られ、研磨クロス５０４中央には研磨剤供
給パイプ５０３を介して研磨剤５０５が供給される。A polishing cloth 504 is attached to the upper surface of the turntable 502, and an abrasive 505 is supplied to the center of the polishing cloth 504 via an abrasive supply pipe 503.
【０２６４】研磨剤は、１ｗｔ％酸化セリウム懸濁液を
用いた。As a polishing agent, a 1 wt% cerium oxide suspension was used.
【０２６５】研磨されるウェーハ１は、直径１５０ｍｍ
で荷重体５０１に保持され、ウェーハ２０１表面には被
加工層として１μｍのＳｉＯ2 膜がＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法によ
り成膜されている。また図中では省略したが、この装置
には荷重体５０１を２台設け、２枚のウェーハ１同時に
処理するようにしてもよい。The wafer 1 to be polished has a diameter of 150 mm.
And a 1 μm SiO 2 film as a layer to be processed is formed on the surface of the wafer 201 by CVD (Chemi).
The film is formed by a cal vapor deposition (cal vapor deposition) method. Although omitted in the drawing, this apparatus may be provided with two load bodies 501, and two wafers 1 may be processed simultaneously.
【０２６６】ターンテーブル５０２は、モーター５１１
によって駆動されており、モーター５１１にはモーター
に流れる電流を測定する電流計５１３が接続されてい
る。また、電流計５１３で測定された電流値は、演算器
５４１で仕事量に換算され、仕事量の積算値が一定にな
つたところで、研磨を停止させる信号を発する。The turntable 502 includes a motor 511
The motor 511 is connected to an ammeter 513 for measuring a current flowing through the motor. The current value measured by the ammeter 513 is converted into a work amount by the calculator 541, and when the integrated value of the work amount becomes constant, a signal for stopping the polishing is issued.
【０２６７】図３５に示す装置を用いて、研磨速度の経
時変化、およびそのときにモーターに流れる電流量を示
したのが、図３６である。FIG. 36 shows the change over time in the polishing rate and the amount of current flowing to the motor at that time using the apparatus shown in FIG.
【０２６８】研磨速度は、時間と共に増大する傾向にあ
るが、所々で変動しているのが観察され、全体では３０
％も研磨速度が変化している。また、研磨速度の変化に
対応した形で、モーターに流れる電流量も変化している
のがわかる。The polishing rate tends to increase with time, but is observed to fluctuate in some places.
% Also changes the polishing rate. Also, it can be seen that the amount of current flowing through the motor changes in a manner corresponding to the change in the polishing rate.
【０２６９】図３７は、モーターに流れる電流と研磨速
度の調べたものである。FIG. 37 shows the result of examining the current flowing through the motor and the polishing rate.
【０２７０】図３７より、モーターに流れる電流と研磨
速度の間に、１対１の相関があることが確認された。こ
れより、モーターに流れる電流を測定することにより研
磨速度を知ることができ、この研磨速度を時間で積分し
てゆくと、その時間までの研磨量を知ることができる。From FIG. 37, it has been confirmed that there is a one-to-one correlation between the current flowing through the motor and the polishing rate. From this, the polishing rate can be known by measuring the current flowing through the motor, and by integrating this polishing rate over time, the polishing amount up to that time can be known.
【０２７１】さらに、モーターに流れる電流値を被加工
層と研磨剤の保持された定盤との間の摩擦に変換し、整
理したのが図３８である。Further, FIG. 38 shows the result of converting the value of the current flowing through the motor into the friction between the layer to be processed and the surface plate holding the abrasive, and organizing the friction.
【０２７２】図３８より、被加工層と研磨剤の保持され
た定盤との間の摩擦は、研磨速度とほぼ比例関係にあ
る。As shown in FIG. 38, the friction between the layer to be processed and the surface plate holding the abrasive is substantially proportional to the polishing rate.
【０２７３】また、図３９は、ターンテーブル５０２お
よび荷重体５０１の回転速度を変化させた場合の研磨速
度を調べたものである。FIG. 39 shows the result of examining the polishing speed when the rotation speeds of the turntable 502 and the load body 501 were changed.
【０２７４】図３９より、ターンテーブル５０２および
荷重体５０１の回転速度と研磨速度の間には比例関係が
あることが確認された。From FIG. 39, it has been confirmed that there is a proportional relationship between the rotation speed of the turntable 502 and the load body 501 and the polishing speed.
【０２７５】また、当然のことながら、研磨時間と研磨
量の間には比例関係がなりたつことが別の実験により確
認されている。[0275] Naturally, another experiment has confirmed that there is a proportional relationship between the polishing time and the polishing amount.
【０２７６】そうすると、図３８における摩擦に、ター
ンテーブル５０２と荷重体５０１の相対速度を乗じ、時
間で積分した、被加工層と研磨剤の保持された定盤との
間でされる仕事量は、研磨速度を時間で積分した研磨量
と比例関係にあるということがいえる。Then, the amount of work between the layer to be processed and the surface plate holding the abrasive is calculated by multiplying the friction in FIG. 38 by the relative speed of the turntable 502 and the load body 501 and integrating over time. It can be said that the polishing rate is proportional to the polishing amount obtained by integrating the polishing rate with time.
【０２７７】実際、図３５に示す装置を用いて、被加工
層と研磨剤の保持された定盤との間でされる仕事量を４
５０００Ｊに設定し、０．６０μｍのＳｉＯ2 膜を研磨
で除去しようとしたが、１２０枚のウェーハを処理し
て、研磨量は０．５９μｍから０．６２μｍで、ばらつ
きは５％以下であった。Actually, by using the apparatus shown in FIG. 35, the amount of work performed between the layer to be processed and the surface plate holding the abrasive was reduced by 4%.
At a setting of 5000 J, an attempt was made to remove the 0.60 μm SiO 2 film by polishing, but after processing 120 wafers, the polishing amount was from 0.59 μm to 0.62 μm, and the variation was 5% or less. .
【０２７８】また、フッ素を含むＳｉＯ2 膜やホウ素と
リンを含むＳｉＯ2 膜についても検討を行ったが、フッ
素を含むＳｉＯ2 膜の場合には、上記実施例の場合と全
く同じ結果が、ホウ素とリンを含むＳｉＯ2 膜の場合に
は、単位仕事量での研磨量が上記実施例の場合よりも３
割程度速い結果が得られた。[0278] Further, although also examined SiO 2 film containing SiO 2 film or a boron and phosphorus containing fluorine, in the case of SiO 2 film containing fluorine is exactly the same result as in the above embodiment, In the case of the SiO 2 film containing boron and phosphorus, the polishing amount per unit work is 3 times larger than that in the above embodiment.
A result that was relatively fast was obtained.
【０２７９】本発明の構成によれば、被加工層であるＳ
ｉＯ2 膜と研磨剤である酸化セリウムが保持された定盤
の間でされる仕事量を積算し、この積算された仕事量
が、所定量となった時点で研磨を終了させることによ
り、ＳｉＯ2 膜の研磨量を精度良く制御する事ができ
た。According to the structure of the present invention, the S to be processed is
By integrating the amount of work performed between the iO 2 film and the surface plate holding cerium oxide as an abrasive, and terminating polishing when the integrated amount of work reaches a predetermined amount, SiO 2 The polishing amount of the two films could be controlled accurately.
【０２８０】なお、上記実施例では、被加工層としてＳ
ｉＯ2 膜、研磨剤として酸化セリウムを用いた場合につ
いて述べたが、被加工層や研磨剤は他の材料でも良い。In the above embodiment, the layer to be processed is S
Although the case where cerium oxide is used as the iO 2 film and the abrasive has been described, the material to be processed and the abrasive may be other materials.
【０２８１】研磨装置の構造も実施例に述べたものに限
られるものではない。The structure of the polishing apparatus is not limited to that described in the embodiment.
【０２８２】また、実施例では、被加工層であるＳｉＯ
2 膜と研磨剤である酸化セルウムが保持された定盤の間
でされる仕事量の間に比例関係がある場合について述べ
たが、完全な比例関係がなくても、被加工層と研磨剤の
保持された定盤の間の摩擦が、研磨速度と１対１に対応
していれば、研磨量は研磨中に知ることができる。Further, in the embodiment, the SiO 2 which is the layer to be processed is
2 The case where there is a proportional relationship between the work amount between the film and the surface plate holding the polishing agent, cell oxide, has been described, but even if there is no complete proportional relationship, the work layer and the polishing agent If the friction between the held surface plates corresponds one-to-one with the polishing rate, the polishing amount can be known during polishing.
【０２８３】さらに、前述したように、被加工層と研磨
剤の保持された定盤の間の摩擦と研磨速度が比例関係に
ない場合でも、被加工層と研磨剤の保持された定盤の間
の摩擦あるいはモーターに流れる電流と研磨速度の間
に、１対１の相関があれば、これより、摩擦あるいはモ
ーターに流れる電流を測定することにより研磨速度を知
ることができ、この研磨速度を時間で積分してゆくと、
その時間までの研磨量を知ることができる。Further, as described above, even when the friction between the work layer and the surface plate holding the abrasive is not in a proportional relationship with the polishing rate, the friction between the work layer and the surface plate holding the abrasive is not significant. If there is a one-to-one correlation between the friction or the current flowing through the motor and the polishing rate, the polishing rate can be determined by measuring the friction or the current flowing through the motor. As you integrate over time,
The amount of polishing up to that time can be known.
【０２８４】以上説明したように、この実施例によれ
ば、半導体基板に形成された被加工層を研磨する半導体
装置の製造方法において、被加工層と研磨剤の保持され
た定盤との間の摩擦を研磨中に測定し、この摩擦をもと
に被加工層の研磨速度を算出すれば、この研磨速度を時
間で積分してゆくことにより、その時点までの研磨量を
知ることができ、研磨量を精度良く制御することができ
る。As described above, according to this embodiment, in a method of manufacturing a semiconductor device for polishing a layer to be processed formed on a semiconductor substrate, a method for manufacturing a semiconductor device, comprising the steps of: By measuring the friction during polishing and calculating the polishing rate of the layer to be processed based on this friction, the polishing amount up to that point can be known by integrating this polishing rate over time. In addition, the polishing amount can be accurately controlled.
【０２８５】以下に本発明の他の実施例について、図４
０、図４１、図４２および図４３を参照しながら説明す
る。The following will describe another embodiment of the present invention with reference to FIG.
0, FIG. 41, FIG. 42 and FIG.
【０２８６】図４０は、本発明平坦化装置の斜視図でタ
ーンテーブル５０２上の研摩面５０４に供給される。研
磨剤５０５により、半導体ウェーハ２０１を研摩する。
ターンテーブル５０２下とウェーハ支持部５０１を回転
するシャフト５１７，５１８にはシャフト５１７，５１
８の歪みを検知する。歪みゲージなどによる歪みセンサ
５５１，５５２が設置されている。さらにシャフト５１
７，５１８はベルト５１９，５２０を介し、モーター５
１１，５１２に連結されている。モーター５１１，５１
２による駆動力により、研摩面５０４とウェーハ間２０
１の摩擦により生じた負荷はシャフト５１７，５１８に
歪みを与え、歪みゲージ等を用いた歪みセンサ５５１，
５５２はこの歪み量を電気信号に変換される。図４１に
示す様に研摩による負荷とシャフトの歪み及びこれらに
よる電気信号は直線の関係となる。このことにより、歪
みセンサ５５１，５５２より出力された信号は、研摩面
５０４とウェーハ２０１の表面の状態を適格に伝えてい
る。よって図４２に示す様な、ウェーハ２０１面上の配
線層２１０と絶縁層２１２で構成された凸凹面を研摩す
る際に本実施例では被研摩部分である絶縁層２１２の研
摩面積を確実に検知し、図４３に示すような被研摩面１
４が完全平坦化された際の情報を伝えることができる。FIG. 40 is a perspective view of the flattening apparatus according to the present invention, which is supplied to a polishing surface 504 on a turntable 502. The semiconductor wafer 201 is polished with the abrasive 505.
Shafts 517 and 51 are provided below the turntable 502 and the shafts 517 and 518 for rotating the wafer support 501.
8 is detected. Strain sensors 551 and 552 such as strain gauges are provided. Further shaft 51
7,518 are connected to the motor 5 via belts 519,520.
11, 512. Motors 511, 51
2 between the polished surface 504 and the wafer
The load generated by the friction of No. 1 gives strain to the shafts 517 and 518, and strain sensors 551 and 551 using a strain gauge or the like.
Reference numeral 552 converts this distortion amount into an electric signal. As shown in FIG. 41, the load and shaft distortion due to polishing and the electric signal due to these have a linear relationship. Thus, the signals output from the strain sensors 551 and 552 appropriately convey the state of the polished surface 504 and the surface of the wafer 201. Therefore, when the uneven surface formed by the wiring layer 210 and the insulating layer 212 on the surface of the wafer 201 as shown in FIG. 42 is polished, the polished area of the insulating layer 212 which is the portion to be polished in this embodiment is reliably detected. The polished surface 1 as shown in FIG.
4 can convey information when it is completely flattened.
【０２８７】本発明の他の実施例として歪みセンサはタ
ーンテーブル５０２側、ウェーハ保持装置側のいづれか
一方の側に設置されても良くまたモーター５１１，５１
２はベルト５１９，５２０介さずそれぞれ直結されても
よい。他に被研摩部分は絶縁層２１２のみに限らず配線
層２１０までをも被研摩部分としても良い。As another embodiment of the present invention, the strain sensor may be installed on one of the turntable 502 side and the wafer holding device side, and the motors 511 and 51 may be provided.
2 may be directly connected without the belts 519 and 520, respectively. In addition, the portion to be polished is not limited to the insulating layer 212, and the portion up to the wiring layer 210 may be the portion to be polished.
【０２８８】本実施例により、下記の効果が有る。According to this embodiment, the following effects can be obtained.
【０２８９】平坦化装置のターンテーブル５０２、ウェ
ーハ支持装置を回転するシャフトに歪みセンサ５５１，
５５２を取り付けるだけの簡単な操作により、 １）より高精度な完全平坦化が実現できる。The turntable 502 of the flattening device and the strain sensor 551,
With a simple operation of merely attaching the 552, 1) higher-precision complete flattening can be realized.
【０２９０】２）絶縁層の完全平坦化が研摩の配線への
到達する前に、情報として検知されるため、配線層への
影響が無く、配線層の信頼性が高い。2) Since the complete flattening of the insulating layer is detected as information before reaching the polished wiring, there is no influence on the wiring layer and the reliability of the wiring layer is high.
【０２９１】３）上記２）と同じ理由により配線層の断
線等が防止することができ高い歩留りが得られる。3) For the same reason as in the above 2), disconnection of the wiring layer can be prevented, and a high yield can be obtained.
【０２９２】４）被研摩層の下に研摩停止のための硬い
材料層の設置が不要となり、余分なプロセスが無くな
り、半導体集積回路の生産性向上、コストダウンが実現
できる。4) There is no need to provide a hard material layer below the layer to be polished for stopping polishing, and no extra process is required, thereby improving the productivity and reducing the cost of the semiconductor integrated circuit.
【０２９３】さらに硬い材料層の存在不要により、平坦
化後の絶縁層のさらなる積層が不要である。Since there is no need to provide a harder material layer, further lamination of the planarized insulating layer is unnecessary.
【０２９４】以下、図面を参照してこの発明のさらに他
の一実施例について説明する。Hereinafter, still another embodiment of the present invention will be described with reference to the drawings.
【０２９５】図４４は、この発明の実施例による研磨装
置における研磨部を示す概略図である。ターンテーブル
５０２は、図示せぬ第１の駆動モーター（図４０で５１
１であらわす）により回転可能に形成されている。前記
テーブル５０２上には研磨用クロスである研磨用不織布
５０４が設けられており、この不織布上には図示せぬ研
磨剤供給ノズル（図４０で５０３）が設けられている。
前記不織布の上方にはウェーハを保持する保持部５０１
が設けられており、この保持部５０１における下面、即
ち前記テーブル５０２の上面に対向する面には摩擦測定
用ウェーハ６０１が保持されている。前記保持部５０１
の上面にはその回転軸の一端が設けられており、この回
転軸を介して図示せぬ第２の駆動モーター（図４０で５
１２）により前記保持部５０１は回転可能に形成されて
いる。前記テーブル５０２および保持部５０１それぞれ
の回転については、前記第１および第２の駆動モーター
を介して制御部６１１により制御されている。この制御
部６１１は、図４５に示すように、研磨条件の設定部、
Ｆ／Ｆ0 （後述）の演算部および研磨条件の再設定部か
ら構成されている。FIG. 44 is a schematic diagram showing a polishing section in a polishing apparatus according to an embodiment of the present invention. The turntable 502 is provided with a first drive motor (not shown in FIG.
1) so as to be rotatable. On the table 502, a polishing non-woven fabric 504 as a polishing cloth is provided, and on this non-woven fabric, an abrasive supply nozzle (503 in FIG. 40) not shown is provided.
A holder 501 for holding a wafer above the nonwoven fabric
A wafer for friction measurement 601 is held on the lower surface of the holder 501, that is, the surface facing the upper surface of the table 502. The holding unit 501
One end of the rotation shaft is provided on the upper surface of the second drive motor (not shown in FIG. 40).
According to 12), the holding portion 501 is formed to be rotatable. The rotation of each of the table 502 and the holding unit 501 is controlled by the control unit 611 via the first and second drive motors. As shown in FIG. 45, the control unit 611 sets a polishing condition,
An F / F 0 (to be described later) calculation unit and a polishing condition resetting unit are provided.
【０２９６】上記構成において、先ず、摩擦を測定する
ための被研磨物、例えば摩擦測定用半導体ウェーハ６０
１が準備される。この摩擦測定用ウェーハ６０１は、シ
リコン基板の表面上にシリコン酸化膜が形成され、この
シリコン酸化膜はパターニングされてないとともに充分
に厚く形成されたものである。前記摩擦測定用ウェーハ
６０１は前記保持部５０１における下面に取り付けられ
る。前記第１の駆動モーターによりテーブル５０２は回
転され、前記第２の駆動モーターにより保持部５０１は
回転される。この際の回転数は第１の回転数される。こ
の第１の回転数とは、摩擦測定用ウェーハ６０１に対す
るテーブル５０２とともに回転している前記不織布の相
対速度に対応する。In the above configuration, first, the object to be polished for measuring friction, for example, the semiconductor wafer 60 for friction measurement.
1 is prepared. The wafer 601 for friction measurement has a silicon oxide film formed on the surface of a silicon substrate, and this silicon oxide film is not patterned and formed sufficiently thick. The wafer for friction measurement 601 is attached to the lower surface of the holder 501. The table 502 is rotated by the first drive motor, and the holder 501 is rotated by the second drive motor. The rotation speed at this time is the first rotation speed. The first rotation speed corresponds to the relative speed of the nonwoven fabric rotating together with the table 502 with respect to the friction measurement wafer 601.
【０２９７】この後、前記研磨剤供給ノズルから研磨剤
５０５、例えば酸化セリウムの懸濁液５０５が図示のよ
うに前記不織布５０４の上に供給される。この不織布は
酸化セリウムの懸濁液５０５を保持し、スムーズに排出
する機能を持っている。次に、前記保持部５０１が移動
制御手段（図示せず）により下方に移動されることによ
り、前記摩擦測定用ウェーハ６０１はテーブル５０２上
の不織布に接触される。このとき、前記摩擦測定用ウェ
ーハ６０１には第１の荷重がかけられている。この後、
前記保持部５０１はテーブル５０２の上面と平行な方
向、即ち水平方向に移動され、前記摩擦測定用ウェーハ
６０１は第１の研磨時間だけ研磨される。すなわち、前
記摩擦測定用ウェーハ６０１は上記の第１の研磨条件、
つまり第１の荷重、第１の研磨時間、第１の回転数によ
り研磨される。Thereafter, an abrasive 505, for example, a suspension 505 of cerium oxide, is supplied from the abrasive supply nozzle onto the nonwoven fabric 504 as shown. This nonwoven fabric has a function of holding the cerium oxide suspension 505 and discharging it smoothly. Next, the holding unit 501 is moved downward by a movement control unit (not shown), so that the friction measurement wafer 601 comes into contact with the nonwoven fabric on the table 502. At this time, a first load is applied to the friction measurement wafer 601. After this,
The holding section 501 is moved in a direction parallel to the upper surface of the table 502, that is, in a horizontal direction, and the friction measuring wafer 601 is polished for a first polishing time. That is, the wafer 601 for friction measurement is subjected to the first polishing conditions described above,
That is, the polishing is performed by the first load, the first polishing time, and the first rotation speed.
【０２９８】前記研磨の際、図４５に示す制御部６１１
における研磨条件の設定部において、前記第１、第２の
駆動モーターに流れる電流値が測定される。この電流値
は稼働段階において測定されたものである。この稼働段
階とは、前記不織布の使用初期段階を除いたものをい
う。つまり、不織布の使用初期段階では、不織布におい
て研磨剤５０５の目詰まりが著しく進むことにより、不
織布と被研磨物との接触面の摩擦が急激に上昇し、この
後、前記摩擦の変化が少なくなり、安定した状態とな
る。この状態が稼働段階である。At the time of the polishing, the control unit 611 shown in FIG.
In the setting section for setting the polishing conditions, the current value flowing through the first and second drive motors is measured. This current value is measured in the operation stage. The operation stage refers to a stage excluding the initial stage of use of the nonwoven fabric. In other words, in the initial stage of use of the nonwoven fabric, the clogging of the abrasive 505 in the nonwoven fabric remarkably progresses, so that the friction of the contact surface between the nonwoven fabric and the object to be polished sharply increases, and thereafter, the change in the friction decreases. , And becomes a stable state. This state is an operation stage.
【０２９９】次に、前記電流値および前記不織布と摩擦
測定用ウェーハ６０１との接触面における摩擦Ｆ0 の間
には所定の関係があり、この電流値から前記摩擦Ｆ0 は
所定の演算により計算される。次に、この摩擦Ｆ0 と摩
擦測定用ウェーハ６０１が研磨される研磨速度との間に
は所定の関係があり、この摩擦Ｆ0 から研磨速度が所定
の演算により計算される。すなわち、前記電流値と前記
研磨速度との間には図４６に示すような相関関係が成り
立つため、この電流値から研磨速度を算出することがで
きる。Next, there is a predetermined relationship between the current value and the friction F 0 at the contact surface between the nonwoven fabric and the wafer 601 for friction measurement. From the current value, the friction F 0 is calculated by a predetermined calculation. Is done. Next, there is a predetermined relationship between the friction F 0 and the polishing rate at which the friction measurement wafer 601 is polished, and the polishing rate is calculated from the friction F 0 by a predetermined calculation. That is, since a correlation as shown in FIG. 46 is established between the current value and the polishing rate, the polishing rate can be calculated from the current value.
【０３００】図４６は、駆動モーター電流値と研磨速度
との関係を示す図である。表面上にシリコン酸化膜が形
成された摩擦測定用ウェーハ６０１が準備され、この摩
擦測定用ウェーハ６０１が上記のように研磨される。こ
の際の前記第１および第２の駆動モーターに流れる電流
値およびこの電流値における研磨速度それぞれが測定さ
れた。図４６の曲線は、前記電流値と研磨速度との関係
を示す特性曲線である。これから、電流値と研磨速度と
の間には相関関係があること、即ち１対１の対応関係が
あることがわかる。FIG. 46 shows the relationship between the drive motor current value and the polishing rate. A friction measurement wafer 601 having a silicon oxide film formed on its surface is prepared, and the friction measurement wafer 601 is polished as described above. At this time, the current value flowing through the first and second drive motors and the polishing rate at this current value were measured. The curve in FIG. 46 is a characteristic curve showing the relationship between the current value and the polishing rate. This indicates that there is a correlation between the current value and the polishing rate, that is, there is a one-to-one correspondence.
【０３０１】この後、前記テーブル５０２および保持部
材５０１それぞれの回転が停止され、前記保持部材５０
１において、摩擦測定用ウェーハ６０１から半導体装置
製造用ウェーハ６０２に交換される。次に、前記研磨速
度に基づいて半導体装置製造用ウェーハ６０２上のシリ
コン酸化膜を研磨する第２の研磨条件、即ち第２の荷
重、第２の研磨時間、第２の回転数が設定される。この
後、前記第１および第２の駆動モーターそれぞれにより
テーブル５０２および保持部材５０１は第２の回転数で
回転され、前記半導体装置製造用ウェーハ６０２には第
２の荷重がかけられる。これにより、前記半導体装置製
造用ウェーハ６０２は第２の研磨時間だけ研磨される。Thereafter, the rotation of each of the table 502 and the holding member 501 is stopped, and the holding member 50 is stopped.
In step 1, the wafer 601 for friction measurement is replaced with a wafer 602 for manufacturing a semiconductor device. Next, a second polishing condition for polishing the silicon oxide film on the semiconductor device manufacturing wafer 602 based on the polishing rate, that is, a second load, a second polishing time, and a second rotation speed are set. . Thereafter, the table 502 and the holding member 501 are rotated at a second rotation speed by the first and second driving motors, respectively, and a second load is applied to the semiconductor device manufacturing wafer 602. Accordingly, the semiconductor device manufacturing wafer 602 is polished for the second polishing time.
【０３０２】次に、前記第２の研磨条件により半導体装
置製造用ウェーハ６０２が複数枚研磨されることによっ
て、前記不織布が所定の時間使用された後、前記テーブ
ル５０２および保持部５０１それぞれの回転が停止され
る。次に、前記保持部５０１において、半導体装置製造
用ウェーハ６０２から前記摩擦測定用ウェーハ６０１に
交換させる。この後、前記第１および第２の駆動モータ
ーそれぞれによりテーブル５０２および保持部５０１は
第１の回転数で回転され、前記摩擦測定用ウェーハ６０
１には第１の荷重がかけられる。これにより、前記摩擦
測定用ウェーハ６０１は第１の研磨時間だけ研磨され
る。Next, the plurality of semiconductor device manufacturing wafers 602 are polished under the second polishing condition, so that the table 502 and the holder 501 are rotated after the nonwoven fabric has been used for a predetermined time. Stopped. Next, in the holder 501, the semiconductor device manufacturing wafer 602 is replaced with the friction measurement wafer 601. Thereafter, the table 502 and the holder 501 are rotated at a first rotation speed by the first and second drive motors, respectively, and the friction measurement wafer 60 is rotated.
1 is subjected to a first load. Thus, the friction measurement wafer 601 is polished for the first polishing time.
【０３０３】前記研磨の際、図４５に示す制御部６１１
におけるＦ／Ｆ0 の演算部において、前記第１、第２の
駆動モーターに流れる電流値が測定される。この電流値
から前記摩擦測定用ウェーハ６０１と不織布との接触面
における摩擦Ｆは所定の演算により計算され、この摩擦
Ｆおよび前記摩擦Ｆ0 によりＦ／Ｆ0 の値が算出され
る。At the time of the polishing, the control unit 611 shown in FIG.
The value of the current flowing through the first and second drive motors is measured by the F / F 0 calculation unit in. From this current value, the friction F at the contact surface between the friction measuring wafer 601 and the nonwoven fabric is calculated by a predetermined calculation, and the value of F / F 0 is calculated from the friction F and the friction F 0 .
【０３０４】この後、前記Ｆ／Ｆ0 の値が０．９より大
きく、１．１より小さい場合は、図４５に示す制御部６
１１における研磨条件の再設定部において、研磨量を一
定に保つため、前記第２の研磨条件による研磨速度と同
じ研磨速度となるように、第３の研磨条件、即ち第３の
荷重、第３の研磨時間、第３の回転数が前記Ｆ／Ｆ0の
値から計算される。次に、前記テーブル５０２および保
持部５０１それぞれの回転が停止される。次に、前記保
持部５０１において、摩擦測定用ウェーハ６０１から半
導体装置製造用ウェーハ６０２に交換される。この際、
前記第３の研磨条件に再設定される。すなわち、前記第
１および第２の駆動モーターそれぞれによりテーブル５
０２および保持部５０１は第３の回転数で回転され、前
記半導体装置製造用ウェーハ６０２には第３の荷重がか
けられる。これにより、前記半導体装置製造用ウェーハ
６０１は第３の時間だけ研磨される。Thereafter, when the value of F / F 0 is larger than 0.9 and smaller than 1.1, the control unit 6 shown in FIG.
In the resetting section of the polishing condition in 11, in order to keep the polishing amount constant, the third polishing condition, that is, the third load, the third load, the third load, so that the polishing speed is the same as the polishing speed under the second polishing condition. And the third rotation speed are calculated from the value of F / F 0 . Next, the rotation of each of the table 502 and the holding unit 501 is stopped. Next, in the holder 501, the wafer 601 for friction measurement is replaced with a wafer 602 for manufacturing a semiconductor device. On this occasion,
The third polishing condition is reset. That is, the table 5 is driven by the first and second drive motors respectively.
02 and the holding unit 501 are rotated at a third rotation speed, and a third load is applied to the semiconductor device manufacturing wafer 602. Thus, the semiconductor device manufacturing wafer 601 is polished for the third time.
【０３０５】また、前記Ｆ／Ｆ0 の値が０．９以下また
は１．１以上の場合は、前記不織布を再生させるための
処理、例えば不織布にドレッシング、シーズニング、洗
浄等が施される。このドレッシングとは、ブラシにより
不織布上に溜っている余分な研磨剤５０５、即ち不織布
に目詰まりしている研磨剤５０５を除去することをい
う。このドレッシングにより前記不織布のコンディショ
ンを良くすることができる。次に、前記摩擦測定用ウェ
ーハ６０１は第１の条件により研磨される。この研磨の
際、図４５に示すＦ／Ｆ0 の演算部において、上述した
ようにＦ／Ｆ0 の値が算出される。When the value of F / F 0 is 0.9 or less or 1.1 or more, a treatment for regenerating the nonwoven fabric, for example, dressing, seasoning, washing, etc., is applied to the nonwoven fabric. This dressing refers to removing excess abrasive 505 accumulated on the nonwoven fabric by a brush, that is, abrasive 505 clogged in the nonwoven fabric. By this dressing, the condition of the nonwoven fabric can be improved. Next, the friction measurement wafer 601 is polished under the first condition. At the time of this polishing, the value of F / F 0 is calculated by the F / F 0 calculation unit shown in FIG. 45 as described above.
【０３０６】この後、前記Ｆ／Ｆ0 の値が０．９以下ま
たは１．１以上の場合は、前記不織布を再生させるため
の処理が再び施される。前記Ｆ／Ｆ0 の値が０．９より
大きく、１．１より小さい場合は、図４５に示す研磨条
件の再設定部において、研磨量を一定に保つため、前記
第２の研磨条件による研磨速度と同じ研磨速度となるよ
うに、第３の研磨条件が前記Ｆ／Ｆ0 の値から計算され
る。次に、前記テーブル５０２および保持部５０１それ
ぞれの回転が停止される。次に、前記保持部５０１にお
いて、摩擦測定用ウェーハ６０１から半導体装置製造用
ウェーハ６０２に交換される。この後、前記第３の研磨
条件に再設定される。Thereafter, when the value of F / F 0 is 0.9 or less or 1.1 or more, a process for regenerating the nonwoven fabric is performed again. When the value of F / F 0 is larger than 0.9 and smaller than 1.1, in the polishing condition resetting section shown in FIG. 45, the polishing under the second polishing condition is performed in order to keep the polishing amount constant. The third polishing condition is calculated from the value of F / F 0 so that the polishing speed is the same as the polishing speed. Next, the rotation of each of the table 502 and the holding unit 501 is stopped. Next, in the holder 501, the wafer 601 for friction measurement is replaced with a wafer 602 for manufacturing a semiconductor device. Thereafter, the third polishing condition is reset.
【０３０７】次に、前記第３の研磨条件により半導体装
置製造用ウェーハ６０２が複数枚研磨されることによっ
て、前記不織布が所定の時間使用された後、前記テーブ
ル５０２および保持部５０１それぞれの回転が停止され
る。この後、前記保持部５０１において、半導体装置製
造用ウェーハ６０２から前記摩擦測定用ウェーハ６０１
に交換され、この摩擦測定用ウェーハ６０１は第１の研
磨条件により研磨される。Next, by polishing a plurality of semiconductor device manufacturing wafers 602 under the third polishing condition, the non-woven fabric is used for a predetermined time, and then the rotation of the table 502 and the holding unit 501 is stopped. Stopped. Thereafter, in the holder 501, the wafer 601 for friction measurement is moved from the wafer 602 for manufacturing a semiconductor device.
The wafer 601 for friction measurement is polished under the first polishing condition.
【０３０８】前記研磨の際、図４５に示すＦ／Ｆ0 の演
算部において、上述したようにＦ／Ｆ0 の値が算出され
る。この後、上記のように、前記Ｆ／Ｆ0 の値から、不
織布を再生させるための処理が施されるか、または、研
磨条件が再設定されるかが決められる。In the above-mentioned polishing, the value of F / F 0 is calculated in the F / F 0 calculation section shown in FIG. 45 as described above. Thereafter, as described above, it is determined from the value of F / F 0 whether a process for regenerating the nonwoven fabric is performed or the polishing conditions are reset.
【０３０９】この後、上記のような工程が繰り返され
る。また、前記不織布を再生させるための処理を施して
も、Ｆ／Ｆ0 の値が０．９以下または１．１以上である
場合は、前記不織布が寿命であると考えられる。このた
め、前記不織布は交換される。Thereafter, the above steps are repeated. In addition, if the value of F / F 0 is 0.9 or less or 1.1 or more even after performing the treatment for regenerating the nonwoven fabric, the nonwoven fabric is considered to have reached the end of its life. Therefore, the nonwoven fabric is replaced.
【０３１０】図４７は、不織布の総使用時間と研磨速度
および研磨量それぞれとの関係を示す図である。すなわ
ち、上記実施例において、摩擦測定用ウェーハ６０１と
不織布との接触面の摩擦が、研磨中に第１、第２の駆動
モーターに流れる電流値を測定することにより、モニタ
ーされた結果である。つまり、不織布の総使用時間の経
過における前記駆動モーターの電流値が測定され、この
電流値から摩擦測定用ウェーハ６０１と不織布との接触
面の摩擦が計算され、この摩擦から研磨速度が計算され
たものである。図４７の実線曲線は、不織布の総使用時
間と研磨速度との関係を示すものである。点線曲線は、
不織布の総使用時間と研磨量との関係を示すものであ
る。不織布の総使用時間が５０分以内の段階は使用初期
段階とされており、不織布の総使用時間が５０分以上の
段階は稼働段階とされている。FIG. 47 is a diagram showing the relationship between the total use time of the nonwoven fabric, the polishing rate, and the polishing amount. That is, in the above embodiment, the friction of the contact surface between the friction measurement wafer 601 and the nonwoven fabric is a result of monitoring by measuring the current value flowing through the first and second drive motors during polishing. That is, the current value of the drive motor during the elapse of the total use time of the nonwoven fabric was measured, the friction of the contact surface between the friction measurement wafer 601 and the nonwoven fabric was calculated from the current value, and the polishing rate was calculated from this friction. Things. The solid line curve in FIG. 47 shows the relationship between the total use time of the nonwoven fabric and the polishing rate. The dotted curve is
It shows the relationship between the total use time of the nonwoven fabric and the polishing amount. The stage where the total use time of the nonwoven fabric is within 50 minutes is regarded as the initial stage of use, and the stage where the total use time of the nonwoven fabric is 50 minutes or more is regarded as the operation stage.
【０３１１】これに対して、図４８は、従来の研磨方法
により研磨された場合の不織布の総使用時間と駆動モー
ター電流値および研磨速度それぞれとの関係を示す図で
ある。点線曲線は、不織布の総使用時間と駆動モーター
電流値との関係を示すものである。実線曲線は、不織布
の総使用時間と研磨速度との関係を示すものである。On the other hand, FIG. 48 is a diagram showing the relationship between the total use time of the nonwoven fabric, the drive motor current value, and the polishing speed when polished by the conventional polishing method. The dotted curve indicates the relationship between the total use time of the nonwoven fabric and the drive motor current value. The solid line curve shows the relationship between the total use time of the nonwoven fabric and the polishing rate.
【０３１２】上記図４７、図４８から、従来の研磨方法
では稼働段階に入っても研磨速度を一定に保持すること
ができないが、この発明の研磨方法を用いれば、稼働段
階においては研磨速度をほぼ一定に保持できることがわ
かる。これとともに、稼働段階においては研磨量を一定
に保持できることがわかる。According to FIGS. 47 and 48, the conventional polishing method cannot keep the polishing rate constant even in the operation stage. However, if the polishing method of the present invention is used, the polishing speed cannot be maintained in the operation stage. It can be seen that it can be kept almost constant. At the same time, it can be seen that the polishing amount can be kept constant in the operation stage.
【０３１３】上記実施例によれば、制御部１４における
Ｆ／Ｆ0 の演算部において、定期的に前記第１、第２の
駆動モーターに流れる電流値を測定し、この電流値から
前記摩擦測定用ウェーハ６０１と不織布との接触面にお
ける摩擦Ｆを所定の演算により計算し、この摩擦Ｆによ
りＦ／Ｆ0 の値を算出する。このＦ／Ｆ0 の値により前
記不織布の表面状態を評価することができる。前記表面
状態が悪い場合、即ちＦ／Ｆ0 の値が０．９以下または
１．１以上の場合は、前記不織布を再生させるための処
理、即ちドレッシング、シーズニング、洗浄等を施すこ
とにより、不織布に必要以上に目詰まりしている研磨剤
５０５を除去することができる。この結果、前記不織布
の表面状態を良くすることができる。この後、再び前記
表面状態におけるＦ／Ｆ0 の値を求め、このＦ／Ｆ0 の
値から前記表面状態に合わせた研磨条件を再設定してい
る。また、前記表面状態が良い場合、即ちＦ／Ｆ0 の値
が０．９より大きく、１．１より小さい場合は、このＦ
／Ｆ0 の値から研磨条件を再設定している。また、前記
表面状態が悪いため、不織布にドレッシング、シーズニ
ング、洗浄等を施しても表面状態が良くならない場合
は、この不織布は寿命であるから交換している。したが
って、前記Ｆ／Ｆ0 の値から不織布の表面状態を評価し
て適切なドレッシング時期および不織布の寿命の時期を
判断することができる。このため、被研磨物における研
磨速度を一定に保つことができる。この結果、半導体装
置製造用ウェーハにおける研磨量を精度良く制御するこ
とができる。According to the above embodiment, the F / F 0 calculation unit of the control unit 14 periodically measures the current value flowing through the first and second drive motors, and uses the current value to measure the friction. The friction F at the contact surface between the wafer for use 601 and the nonwoven fabric is calculated by a predetermined calculation, and the value of F / F 0 is calculated from the friction F. The value of the F / F 0 can evaluate the surface state of the nonwoven fabric. If the surface conditions are poor, that is, when the value of F / F 0 is 0.9 or less or 1.1 or more, processing for reproducing the non-woven fabric, i.e. the dressing, seasoning, by performing cleaning or the like, a nonwoven fabric The abrasive 505 clogged more than necessary can be removed. As a result, the surface condition of the nonwoven fabric can be improved. Thereafter, the re-seeking the value of the F / F 0 in the surface condition, reconfigure the combined polishing conditions on the surface condition from the value of the F / F 0. When the surface condition is good, that is, when the value of F / F 0 is larger than 0.9 and smaller than 1.1, this F / F 0 is smaller than 1.1.
The polishing conditions are reset from the value of / F 0 . If the surface condition is not good even after dressing, seasoning, washing or the like is applied to the nonwoven fabric due to the poor surface condition, the nonwoven fabric has been replaced because it has reached the end of its life. Therefore, it is possible to determine when the appropriate dressing timing and nonwoven life evaluating the surface state of the nonwoven fabric from the value of the F / F 0. For this reason, the polishing rate of the object to be polished can be kept constant. As a result, the polishing amount in the semiconductor device manufacturing wafer can be accurately controlled.
【０３１４】また、半導体装置製造用ウェーハを研磨す
る際、材質の異なる下層が表面に露出する前に平坦化を
終了させたい場合には、この発明の研磨方法は特に有効
である。The polishing method of the present invention is particularly effective when polishing a wafer for manufacturing a semiconductor device, when it is desired to finish the planarization before the lower layer of a different material is exposed on the surface.
【０３１５】尚、この発明の研磨装置および研磨方法は
上記の実施例に限定されることなく、図４６に示すよう
な摩擦に対応する駆動モーター電流値と研磨速度との関
係を知ることにより、研磨剤、被研磨物それぞれ種々変
更可能である。例えば、研磨剤にコロイダルシリカを用
いることも可能であり、被研磨物にポリシリコンを用い
ることも可能である。Incidentally, the polishing apparatus and the polishing method of the present invention are not limited to the above-described embodiment, and the relationship between the driving motor current value corresponding to the friction and the polishing speed as shown in FIG. The polishing agent and the object to be polished can be variously changed. For example, colloidal silica can be used as an abrasive, and polysilicon can be used as an object to be polished.
【０３１６】さらに、摩擦を知る手段は駆動モーターの
電流値によるもののほかの方法でもよい。Further, the means for knowing the friction may be based on the current value of the drive motor or other methods.
【０３１７】また、上記実施例では、テーブル５０２の
上に不織布を設けているが、研磨剤が保持された物であ
れば、前記不織布の替わりに他の物を用いることも可能
である。Further, in the above embodiment, the nonwoven fabric is provided on the table 502. However, other materials can be used in place of the nonwoven fabric as long as the abrasive is held.
【０３１８】また、定期的に摩擦測定用ウェーハ６０１
を研磨している際の第１、第２の駆動モーターに流れる
電流値を測定し、この電流値の変化により、不織布を再
生されるための処理を施す時期および不織布を交換する
時期を判断しているが、摩擦測定用ウェーハ６０１を用
いることなく、半導体装置製造用ウェーハ６０２を研磨
している際の第１、第２の駆動モーターに流れる電流値
を常に測定し、この電流値の変化により、不織布を再生
させるための処理を施す時期および不織布を交換する時
期を判断することも可能である。Also, the wafer 601 for friction measurement is periodically
The current value flowing through the first and second drive motors during polishing is measured, and the change in the current value is used to determine when to perform processing for regenerating the nonwoven fabric and when to replace the nonwoven fabric. However, without using the friction measurement wafer 601, the current value flowing through the first and second drive motors when the semiconductor device manufacturing wafer 602 is being polished is always measured. It is also possible to determine when to perform a process for regenerating the nonwoven fabric and when to replace the nonwoven fabric.
【０３１９】以上説明したようにこの実施例によれば、
研磨面および被研磨面の間の第１の摩擦を測定し、所定
時間経過後の第２の摩擦を測定し、前記第１の摩擦と前
記第２の摩擦との比の値を算出している。したがって、
被研磨物における研磨量を正確に制御することができ
る。As described above, according to this embodiment,
A first friction between the polished surface and the polished surface is measured, a second friction after a predetermined time has elapsed is measured, and a value of a ratio between the first friction and the second friction is calculated. I have. Therefore,
The amount of polishing on the object to be polished can be accurately controlled.
【０３２０】以下、図４９ないし図５１を参照して本発
明の一実施例について説明する。An embodiment of the present invention will be described below with reference to FIGS. 49 to 51.
【０３２１】図４９は、研磨装置による研磨を示す模式
図である。研磨面を有する研磨パッド５０４が常盤５０
２上に設けられ、この研磨面に対向する位置に被研磨物
であるウェーハ２０１を保持する保持部５０１が設けら
れている。また、この保持部５０１近傍には液供給ノズ
ル５０３が設けられており、この液供給ノズル５０３よ
り研磨剤５０５が供給される仕組みとなっている。FIG. 49 is a schematic view showing polishing by a polishing apparatus. The polishing pad 504 having a polishing surface is
2, a holding unit 501 that holds the wafer 201 as an object to be polished is provided at a position facing the polishing surface. In addition, a liquid supply nozzle 503 is provided in the vicinity of the holding section 501, and the structure is such that the abrasive 505 is supplied from the liquid supply nozzle 503.
【０３２２】上記構成の研磨装置においては、まず、こ
の保持部５０１における下面、すなわち研磨パッド５０
４の上面に対向する面に被研磨物２０１、例えばシリコ
ン酸化膜を表面に有するウェーハが保持される。そし
て、研磨剤５０５、例えば酸化セリウムの懸濁液が液供
給ノズル５０３より研磨パッド５０４上に供給される。
その後ウェーハと研磨面の間に圧力をかけ、ウェーハと
研磨面とを摺動させることによりウェーハが研磨され
る。In the polishing apparatus having the above configuration, first, the lower surface of the holding portion 501, that is, the polishing pad 50
An object 201 to be polished, for example, a wafer having a silicon oxide film on its surface is held on the surface facing the upper surface of the substrate 4. Then, an abrasive 505, for example, a suspension of cerium oxide, is supplied from the liquid supply nozzle 503 onto the polishing pad 504.
Thereafter, pressure is applied between the wafer and the polishing surface, and the wafer is polished by sliding the wafer and the polishing surface.
【０３２３】図５０は、本発明の実施例における研磨面
の再生処理を示す模式図である。所定の時間ウェーハを
研磨した後には、研磨面の再生処理として液供給ノズル
５０３より界面活性剤７０１、例えばポリカルボン酸系
の陰イオン性界面活性剤が研磨パッド５０４上に供給さ
れ、さらに物理的手段、例えば先端にブラシ７０２を有
する清浄装置７０３により研磨パッド表面を擦ることに
よって研磨面に目詰まりした研磨剤５０５が除去され
る。その後、液供給ノズル５０３より純水７０４が研磨
パッド５０４上に供給され、界面活性剤７０１が除去さ
れる。FIG. 50 is a schematic view showing a process of regenerating a polished surface according to an embodiment of the present invention. After polishing the wafer for a predetermined time, a surfactant 701, for example, a polycarboxylic acid-based anionic surfactant is supplied from the liquid supply nozzle 503 onto the polishing pad 504 as a polishing surface regenerating process, and the physical The polishing agent 505 clogged on the polishing surface is removed by rubbing the polishing pad surface with a means, for example, a cleaning device 703 having a brush 702 at the tip. Thereafter, pure water 704 is supplied onto the polishing pad 504 from the liquid supply nozzle 503, and the surfactant 701 is removed.
【０３２４】そして、この後は上記の工程が繰り返され
る。Thereafter, the above steps are repeated.
【０３２５】図５１は、本発明による研磨速度の経時変
化を示す図である。上記の研磨面の再生方法、すなわち
従来のブラシ７０２等による再生手段に加えて、界面活
性剤７０１を研磨パッド５０４上に供給する手段を用い
ることにより、研磨剤５０５の除去効果を非常に高くす
ることができる。したがって、従来方法では防ぐことが
できなかった研磨剤５０５の目詰まりに起因する研磨面
の表面状態の変化を抑えることができるため、これに起
因する研磨面のもつ研磨剤５０５の保持能力の劣化を抑
えることができる。その結果、図１３に示すように、従
来技術では生じていたところの研磨速度の経時変化を抑
えることができる。FIG. 51 is a graph showing the change over time in the polishing rate according to the present invention. By using a means for supplying the surfactant 701 onto the polishing pad 504 in addition to the above-described method for regenerating the polishing surface, that is, a regenerating means using a conventional brush 702 or the like, the effect of removing the polishing agent 505 is greatly enhanced. be able to. Therefore, a change in the surface state of the polishing surface 505 caused by clogging of the polishing agent 505, which cannot be prevented by the conventional method, can be suppressed. Can be suppressed. As a result, as shown in FIG. 13, it is possible to suppress a change with time in the polishing rate, which has occurred in the prior art.
【０３２６】尚、この発明の研磨面の再生方法は、上記
の実施例に限定されることなく、再生のための手段の一
つとして、界面活性剤７０１を使用する手段が含まれて
いればよい。すなわち、界面活性剤７０１を使用する手
段以外の再生のための手段については限定せず、上記実
施例に示した純水により界面活性剤７０１を除去する手
段の有無についても限定しないとともに、界面活性剤７
０１を除去する場合も純水７０４に限定しない。さら
に、研磨面の再生を行う時期についても限定しない。例
えば、被研磨物の研磨と研磨面の再生を同時に行っても
よい。The method for regenerating a polished surface according to the present invention is not limited to the above-described embodiment, but may include a means for using a surfactant 701 as one of means for regenerating. Good. That is, there is no limitation on the means for regeneration other than the means using the surfactant 701, and there is no limitation on the presence or absence of the means for removing the surfactant 701 with pure water shown in the above-described embodiment. Agent 7
Also when removing 01, it is not limited to pure water 704. Further, there is no limitation on the time for regenerating the polished surface. For example, polishing of the object to be polished and regeneration of the polished surface may be performed simultaneously.
【０３２７】また、界面活性剤７０１については、ポリ
カルボン酸系の陰イオン性界面活性剤に限定せず、界面
活性剤７０１を構成する親油基、親水基、対イオンのそ
れぞれを種々変更可能である。さらに、研磨剤５０５お
よび被研磨物２０１については、それぞれ限定しない。The surfactant 701 is not limited to the polycarboxylic acid-based anionic surfactant, and each of the lipophilic group, hydrophilic group, and counter ion constituting the surfactant 701 can be variously changed. It is. Further, the polishing agent 505 and the object to be polished 201 are not particularly limited.
【０３２８】以上詳述したように、本発明の方法によれ
ば、研磨面に目詰まりした研磨剤を容易に除去すること
ができるようになる。その結果、研磨剤の目詰まりに起
因する研磨面の劣化を防ぐことができるため、研磨速度
の経時変化を抑えることができるとともに被研磨物表面
へのキズの発生や平坦性の低下を防ぐことができる。し
たがって、被研磨面の品質を一定に維持できる。また、
研磨パッドの長寿命化によりランニングコストを低減で
きる。さらに、研磨パッドの逐次の交換を熟練者の常時
観察に頼ることがなくなる。As described in detail above, according to the method of the present invention, the polishing agent clogged on the polished surface can be easily removed. As a result, deterioration of the polished surface due to clogging of the polishing agent can be prevented, so that a change over time in the polishing rate can be suppressed and generation of scratches on the surface of the object to be polished and deterioration of flatness can be prevented. Can be. Therefore, the quality of the polished surface can be kept constant. Also,
The running cost can be reduced by extending the life of the polishing pad. Further, the successive replacement of the polishing pad does not depend on the skilled worker's constant observation.
【０３２９】[0329]
【発明の効果】以上説明したように、本発明によれば、
被加工層の研磨量の制御を高精度に行うことができ、そ
れにより精度の高い平坦化が可能となる。As described above, according to the present invention,
The amount of polishing of the layer to be processed can be controlled with high precision, thereby enabling highly accurate flattening.
【図１】半導体装置の従来の製造工程を示す図。FIG. 1 is a view showing a conventional manufacturing process of a semiconductor device.
【図２】従来の他の製造工程を示す図。FIG. 2 is a diagram showing another conventional manufacturing process.
【図３】従来の研磨装置の概略図。FIG. 3 is a schematic diagram of a conventional polishing apparatus.
【図４】図３の研磨装置による研磨時間と研磨距離との
関係を示す図。FIG. 4 is a diagram showing a relationship between a polishing time and a polishing distance by the polishing apparatus of FIG. 3;
【図５】従来の他の製造工程を示す図。FIG. 5 is a diagram showing another conventional manufacturing process.
【図６】研磨時間と研磨距離との関係を示す図。FIG. 6 is a diagram showing a relationship between a polishing time and a polishing distance.
【図７】従来の他の製造工程を示す図。FIG. 7 is a diagram showing another conventional manufacturing process.
【図８】従来のさらに他の製造工程を示す図。FIG. 8 is a view showing still another conventional manufacturing process.
【図９】従来のさらに他の製造工程を示す図。FIG. 9 is a view showing still another conventional manufacturing process.
【図１０】従来のさらに他の製造工程を示す図。FIG. 10 is a view showing still another conventional manufacturing process.
【図１１】従来のさらに他の製造工程を示す図。FIG. 11 is a view showing still another conventional manufacturing process.
【図１２】従来のさらに他の製造工程を示す図。FIG. 12 is a view showing still another conventional manufacturing process.
【図１３】研磨剤を含んだ研磨面の断面図。FIG. 13 is a cross-sectional view of a polishing surface containing an abrasive.
【図１４】従来の研磨装置の概略図。FIG. 14 is a schematic view of a conventional polishing apparatus.
【図１５】図１４の研磨装置における電源電圧とモータ
ー電流との関係を示す図。FIG. 15 is a view showing a relationship between a power supply voltage and a motor current in the polishing apparatus of FIG. 14;
【図１６】図１４の研磨装置における負荷とモーター電
流との関係を示す図。FIG. 16 is a view showing a relationship between a load and a motor current in the polishing apparatus of FIG. 14;
【図１７】研磨用クロスの総使用時間と研磨速度との関
係を示す図。FIG. 17 is a view showing the relationship between the total use time of the polishing cloth and the polishing rate.
【図１８】研磨時間と研磨速度との関係を示す図。FIG. 18 is a diagram showing a relationship between a polishing time and a polishing rate.
【図１９】この発明の実施例にかかる半導体装置の製造
工程を示す図。FIG. 19 is a view showing a manufacturing process of the semiconductor device according to the embodiment of the present invention;
【図２０】この発明の実施例にかかる他の半導体装置の
製造工程を示す図。FIG. 20 is a view showing a manufacturing process of another semiconductor device according to the embodiment of the present invention;
【図２１】この発明の実施例にかかる他の半導体装置の
製造工程を示す図。FIG. 21 is a diagram showing a step of manufacturing another semiconductor device according to the embodiment of the present invention.
【図２２】研磨時間と研磨距離との関係を示す図。FIG. 22 is a diagram showing a relationship between a polishing time and a polishing distance.
【図２３】研磨時間と研磨距離との関係を示す図。FIG. 23 is a diagram showing a relationship between a polishing time and a polishing distance.
【図２４】研磨時間と研磨距離との関係を示す図。FIG. 24 is a diagram showing a relationship between a polishing time and a polishing distance.
【図２５】研磨時間と研磨距離との関係を示す図。FIG. 25 is a diagram showing a relationship between a polishing time and a polishing distance.
【図２６】研磨時間と研磨距離との関係を示す図。FIG. 26 is a diagram showing a relationship between a polishing time and a polishing distance.
【図２７】研磨時間と研磨距離との関係を示す図。FIG. 27 is a diagram showing a relationship between a polishing time and a polishing distance.
【図２８】この発明の実施例にかかる半導体装置の断面
図。FIG. 28 is a sectional view of a semiconductor device according to an embodiment of the present invention.
【図２９】図２９の半導体装置の製造工程を示す図。FIG. 29 is a diagram illustrating a manufacturing process of the semiconductor device in FIG. 29;
【図３０】この発明の他の実施例にかかる半導体装置の
製造工程を示す図。FIG. 30 is a view showing a manufacturing step of a semiconductor device according to another embodiment of the present invention;
【図３１】この発明の他の実施例にかかる半導体装置の
製造工程を示す図。FIG. 31 is a view showing a manufacturing step of a semiconductor device according to another embodiment of the present invention;
【図３２】この発明の他の実施例にかかる半導体装置の
製造工程を示す図。FIG. 32 is a view showing a manufacturing step of a semiconductor device according to another embodiment of the present invention;
【図３３】この発明の他の実施例にかかる半導体装置の
製造工程を示す図。FIG. 33 is a view showing a manufacturing step of a semiconductor device according to another embodiment of the present invention;
【図３４】この発明の他の実施例にかかる半導体装置の
製造工程を示す図。FIG. 34 is a view showing a manufacturing step of a semiconductor device according to another embodiment of the present invention;
【図３５】この発明の実施例にかかる研磨装置を示す
図。FIG. 35 is a view showing a polishing apparatus according to an embodiment of the present invention.
【図３６】研磨時間と研磨速度との関係を示す図。FIG. 36 is a view showing a relationship between a polishing time and a polishing rate.
【図３７】モーター電流と研磨速度との関係を示す図。FIG. 37 is a view showing a relationship between a motor current and a polishing speed.
【図３８】ターンテーブルと被加工層との間の摩擦と研
磨速度との関係を示す図。FIG. 38 is a view showing the relationship between the friction between the turntable and the layer to be processed and the polishing rate.
【図３９】ターンテーブルおよび保持部の回転速度と研
磨速度との関係を示す図。FIG. 39 is a view showing the relationship between the rotation speed of the turntable and the holding unit and the polishing speed.
【図４０】この発明の実施例にかかる研磨装置を示す
図。FIG. 40 is a view showing a polishing apparatus according to an embodiment of the present invention.
【図４１】図４０に示す研磨装置における負荷と歪みと
の関係を示す図。FIG. 41 is a view showing the relationship between load and distortion in the polishing apparatus shown in FIG. 40.
【図４２】この発明の実施例にかかる半導体装置の製造
工程を示す断面図。FIG. 42 is a sectional view showing a manufacturing step of the semiconductor device according to the embodiment of the present invention;
【図４３】この発明の実施例にかかる半導体装置の製造
工程を示す断面図。FIG. 43 is a sectional view showing the manufacturing process of the semiconductor device according to the embodiment of the present invention;
【図４４】この発明の実施例にかかる研磨装置の研磨部
の概略図。FIG. 44 is a schematic view of a polishing section of the polishing apparatus according to the embodiment of the present invention.
【図４５】図４４の研磨装置の制御部の制御フローを示
す図。FIG. 45 is a view showing a control flow of a control section of the polishing apparatus of FIG. 44;
【図４６】モーター電流と研磨速度との関係を示す図。FIG. 46 is a view showing a relationship between a motor current and a polishing speed.
【図４７】この発明の実施例の研磨方法における、研磨
用クロスの総使用時間と研磨速度および研磨量それぞれ
との関係を示す図。FIG. 47 is a view showing the relationship between the total use time of the polishing cloth, the polishing rate, and the polishing amount in the polishing method according to the embodiment of the present invention.
【図４８】従来の研磨方法における、研磨用クロスの総
使用時間とモーター電流および研磨速度それぞれとの関
係を示す図。FIG. 48 is a view showing a relationship between a total use time of a polishing cloth, a motor current, and a polishing speed in a conventional polishing method.
【図４９】研磨工程にある研磨装置の概略図。FIG. 49 is a schematic view of a polishing apparatus in a polishing step.
【図５０】研磨面の再生処理工程にある研磨装置の概略
図。FIG. 50 is a schematic view of a polishing apparatus in a polishing surface regeneration process step.
【図５１】研磨用クロスの総使用時間と研磨速度との関
係を示す図。FIG. 51 is a view showing the relationship between the total use time of the polishing cloth and the polishing rate.
１，２０１…Ｓｉ基板、２０２…ＳｉＯ2 膜、２０３…
ポリシリコン膜、２０４…フォトレジストパターン、２
０５…ＳｉＯ2 膜、２０６…Ａｌ配線、２０７…ＳｉＯ
2 膜、２０８…ポリシリコン膜、２１０…配線層、２１
５，２１６…凹部、２１７…絶縁膜、２２２…配線部、
２２３…絶縁膜、２２４…導電膜、２２５…凹部、２２
６…配線材、２３１…パターン、２３２…第一の絶縁
膜、２３３…第二の絶縁膜、２３３Ａ…アモルファスシ
リコン、２３４…配線部、２３５…第三の絶縁膜、２４
４…炭素膜、２４５…フォトレジストパターン、２４６
…ＳｉＯ2 膜、２４７…ＳｉＯ2 膜、２５１…Ｓｉ基
板、５０１…保持部、５０２…ターンテーブル、５０３
…研磨剤供給パイプ、５０４…研磨用クロス（研磨
面）、５０５…研磨剤、５１１，５１２…モーター、５
１７，５１８…シャフト５１９，５２０…ベルト、５４
１…演算部、５５１，５５２…歪みセンサ、６０１…摩
擦測定用ウェーハ、６０２…半導体装置製造用ウェー
ハ、６１１…制御部。1,201 ... Si substrate, 202 ... SiO 2 film, 203 ...
Polysilicon film, 204: photoresist pattern, 2
05: SiO 2 film, 206: Al wiring, 207: SiO
2 film, 208: polysilicon film, 210: wiring layer, 21
5,216 recess, 217 insulating film, 222 wiring part,
223: insulating film, 224: conductive film, 225: concave portion, 22
6 Wiring material, 231 pattern, 232 first insulating film, 233 second insulating film, 233A amorphous silicon, 234 wiring portion, 235 third insulating film, 24
4: carbon film, 245: photoresist pattern, 246
… SiO 2 film, 247 SiO 2 film, 251 Si substrate, 501 holding part, 502 turntable, 503
... Abrasive supply pipe, 504 ... Polishing cloth (polishing surface), 505 ... Abrasive, 511,512 ... Motor, 5
17,518: shafts 519, 520: belt, 54
DESCRIPTION OF SYMBOLS 1 ... Calculation part, 551,552 ... Strain sensor, 601 ... Friction measurement wafer, 602 ... Semiconductor device manufacturing wafer, 611 ... Control part.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢島 比呂海 神奈川県川崎市幸区堀川町72番地 株式 会社東芝堀川町工場内 (72)発明者 青木 利一郎 神奈川県川崎市幸区堀川町72番地 株式 会社東芝堀川町工場内 (56)参考文献 特開 平６−216094（ＪＰ，Ａ) 特開 平５−326469（ＪＰ，Ａ) 特公 平４−55969（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/304 622 B24B 37/00 C09K 3/14 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yajima Hiromi 72 Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture Inside the Toshiba Horikawa-cho Plant (72) Inventor Riichiro Aoki 72-Horikawa-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Prefecture (56) References JP-A-6-216094 (JP, A) JP-A-5-326469 (JP, A) JP-B-4-55969 (JP, B2) (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/304 622 B24B 37/00 C09K 3/14
Claims (6)
おいて使用する研磨剤において、研磨剤の主成分はＣｅ
Ｏ2 とＨ2 Ｏであり、かつ主成分以外の各元素の比率が
ほぼ１００ｐｐｍ以下であることを特徴とする研磨剤。1. A polishing process for polishing a semiconductor device.
The main component of the abrasive used in the above is Ce
O 2 and H 2 O, and the ratio of each element other than the main component is
An abrasive characterized by being substantially 100 ppm or less .
Ａｌ，Ｋ，Ｃａ，Ｔｉ，Ｃｒ，Ｆｅ，Ｎｉ，Ｚｒ，Ｗ，
Ｐｂ，Ｔｈ，Ｕの各元素、またはそれぞれの元素の化合
物であることを特徴とする、請求項１記載の研磨剤。2. As each element other than the main component, Na, Mg,
Al, K, Ca, Ti, Cr, Fe, Ni, Zr, W,
The polishing agent according to claim 1, wherein the polishing agent is an element of each of Pb, Th, and U, or a compound of each element.
と、 前記導電膜を選択的に除去して凹部を形成する工程と、 前記凹部を有する導電膜上に、少なくとも前記凹部の高
さ以上に絶縁膜を形成する工程と、 前記導電膜をストッパーとして、前記絶縁膜を、請求項
記載１の研磨剤を用いて研磨除去させることによって、
前記導電膜及び前記絶縁膜の表面平滑化を行う研磨工程
とを具備することを特徴とする半導体装置の製造方法。3. A step of forming a conductive film on a semiconductor substrate; a step of selectively removing the conductive film to form a concave portion; in forming an insulating film, the conductive film as a stopper, the insulating film, according to claim
By polishing and removing using the abrasive of the description 1 ,
A polishing step for smoothing the surfaces of the conductive film and the insulating film.
る工程と、 前記配線部を有する前記半導体基板上に絶縁膜を形成す
る工程と、 前記絶縁膜上に導電膜を形成する工程と、 前記絶縁膜を及び導電膜を選択的に除去して前記配線部
を露出させる凹部を形成する工程と、 前記凹部を有する導電膜上に、少なくとも前記凹部の高
さ以上に配線材を形成する工程と、 前記導電膜をストッパーとして、前記配線材を、請求項
１記載の研磨剤を用いて研磨除去させることによって、
前記絶縁膜及び配線材の表面平滑化を行う研磨工程とを
具備することを特徴とする半導体装置の製造方法。A step of selectively forming a wiring portion on the semiconductor substrate; a step of forming an insulating film on the semiconductor substrate having the wiring portion; and a step of forming a conductive film on the insulating film. Forming a concave portion for exposing the wiring portion by selectively removing the insulating film and the conductive film; and forming a wiring material on the conductive film having the concave portion at least at the height of the concave portion. a step, the conductive film as a stopper, the wiring member, claim
By polishing and removing using the polishing agent according to 1 ,
A polishing step for smoothing the surface of the insulating film and the wiring material.
工程と、 前記第一の絶縁膜上に選択的に配線部を形成する工程
と、 前記第一の絶縁膜を有する前記配線部上に第二の絶縁膜
となるべく予定のアモルファスシリコン膜を形成する工
程と、 前記アモルファスシリコン膜上に第三の絶縁膜を少なく
とも配線部の高さ以上に形成する工程と、 前記アモルファスシリコン膜をストッパーとして、前記
第三の絶縁膜を、請求項１記載の研磨剤を用いて研磨除
去させることによって、前記第三の絶縁膜及び前記アモ
ルファスシリコン膜の表面平滑化を行う研磨工程と、 前記アモルファスシリコン膜を第二の絶縁膜に変性させ
る工程とを具備することを特徴とする半導体装置の製造
方法。5. A step of forming a first insulating film on a semiconductor substrate; a step of selectively forming a wiring part on the first insulating film; and the wiring part having the first insulating film Forming an amorphous silicon film that is to be a second insulating film on the amorphous silicon film, forming a third insulating film on the amorphous silicon film at least at a height of at least a wiring portion, A polishing step of smoothing the surfaces of the third insulating film and the amorphous silicon film by polishing and removing the third insulating film as a stopper using the polishing agent according to claim 1; Denaturing a silicon film into a second insulating film.
シリコン、アモルファスシリコン、チタンナイトライ
ド、シリサイド膜あるいはカーボンであることを特徴と
する、請求項３乃至５記載の半導体装置の製造方法。The conductive film used as 6. stopper, polysilicon, amorphous silicon, titanium nitride, characterized in that it is a silicide film or a carbon, the method of manufacturing a semiconductor device according to claim 3 or 5, wherein.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5284118A JP2914860B2 (en) | 1992-10-20 | 1993-10-20 | Semiconductor device, method of manufacturing the same, polishing method, polishing apparatus and method for regenerating polished surface of polishing apparatus |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28119492 | 1992-10-20 | ||
| JP31917592 | 1992-11-30 | ||
| JP4-281194 | 1992-11-30 | ||
| JP4-319175 | 1992-11-30 | ||
| JP5284118A JP2914860B2 (en) | 1992-10-20 | 1993-10-20 | Semiconductor device, method of manufacturing the same, polishing method, polishing apparatus and method for regenerating polished surface of polishing apparatus |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11016266A Division JPH11265865A (en) | 1992-10-20 | 1999-01-25 | Semiconductor device and its manufacture, polishing method and polishing machine thereof, and regeneration method of polishing surface of the polishing machine |
| JP1626799A Division JP3115281B2 (en) | 1992-10-20 | 1999-01-25 | Semiconductor device, method of manufacturing the same, polishing method, polishing apparatus and method for regenerating polished surface of polishing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216096A JPH06216096A (en) | 1994-08-05 |
| JP2914860B2 true JP2914860B2 (en) | 1999-07-05 |
Family
ID=27336818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5284118A Expired - Lifetime JP2914860B2 (en) | 1992-10-20 | 1993-10-20 | Semiconductor device, method of manufacturing the same, polishing method, polishing apparatus and method for regenerating polished surface of polishing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2914860B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216094A (en) * | 1993-01-18 | 1994-08-05 | Mitsubishi Materials Shilicon Corp | Polishing method for semiconductor substrate and manufacture of the substrate using same |
| US6069081A (en) * | 1995-04-28 | 2000-05-30 | International Buiness Machines Corporation | Two-step chemical mechanical polish surface planarization technique |
| KR100622519B1 (en) * | 1996-09-30 | 2006-09-11 | 히다치 가세고교 가부시끼가이샤 | A Cerium Oxide Particle |
| CN1245471C (en) | 1996-09-30 | 2006-03-15 | 日立化成工业株式会社 | Cerium oxide abrasive and method of polishing substrates |
| JPH11181403A (en) | 1997-12-18 | 1999-07-06 | Hitachi Chem Co Ltd | Cerium oxide abrasive and grinding of substrate |
| CN100370587C (en) | 2002-09-06 | 2008-02-20 | 旭硝子株式会社 | Polishing agent composition for insulating film for semiconductor integrated circuit and method for manufacturing semiconductor integrated circuit |
| US8435898B2 (en) | 2007-04-05 | 2013-05-07 | Freescale Semiconductor, Inc. | First inter-layer dielectric stack for non-volatile memory |
| WO2009107472A1 (en) * | 2008-02-27 | 2009-09-03 | Jsr株式会社 | Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing method using the same, and method for regenerating aqueous dispersion for chemical mechanical polishing |
| JP5824833B2 (en) * | 2011-03-18 | 2015-12-02 | 日本電気株式会社 | Wafer polishing support device, wafer polishing support method and program |
| KR101709810B1 (en) * | 2012-06-14 | 2017-03-08 | 삼성전기주식회사 | Method for manufacturing high frequency inductor |
-
1993
- 1993-10-20 JP JP5284118A patent/JP2914860B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06216096A (en) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914275A (en) | Polishing apparatus and method for planarizing layer on a semiconductor wafer | |
| USRE38029E1 (en) | Wafer polishing and endpoint detection | |
| JP4095731B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US6238592B1 (en) | Working liquids and methods for modifying structured wafers suited for semiconductor fabrication | |
| KR100724023B1 (en) | Method of fabricating semiconductor device | |
| JP3490038B2 (en) | Metal wiring formation method | |
| US7678605B2 (en) | Method for chemical mechanical planarization of chalcogenide materials | |
| US20090068841A1 (en) | Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device | |
| US9437442B2 (en) | Methods for polishing phase change materials | |
| US6071816A (en) | Method of chemical mechanical planarization using a water rinse to prevent particle contamination | |
| WO2002044293A2 (en) | Method and composition for the removal of residual materials during substrate planarization | |
| JP2914860B2 (en) | Semiconductor device, method of manufacturing the same, polishing method, polishing apparatus and method for regenerating polished surface of polishing apparatus | |
| KR0153787B1 (en) | A method of manufacturing semiconductor apparatus and a method of flattening | |
| CN100533674C (en) | Method and abrasive slurry for chemical mechanical polishing, and semiconductor device and its manufacture method | |
| TWI754376B (en) | Method of selective chemical mechanical polishing cobalt, zirconium oxide, poly-silicon and silicon dioxide films | |
| TWI294456B (en) | ||
| US20080182413A1 (en) | Selective chemistry for fixed abrasive cmp | |
| JP4374038B2 (en) | Substrate processing method | |
| JP2014179632A (en) | High throughput low topography copper cmp process | |
| JP3115281B2 (en) | Semiconductor device, method of manufacturing the same, polishing method, polishing apparatus and method for regenerating polished surface of polishing apparatus | |
| JP2001358104A (en) | Polishing device | |
| GB2275129A (en) | Polishing method for planarizing layer on a semiconductor wafer | |
| JPH11265865A (en) | Semiconductor device and its manufacture, polishing method and polishing machine thereof, and regeneration method of polishing surface of the polishing machine | |
| US7025662B2 (en) | Arrangement of a chemical-mechanical polishing tool and method of chemical-mechanical polishing using such a chemical-mechanical polishing tool | |
| KR19990085105A (en) | Slurry for metal film CMP and CMP method using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |