JP2909266B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JP2909266B2 JP2909266B2 JP17973691A JP17973691A JP2909266B2 JP 2909266 B2 JP2909266 B2 JP 2909266B2 JP 17973691 A JP17973691 A JP 17973691A JP 17973691 A JP17973691 A JP 17973691A JP 2909266 B2 JP2909266 B2 JP 2909266B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- sub
- pixel
- liquid crystal
- control capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】この発明は画素が複数の副画素に
分割され、多階調表示が可能な液晶表示素子の画素の構
成に関する。
分割され、多階調表示が可能な液晶表示素子の画素の構
成に関する。
【０００２】
【従来の技術】この種の従来技術として、米国特許第
４，８４０４６０号（特開平２−１２「液晶表示装置の
画素および液晶表示装置における画素のグレースケール
を実現する方法」）が公知である。即ち、図１に液晶表
示パネルの１つの画素領域をパネルと垂直に切出して示
すように、ガラスのような透明基板１の内面に制御コン
デンサ電極２が形成され、その制御コンデンサ電極２の
上から透明基板１の全面に渡って絶縁膜３が形成され
る。その絶縁膜３上に４等分割された方形状の副画素電
極４1 乃至４4 が形成される。これらの副画素電極と間
隔をおいて対向して設けられたガラスなどの透明基板５
の内面に共通電極６が形成され、共通電極６と副画素電
極４i （ｉ＝１〜４）との間に液晶７が封入されてい
る。制御コンデンサ電極２、副画素電極４i 及び共通電
極６はＩＴＯなどで作られた透明な電極である。このよ
うにして１画素は副画素電極４1 〜４4 と対応して、副
画素Ｆ1 〜Ｆ4 に４分割される。図２に示すように各副
画素電極４i と制御コンデンサ電極２との間に絶縁膜３
を誘電体とする制御コンデンサＣciが形成され、また副
画素電極４i と共通電極６との間に液晶７を誘電体とす
る液晶コンデンサＣLCi が形成されている。図１の画素
の電気的等価回路を図３に示す。符号Ｃci及びＣLCi を
静電容量を表わすのに流用すると、 ＣC1＞ＣC2＞ＣC3＞ＣC4 (1) となるように、制御コンデンサ電極２の各副画素電極４
i と重なる面積が調整されている。
４，８４０４６０号（特開平２−１２「液晶表示装置の
画素および液晶表示装置における画素のグレースケール
を実現する方法」）が公知である。即ち、図１に液晶表
示パネルの１つの画素領域をパネルと垂直に切出して示
すように、ガラスのような透明基板１の内面に制御コン
デンサ電極２が形成され、その制御コンデンサ電極２の
上から透明基板１の全面に渡って絶縁膜３が形成され
る。その絶縁膜３上に４等分割された方形状の副画素電
極４1 乃至４4 が形成される。これらの副画素電極と間
隔をおいて対向して設けられたガラスなどの透明基板５
の内面に共通電極６が形成され、共通電極６と副画素電
極４i （ｉ＝１〜４）との間に液晶７が封入されてい
る。制御コンデンサ電極２、副画素電極４i 及び共通電
極６はＩＴＯなどで作られた透明な電極である。このよ
うにして１画素は副画素電極４1 〜４4 と対応して、副
画素Ｆ1 〜Ｆ4 に４分割される。図２に示すように各副
画素電極４i と制御コンデンサ電極２との間に絶縁膜３
を誘電体とする制御コンデンサＣciが形成され、また副
画素電極４i と共通電極６との間に液晶７を誘電体とす
る液晶コンデンサＣLCi が形成されている。図１の画素
の電気的等価回路を図３に示す。符号Ｃci及びＣLCi を
静電容量を表わすのに流用すると、 ＣC1＞ＣC2＞ＣC3＞ＣC4 (1) となるように、制御コンデンサ電極２の各副画素電極４
i と重なる面積が調整されている。
【０００３】制御コンデンサ電極２は図１の画素と隣接
して透明基板１上に形成されている薄膜トランジスタ
（ＴＦＴ）８のドレイン電極Ｄに接続されている（図
２）。制御コンデンサ電極２と共通電極６との間には所
定の電圧Ｖa がＴＦＴ８を介して供給される。ＴＦＴ８
がオンに制御されたとき、各副画素Ｆi において供給電
圧Ｖa は制御コンデンサＣCiの両端電圧ＶCiと液晶コン
デンサＣLCi の両端電圧Ｖ LCi とに分圧される。ＶLCi
は
して透明基板１上に形成されている薄膜トランジスタ
（ＴＦＴ）８のドレイン電極Ｄに接続されている（図
２）。制御コンデンサ電極２と共通電極６との間には所
定の電圧Ｖa がＴＦＴ８を介して供給される。ＴＦＴ８
がオンに制御されたとき、各副画素Ｆi において供給電
圧Ｖa は制御コンデンサＣCiの両端電圧ＶCiと液晶コン
デンサＣLCi の両端電圧Ｖ LCi とに分圧される。ＶLCi
は
【０００４】
【数１】 と表わされる。各制御コンデンサＣCiの容量を(1) 式の
ように設定することによって、各液晶コンデンサＣLCi
の両端電圧ＶLCi は ＶLC1 ＞ＶLC2 ＞ＶLC3 ＞ＶLC4 (3) に設定される。
ように設定することによって、各液晶コンデンサＣLCi
の両端電圧ＶLCi は ＶLC1 ＞ＶLC2 ＞ＶLC3 ＞ＶLC4 (3) に設定される。
【０００５】液晶の光透過が飽和状態となる電圧を
ＶU 、閾電圧をＶL とすると、図４に示すように画素に
供給する電圧Ｖa の大きさによって、液晶コンデンサＣ
LCi の両端電圧ＶLCi は以下のような場合が存在する。 (a) 全てのｉ＝１〜４に対しＶLCi ＝０の場合。このと
きＶa ＝０である。 (b) ＶLC1 ＝ＶU ，ＶLC2 ＝ＶL の場合。ＶLC3 ，Ｖ
LC4 はＶL 以下である。この時の供給電圧Ｖa をＶa1で
表わす。 (c) ＶLC2 ＝ＶU ，ＶLC3 ＝ＶL の場合。この時の供給
電圧Ｖa をＶa2で表わす。 (d) ＶLC3 ＝ＶU ，ＶLC4 ＝ＶL の場合。この時のＶa
をＶa3で表わす。 (e) ＶLC4 ＝ＶU の場合。この時のＶa をＶa4で表わ
す。
ＶU 、閾電圧をＶL とすると、図４に示すように画素に
供給する電圧Ｖa の大きさによって、液晶コンデンサＣ
LCi の両端電圧ＶLCi は以下のような場合が存在する。 (a) 全てのｉ＝１〜４に対しＶLCi ＝０の場合。このと
きＶa ＝０である。 (b) ＶLC1 ＝ＶU ，ＶLC2 ＝ＶL の場合。ＶLC3 ，Ｖ
LC4 はＶL 以下である。この時の供給電圧Ｖa をＶa1で
表わす。 (c) ＶLC2 ＝ＶU ，ＶLC3 ＝ＶL の場合。この時の供給
電圧Ｖa をＶa2で表わす。 (d) ＶLC3 ＝ＶU ，ＶLC4 ＝ＶL の場合。この時のＶa
をＶa3で表わす。 (e) ＶLC4 ＝ＶU の場合。この時のＶa をＶa4で表わ
す。
【０００６】供給電圧Ｖaiは、 Ｖa1＞Ｖa2＞Ｖa3＞Ｖa4＞０ (4) である。供給電圧Ｖa の大きさを変化させて多階調表示
が行われる。
が行われる。
【０００７】
【発明が解決しようとする課題】従来の技術では、副画
素Ｆi において、画素に供給する電圧Ｖa がＶaiのと
き、液晶コンデンサＣLCi の両端電圧ＶLCi は液晶の光
透過が飽和する電圧ＶU に等しくなるように設定され
る。即ち、
素Ｆi において、画素に供給する電圧Ｖa がＶaiのと
き、液晶コンデンサＣLCi の両端電圧ＶLCi は液晶の光
透過が飽和する電圧ＶU に等しくなるように設定され
る。即ち、
【０００８】
【数２】 各制御コンデンサＣCiはその容量が(5) 式を満足するよ
うに、副画素電極４i と重なる面積が設定される。(5)
式からわかるようにある副画素４i の液晶コンデンサＶ
LCi に印加される電圧を非常に小さくするには対応する
その制御コンデンサＣCiの容量を小さくしなければなら
ない。即ち副画素電極４i と重なる制御コンデンサ電極
２の面積を小さくする必要がある。しかしながら、この
重なる面積が小さくなればなるほど（上述の例ではＣC4
の重なる面積が最も小さい）、パターンずれなどによる
副画素電極４1 〜４4 と制御コンデンサ電極２の重なる
面積のばらつきによって容量値ＣCiの誤差が大きくな
る。液晶コンデンサ電圧ＶLCi は光透過の飽和電圧ＶU
に対する偏差が大きくなり、このため多階調表示の誤差
が大きくなり、表示品位が著しく低下する問題があっ
た。
うに、副画素電極４i と重なる面積が設定される。(5)
式からわかるようにある副画素４i の液晶コンデンサＶ
LCi に印加される電圧を非常に小さくするには対応する
その制御コンデンサＣCiの容量を小さくしなければなら
ない。即ち副画素電極４i と重なる制御コンデンサ電極
２の面積を小さくする必要がある。しかしながら、この
重なる面積が小さくなればなるほど（上述の例ではＣC4
の重なる面積が最も小さい）、パターンずれなどによる
副画素電極４1 〜４4 と制御コンデンサ電極２の重なる
面積のばらつきによって容量値ＣCiの誤差が大きくな
る。液晶コンデンサ電圧ＶLCi は光透過の飽和電圧ＶU
に対する偏差が大きくなり、このため多階調表示の誤差
が大きくなり、表示品位が著しく低下する問題があっ
た。
【０００９】また、副画素電極４i は画素電極を単に行
方向及び列方向に分割して形成しているので、副画素が
１つのみオンとなっている状態と複数の副画素がオンと
なっている状態ではオン領域の中心が異なり、表示画像
の品質が良くなかった。この発明の第１の目的は制御コ
ンデンサ容量の製造ばらつきの影響による多階調表示品
位の低下が少ない液晶表示素子を提供することである。
方向及び列方向に分割して形成しているので、副画素が
１つのみオンとなっている状態と複数の副画素がオンと
なっている状態ではオン領域の中心が異なり、表示画像
の品質が良くなかった。この発明の第１の目的は制御コ
ンデンサ容量の製造ばらつきの影響による多階調表示品
位の低下が少ない液晶表示素子を提供することである。
【００１０】この発明の第２の目的は画素のオン領域が
増減してもその中心が移動せず、画像表示品位の優れた
液晶表示素子を提供することである。
増減してもその中心が移動せず、画像表示品位の優れた
液晶表示素子を提供することである。
【００１１】
【課題を解決するための手段】この発明の第１の観点に
よれば、各画素を構成する複数の互いに分離された副画
素電極が液晶を挟んで第２基板上の共通電極と対向して
第１基板上に配され、それら間に液晶コンデンサを形成
し、副画素電極の少くとも１つと第１絶縁膜を介して対
向する制御コンデンサ電極が第１基板と副画素電極の間
に設けられており、それによって上記少くとも１つの副
画素電極が上記共通電極との間に形成する液晶コンデン
サに直列に接続された制御コンデンサを形成し、上記制
御コンデンサ電極と共通電極との間に駆動電圧が供給さ
れるように構成された画素を有する液晶表示素子におい
て、この発明では、上記少くとも１つの副画素電極と第
２絶縁膜を介して対向するように付加コンデンサ電極が
形成され、それによって上記液晶コンデンサに等価的に
並列な付加コンデンサを形成している。
よれば、各画素を構成する複数の互いに分離された副画
素電極が液晶を挟んで第２基板上の共通電極と対向して
第１基板上に配され、それら間に液晶コンデンサを形成
し、副画素電極の少くとも１つと第１絶縁膜を介して対
向する制御コンデンサ電極が第１基板と副画素電極の間
に設けられており、それによって上記少くとも１つの副
画素電極が上記共通電極との間に形成する液晶コンデン
サに直列に接続された制御コンデンサを形成し、上記制
御コンデンサ電極と共通電極との間に駆動電圧が供給さ
れるように構成された画素を有する液晶表示素子におい
て、この発明では、上記少くとも１つの副画素電極と第
２絶縁膜を介して対向するように付加コンデンサ電極が
形成され、それによって上記液晶コンデンサに等価的に
並列な付加コンデンサを形成している。
【００１２】この発明の第２の観点によれば、各画素を
構成する複数の互いに分離された副画素電極が液晶を挟
んで第２基板上の共通電極と対向して第１基板上に配さ
れ、それら間に液晶コンデンサを形成し、副画素電極の
少くとも１つと第１絶縁膜を介して対向する制御コンデ
ンサ電極が第１基板と副画素電極の間に設けられてお
り、それによって上記少くとも１つの副画素電極が上記
共通電極との間に形成する液晶コンデンサに直列に接続
された制御コンデンサを形成し、上記制御コンデンサ電
極と共通電極との間に駆動電圧が供給されるように構成
された画素を有する液晶表示素子において、この発明で
は、上記複数の副画素電極は、中央副画素領域と、その
周囲をほぼ同心状に囲む少なくとも１つのループ状副画
素領域を規定するように形成されている。
構成する複数の互いに分離された副画素電極が液晶を挟
んで第２基板上の共通電極と対向して第１基板上に配さ
れ、それら間に液晶コンデンサを形成し、副画素電極の
少くとも１つと第１絶縁膜を介して対向する制御コンデ
ンサ電極が第１基板と副画素電極の間に設けられてお
り、それによって上記少くとも１つの副画素電極が上記
共通電極との間に形成する液晶コンデンサに直列に接続
された制御コンデンサを形成し、上記制御コンデンサ電
極と共通電極との間に駆動電圧が供給されるように構成
された画素を有する液晶表示素子において、この発明で
は、上記複数の副画素電極は、中央副画素領域と、その
周囲をほぼ同心状に囲む少なくとも１つのループ状副画
素領域を規定するように形成されている。
【００１３】
【作用】この発明の第１の観点によれば、制御コンデン
サと直列に接続された液晶コンデンサに対して等価的に
並列に付加コンデンサが接続されるので、制御コンデン
サ電極及び付加コンデンサ電極のいずれの面積を変化さ
せてもその液晶コンデンサを構成する液晶に印加される
容量分割電圧を制御することができ、それだけ画素の設
計の自由度が大となる。
サと直列に接続された液晶コンデンサに対して等価的に
並列に付加コンデンサが接続されるので、制御コンデン
サ電極及び付加コンデンサ電極のいずれの面積を変化さ
せてもその液晶コンデンサを構成する液晶に印加される
容量分割電圧を制御することができ、それだけ画素の設
計の自由度が大となる。
【００１４】この発明の第２の観点によれば、各画素を
構成する副画素が互いに同心状に配置されるので、副画
素の表示状態を変化させてもオン領域の中心は画素のほ
ぼ中心に固定されており、表示画像の品質を改善でき
る。
構成する副画素が互いに同心状に配置されるので、副画
素の表示状態を変化させてもオン領域の中心は画素のほ
ぼ中心に固定されており、表示画像の品質を改善でき
る。
【００１５】
【実施例】この発明の実施例をその１画素領域を切出し
て図５に示し、図１と対応する部分に同じ符号を付し、
重複説明を省略する。この実施例においては、制御コン
デンサ電極２は副画素電極相互間の十字ギャップＧａと
全長に渡って重なると共に、この例ではほぼ長方形の画
素領域の四隅をそれぞれ所定の大きさ除去した太十字状
にＩＴＯで形成される。従って副画素電極間のギャップ
においては制御コンデンサ電極２に与えられる電圧によ
り液晶が駆動される。この発明の第１の観点によれば、
付加コンデンサ電極１２と副画素電極４i （ｉ＝１〜
４）との間に絶縁膜１１を誘電体とする付加コンデンサ
ＣSiが図６に示すように形成される。即ち、十字のギャ
ップＧａで互いに分離された副画素電極４1 〜４4 上に
窒化シリコン（ＳｉＮx ）などの絶縁膜１１を介して付
加コンデンサ電極１２が、この例ではアルミニウムでＵ
字状に形成される。Ｕ字状の付加コンデンサ電極１２は
これら副画素電極４1 〜４4 上を順次通過していくよう
形成されている。更に各行のそれぞれの画素の付加コン
デンサ電極１２は図示しない配線により順次接続され、
液晶表示素子の動作時に一定の電位が与えられる。
て図５に示し、図１と対応する部分に同じ符号を付し、
重複説明を省略する。この実施例においては、制御コン
デンサ電極２は副画素電極相互間の十字ギャップＧａと
全長に渡って重なると共に、この例ではほぼ長方形の画
素領域の四隅をそれぞれ所定の大きさ除去した太十字状
にＩＴＯで形成される。従って副画素電極間のギャップ
においては制御コンデンサ電極２に与えられる電圧によ
り液晶が駆動される。この発明の第１の観点によれば、
付加コンデンサ電極１２と副画素電極４i （ｉ＝１〜
４）との間に絶縁膜１１を誘電体とする付加コンデンサ
ＣSiが図６に示すように形成される。即ち、十字のギャ
ップＧａで互いに分離された副画素電極４1 〜４4 上に
窒化シリコン（ＳｉＮx ）などの絶縁膜１１を介して付
加コンデンサ電極１２が、この例ではアルミニウムでＵ
字状に形成される。Ｕ字状の付加コンデンサ電極１２は
これら副画素電極４1 〜４4 上を順次通過していくよう
形成されている。更に各行のそれぞれの画素の付加コン
デンサ電極１２は図示しない配線により順次接続され、
液晶表示素子の動作時に一定の電位が与えられる。
【００１６】図５の画素の電気的等価回路は図７に示す
ように表わされる。即ち、付加コンデンサＣSiは図示し
てない配線により一定電位に保持されるため、等価的に
は液晶コンデンサＣLCi と並列に接続されている。制御
コンデンサ電極２と共通電極６との間に印加される駆動
電圧Ｖa は制御コンデンサ容量ＣCiと、液晶コンデンサ
容量ＣLCi 及び付加コンデンサ容量ＣSiの合成容量Ｃ
LCi ＋ＣSiとにより分圧され、液晶コンデンサＣLCi に
印加される電圧ＶLCi は
ように表わされる。即ち、付加コンデンサＣSiは図示し
てない配線により一定電位に保持されるため、等価的に
は液晶コンデンサＣLCi と並列に接続されている。制御
コンデンサ電極２と共通電極６との間に印加される駆動
電圧Ｖa は制御コンデンサ容量ＣCiと、液晶コンデンサ
容量ＣLCi 及び付加コンデンサ容量ＣSiの合成容量Ｃ
LCi ＋ＣSiとにより分圧され、液晶コンデンサＣLCi に
印加される電圧ＶLCi は
【００１７】
【数３】 で表わされる。従来例では液晶コンデンサ電圧ＶLCi を
設定するのを、制御コンデンサ容量ＣCiの調整のみで行
っていたが、この発明では付加容量ＣSiの調整が併用さ
れる。例えばコンデンサＣLC4 の両端電圧ＶLC4 がＶ
LC1 〜ＶLC4 の中で最も小さく設定される場合、ＣC4が
小さくされると共にＣS4は大きく設定され、これにより
(6) 式のＣC4／（ＣLC4 ＋ＣS4＋ＣC4）の値がｉ＝１〜
３の場合より最も小さく設定される。このように付加コ
ンデンサＣSiを併用すると、制御コンデンサ容量ＣCiは
従来のようにあまり小さくせず、製造ばらつきの影響が
問題にならない程度にとどめられる。付加コンデンサ電
極１２は製造ばらつきによりその位置がずれても、各副
画素電極４i と重なる面積があまり変らないようにして
容量値の製造ばらつきを小さく抑えるのが望ましい。
設定するのを、制御コンデンサ容量ＣCiの調整のみで行
っていたが、この発明では付加容量ＣSiの調整が併用さ
れる。例えばコンデンサＣLC4 の両端電圧ＶLC4 がＶ
LC1 〜ＶLC4 の中で最も小さく設定される場合、ＣC4が
小さくされると共にＣS4は大きく設定され、これにより
(6) 式のＣC4／（ＣLC4 ＋ＣS4＋ＣC4）の値がｉ＝１〜
３の場合より最も小さく設定される。このように付加コ
ンデンサＣSiを併用すると、制御コンデンサ容量ＣCiは
従来のようにあまり小さくせず、製造ばらつきの影響が
問題にならない程度にとどめられる。付加コンデンサ電
極１２は製造ばらつきによりその位置がずれても、各副
画素電極４i と重なる面積があまり変らないようにして
容量値の製造ばらつきを小さく抑えるのが望ましい。
【００１８】太十字状制御コンデンサ電極２は副画素電
極相互間のギャップと重なっているので、これらのギャ
ップ上の液晶には、制御コンデンサ電極２と共通電極６
との間に印加される電圧Ｖa が絶縁膜３，１１と液晶７
とで分圧され、電圧Ｖa の大きさによって、この液晶部
分を光透過或いは光遮断の状態に制御し、副画素電極と
同様に多階調表示に寄与するようにする。これにより画
素の開口率が向上される。
極相互間のギャップと重なっているので、これらのギャ
ップ上の液晶には、制御コンデンサ電極２と共通電極６
との間に印加される電圧Ｖa が絶縁膜３，１１と液晶７
とで分圧され、電圧Ｖa の大きさによって、この液晶部
分を光透過或いは光遮断の状態に制御し、副画素電極と
同様に多階調表示に寄与するようにする。これにより画
素の開口率が向上される。
【００１９】なお、制御コンデンサＣC1〜ＣC4のうち、
最大容量を形成する副画素電極４1 の領域の液晶には最
大の電圧が印加されることになる。画素に供給される電
圧Ｖ a を一定とした時に、この最大電圧をできるだけ大
とするには制御コンデンサ電極２は副画素電極４1 の全
面と対向して重なる形状にすればよいが、副画素電極４
1 と制御コンデンサ電極２とを電気的に接続することも
できる。後述の実施例はこの場合に当り、制御コンデン
サＣC1の容量を無限大にしたのと等価である。その場合
は制御コンデンサ電極２と副画素電極４1 との重なりは
任意でよく、重なりが無くてもよい。電圧対透過率特性の設計 副画素Ｆ1 〜Ｆ4 の電圧対透過率特性を上述のように付
加コンデンサ容量ＣSiと制御コンデンサ容量ＣCiとによ
り制御することによって、画素全体の透過率特性を設計
する自由度が増え、種々の好ましい特性を得ることがで
きる。 （イ）副画素Ｆ1 〜Ｆ4 の特性を図８のＡのように電圧
軸の方向に間隔をあけて設定することにより、画素の総
合特性を図８のＢのように階段状にすることができる。 （ロ）副画素Ｆ1 〜Ｆ4 の特性を図９のＡのように、副
画素Ｆi の光透過率が９０％となるときの印加電圧Ｖa
と副画素Ｆi+1 の光透過率が１０％となるときの印加電
圧Ｖa とが等しくなるように副画素Ｆ1 〜Ｆ4 の特性を
設定すれば、画素の総合特性は図９のＢに示すように直
線状となり、その傾斜を副画素に分割しない場合より緩
やかにすることができる。このようにすると、各副画素
Ｆi の図９のＡにおける直線からの透過率の偏差は、図
９のＢの総合特性においては結果としてより小さく圧縮
された特性となり直線性が改善される。また画素の総合
特性の直線領域も、図９のＡにおける個々の特性より広
くなる。このため通常液晶表示素子をビテオ信号の表示
器として用いるとき、印加電圧値を調整して直線性を補
正する所謂γ（ガンマ）補正が不要となる。また電圧対
透過率特性が緩やかであるため、ビデオ表示等を行なう
とき、ソースバスに信号を供給する駆動ＩＣの出力偏差
に対するマージンを大きくできる。図９のＡに示すよう
にそれぞれの副画素の電圧対透過率特性を設定すると、
図９のＢに示すように画素の透過率が飽和する電圧を図
８のＢの場合より低く抑えられ、より低電圧駆動が可能
となる。 （ハ）カラー表示用のＴＮ形液晶表示素子の本質的な特
性として旋光分散に基づいてＲ，Ｇ，Ｂの各色毎に画素
の電圧対透過率特性が図１０のＡに示すように異なるこ
とが知られているが、この発明によれば、画素の電圧対
透過率特性の設計の自由度が増えたため所望の特性に設
計するのが容易となり、図１０のＢのように各色ともほ
ぼ同じ特性に補正できる。なおこの補正は画素が副画素
に分割されない場合でも、制御コンデンサ容量ＣC と付
加容量ＣS とにより液晶コンデンサ電圧 ＶLC＝Ｖa Ｃ
C ／（ＣLC＋ＣS ＋ＣC ）を各色毎に調整できるので、
上記と同様の補正が可能である。
最大容量を形成する副画素電極４1 の領域の液晶には最
大の電圧が印加されることになる。画素に供給される電
圧Ｖ a を一定とした時に、この最大電圧をできるだけ大
とするには制御コンデンサ電極２は副画素電極４1 の全
面と対向して重なる形状にすればよいが、副画素電極４
1 と制御コンデンサ電極２とを電気的に接続することも
できる。後述の実施例はこの場合に当り、制御コンデン
サＣC1の容量を無限大にしたのと等価である。その場合
は制御コンデンサ電極２と副画素電極４1 との重なりは
任意でよく、重なりが無くてもよい。電圧対透過率特性の設計 副画素Ｆ1 〜Ｆ4 の電圧対透過率特性を上述のように付
加コンデンサ容量ＣSiと制御コンデンサ容量ＣCiとによ
り制御することによって、画素全体の透過率特性を設計
する自由度が増え、種々の好ましい特性を得ることがで
きる。 （イ）副画素Ｆ1 〜Ｆ4 の特性を図８のＡのように電圧
軸の方向に間隔をあけて設定することにより、画素の総
合特性を図８のＢのように階段状にすることができる。 （ロ）副画素Ｆ1 〜Ｆ4 の特性を図９のＡのように、副
画素Ｆi の光透過率が９０％となるときの印加電圧Ｖa
と副画素Ｆi+1 の光透過率が１０％となるときの印加電
圧Ｖa とが等しくなるように副画素Ｆ1 〜Ｆ4 の特性を
設定すれば、画素の総合特性は図９のＢに示すように直
線状となり、その傾斜を副画素に分割しない場合より緩
やかにすることができる。このようにすると、各副画素
Ｆi の図９のＡにおける直線からの透過率の偏差は、図
９のＢの総合特性においては結果としてより小さく圧縮
された特性となり直線性が改善される。また画素の総合
特性の直線領域も、図９のＡにおける個々の特性より広
くなる。このため通常液晶表示素子をビテオ信号の表示
器として用いるとき、印加電圧値を調整して直線性を補
正する所謂γ（ガンマ）補正が不要となる。また電圧対
透過率特性が緩やかであるため、ビデオ表示等を行なう
とき、ソースバスに信号を供給する駆動ＩＣの出力偏差
に対するマージンを大きくできる。図９のＡに示すよう
にそれぞれの副画素の電圧対透過率特性を設定すると、
図９のＢに示すように画素の透過率が飽和する電圧を図
８のＢの場合より低く抑えられ、より低電圧駆動が可能
となる。 （ハ）カラー表示用のＴＮ形液晶表示素子の本質的な特
性として旋光分散に基づいてＲ，Ｇ，Ｂの各色毎に画素
の電圧対透過率特性が図１０のＡに示すように異なるこ
とが知られているが、この発明によれば、画素の電圧対
透過率特性の設計の自由度が増えたため所望の特性に設
計するのが容易となり、図１０のＢのように各色ともほ
ぼ同じ特性に補正できる。なおこの補正は画素が副画素
に分割されない場合でも、制御コンデンサ容量ＣC と付
加容量ＣS とにより液晶コンデンサ電圧 ＶLC＝Ｖa Ｃ
C ／（ＣLC＋ＣS ＋ＣC ）を各色毎に調整できるので、
上記と同様の補正が可能である。
【００２０】これ迄の説明では画素を４個の副画素に分
割する場合を示したが、一般にはｎ（２以上の整数）個
に分割できることは明らかである。この発明の第２の観
点によれば、各画素を分割した複数の副画素の領域を互
いに同心状に配置する。例えば、図５と対応するものに
同じ符号を付けて図１１に示すように、ＩＴＯの画素電
極は方形ループ状のギャプＧａにより２つの方形ループ
状副画素電極４1,４2 に同心状に分割されている。副画
素電極４1 の中央は方形窓Ｗが形成されている。制御コ
ンデンサ電極２は図１２に示すように、副画素電極４1
のほぼ半分の領域とは重ならないように穴２ａが形成さ
れ、その穴２ａ以外で副画素電極４1,４2 及び方形窓Ｗ
と絶縁膜３を介して対抗するよう画素のほぼ全領域に渡
ってＩＴＯにより形成されている。この例では中央窓Ｗ
において絶縁膜３を介して電気的に露出される制御コン
デンサ電極２の領域は副画素領域Ｆ1 を規定する。従っ
て、制御コンデンサ電極２と共通電極６との間に印加す
る駆動電圧Ｖａを増加していくと、最初に中央窓Ｗの副
画素領域Ｆ1 がオンとなり、次に副画素電極４1 が規定
する副画素領域Ｆ2 が追加的にオンとなり、最後に副画
素電極４2 が規定する副画素領域Ｆ3 が追加的にオンと
なる。このようにオン領域が増減してもそのオン領域の
中心位置は画素のほぼ中央に固定しているため、各画素
がこのように構成された液晶表示素子によれば人間の視
覚にとって見易い画像を表示でき、また図１のように画
素電極を行方向及び列方向に分割した場合に比べて画像
の表示品質が良いことが実験で確かめられた。他の実施例 各画素を２つの副画素で構成し、第１の副画素電極を制
御コンデンサ電極に接続した場合のこの発明の第１と第
２の観点の組み合わせによる実施例の平面図、そのＡ−
Ａ断面図及びＢ−Ｂ断面図を図１３，図１４及び図１５
に、図５，図６と対応する部分に同じ符号を付して示
す。透明基板１上に島状に遮光層１３が形成される。遮
光層１３はＴＦＴに光が入射しないようにするものであ
る。透明基板１及び遮光層１３上に酸化シリコン（Ｓｉ
Ｏ2 ）のような絶縁膜１４が形成され、その上にループ
状の制御コンデンサ電極２がＩＴＯなどにより形成され
る。制御コンデンサ電極２及び絶縁膜１４上に酸化シリ
コンのような絶縁膜１５が形成され、その上にＩＴＯな
どによりソースバス２１、ソース電極２１ａ、ドレイン
電極２２、副画素電極４1 ，４2 が形成される。副画素
電極４1 は制御コンデンサ電極２上の絶縁膜１５に形成
されたコンタクトホール１５Ｈにおいて、制御コンデン
サ電極２に接触して形成され、互いに導通状態とされ
る。また副画素電極４1 はＴＦＴ８のドレイン電極２２
迄延長され、互いに連結される。ソース電極２１ａ及び
ドレイン電極２２にまたがってアモルファスシリコンな
どの半導体層２３が形成される。半導体層２３及び副画
素電極４1 ，４2 上にまたがって窒化シリコン（ＳｉＮ
x ）などのゲート絶縁膜２４が形成され、その上に例え
ばアルミニウムによりゲートバス２５、ゲート電極２５
ａ、付加コンデンサ電極１２が同時に形成される。
割する場合を示したが、一般にはｎ（２以上の整数）個
に分割できることは明らかである。この発明の第２の観
点によれば、各画素を分割した複数の副画素の領域を互
いに同心状に配置する。例えば、図５と対応するものに
同じ符号を付けて図１１に示すように、ＩＴＯの画素電
極は方形ループ状のギャプＧａにより２つの方形ループ
状副画素電極４1,４2 に同心状に分割されている。副画
素電極４1 の中央は方形窓Ｗが形成されている。制御コ
ンデンサ電極２は図１２に示すように、副画素電極４1
のほぼ半分の領域とは重ならないように穴２ａが形成さ
れ、その穴２ａ以外で副画素電極４1,４2 及び方形窓Ｗ
と絶縁膜３を介して対抗するよう画素のほぼ全領域に渡
ってＩＴＯにより形成されている。この例では中央窓Ｗ
において絶縁膜３を介して電気的に露出される制御コン
デンサ電極２の領域は副画素領域Ｆ1 を規定する。従っ
て、制御コンデンサ電極２と共通電極６との間に印加す
る駆動電圧Ｖａを増加していくと、最初に中央窓Ｗの副
画素領域Ｆ1 がオンとなり、次に副画素電極４1 が規定
する副画素領域Ｆ2 が追加的にオンとなり、最後に副画
素電極４2 が規定する副画素領域Ｆ3 が追加的にオンと
なる。このようにオン領域が増減してもそのオン領域の
中心位置は画素のほぼ中央に固定しているため、各画素
がこのように構成された液晶表示素子によれば人間の視
覚にとって見易い画像を表示でき、また図１のように画
素電極を行方向及び列方向に分割した場合に比べて画像
の表示品質が良いことが実験で確かめられた。他の実施例 各画素を２つの副画素で構成し、第１の副画素電極を制
御コンデンサ電極に接続した場合のこの発明の第１と第
２の観点の組み合わせによる実施例の平面図、そのＡ−
Ａ断面図及びＢ−Ｂ断面図を図１３，図１４及び図１５
に、図５，図６と対応する部分に同じ符号を付して示
す。透明基板１上に島状に遮光層１３が形成される。遮
光層１３はＴＦＴに光が入射しないようにするものであ
る。透明基板１及び遮光層１３上に酸化シリコン（Ｓｉ
Ｏ2 ）のような絶縁膜１４が形成され、その上にループ
状の制御コンデンサ電極２がＩＴＯなどにより形成され
る。制御コンデンサ電極２及び絶縁膜１４上に酸化シリ
コンのような絶縁膜１５が形成され、その上にＩＴＯな
どによりソースバス２１、ソース電極２１ａ、ドレイン
電極２２、副画素電極４1 ，４2 が形成される。副画素
電極４1 は制御コンデンサ電極２上の絶縁膜１５に形成
されたコンタクトホール１５Ｈにおいて、制御コンデン
サ電極２に接触して形成され、互いに導通状態とされ
る。また副画素電極４1 はＴＦＴ８のドレイン電極２２
迄延長され、互いに連結される。ソース電極２１ａ及び
ドレイン電極２２にまたがってアモルファスシリコンな
どの半導体層２３が形成される。半導体層２３及び副画
素電極４1 ，４2 上にまたがって窒化シリコン（ＳｉＮ
x ）などのゲート絶縁膜２４が形成され、その上に例え
ばアルミニウムによりゲートバス２５、ゲート電極２５
ａ、付加コンデンサ電極１２が同時に形成される。
【００２１】上述のようにＴＦＴ８、副画素電極４1 ，
４2 等が形成された透明基板１は共通電極６が内面に形
成されている透明基板５と対向して配され、それらの基
板間に液晶７が封入される。ソースバス２１とゲートバ
ス２５の交叉部、及びソースバス２１と付加コンデンサ
電極１２の交叉部には島状半導体層２３ａ及び２３ｂが
ゲート絶縁膜２４の下に積層して形成され、絶縁性を高
めている。ゲートバス２５とソースバス２１の交叉点の
近傍にＴＦＴ８が形成される。左右のソースバス２１及
び上下のゲートバス２５で囲まれた領域内に小面積の副
画素電極４1 と大面積の副画素電極42が形成される。制
御コンデンサ電極２は副画素電極４2 の周縁部を囲むと
共にその周縁部と重なってループ状に形成される。副画
素電極４1 と制御コンデンサ電極２とは既に述べたよう
にコンタクトホール１５Ｈで互いに電気的に接続され
る。
４2 等が形成された透明基板１は共通電極６が内面に形
成されている透明基板５と対向して配され、それらの基
板間に液晶７が封入される。ソースバス２１とゲートバ
ス２５の交叉部、及びソースバス２１と付加コンデンサ
電極１２の交叉部には島状半導体層２３ａ及び２３ｂが
ゲート絶縁膜２４の下に積層して形成され、絶縁性を高
めている。ゲートバス２５とソースバス２１の交叉点の
近傍にＴＦＴ８が形成される。左右のソースバス２１及
び上下のゲートバス２５で囲まれた領域内に小面積の副
画素電極４1 と大面積の副画素電極42が形成される。制
御コンデンサ電極２は副画素電極４2 の周縁部を囲むと
共にその周縁部と重なってループ状に形成される。副画
素電極４1 と制御コンデンサ電極２とは既に述べたよう
にコンタクトホール１５Ｈで互いに電気的に接続され
る。
【００２２】副画素電極４1 に接続された制御コンデン
サ電極２は副画素電極４2 を囲んで同心状に配置されて
いるので、液晶表示素子の駆動時にＴＦＴ８を通してあ
る電圧Ｖa が与えられた時にまず副画素４2 を囲む制御
コンデンサ電極２の領域（副画素４1 領域も含む）がオ
ン（光透過）となり、電圧Ｖa をそれより所定値だけ高
くすると更に副画素４2 の領域もオンとなる。前述のよ
うに画素の表示領域を同心的に制御すると図５のように
副画素を縦、横に配置した場合より表示品位がよい。
サ電極２は副画素電極４2 を囲んで同心状に配置されて
いるので、液晶表示素子の駆動時にＴＦＴ８を通してあ
る電圧Ｖa が与えられた時にまず副画素４2 を囲む制御
コンデンサ電極２の領域（副画素４1 領域も含む）がオ
ン（光透過）となり、電圧Ｖa をそれより所定値だけ高
くすると更に副画素４2 の領域もオンとなる。前述のよ
うに画素の表示領域を同心的に制御すると図５のように
副画素を縦、横に配置した場合より表示品位がよい。
【００２３】付加コンデンサ電極１２はゲート絶縁膜２
４を介して副画素電極４2 上に形成されている。付加コ
ンデンサ電極１２はこの実施例ではＨ字状をしており、
その水平部１２Ｃが制御コンデンサ電極２のほぼ中央を
水平に横切って延び、その両端部にそれぞれ垂直部１２
Ａ，１２Ｂが設けられている。垂直部１２Ａ，１２Ｂは
制御コンデンサ電極２の側縁と重なって延びている。水
平部１２Ｃは両端が延長されてゲートバス２５の延長方
向に隣接する画素の付加コンデンサ電極１２と接続され
ている。液晶表示素子の動作時には全ての画素のこれら
付加コンデンサ電極１２は水平部１２Ｃの延長端に一定
の直流電圧を与えることによりあらかじめ決めた一定電
位に保持される。制御コンデンサ電極２は、副画素電極
４1 ，４ 2 間のギャップＧａと重なるように配される。
４を介して副画素電極４2 上に形成されている。付加コ
ンデンサ電極１２はこの実施例ではＨ字状をしており、
その水平部１２Ｃが制御コンデンサ電極２のほぼ中央を
水平に横切って延び、その両端部にそれぞれ垂直部１２
Ａ，１２Ｂが設けられている。垂直部１２Ａ，１２Ｂは
制御コンデンサ電極２の側縁と重なって延びている。水
平部１２Ｃは両端が延長されてゲートバス２５の延長方
向に隣接する画素の付加コンデンサ電極１２と接続され
ている。液晶表示素子の動作時には全ての画素のこれら
付加コンデンサ電極１２は水平部１２Ｃの延長端に一定
の直流電圧を与えることによりあらかじめ決めた一定電
位に保持される。制御コンデンサ電極２は、副画素電極
４1 ，４ 2 間のギャップＧａと重なるように配される。
【００２４】制御コンデンサ電極２と副画素電極４2 と
の間に制御コンデンサＣC2が形成されるが、制御コンデ
ンサ電極２と副画素電極４1 とは電気的に短絡されてい
るので、制御コンデンサＣC1は形成されない（或いはＣ
C1は形成されているが両端が短絡されていると見ること
もできる）。付加コンデンサ電極１２と副画素電極４2
との間に付加容量ＣS2が形成される。この例では、副画
素電極４1 と付加コンデンサ電極１２との間に直接付加
容量ＣS1を形成せず、代りに制御コンデンサ電極２（副
画素電極４1 と接続されている）と付加コンデンサ電極
１２との間に形成される。副画素電極４1 と共通電極６
との間に液晶コンデンサＣLC1aが、副画素電極間のギャ
ップＧａと対向する制御コンデンサ電極２と共通電極６
との間に液晶コンデンサＣLC1bが、また副画素電極４2
と共通電極６との間に液晶コンデンサＣLC2 がそれぞれ
形成される。従って図１３，図１４及び図１５の実施例
における画素の電気的等価回路は図１６に示すものとな
る。
の間に制御コンデンサＣC2が形成されるが、制御コンデ
ンサ電極２と副画素電極４1 とは電気的に短絡されてい
るので、制御コンデンサＣC1は形成されない（或いはＣ
C1は形成されているが両端が短絡されていると見ること
もできる）。付加コンデンサ電極１２と副画素電極４2
との間に付加容量ＣS2が形成される。この例では、副画
素電極４1 と付加コンデンサ電極１２との間に直接付加
容量ＣS1を形成せず、代りに制御コンデンサ電極２（副
画素電極４1 と接続されている）と付加コンデンサ電極
１２との間に形成される。副画素電極４1 と共通電極６
との間に液晶コンデンサＣLC1aが、副画素電極間のギャ
ップＧａと対向する制御コンデンサ電極２と共通電極６
との間に液晶コンデンサＣLC1bが、また副画素電極４2
と共通電極６との間に液晶コンデンサＣLC2 がそれぞれ
形成される。従って図１３，図１４及び図１５の実施例
における画素の電気的等価回路は図１６に示すものとな
る。
【００２５】図１３の例では、制御コンデンサ電極２が
副画素電極４2 の周縁部と重ねられる寸法は１２μm 程
度であるが、もし従来例のように付加容量を併用しない
構成にすると、この重ねられる寸法は例えば 1.5μm 程
度と極めて小さくする必要があり、パターンずれなどに
対する製造マージンが取れなくなる。図１３から分るよ
うに、付加コンデンサ電極１２の垂直部１２Ａ，１２Ｂ
はその幅方向の中間において制御コンデンサ２の両側縁
と重なっているので、付加コンデンサ電極１２の上下及
び左右方向の製造上の位置ずれに対しては、副画素電極
４2 と重なる面積及び制御コンデンサ電極２（副画素電
極４1 と接続されている）と重なる面積は共にほとんど
変化しない。従ってパターンずれなどによる製造ばらつ
きに対し付加コンデンサ容量ＣS1，ＣS2はほぼ一定に保
たれる。なおこの付加コンデンサＣS1，ＣS2は信号電荷
保持のための蓄積容量として作用するものであり、リー
ク電流が増大する高温動作での表示の安定性向上などに
寄与する。
副画素電極４2 の周縁部と重ねられる寸法は１２μm 程
度であるが、もし従来例のように付加容量を併用しない
構成にすると、この重ねられる寸法は例えば 1.5μm 程
度と極めて小さくする必要があり、パターンずれなどに
対する製造マージンが取れなくなる。図１３から分るよ
うに、付加コンデンサ電極１２の垂直部１２Ａ，１２Ｂ
はその幅方向の中間において制御コンデンサ２の両側縁
と重なっているので、付加コンデンサ電極１２の上下及
び左右方向の製造上の位置ずれに対しては、副画素電極
４2 と重なる面積及び制御コンデンサ電極２（副画素電
極４1 と接続されている）と重なる面積は共にほとんど
変化しない。従ってパターンずれなどによる製造ばらつ
きに対し付加コンデンサ容量ＣS1，ＣS2はほぼ一定に保
たれる。なおこの付加コンデンサＣS1，ＣS2は信号電荷
保持のための蓄積容量として作用するものであり、リー
ク電流が増大する高温動作での表示の安定性向上などに
寄与する。
【００２６】図１３，図１４及び図１５においては副画
素電極４2 を囲むように制御コンデンサ電極２が形成さ
れているが、図１３に対応するものを図１７に簡略化し
て示すように、制御コンデンサ電極２を島状に中央に配
置し、その周縁と重なりかつ囲むように副画素電極４2
を形成してもよい。その場合は印加電圧Ｖａを増加して
いくと中央の副画素領域がオンとなり、次にその外周の
副画素領域もオンとなる。
素電極４2 を囲むように制御コンデンサ電極２が形成さ
れているが、図１３に対応するものを図１７に簡略化し
て示すように、制御コンデンサ電極２を島状に中央に配
置し、その周縁と重なりかつ囲むように副画素電極４2
を形成してもよい。その場合は印加電圧Ｖａを増加して
いくと中央の副画素領域がオンとなり、次にその外周の
副画素領域もオンとなる。
【００２７】更に、図１８に断面でのみ示すように、図
１３，図１４及び図１５の実施例におけるＴＦＴ８のソ
ース電極２１ａ及びドレイン電極２２を制御コンデンサ
電極２と同じ層に形成し、副画素電極４1 と制御コンデ
ンサ電極２を連続した一体構造に形成することもでき
る。図１３，図１４及び図１５の実施例では副画素電極
４2 の上に付加コンデンサ電極１２を設けたが、図１９
及び図２０に示すように副画素電極４1 ，４2 の下の制
御コンデンサ電極２と同じ面に設けてもよい。即ち、図
１９及び図２０に示す実施例においては図１３における
方形ループ状の制御コンデンサ電極２の一部を除去して
通路２Ａを形成し、その通路２Ａを変形Ｈ形付加コンデ
ンサ電極１２の水平部１２Ｃが通され、Ｈ形電極１２の
垂直部１２Ａと１２Ｂはそれぞれ方形ループ状電極２の
外側と内側に配置されている。またこの実施例において
は副画素電極４1 はその両側縁が制御コンデンサ電極２
の側縁及び付加コンデンサ電極１２と重なるように形成
され、かつほぼ長方形の副画素電極４2 の長側辺と間隔
Ｇａをおいて平行にほぼ全長に沿って延びている。Ｈ状
付加コンデンサ電極１２の垂直部１２Ａはその両端が延
長されそれぞれ上下に隣接する画素の付加コンデンサ電
極の垂直部１２Ａに接続され、液晶表示素子の動作時に
は付加コンデンサ電極１２は一定の電位に保持される。
この実施例におけるそれぞれの容量の接続等価回路も図
１６に示すものと全く同じになる。
１３，図１４及び図１５の実施例におけるＴＦＴ８のソ
ース電極２１ａ及びドレイン電極２２を制御コンデンサ
電極２と同じ層に形成し、副画素電極４1 と制御コンデ
ンサ電極２を連続した一体構造に形成することもでき
る。図１３，図１４及び図１５の実施例では副画素電極
４2 の上に付加コンデンサ電極１２を設けたが、図１９
及び図２０に示すように副画素電極４1 ，４2 の下の制
御コンデンサ電極２と同じ面に設けてもよい。即ち、図
１９及び図２０に示す実施例においては図１３における
方形ループ状の制御コンデンサ電極２の一部を除去して
通路２Ａを形成し、その通路２Ａを変形Ｈ形付加コンデ
ンサ電極１２の水平部１２Ｃが通され、Ｈ形電極１２の
垂直部１２Ａと１２Ｂはそれぞれ方形ループ状電極２の
外側と内側に配置されている。またこの実施例において
は副画素電極４1 はその両側縁が制御コンデンサ電極２
の側縁及び付加コンデンサ電極１２と重なるように形成
され、かつほぼ長方形の副画素電極４2 の長側辺と間隔
Ｇａをおいて平行にほぼ全長に沿って延びている。Ｈ状
付加コンデンサ電極１２の垂直部１２Ａはその両端が延
長されそれぞれ上下に隣接する画素の付加コンデンサ電
極の垂直部１２Ａに接続され、液晶表示素子の動作時に
は付加コンデンサ電極１２は一定の電位に保持される。
この実施例におけるそれぞれの容量の接続等価回路も図
１６に示すものと全く同じになる。
【００２８】上述した各実施例においてはすべての副画
素電極４1 ，４2 ，…に対しそれぞれ付加コンデンサＣ
S1，ＣS2，…を設けた場合を示したが、場合によっては
少くとも１つの副画素電極には付加コンデンサを接続し
なくてもよい。例えば図１３，図１４及び図１５に示す
実施例において付加コンデンサＣS1を省略した実施例を
簡略化して図２１，図２２及び図２３に示す。この実施
例においては付加コンデンサ電極１２はほぼ長方形の副
画素電極４2 の一側縁部とゲート絶縁膜２４を介して重
なるようにゲートバス２５と平行に同じ材料（例えばア
ルミニウム）で同時に形成されている。副画素電極４1
は図１３，図１４及び図１５の実施例と同様に絶縁膜１
５に形成されたコンタクトホール１５Ｈを通して制御コ
ンデンサ電極２に接続されている。制御コンデンサ電極
２は付加コンデンサ電極１２と互いに重なっておらず、
従ってこの実施例においては副画素電極４1には付加コ
ンデンサが接続されていない。この実施例の画素の電気
的等価回路は図１６において付加コンデンサＣS1を除去
したものと同一である。
素電極４1 ，４2 ，…に対しそれぞれ付加コンデンサＣ
S1，ＣS2，…を設けた場合を示したが、場合によっては
少くとも１つの副画素電極には付加コンデンサを接続し
なくてもよい。例えば図１３，図１４及び図１５に示す
実施例において付加コンデンサＣS1を省略した実施例を
簡略化して図２１，図２２及び図２３に示す。この実施
例においては付加コンデンサ電極１２はほぼ長方形の副
画素電極４2 の一側縁部とゲート絶縁膜２４を介して重
なるようにゲートバス２５と平行に同じ材料（例えばア
ルミニウム）で同時に形成されている。副画素電極４1
は図１３，図１４及び図１５の実施例と同様に絶縁膜１
５に形成されたコンタクトホール１５Ｈを通して制御コ
ンデンサ電極２に接続されている。制御コンデンサ電極
２は付加コンデンサ電極１２と互いに重なっておらず、
従ってこの実施例においては副画素電極４1には付加コ
ンデンサが接続されていない。この実施例の画素の電気
的等価回路は図１６において付加コンデンサＣS1を除去
したものと同一である。
【００２９】同様に図１９，図２０に示す実施例におい
て付加コンデンサＣS1を除去した実施例を簡略化して図
２４，図２５及び図２６に示す。この実施例では付加コ
ンデンサ電極１２はＩＴＯにより制御コンデンサ電極２
と同じ面に同時に形成され、副画素電極４2 と重なるよ
うにソースバス２１と同じ方向に延長されている。副画
素電極４1 は絶縁膜１５に形成されたコンタクトホール
１５Ｈを通して制御コンデンサ電極２に接続されている
が付加コンデンサ電極１２とは互いに重ならない。従っ
て副画素電極４1 には付加コンデンサが接続されておら
ず、画素の電気的等価回路は図１６において付加コンデ
ンサＣS1を除去したものと同一である。
て付加コンデンサＣS1を除去した実施例を簡略化して図
２４，図２５及び図２６に示す。この実施例では付加コ
ンデンサ電極１２はＩＴＯにより制御コンデンサ電極２
と同じ面に同時に形成され、副画素電極４2 と重なるよ
うにソースバス２１と同じ方向に延長されている。副画
素電極４1 は絶縁膜１５に形成されたコンタクトホール
１５Ｈを通して制御コンデンサ電極２に接続されている
が付加コンデンサ電極１２とは互いに重ならない。従っ
て副画素電極４1 には付加コンデンサが接続されておら
ず、画素の電気的等価回路は図１６において付加コンデ
ンサＣS1を除去したものと同一である。
【００３０】前述のようにこの発明の第１の観点の原理
による付加コンデンサの効果はその付加コンデンサが接
続される副画素電極に対する制御コンデンサの設計自由
度を高める点にある。従って図２１，図２２及び図２３
の実施例及び図２４，図２５及び図２６の実施例から明
らかなように制御コンデンサが直列に接続されない副画
素電極に対してはこの発明の原理を適用できないので、
付加コンデンサを設けなくてもよい。しかしながら付加
コンデンサを接続することにより液晶コンデンサの容量
が増加し、それだけ電荷を多く蓄積できるので周知のよ
うに高温におけるリーク電流の増大に対し電圧低下を遅
くする効果が得られる。
による付加コンデンサの効果はその付加コンデンサが接
続される副画素電極に対する制御コンデンサの設計自由
度を高める点にある。従って図２１，図２２及び図２３
の実施例及び図２４，図２５及び図２６の実施例から明
らかなように制御コンデンサが直列に接続されない副画
素電極に対してはこの発明の原理を適用できないので、
付加コンデンサを設けなくてもよい。しかしながら付加
コンデンサを接続することにより液晶コンデンサの容量
が増加し、それだけ電荷を多く蓄積できるので周知のよ
うに高温におけるリーク電流の増大に対し電圧低下を遅
くする効果が得られる。
【００３１】
【発明の効果】以上説明したように、この発明の第１の
観点によれば複数の副画素のうち少くとも１つの副画素
Ｆi においては従来の制御コンデンサＣCiと共に付加コ
ンデンサＣSiが液晶コンデンサＣLCi の両端電圧ＶLCi
を決定するのに用いられ、その副画素の電圧対透過率特
性の設計自由度がそれだけ増加する。このため制御コン
デンサ電極２はパターンずれなどによる容量誤差の影響
が問題になるほど、副画素電極４i と重なる面積を小さ
くする必要がなくなり、各液晶コンデンサ電圧Ｖ LCi を
従来より精度よく設定することができる。このため画素
の多階調表示を従来より正確に行うことができ、表示品
位を向上できる。この付加コンデンサの併用によって各
副画素の電圧対透過率特性を精度よく設定することがで
きるので、画素の総合的な電圧対透過率特性の直線性を
向上することが容易となり、直線性補正のため従来行っ
ていた所謂γ補正が不要となる。また同じ理由からカラ
ーＴＮ形液晶表示素子における旋光分散に起因する、色
の異なる画素間の電圧対透過率特性のずれを容易に補正
できる。
観点によれば複数の副画素のうち少くとも１つの副画素
Ｆi においては従来の制御コンデンサＣCiと共に付加コ
ンデンサＣSiが液晶コンデンサＣLCi の両端電圧ＶLCi
を決定するのに用いられ、その副画素の電圧対透過率特
性の設計自由度がそれだけ増加する。このため制御コン
デンサ電極２はパターンずれなどによる容量誤差の影響
が問題になるほど、副画素電極４i と重なる面積を小さ
くする必要がなくなり、各液晶コンデンサ電圧Ｖ LCi を
従来より精度よく設定することができる。このため画素
の多階調表示を従来より正確に行うことができ、表示品
位を向上できる。この付加コンデンサの併用によって各
副画素の電圧対透過率特性を精度よく設定することがで
きるので、画素の総合的な電圧対透過率特性の直線性を
向上することが容易となり、直線性補正のため従来行っ
ていた所謂γ補正が不要となる。また同じ理由からカラ
ーＴＮ形液晶表示素子における旋光分散に起因する、色
の異なる画素間の電圧対透過率特性のずれを容易に補正
できる。
【００３２】この発明の第２の観点によれば、各画素は
複数の副画素が同心状に配置されるように構成されるの
で画像の表示品質を高めることができる。
複数の副画素が同心状に配置されるように構成されるの
で画像の表示品質を高めることができる。
【図１】従来の液晶表示素子における画素構成を示す斜
視図である。
視図である。
【図２】図１の各電極間に形成される静電容量を示す図
である。
である。
【図３】図１の画素の電気的等価回路を示す図である。
【図４】図１の副画素Ｆi （ｉ＝１〜４）における印加
電圧Ｖa対液晶コンデンサ電圧ＶLCi 特性を示す図であ
る。
電圧Ｖa対液晶コンデンサ電圧ＶLCi 特性を示す図であ
る。
【図５】この発明の第１の観点にもとずく実施例におけ
る画素構成を示す斜視図である。
る画素構成を示す斜視図である。
【図６】図５における各電極間に形成される静電容量を
示す図である。
示す図である。
【図７】図５の画素の電気的等価回路を示す図である。
【図８】Ａは図５の各副画素の電圧対透過率特性の一例
を示す図であり、ＢはＡの総合電圧対透過率特性を示す
図である。
を示す図であり、ＢはＡの総合電圧対透過率特性を示す
図である。
【図９】Ａは図５の各副画素の電圧対透過率特性の他の
例を示す図であり、ＢはＡの総合電圧対透過率特性を示
す図である。
例を示す図であり、ＢはＡの総合電圧対透過率特性を示
す図である。
【図１０】ＡはＴＮ形カラー液晶表示素子におけるＲ，
Ｇ，Ｂの各画素の一般的な電圧対透過率特性を示す図で
あり、Ｂはこの発明の液晶表示素子におけるＲ，Ｇ，Ｂ
の各画素の電圧対透過率特性の一例を示す図である。
Ｇ，Ｂの各画素の一般的な電圧対透過率特性を示す図で
あり、Ｂはこの発明の液晶表示素子におけるＲ，Ｇ，Ｂ
の各画素の電圧対透過率特性の一例を示す図である。
【図１１】この発明の第２の観点にもとずく画素構成の
実施例を示す斜視図である。
実施例を示す斜視図である。
【図１２】図１１における制御コンデサ電極の平面図で
ある。
ある。
【図１３】この発明の他の実施例の要部を示す平面図で
ある。
ある。
【図１４】図１３のＡ−Ａ断面図である。
【図１５】図１３のＢ−Ｂ断面図である。
【図１６】図１３，図１４及び図１５の画素の電気的等
価回路を示す図である。
価回路を示す図である。
【図１７】図１３に対応する変形実施例を簡略化して示
す平面図である。
す平面図である。
【図１８】図１３，図１４及び図１５の実施例の変形例
を示す断面図である。
を示す断面図である。
【図１９】この発明の更に他の実施例を示す平面図であ
る。
る。
【図２０】図１９のＡ−Ａ断面図である。
【図２１】更に他の実施例の平面図である。
【図２２】図２１におけるＡ−Ａ断面図である。
【図２３】図２１におけるＢ−Ｂ断面図である。
【図２４】更に他の実施例の平面図である。
【図２５】図２４におけるＡ−Ａ断面図である。
【図２６】図２４におけるＢ−Ｂ断面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−72392（ＪＰ，Ａ) 特開 平２−12（ＪＰ，Ａ) 特開 平２−79026（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/1343
Claims (14)
- 【請求項１】 液晶表示パネルの第１基板の内面に各画
素ごとに制御コンデンサ電極が形成され、 上記制御コンデンサ電極上で上記第１基板の全面に渡っ
て第１絶縁膜が形成され、 上記第１絶縁膜を介して上記制御コンデンサ電極上に少
なくとも１つの副画素電極が形成され、 上記液晶表示パネルの第２基板の内面に共通電極が形成
され、 上記第１基板と第２基板との間に液晶が封入され、 上記少なくとも１つの副画素電極と上記共通電極との間
に液晶コンデンサが形成され、 上記少なくとも１つの副画素電極と上記制御コンデンサ
電極との間に制御コンデンサが形成され、 上記制御コンデンサ電極と上記共通電極との間に駆動電
圧が供給されるように構成された上記画素を有する液晶
表示素子において、 上記少くとも１つの副画素電極と第２絶縁膜を介して対
向するように、一定電位に保持された付加コンデンサ電
極が設けられ、上記少なくとも１つの副画素電極と上記
付加コンデンサ電極との間に、付加コンデンサを形成し
ていることを特徴とする液晶表示素子。 - 【請求項２】 液晶表示パネルの第１基板の内面に各画
素ごとに制御コンデンサ電極が形成され、 上記制御コンデンサ電極上で上記第１基板の全面に渡っ
て第１絶縁膜が形成され、 上記第１絶縁膜を介して上記制御コンデンサ電極上に少
なくとも１つの副画素電極が形成され、 上記液晶表示パネルの第２基板の内面に共通電極が形成
され、 上記第１基板と第２基板との間に液晶が封入され、 上記少なくとも１つの副画素電極と上記共通電極との間
に液晶コンデンサが形成され、 上記少なくとも１つの副画素電極と上記制御コンデンサ
電極との間に制御コンデンサが形成され、 上記制御コンデンサ電極と上記共通電極との間に駆動電
圧が供給されるように構成された上記画素を有する液晶
表示素子において、 上記少くとも１つの副画素電極と上記制御コンデンサ電
極は一方が他方をほぼ囲むと共に少なくとも周縁で上記
絶縁膜を介して互いに重なるように同心状に配され、そ
れによって島状の第１副画素領域とそれをほぼ囲むルー
プ状の第２副画素領域とを規定していることを特徴とす
る液晶表示素子。 - 【請求項３】 上記第１副画素領域は上記第２副画素領
域の内側に規定された上記制御コンデンサ電極の領域の
一部であり、上記副画素電極は上記第１副画素領域をほ
ぼ囲むループ状に形成されている請求項２記載の液晶表
示素子。 - 【請求項４】 上記第１副画素領域は上記第２副画素領
域の内側に配置された上記少なくとも１つの副画素電極
であり、上記制御コンデンサ電極は上記少なくとも１つ
の副画素電極をほぼ囲む領域を有し、上記第２副画素領
域を規定している請求項２記載の液晶表示素子。 - 【請求項５】 上記少なくとも１つの副画素電極とギャ
ップで隔てられたもう１つの副画素電極が設けられ、上
記もう１つの副画素電極と上記制御コンデンサ電極とは
電気的に接続されている請求項１記載の液晶表示素子。 - 【請求項６】 上記制御コンデンサ電極は、上記少なく
とも１つの副画素電極の周縁部をほぼ囲むと共にその周
縁部と重なって形成されている請求項５記載の液晶表示
素子。 - 【請求項７】 上記少なくとも１つの副画素電極は上記
制御コンデンサ電極の周縁部をほぼ囲むと共にその周縁
部と重なるように形成されている請求項５記載の液晶表
示素子。 - 【請求項８】 上記第２絶縁膜は上記少なくとも１つの
副画素電極の上から上記第１基板のほぼ全面に渡って形
成されており、その上に上記付加コンデンサ電極が形成
されている請求項１記載の液晶表示素子。 - 【請求項９】 上記もう１つの副画素電極は上記制御コ
ンデンサ電極と一体に同一面上に形成されている請求項
５記載の液晶表示素子。 - 【請求項１０】 上記第２絶縁膜は上記第１絶縁膜によ
り兼用されており、上記制御コンデンサ電極と上記付加
コンデンサ電極は同一面上に形成されている請求項１記
載の液晶表示素子。 - 【請求項１１】 上記もう１つの副画素電極と上記制御
コンデンサ電極とは上記第１絶縁膜に形成したコンタク
トホールを通して互いに接続されている請求項５記載の
液晶表示素子。 - 【請求項１２】 上記もう１つの副画素電極は上記少な
くとも１つの副画素電極と同一面に互いにギャップによ
り分離されて形成され、上記制御コンデンサ電極は上記
ギャップとそのほぼ全長に渡って重なる領域を有する請
求項５記載の液晶表示素子。 - 【請求項１３】 上記付加コンデンサ電極は上記行配列
及び列配列のいずれか一方の方向に隣接する上記画素の
上記付加コンデンサ電極に接続される延長部を有してい
る請求項１記載の液晶表示素子。 - 【請求項１４】 液晶表示パネルの第１基板の内面に各
画素ごとに制御コンデンサ電極が形成され、 上記制御コンデンサ電極上で上記第１基板の全面に渡っ
て第１絶縁膜が形成され、 上記第１絶縁膜を介して上記制御コンデンサ電極上に少
なくとも１つの副画素電極が形成され、 上記液晶表示パネルの第２基板の内面に共通電極が形成
され、 上記第１基板と第２基板との間に液晶が封入され、 上記少なくとも１つの副画素電極と上記共通電極との間
に液晶コンデンサが形成され、 上記少なくとも１つの副画素電極と上記制御コンデンサ
電極との間に制御コンデンサが形成され、 上記制御コンデンサ電極と上記共通電極との間に駆動電
圧が供給されるように構成された上記画素を有する液晶
表示素子において、 上記複数の副画素電極は中央の島状の１つを他の少なく
とも１つがほぼ囲むと共に少なくとも周縁で上記絶縁膜
を介して互いに重なるように同心状に配され、それによ
って中央の島状の第１副画素領域とそれをほぼ囲むルー
プ状の第２副画素領域とを規定していることを特徴とす
る液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17973691A JP2909266B2 (ja) | 1990-07-23 | 1991-07-19 | 液晶表示素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-194632 | 1990-07-23 | ||
| JP02194632 | 1990-07-23 | ||
| JP17973691A JP2909266B2 (ja) | 1990-07-23 | 1991-07-19 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04348324A JPH04348324A (ja) | 1992-12-03 |
| JP2909266B2 true JP2909266B2 (ja) | 1999-06-23 |
Family
ID=26499498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17973691A Expired - Lifetime JP2909266B2 (ja) | 1990-07-23 | 1991-07-19 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2909266B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11205692B2 (en) | 2017-05-31 | 2021-12-21 | Mikuni Electron Corporation | Display device and method for manufacturing the same |
| US11239449B2 (en) | 2018-08-31 | 2022-02-01 | Mikuni Electron Corporation | Organic electroluminescence element including carrier injection amount control electrode |
| US11257961B2 (en) | 2018-09-26 | 2022-02-22 | Mikuni Electron Corporation | Transistor, method of manufacturing transistor, and display device using the same |
| US11476450B2 (en) | 2019-02-22 | 2022-10-18 | Mikuni Electron Corporation | Display device |
| US11630360B2 (en) | 2020-02-05 | 2023-04-18 | Mikuni Electron Corporation | Liquid crystal display device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3520382B2 (ja) * | 1995-02-01 | 2004-04-19 | セイコーエプソン株式会社 | 液晶表示装置 |
| TWI301915B (ja) | 2000-03-17 | 2008-10-11 | Seiko Epson Corp | |
| KR100836986B1 (ko) | 2003-03-31 | 2008-06-10 | 샤프 가부시키가이샤 | 화상 처리 방법 및 그것을 이용한 액정 표시 장치 |
| KR20040105934A (ko) * | 2003-06-10 | 2004-12-17 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR100980016B1 (ko) * | 2003-08-04 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR20050098631A (ko) * | 2004-04-08 | 2005-10-12 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용되는 표시판 |
| JP4394512B2 (ja) | 2004-04-30 | 2010-01-06 | 富士通株式会社 | 視角特性を改善した液晶表示装置 |
| KR101112540B1 (ko) * | 2004-10-25 | 2012-03-13 | 삼성전자주식회사 | 다중 도메인 박막 트랜지스터 표시판 |
| KR101344351B1 (ko) * | 2006-06-30 | 2013-12-24 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
| JP4734503B2 (ja) * | 2007-02-20 | 2011-07-27 | 奇美電子股▲ふん▼有限公司 | マルチドメイン化液晶ディスプレイ |
| JP5154597B2 (ja) * | 2010-04-16 | 2013-02-27 | シャープ株式会社 | 液晶表示装置 |
| WO2013018636A1 (ja) * | 2011-08-03 | 2013-02-07 | シャープ株式会社 | 表示装置およびその駆動方法 |
-
1991
- 1991-07-19 JP JP17973691A patent/JP2909266B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11205692B2 (en) | 2017-05-31 | 2021-12-21 | Mikuni Electron Corporation | Display device and method for manufacturing the same |
| US11626463B2 (en) | 2017-05-31 | 2023-04-11 | Mikuni Electron Corporation | Display device and method for manufacturing the same |
| US11937458B2 (en) | 2017-05-31 | 2024-03-19 | Mikuni Electron Corporation | Display device and method for manufacturing the same |
| US11239449B2 (en) | 2018-08-31 | 2022-02-01 | Mikuni Electron Corporation | Organic electroluminescence element including carrier injection amount control electrode |
| US11257961B2 (en) | 2018-09-26 | 2022-02-22 | Mikuni Electron Corporation | Transistor, method of manufacturing transistor, and display device using the same |
| US11929439B2 (en) | 2018-09-26 | 2024-03-12 | Mikuni Electron Corporation | Transistor, method of manufacturing transistor, and display device using the same |
| US11476450B2 (en) | 2019-02-22 | 2022-10-18 | Mikuni Electron Corporation | Display device |
| US11630360B2 (en) | 2020-02-05 | 2023-04-18 | Mikuni Electron Corporation | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04348324A (ja) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950013550B1 (ko) | 액정표시소자 | |
| JP2909266B2 (ja) | 液晶表示素子 | |
| US10254595B2 (en) | Liquid crystal display and panel therefor | |
| JP4738000B2 (ja) | 液晶表示装置 | |
| US7440066B2 (en) | Liquid crystal display device | |
| KR100840470B1 (ko) | 수직배향형의 액정표시소자 | |
| JP4392737B2 (ja) | 液晶表示装置用アレー基板、及びその製造方法 | |
| JP5517757B2 (ja) | 液晶表示装置 | |
| US20050036085A1 (en) | Liquid crystal display | |
| US20050179631A1 (en) | Liquid crystal display | |
| KR20040001687A (ko) | 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판 | |
| JPH08179341A (ja) | 液晶表示装置およびその駆動方法 | |
| JP3006586B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4741209B2 (ja) | 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板 | |
| US7215386B2 (en) | Multi-domain liquid crystal display and a thin film transistor substrate of the same | |
| US20070019120A1 (en) | Liquid crystal display device | |
| JP2764770B2 (ja) | 液晶表示素子 | |
| JPH06332007A (ja) | 液晶表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| KR100296161B1 (ko) | 액정 표시 장치 | |
| JP3072577B2 (ja) | 液晶パネル | |
| JP2010117737A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 13 |