JP2906449B2 - Bitmap display control device - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はワープロ，パソコン，データ端末等に使用す
るディスプレイ装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device used for word processors, personal computers, data terminals and the like.

従来の技術 従来、この種のビットマップディスプレイ制御装置の
ビデオメモリー（以下VRAMと略す）は、複数ビットの固
定長単位（ワード単位）でアドレスがつけられており、
このワード単位で、データの読み書きのアクセスが行な
われている。2. Description of the Related Art Conventionally, a video memory (hereinafter abbreviated as VRAM) of a bit map display control device of this kind is assigned an address in a fixed length unit (word unit) of a plurality of bits.
Data read / write access is performed in word units.

発明が解決しようとする課題 しかしながら、上記従来のビートマップディスプレイ
制御装置は、上記のようにVRAMは、複数ビットのワード
単位で固定的にアドレスがつけられており、コンピュー
タ等からのVRAMアクセスは、このアドレス単位（ワード
単位）で行われるため、次の問題がある。However, the above-described conventional beat map display control device has a configuration in which the VRAM is fixedly addressed in word units of a plurality of bits as described above, and VRAM access from a computer or the like is Since the processing is performed in units of addresses (words), there is the following problem.

すなわち、VRAMの固定的ワード単位でない、ワードの
途中の任意のビット位置から１ワード長のデータを書き
込もうとする時、アドレスをまたがったVRAMアクセスが
必要となり、VRAMをアクセスするコンピュータ等のプロ
グラムは、VRAMのアドレスに合わせてデータをシフト
し、２つのアドレスにデータを分離してVRAMに２度書き
込む手続が必要になる。従って処理時間がかかるという
問題があった。That is, when trying to write data of one word length from an arbitrary bit position in the middle of a word, which is not a fixed word unit of VRAM, VRAM access across addresses is necessary. It is necessary to shift data in accordance with the address of the VRAM, separate the data into two addresses, and write the data into the VRAM twice. Therefore, there is a problem that processing time is required.

本発明はこのような従来の問題を解決するものであ
り、上記のようにVRAMのワードの途中のビット位置から
１ワード長のデータを書き込む場合、コンピュータ等の
プログラムで、データのシフトを行わずにかつ１回のVR
AMアクセスで目的を達する事のできる優れたビットマッ
プディスプレイ制御装置である。The present invention solves such a conventional problem. When writing data of one word length from a bit position in the middle of a word of a VRAM as described above, the data is not shifted by a program such as a computer. One and one VR
It is an excellent bitmap display control device that can achieve its purpose with AM access.

課題を解決するための手段 本発明は上記目的を達成するために特別なVRAM書き込
み制御ハードウェアを備えたものである。Means for Solving the Problems The present invention has special VRAM write control hardware to achieve the above object.

作 用 したがって、本発明によれば、VRAMの任意のビット位
置から１ワード長のデータ書き込みを１回のVRAMアクセ
スで実現できるという効果を有する。Operation Therefore, according to the present invention, there is an effect that writing of one word length data from an arbitrary bit position of VRAM can be realized by one VRAM access.

実施例 第１図は本発明によるVRAMの書き込み制御について、
同時に書き込まれる１ワードのデータの中のビットポジ
ションｋ番目の１ビット分のメモリー制御に関し、実施
例の構成を示すものである。説明を簡単にするため、本
実施例では、１チップのメモリーが、１ワードの中にあ
る１ビット分のデータを全アドレスに対して記憶してい
るものとする。従って本実施例では、第１図に相当する
メモリー制御部が１ワード長のビット数分存在し、メモ
リー書き込み時に同時に動作する。Embodiment FIG. 1 shows the write control of a VRAM according to the present invention.
This shows the configuration of the embodiment regarding the memory control of one bit at the k-th bit position in one word data written at the same time. For the sake of simplicity, in this embodiment, it is assumed that one chip of memory stores one bit of data in one word for all addresses. Therefore, in this embodiment, the memory control unit corresponding to FIG. 1 exists for the number of bits of one word length, and operates at the same time as writing to the memory.

第１図において、ＭはVRAMの１ワードのデータの中の
ビットポジションｋ番目をすべてのアドレス領域につい
て記憶するメモリーチップを示す。In FIG. 1, M denotes a memory chip that stores the k-th bit position in one word data of VRAM for all address areas.

BDは、１ワード長のメモリー書き込みを行なう先頭の
ビットポジション位置を指定するスタートビット番号デ
ータであり、ｋは第１図のメモリーチップＭの対応する
ビットポジションを示す。BD is start bit number data for specifying the position of the first bit position at which one-word-length memory writing is performed, and k indicates the corresponding bit position of the memory chip M in FIG.

Ｓは減算器で、ｋ−BDを計算し、答ｙを出力する。減
算結果がマイナスの場合、Ｓはボロー信号BLを出力する
と共にｙは１ワードのビット長の補数で出力される。S is a subtractor that calculates k-BD and outputs the answer y. When the subtraction result is negative, S outputs a borrow signal BL and y is output as a one-word bit length complement.

DCはデコーダで、０からｎまでの数値のいずれかをと
るｙを入力し、デコード結果としてGo〜Gnのいずれか１
つを出力する。Do〜Dnは、１ワード長の書き込みデータ
でDS1〜DSnは、トライステートスイッチであり、Go〜Gn
は、このトライステートスイッチのゲート信号である。
Go〜Gnのいずれか１つの信号が出力された結果、DS1〜D
Snのトライステートスイッチの１つが開き、書き込みデ
ータDo〜Dnのいずれか１つがメモリーチップＭに書き込
まれる。DC is a decoder, which inputs y which takes one of numerical values from 0 to n, and outputs one of Go to Gn as a decoding result.
Output one. Do to Dn are write data of one word length, DS1 to DSn are tri-state switches, and Go to Gn
Is the gate signal of this tri-state switch.
As a result of output of any one signal of Go to Gn, DS1 to D
One of the Sn tri-state switches is opened, and one of the write data Do to Dn is written to the memory chip M.

又、MAは書き込むべき先頭のメモリーアドレスを示す
ものであり、上記BDがＯ以外の時は、一部のビットはMA
の次のアドレスに書き込む必要がある。Ａは、MAを＋１
する加算器であり、上記MAの次のアドレスMA′を出力す
る。SWはアドレス選択スイッチであり、上記BL信号が出
力されてない時は、MAを出力し、上記BL信号が出力され
ている時はMA′を出力して上記メモリーチップＭのアド
レス信号とする。MA indicates the first memory address to be written. When the BD is other than O, some bits are
Needs to be written to the next address. A gives MA +1
And outputs an address MA 'next to the MA. SW is an address selection switch. When the BL signal is not output, MA is output. When the BL signal is output, MA 'is output as an address signal of the memory chip M.

このように上記実施例によれば、VRAMのあるアドレス
の１ワードの任意の途中のビットからワードをまたがっ
た次のアドレスまでの１ワード長のデータを１回のメモ
リー書き込み動作で実現する事ができるという利点を有
す。この利点は、たとえばVRAMのワード境界を意識せず
任意位置に、文字パターンを書き込もうとする時等、プ
ログラム上の制御も単純で、高速な処理が行えるという
効果を有する。As described above, according to the above-described embodiment, it is possible to realize data of one word length from an arbitrary middle bit of one word of a certain address of the VRAM to the next address over the word by one memory write operation. It has the advantage of being able to. This advantage is advantageous in that, for example, when writing a character pattern at an arbitrary position without considering the word boundary of the VRAM, the control on the program is simple and high-speed processing can be performed.

なお、第１図のBDS（一点破線で囲まれた部分）は、
特許請求範囲に述べた、ビットデータセレクタの構成の
一例である。The BDS (portion surrounded by a dashed line) in FIG.
It is an example of the configuration of the bit data selector described in the claims.

発明の効果 本発明は上記実施例より明らかなように、VRAMの任意
のビット位置から１ワード長のデータを１回のVRAMアク
セスで書き込みができるようにしたものであり、文字や
図形のVRAMへの転送を高速に実現できるという効果を有
する。According to the present invention, as is apparent from the above-described embodiment, data of one word length can be written from an arbitrary bit position of VRAM by one VRAM access. Has the effect that the transfer of data can be realized at high speed.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の書き込み制御の一実施例を示すブロッ
ク図である。 Ｍ……VRAMの１メモリーチップ、DC……デコーダ、SW…
…アドレス選択スイッチ、Ｓ……減算器、Ａ……加算
器、Do〜Dn……１ワード長の書き込みデータ、DS1〜DSn
……トライステートスイッチ、Go〜Gn……ゲート信号、
BD……スタートビット番号データ、ｙ……Ｓの計算結
果、BL……ボロー信号、ｋ……メモリーチップ番号、MA
……メモリーアドレス、MA……メモリーアドレスプラス
１アドレス、BDS（１点破線内の部分）……ビットデー
タセレクタ。FIG. 1 is a block diagram showing one embodiment of the write control of the present invention. M: One memory chip of VRAM, DC: Decoder, SW:
... Address select switch, S ... Subtractor, A ... Adder, Do to Dn ... Write data of one word length, DS1 to DSn
…… Tri-state switch, Go to Gn …… Gate signal,
BD: start bit number data, y: calculation result of S, BL: borrow signal, k: memory chip number, MA
…… Memory address, MA …… Memory address plus 1 address, BDS (portion within one dotted line) …… Bit data selector.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】ワード長の各書き込みデータを入力し、１
ワード長のメモリー書き込むを行なう先頭のビットポジ
ション位置を指定するスタートビット番号データに基づ
き、上記書き込みデータのうち、いずれか１つをメモリ
ーチップに書き込むビットデータセレクタと、書き込む
べき先頭のメモリーアドレスを＋１加算して出力する加
算器と、上記メモリーアドレス及び上記加算されたメモ
リーアドレスを入力し、上記メモリーチップのアドレス
を選択するアドレス選択スイッチとを備えたビットマッ
プディスプレイ制御装置。1. Each word-length write data is input, and
A bit data selector for writing any one of the write data to the memory chip based on the start bit number data for specifying a start bit position position for writing a word length memory, and a start memory address to be written to +1 A bitmap display control device comprising: an adder for adding and outputting; and an address selection switch for inputting the memory address and the added memory address and selecting an address of the memory chip.