JP2906280B2 - D / A converter - Google Patents
D / A converterInfo
- Publication number
- JP2906280B2 JP2906280B2 JP22491390A JP22491390A JP2906280B2 JP 2906280 B2 JP2906280 B2 JP 2906280B2 JP 22491390 A JP22491390 A JP 22491390A JP 22491390 A JP22491390 A JP 22491390A JP 2906280 B2 JP2906280 B2 JP 2906280B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- weighted
- transistor
- current source
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、D/A変換器に関し、更に詳しくはセミカス
タムICで構成するのに適した電流出力型のD/A変換器に
関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a D / A converter, and more particularly to a current output type D / A converter suitable for being configured with a semi-custom IC.
〈従来の技術〉 IC化されたD/A変換器には、 電流値が同一の電流源とカレントスイッチを使用し
て、出力のＲ−2R抵抗ラダーで重み付けを行ない、電圧
を出力するタイプのものと、 重み付け電流源を並べたタイプのものがある。<Conventional technology> An IC type D / A converter uses a current source and a current switch with the same current value, weights the output with an R-2R resistance ladder, and outputs a voltage. And a type in which weighted current sources are arranged.
〈発明が解決しようとする課題〉 セミカスタムICは、同一サイズのトランジスタしか使
用することができないので、電流源の電流値は同一にな
り、上記のタイプのものでしか実現できない。<Problems to be Solved by the Invention> Since the semi-custom IC can use only transistors of the same size, the current values of the current sources are the same and can be realized only by the above-mentioned type.
しかし、このタイプのD/A変換器は、出力インピーダ
ンスが低く、電流出力型とすることができない。However, this type of D / A converter has a low output impedance and cannot be a current output type.
一方、上記のタイプでは、各トランジスタのベース
−エミッタ間電圧VBEを揃えるため、エミッタ面積を電
流に比例させる必要があり、同一サイズのトランジスタ
では精度が出ないといった問題がある。Meanwhile, in the above type, the base of each transistor - to align the emitter voltage V BE, must be proportional to the emitter area to the current, there is a problem not out precision in the transistor of the same size.
また、フルカスタムICの場合であっても、最小トラン
ジスタの寸法が決まっているので、高分解能のD/A変換
器を作る場合MSBのトランジスタが大面積になり、チッ
プ面積が大きくなるという不具合がある。In addition, even in the case of a full custom IC, the minimum transistor size is fixed, so when making a high-resolution D / A converter, the MSB transistor becomes large and the chip area becomes large. is there.
本発明は上記した課題を解決するためになされたもの
であって、その目的は、同一サイズのトランジスタを使
用して、電流出力型の高精度なD/A変換器を実現するこ
とを目的とする。The present invention has been made to solve the above-described problem, and an object of the present invention is to realize a current output type high-accuracy D / A converter using transistors of the same size. I do.
〈課題を解決するための手段〉 上記した課題を解決するために本発明は、複数ビット
のディジタルデータに応じてスイッチングを行う複数の
カレントスイッチと、カレントスイッチによりその出力
がスイッチングされる複数の同一トランジスタで構成さ
れ、電流値に重み付けがなされた複数の電流を生成する
重み付け電流源と、重み付け電流源を構成するトランジ
スタの重み付けられた電流値の違いに基づくベース−エ
ミッタ間電圧の違いの補償を行なうための補償値を複数
のダイオードに抵抗ラダーにより重み付けされた電流を
流すことにより各ダイオードの両端に発生する電圧と
し、重み付け電流源の各トランジスタに印加する補償値
発生手段とを備えたことを特徴とするものである。<Means for Solving the Problems> In order to solve the above-described problems, the present invention provides a plurality of current switches that perform switching in accordance with a plurality of bits of digital data, and a plurality of identical switches whose outputs are switched by the current switches. A weighted current source configured with transistors and generating a plurality of currents with weighted current values, and a compensation for a difference in base-emitter voltage based on a difference in weighted current values of transistors forming the weighted current source. A compensation value generating means for applying a current weighted by a resistance ladder to a plurality of diodes as a voltage generated at both ends of each diode, and applying a compensation value to each transistor of the weighted current source. It is a feature.
〈作用〉 本発明のD/A変換器において、重み付け電流源を構成
するトランジスタの重み付けされた電流値の違いに基づ
くベース−エミッタ間電圧の違いは、補償値発生手段が
発生する補償値により補償される。このため、重み付け
電流源の各トランジスタの電流値は正確に重み付けさ
れ、D/A変換された電流出力が得られる。<Operation> In the D / A converter of the present invention, the difference in the base-emitter voltage based on the difference in the weighted current values of the transistors constituting the weighted current source is compensated by the compensation value generated by the compensation value generation means. Is done. For this reason, the current value of each transistor of the weighted current source is accurately weighted, and a D / A-converted current output is obtained.
〈実施例〉 以下図面を参照して、本発明の実施例を詳細に説明す
る。<Example> Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例の構成を示す構成図であ
る。FIG. 1 is a configuration diagram showing the configuration of one embodiment of the present invention.
この図において、１はディジタルデータを受けて電流
源からの電流のスイッチングを行なう複数のカレントス
イッチからなるカレントスイッチ群（以下単にカレント
スイッチという）、Q1〜Q7は電流源用のトランジスタ、
Ｒ及び2Rは重み付け用抵抗ラダーである。ここで、Q1〜
Q6がカレントスイッチ１に接続されており、Q7はQ6と同
じ電流を流すための終端電流源である。また、Q0はQ1〜
Q7に流すコレクタ電流を制御するためのトランジスタ
で、基準電源Vref,基準抵抗Rref及び2Rによりコレクタ
電流が決められる。ダイオードD1〜D7及び重み付け用抵
抗ラダーr,2rがΔVBE発生回路３を構成しており、電流
値を制御するため、refアンプ４が接続されている。In FIG. 1, reference numeral 1 denotes a current switch group (hereinafter, simply referred to as a current switch) including a plurality of current switches that receive digital data and switch current from a current source; Q 1 to Q 7 denote current source transistors;
R and 2R are weighting resistance ladders. Where Q 1 ~
Q 6 is connected to the current switch 1, Q 7 is an end current source for supplying the same current as Q 6. Q 0 is Q 1
A transistor for controlling the collector current flowing in Q 7, the reference power supply Vref, the collector current is determined by the reference resistor Rref and 2R. The diodes D 1 to D 7 and the weighting resistance ladders r and 2r constitute a ΔV BE generation circuit 3, and a ref amplifier 4 is connected to control the current value.
トランジスタQ1のコレクタ電流値をＩとすると、第ｎ
番目のトランジスタQn（本実施例ではQ6）の電流値はI/
2n-1で重み付けされる必要がある。この場合、 VBE（Qn）−VBE（Qn-1）＝VT・ln2 ＝（kT/q）・ln2 ＝18mV（27℃） である。When the collector current of the transistor Q 1 and I, the n
The current value of the transistor Q n (Q 6 in this embodiment) is I /
It needs to be weighted by 2 n-1 . In this case, V BE (Q n ) −V BE (Q n−1 ) = VT · ln 2 = (kT / q) · ln 2 = 18 mV (27 ° C.).
従って、同一サイズ，同一特性のトランジスタでは、
１段毎にVBEを18mVずつ小さくする必要がある。そこ
で、本実施例では、各トランジスタのベースを１つに束
ねることをせず、18mVずつの重み付けを補償値としてΔ
VBE発生回路３により行なうことにした。Therefore, for transistors of the same size and the same characteristics,
It is necessary to reduce V BE by 18 mV for each stage. Therefore, in the present embodiment, the base of each transistor is not bundled into one, and a weight of 18 mV is used as a compensation value.
It is decided to use the VBE generation circuit 3.
このΔVBE発生回路３のダイオードD1〜D6には、抵抗
ラダーr,2rの働きにより、1/2nで重み付けした電流が流
れる。尚、D7にはD6と同一の電流が流れる。D1〜D7を同
一特性のトランジスタで構成すれば、順方向電圧は、ほ
ぼＶT・ln2の電位差を生じる。従って、この電圧をそれ
ぞれトランジスタQ1〜Q7のベースに印加することで、V
BEを正確に設定することができ、コレクタ電流を1/2nで
正確に重み付けすることができる。A current weighted by 1/2 n flows through the diodes D 1 to D 6 of the ΔV BE generation circuit 3 by the action of the resistance ladders r and 2r. Incidentally, the same current flows and D 6 to D 7. By configuring the D 1 to D 7 in the transistor having the same characteristics, the forward voltage is substantially occurs a potential difference VT · ln2. Therefore, by applying the voltage base of the transistor Q 1 to Q 7 each, V
The BE can be set accurately and the collector current can be accurately weighted by 1/2 n .
この結果、カレントスイッチ１によりディジタルデー
タ入力に応じてQ1〜Q6の出力電流がスイッチングされ、
カレントスイッチ１の電流出力端子からディジタルデー
タ入力に応じたアナログ電流が得られる。As a result, the output currents of Q 1 to Q 6 are switched by the current switch 1 according to the digital data input,
An analog current corresponding to the digital data input is obtained from the current output terminal of the current switch 1.
尚、この場合、D1〜D6の順方向電圧降下に差があるた
め電流の重み付けは正確に2:1にならないが、ΔVBE発生
回路３に供給するV2をある程度大きくすることで、順方
向電圧効果を無視できる程度に改善できる。また、誤差
はD6の方向に相対的に大きくなるが、下位ビットの誤差
は大きくても、絶対値が小さいために全体として余り問
題にはならない。また、ΔVBE発生回路３の抵抗ラダー
r,2rの精度は低くでも問題はない。すなわち、５％程度
のマッチングでの誤差は、ＶT・ln1.05＝1.27mVと小さ
いため、VBEのマッチングと同レベルだからである。In this case, the weighting of the current is not exactly 2: 1 because there is a difference in the forward voltage drop of D 1 to D 6 , but by increasing V 2 supplied to the ΔV BE generation circuit 3 to some extent, The forward voltage effect can be improved to a negligible degree. The error is relatively large in the direction of D 6, even large errors in the lower bits, not so much a problem as a whole because the absolute value is small. The resistance ladder of the ΔV BE generation circuit 3
There is no problem even if the accuracy of r and 2r is low. That is, the error in the order of 5% matching is because the VT · ln1.05 = 1.27mV small, because matching the same level of V BE.
また、ΔVBE発生回路３のダイオードD1〜D7として
は、トランジスタQ0〜Q7と同一プロセスで作ったトラン
ジスタのコレクタ−ベースを共通接続したもののベース
−エミッタ間を使用すると、特性が揃うため望ましい。
更に、第２図のようにPNPトランジスタを使用したもの
の場合は、駆動が容易になるメリットがある。Also, as the diodes D 1 to D 7 of the ΔV BE generation circuit 3, if the collector and the base of the transistors made by the same process as the transistors Q 0 to Q 7 are connected in common, and the base and the emitter are used, the characteristics become uniform. Desirable.
Further, in the case of using a PNP transistor as shown in FIG. 2, there is a merit that driving becomes easy.
尚、抵抗ラダーにより電流の重み付けを行なう部分
は、2nの重み付けをした抵抗で置き換えることができ
る。Note that the portion where the current is weighted by the resistor ladder can be replaced by a resistor weighted by 2n .
以上詳細に説明したように、本実施例によれば、 同一サイズのトランジスタを使用して、高精度な電流
出力型D/A変換器が実現できる。As described in detail above, according to the present embodiment, a highly accurate current output type D / A converter can be realized using transistors of the same size.
回路構成として、同サイズのトランジスタ，ダイオー
ド，抵抗ラダーのみが必要とされるので、IC化に適して
いる。Since only a transistor, a diode, and a resistor ladder of the same size are required as a circuit configuration, it is suitable for IC.
従来回路ではフルカスタムICでもMSBのトランジスタ
が大面積となる不具合があったが、本実施例回路ではチ
ップ面積を小さく抑えることができるメリットがある。The conventional circuit has a problem that the transistor of the MSB has a large area even in a full custom IC, but the circuit of this embodiment has an advantage that the chip area can be reduced.
〈発明の効果〉 以上詳細に説明したように、本発明では、複数ビット
のディジタルデータに応じてスイッチングを行なう複数
のカレントスイッチと、 カレントスイッチによりその出力がスイッチングされ
る複数の同一トランジスタで構成され、電流値に重み付
けがなされた複数の電流を生成する重み付け電流源と、 重み付け電流源を構成するトランジスタの重み付けさ
れた電流値の違いに基づくベース−エミッタ間電圧の違
いの補償を行なうための補償値を複数のダオードに重み
付けされた電流を流すことににより発生し、重み付け電
流源の各トランジスタに印加する補償値発生手段とを備
えるようにした。このため、重み付け電流源を構成する
トランジスタの重み付けされた電流値の違いに基づくベ
ース−エミッタ間電圧の違いは、補償値発生手段が発生
する補償値により補償される。このため、重み付け電流
源の各トランジスタの電流値は正確な比率で重み付けさ
れ、D/A変換された電流出力が得られる。<Effects of the Invention> As described above in detail, the present invention includes a plurality of current switches that perform switching in accordance with a plurality of bits of digital data, and a plurality of identical transistors whose outputs are switched by the current switches. A weighted current source for generating a plurality of currents whose current values are weighted, and a compensation for compensating for a difference in a base-emitter voltage based on a difference in a weighted current value of a transistor constituting the weighted current source. Compensation value generating means for generating a value by passing a current weighted to a plurality of diodes and applying the value to each transistor of the weighted current source is provided. Therefore, the difference in the base-emitter voltage based on the difference in the weighted current values of the transistors constituting the weighted current source is compensated for by the compensation value generated by the compensation value generating means. For this reason, the current value of each transistor of the weighted current source is weighted with an accurate ratio, and a D / A-converted current output is obtained.
この結果、同一サイズのトランジスタを使用して、電
流出力型の高精度なD/A変換器を実現することができ
る。As a result, a highly accurate current output type D / A converter can be realized using transistors of the same size.
第１図は本発明の一実施例のD/A変換器の構成を示す構
成図、 第２図は第１図に示した実施例の主要部の構成の他の例
を示す構成図である。 １……カレントスイッチ、２……重み付け電流源 ３……ΔVBE発生回路FIG. 1 is a configuration diagram showing a configuration of a D / A converter according to one embodiment of the present invention, and FIG. 2 is a configuration diagram showing another example of a configuration of a main part of the embodiment shown in FIG. . 1 ... current switch 2 ... weighted current source 3 ... ΔV BE generation circuit
Claims (1)
イッチングを行う複数のカレントスイッチと、 カレントスイッチによりその出力がスイッチングされる
複数の同一トランジスタで構成され、電流値に重み付け
がなされた複数の電流を生成する重み付け電流源と、 重み付け電流源を構成するトランジスタの重み付けられ
た電流値の違いに基づくベース−エミッタ間電圧の違い
の補償を行なうための補償値を複数のダイオードに抵抗
ラダーにより重み付けされた電流を流すことにより各ダ
イオードの両端に発生する電圧とし、重み付け電流源の
各トランジスタに印加する補償値発生手段と を備えたことを特徴とするD/A変換器。The present invention comprises a plurality of current switches for switching in accordance with a plurality of bits of digital data, and a plurality of identical transistors whose outputs are switched by the current switches. A weighting current source to be generated and a compensation value for compensating for a difference in base-emitter voltage based on a difference in weighted current values of transistors constituting the weighting current source are weighted by a resistor ladder to a plurality of diodes. A D / A converter, comprising: a voltage generated at both ends of each diode by flowing a current; and a compensation value generating means for applying the voltage to each transistor of the weighted current source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22491390A JP2906280B2 (en) | 1990-08-27 | 1990-08-27 | D / A converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22491390A JP2906280B2 (en) | 1990-08-27 | 1990-08-27 | D / A converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105424A JPH04105424A (en) | 1992-04-07 |
| JP2906280B2 true JP2906280B2 (en) | 1999-06-14 |
Family
ID=16821126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22491390A Expired - Lifetime JP2906280B2 (en) | 1990-08-27 | 1990-08-27 | D / A converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2906280B2 (en) |
-
1990
- 1990-08-27 JP JP22491390A patent/JP2906280B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04105424A (en) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61210723A (en) | Digital-analog converter | |
| US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
| JP2556710B2 (en) | Variable current source | |
| JPS62100008A (en) | Current-voltage conversion circuit | |
| US4982192A (en) | Digital-to-analog converter having common adjustment means | |
| US4349811A (en) | Digital-to-analog converter with improved compensation arrangement for offset voltage variations | |
| JP2002009623A (en) | Digital/analog conversion circuit | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| JPH0265514A (en) | Differential amplification device | |
| US3943431A (en) | Current-splitting network | |
| KR860009555A (en) | Input Level Shift Circuit for Low Voltage Digital to Analog Converters | |
| JP2906280B2 (en) | D / A converter | |
| US5867056A (en) | Voltage reference support circuit | |
| KR920010216B1 (en) | Bias circuit for analog/digital converter | |
| JPH033508A (en) | Bipolar transistor circuit simultaneously functioning as strain compensation | |
| JPS59205815A (en) | Integrated circuit for generating terminal voltage adjustable by digital signal | |
| JP2798490B2 (en) | Oscillation circuit | |
| JP2985185B2 (en) | DA conversion circuit | |
| WO1991007825A2 (en) | Termination circuit for an r-2r ladder that compensates for temperature drift | |
| JPS60130220A (en) | D/a converter | |
| JPH05335961A (en) | D/a converter circuit | |
| JP3315850B2 (en) | Current-voltage converter | |
| CN117666679A (en) | Reference voltage generating circuit | |
| JPH077915B2 (en) | D / A converter | |
| JPS59122120A (en) | Digital-analog converter |