JP2902871B2 - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JP2902871B2 JP2902871B2 JP4252899A JP25289992A JP2902871B2 JP 2902871 B2 JP2902871 B2 JP 2902871B2 JP 4252899 A JP4252899 A JP 4252899A JP 25289992 A JP25289992 A JP 25289992A JP 2902871 B2 JP2902871 B2 JP 2902871B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- conductive pattern
- bonding pads
- pattern
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は混成集積回路装置に関
し、特に抵抗温度係数が極めて低い合金材よりなる抵抗
体部品をワイヤーボンディング接続で混成集積回路基板
上に接続する混成集積回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device, and more particularly to a hybrid integrated circuit device in which a resistor component made of an alloy material having an extremely low temperature coefficient of resistance is connected to a hybrid integrated circuit board by wire bonding.
【０００２】[0002]
【従来の技術】従来、電流検出を行う手段の１としてブ
リッジ回路がある。この電流検出用のブリッジ回路は周
知の如く、ブリッジの平衡条件を利用して電流検出を行
うものであり、その回路について簡単に説明すると（図
６参照）、電流検出用の抵抗Ｒ 0（２１）にある電流Ｉ0
が流れているとする。この電流Ｉ0の最大値が抵抗Ｒ
0（２１）に流れたときにブリッジが平衡となる様に各
抵抗Ｒ1（２２），Ｒ2（２３），Ｒ3（２５），Ｒ4（２
４）を設定する。このブリッジ回路の抵抗Ｒ0（２１）
に電流Ｉ0の最大値以下の電流が流れたとするとコンパ
レータ（２６）から「Ｌ」レベルの信号が出力され、抵
抗Ｒ0（２１）に電流Ｉ0の最大値以上の電流が流れたと
するとコンパレータ（２６）への入力の電圧が逆転し
「Ｈ」レベルの信号が出力され電流Ｉ0を遮断し回路を
保護する。2. Description of the Related Art Conventionally, as one of means for detecting a current, a block
There is a ridge circuit. This current detection bridge circuit
As we know, current detection is performed using the balance condition of the bridge.
The circuit can be briefly described (Fig.
6), a resistor R for current detection 0Current I in (21)0
Is flowing. This current I0Is the maximum value of the resistance R
0Each bridge is balanced so that it flows to (21).
Resistance R1(22), RTwo(23), RThree(25), RFour(2
4) Set. The resistance R of this bridge circuit0(21)
Current I0If a current less than the maximum value of
The signal at the “L” level is output from the
Anti-R0(21) Current I0If the current that exceeds the maximum value of
Then, the voltage of the input to the comparator (26) reverses.
An "H" level signal is output and the current I0Cut off the circuit
Protect.
【０００３】この様なブリッジ回路は特開昭５３−９７
４７０号公報に記載されている。上述のブリッジ回路を
混成集積回路基板上に搭載形成した場合、電流Ｉ0を検
出する電流検出抵抗Ｒ0の抵抗体としては、Ｎｉメッキ
抵抗が主として用いられている。しかしながら、Ｎｉメ
ッキは溶断電流が小さいので小さい電流の検出は行える
が大電流の検出を行う際には溶断電流を大とするために
抵抗体面積を大きくするかあるいは厚みを厚くしなけれ
ばならないので、基板実装面積の縮小、メッキ処理時間
が長くなるという問題があり、例えば４０Ａという大電
流を検出するのは略不可能とされていた。Such a bridge circuit is disclosed in Japanese Patent Application Laid-Open No. 53-97.
470. When the above-described bridge circuit is mounted and formed on a hybrid integrated circuit board, a Ni plating resistor is mainly used as a resistor of the current detection resistor R 0 for detecting the current I 0 . However, Ni plating has a small fusing current, so a small current can be detected.However, when a large current is detected, the resistor area or the thickness must be increased in order to increase the fusing current. However, there is a problem that the substrate mounting area is reduced and the plating process time is prolonged, and it has been almost impossible to detect a large current of, for example, 40 A.
【０００４】斯上の問題を解消するために電流検出抵抗
Ｒ0の抵抗体溶断電流の大きい銅箔あるいはＡｇペース
トを用いることにより解消することができる。The above problem can be solved by using a copper foil or an Ag paste having a large resistance fusing current of the current detection resistor R 0 .
【０００５】[0005]
【発明が解決しようとする課題】溶断電流の大きいＡｇ
ペーストあるいは銅箔を用いることで大電流を検出する
ことは可能である。確かに銅箔の比抵抗が０．５ｍΩ，
Ａｇペーストの比抵抗３７ｍΩと小さいので大電流を流
すことができる。しかしながら、Ａｇペーストはペース
ト材にＡｇの粉末を混入しスクリーン印刷等により形成
するために抵抗面積が大きくなる問題があり、更に銅箔
をプリント基板上に形成し大電流を流すと熱によりプリ
ント基板が変形する問題点があった。SUMMARY OF THE INVENTION Ag having a large fusing current
It is possible to detect a large current by using a paste or a copper foil. Certainly, the specific resistance of copper foil is 0.5mΩ,
Since the specific resistance of the Ag paste is as small as 37 mΩ, a large current can flow. However, since the Ag paste is formed by screen printing or the like by mixing Ag powder into the paste material, there is a problem that the resistance area becomes large. Further, when a copper foil is formed on a printed circuit board and a large current is applied, the printed circuit board is heated by heat. However, there was a problem of deformation.
【０００６】また銅箔はエッチング時のサイドエッチン
グ及び銅箔の圧延工程での厚みのバラツキにより一定し
た抵抗が得られないので検出抵抗として用いることがで
きない問題点がある。更に銅箔及びＡｇペーストのＴＣ
Ｒ（抵抗温度係数）が３８００±２００ｐｐｍ及び２１
５０±１５０ｐｐｍと非常に高いので基板温度の変化に
対して抵抗のバラツキが極めて大きいため電流を正確に
検出することが行えない問題がある。かかる問題を解決
するためには別途温度補正用の補正回路が必要となり、
電流検出回路が複雑となる新たな問題が発生する。[0006] In addition, the copper foil cannot be used as a detection resistor because a constant resistance cannot be obtained due to side etching at the time of etching and variation in thickness in a rolling step of the copper foil. TC of copper foil and Ag paste
R (temperature coefficient of resistance) 3800 ± 200 ppm and 21
Since it is as high as 50 ± 150 ppm, there is a problem that the current cannot be detected accurately because the variation in resistance with respect to a change in the substrate temperature is extremely large. In order to solve such a problem, a correction circuit for temperature correction is separately required,
A new problem arises in that the current detection circuit becomes complicated.
【０００７】更に、銅箔を検出抵抗として用いる場合に
は、トリミング調整が困難であり、精度の優れた検出抵
抗を提供することが困難である。この発明は、上述した
課題に鑑みて為されたもので、この発明の目的は、抵抗
トリミング調整が容易で且つ温度変化に対しても極めて
安定した電流検出および電流検出時のインダクタンスに
よる悪影響が極めて少ない可能な混成集積回路装置を提
供することを目的とする。Further, when a copper foil is used as the detection resistor, trimming adjustment is difficult, and it is difficult to provide a detection resistor with excellent accuracy. SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and it is an object of the present invention to easily perform resistance trimming adjustment and to stabilize current detection with respect to temperature changes and to minimize the adverse effect of inductance at the time of current detection. It is an object to provide fewer possible hybrid integrated circuit devices.
【０００８】[0008]
【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係わる混成集積回路装
置は、金属基板上に絶縁樹脂層を介して銅箔により形成
された所望形状の導電路に、金属片の一主面上に絶縁樹
脂膜を介して、電流を流す電流用パターンの端部に設け
られた複数の電流用ボンディングパッドと電流用パター
ンに流れる電流を検出するための複数の電圧検出用ボン
ディングパッドを有し、抵抗温度係数が約１ｐｐｍ〜５
００ｐｐｍの合金材よりなる抵抗パターンが形成された
抵抗体部品および複数の回路素子が接続された混成集積
回路装置の電流用ボンディングパッドと電圧検出用ボン
ディングパッドの周辺近傍に前記複数の導電路がそれぞ
れ近接して延在され、両ボンディングパッドと近接配置
された導電路を接続するボンディングワイヤー線が異な
る方向でボンディング接続されたことを特徴としてい
る。Means for Solving the Problems The above-mentioned problems are solved,
In order to achieve the object, a hybrid integrated circuit device according to the present invention includes an insulating resin film on a main surface of a metal piece on a conductive path of a desired shape formed of copper foil via an insulating resin layer on a metal substrate. A plurality of current bonding pads provided at the end of the current pattern through which the current flows, and a plurality of voltage detection bonding pads for detecting the current flowing through the current pattern. About 1 ppm to 5
The plurality of conductive paths are respectively provided in the vicinity of the periphery of the current bonding pad and the voltage detection bonding pad of the hybrid integrated circuit device to which the resistor component having the resistance pattern made of the alloy material of 00 ppm and the plurality of circuit elements are connected. Bonding wire lines extending close to each other and connecting the bonding pads and the conductive paths arranged close to each other are bonded and connected in different directions.
【０００９】[0009]
【作用】以上のように構成される混成集積回路装置にお
いては、電流検出用抵抗体が部品となっているために、
抵抗体のトリミング調整を精度よく調整することができ
る。また、抵抗体部品に形成される抵抗パターンは抵抗
温度係数が約１ｐｐｍ〜５００ｐｐｍという極めて低い
合金材により形成されるために、温度変化に対して抵抗
値の変動がなく安定した電流検出を行うことができる。In the hybrid integrated circuit device configured as described above, since the current detecting resistor is a component,
The trimming adjustment of the resistor can be accurately adjusted. Further, since the resistance pattern formed on the resistor component is formed of an extremely low alloy material having a temperature coefficient of resistance of about 1 ppm to 500 ppm, it is necessary to perform stable current detection without a change in resistance value with respect to a temperature change. Can be.
【００１０】さらに、電圧検出用ボンディングパッドと
電流用ボンディングを接続するワイヤ線が異なる方向に
配置されるために、電圧検出用のワイヤ線に相互インダ
クタンス作用によるノイズが発生しない。Further, since the wire lines connecting the voltage detection bonding pad and the current bonding are arranged in different directions, no noise is generated in the voltage detection wire lines due to the mutual inductance effect.
【００１１】[0011]
【実施例】以下に、図１に示した実施例に基づいて、本
発明の混成集積回路装置について詳述する。本発明の混
成集積回路装置は、図１に示す如く、金属基板（１）
と、その基板（１）上に貼着された絶縁樹脂層（２）
と、その樹脂層（２）上に形成された所望形状の導電路
（３）と、その導電路（３）に接続されたパワー半導体
素子（４）と、そのパワー半導体素子（４）に流れる電
流を検出する電流検出抵抗素子（５）とから構成され
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A hybrid integrated circuit device according to the present invention will be described below in detail with reference to the embodiment shown in FIG. As shown in FIG. 1, the hybrid integrated circuit device of the present invention comprises a metal substrate (1).
And an insulating resin layer (2) adhered on the substrate (1)
And a conductive path (3) having a desired shape formed on the resin layer (2), a power semiconductor element (4) connected to the conductive path (3), and flowing through the power semiconductor element (4). A current detection resistor element (5) for detecting a current.
【００１２】金属基板（１）はアルミニウム、銅等の基
板が用いられ、この実施例においては、アルミニウム基
板が用いられている。このアルミニウム基板の表面に
は、図示されないが、酸化アルミニウム膜が形成されて
いる。尚、この酸化膜は形成しなくとも別に支障はな
い。この金属基板（１）の一主面上にエポキシ樹脂ある
いはポリイミド樹脂と銅箔とが一体化されたクラッド材
をホットプレス等の加圧手段を用いて貼着する。そし
て、銅箔を所望形状にエッチングし所望形状の導電路
（３）が形成される。この実施例で形成される導電路
（３）は図１からでは明らかにされないが、図２に示す
インバータ回路が形成されている。As the metal substrate (1), a substrate made of aluminum, copper or the like is used. In this embodiment, an aluminum substrate is used. Although not shown, an aluminum oxide film is formed on the surface of the aluminum substrate. Note that there is no problem even if this oxide film is not formed. On one main surface of the metal substrate (1), a clad material in which an epoxy resin or a polyimide resin and a copper foil are integrated is attached by using a pressing means such as a hot press. Then, the copper foil is etched into a desired shape to form a conductive path (3) having a desired shape. Although the conductive path (3) formed in this embodiment is not apparent from FIG. 1, the inverter circuit shown in FIG. 2 is formed.
【００１３】ところで、このインバータ回路は、インバ
ータ回路の負荷となるモータＭの回転速度、回転方向等
のデータＤIN並びに後述する過電流検出回路の信号を入
力してインバータ制御信号を生成する制御回路（１１）
と、この制御回路（１１）の信号出力および過電流検出
回路の信号入力のためのバッファ（１２）と、インバー
タ回路を形成するスイッチング素子Ｑ11〜Ｑ16と、この
スイッチング素子Ｑ11〜Ｑ16をオン・オフ制御するドラ
イバ（１３）と、慣流ダイオードＤ11〜Ｄ16と、電流検
出抵抗Ｒ0と、その抵抗Ｒ0の両端に接続された過電流検
出回路（１４）とから構成される。The inverter circuit receives a data D IN such as a rotation speed and a rotation direction of a motor M serving as a load of the inverter circuit and a signal of an overcurrent detection circuit described later to generate an inverter control signal. (11)
When a buffer (12) for the signal input of a signal output and the overcurrent detection circuit of the control circuit (11), the switching element Q 11 to Q 16 to form an inverter circuit, the switching element Q 11 to Q 16 the oN-oFF control driver (13), and慣流diode D 11 to D 16, a current detecting resistor R 0, is constructed from the connected across the resistor R 0 the overcurrent detection circuit (14) You.
【００１４】その動作について簡単に説明すると、マイ
クロコンピュータあるいはＤＳＰにより構成される制御
回路（１１）はＤ INとして入力される回転速度設定信号
に応じた周波数であって、それぞれ１２０度の位相差を
有する３つのパルス幅化正弦波とこのパルス幅化正弦波
に対してそれぞれ１８０度位相が遅れた３つのパルスを
生成する。The operation will be briefly described.
Control by computer or DSP
Circuit (11) is D INSpeed setting signal input as
And a phase difference of 120 degrees each.
Three pulse width sine waves and this pulse width sine wave
Three pulses, each 180 degrees out of phase
Generate.
【００１５】それぞれ１２０度の位相差を有する３つの
パルス幅化正弦波はバッファ（１２）、ホトカプラＰＣ
11〜ＰＣinおよびドライバ（１３）を介してインバータ
回路を形成する上側アームのスイッチング素子Ｑ11，Ｑ
13，Ｑ15の制御電極に入力され、これらをオン・オフ制
御する。また、このパルス幅化正弦波に対してそれぞれ
１８０度位相が遅れたパルスは同様に下側アームのスイ
ッチング素子Ｑ12，Ｑ 14，Ｑ16をオン・オフ制御する。[0015] There are three types, each having a phase difference of 120 degrees.
Pulse width sine wave is buffer (12), photocoupler PC
11~ PCinAnd inverter via driver (13)
Switching element Q of upper arm forming circuit11, Q
13, QFifteenInput to the control electrodes of the
I will. Also, for each pulse width sine wave,
Pulses with a phase lag of 180 degrees are similarly switched on the lower arm.
Switching element Q12, Q 14, Q16On / off control.
【００１６】従って、それぞれ１２０度の位相差を有す
る３つのパルス幅化正弦波とこのパルス幅化正弦波に対
してそれぞれ１８０度位相が遅れた３つのパルスにより
オン・オフ制御されるインバータ回路の出力端子、即ち
スイッチング素子Ｑ11とＱ12、スイッチング素子Ｑ13と
Ｑ14、スイッチング素子Ｑ15、Ｑ16の接続点には３相の
パルス幅化正弦波電圧が得られ、モータＭに流れる負荷
電流は正弦波に近似したものとなる。Accordingly, an inverter circuit which is turned on / off by three pulse width sine waves each having a phase difference of 120 degrees and three pulses each 180 degrees out of phase with respect to this pulse width sine wave. output terminal, i.e. the switching element Q 11 and Q 12, the switching elements Q 13 and Q 14, the connection point of the switching elements Q 15, Q 16 obtained pulse width converted sinusoidal wave voltage three-phase load flowing through the motor M The current is similar to a sine wave.
【００１７】モータの過負荷、直列スイッチング素子の
同時導通、その他に起因する過電流は抵抗Ｒ0および過
電流検出回路（１４）により検出され、ホトカプラＰＣ
10、バッファ（１２）を介して制御回路（１１）に入力
される。制御回路（１１）はこの過電流検出信号に基づ
いて一定期間パルス出力を停止する等の保護動作を行
う。An overcurrent caused by overload of the motor, simultaneous conduction of the series switching elements, and the like is detected by the resistor R0 and the overcurrent detection circuit (14), and the photocoupler PC
10 is input to the control circuit (11) via the buffer (12). The control circuit (11) performs a protection operation such as stopping the pulse output for a certain period based on the overcurrent detection signal.
【００１８】上記インバータ回路のスイッチング素子と
しては、例えばパワートランジスタ、パワーＭＯＳある
いはＩＧＢＴ等の半導体素子（４）が用いられる。その
半導体素子（４）は銅等のヒートシンク材（６）を介し
て導電路（３）上に半田等のろう材により固着され、そ
の周辺に延在された導電路（３）と半導体素子（４）と
がワイヤー線によって接続される。そして、その周辺に
は制御回路（１１）、ドライバ（１３）および過電流検
出回路（１４）等を構成するためにトランジスタ、チッ
プ抵抗等の複数の回路素子（７）が搭載され、図２に示
すインバータ回路が構成される。As a switching element of the inverter circuit, for example, a semiconductor element (4) such as a power transistor, a power MOS or an IGBT is used. The semiconductor element (4) is fixed on the conductive path (3) with a brazing material such as solder via a heat sink material (6) such as copper, and the conductive path (3) extending around the periphery and the semiconductor element (4). 4) are connected by a wire line. A plurality of circuit elements (7) such as a transistor and a chip resistor are mounted on the periphery thereof to constitute a control circuit (11), a driver (13), an overcurrent detection circuit (14), and the like. The inverter circuit shown is configured.
【００１９】この発明の特徴とするところは、例えば上
記インバータ回路を構成するスイッチング素子に流れる
過電流を検出するための電流検出抵抗素子（５）にあ
る。即ち、電流検出用抵抗素子（５）を従来の如く、銅
箔又はＮｉメッキ、Ａｇペースト等の金属箔あるいはメ
ッキでなく個別単体部品の抵抗体部品を用いるところに
ある。更に、述べると、この抵抗体部品（５）は銅等の
金属片の一主面上に所望の抵抗パターン（５Ａ）が形成
される。具体的に述べると、金属片（５Ｂ）はその厚み
が約０．５〜２ｍｍ厚で、長さが約１０〜１５ｍｍサイ
ズの銅材が用いられ、その表面は銅の酸化を防止するた
めにニッケルメッキ処理が施されている。そして、その
一主面上には接着剤付きのポリイミド樹脂層（５Ｃ）を
介して所望形状の抵抗パターン（５Ａ）が形成される。A feature of the present invention is, for example, a current detection resistor element (5) for detecting an overcurrent flowing through a switching element constituting the inverter circuit. In other words, the current detecting resistance element (5) is different from the conventional one in that a copper foil, a Ni plating, a metal foil such as an Ag paste or a plating is used instead of a single resistor element. Furthermore, as described above, the resistor component (5) has a desired resistance pattern (5A) formed on one main surface of a metal piece such as copper. More specifically, the metal piece (5B) is made of a copper material having a thickness of about 0.5 to 2 mm and a length of about 10 to 15 mm, and its surface is formed to prevent oxidation of copper. Nickel plating is applied. Then, a resistance pattern (5A) having a desired shape is formed on one main surface thereof via a polyimide resin layer (5C) with an adhesive.
【００２０】この抵抗パターン（５Ａ）を構成する導電
材料は過電流検出を温度変化に関係することなく安定し
た状態で行うために、温度係数が極めて低い金属材料が
用いられている。温度変化に関係することなく安定した
電流検出を行うためには、抵抗パターン（５Ａ）の抵抗
温度係数を少なくとも１ｐｐｍ〜５００ｐｐｍの範囲内
の金属材料を用いることが好ましい。例えば、銅−ニッ
ケル合金でＣｕ５５％、Ｎｉ４５％の合金の抵抗温度係
数は１５ｐｐｍとなり、Ｃｕ５８％、Ｎｉ４２％の合金
の抵抗温度係数は略ゼロである。又、銅−マンガン合金
でＣｕ５０〜８５％、Ｍｎ１２〜３０％、Ｎｉ２〜１６
％の合金では抵抗温度係数は１ｐｐｍである。その他、
抵抗温度係数の低い合金としてはニッケル−クロム合金
がある。本実施例では、抵抗パターン（５Ａ）の材料と
して、上記した銅−マンガン合金が用いられている。As the conductive material constituting the resistance pattern (5A), a metal material having an extremely low temperature coefficient is used in order to detect overcurrent in a stable state regardless of a temperature change. In order to perform stable current detection irrespective of temperature change, it is preferable to use a metal material having a resistance temperature coefficient of the resistance pattern (5A) in a range of at least 1 ppm to 500 ppm. For example, the temperature coefficient of resistance of a copper-nickel alloy of 55% Cu and 45% Ni is 15 ppm, and the temperature coefficient of resistance of an alloy of 58% Cu and 42% Ni is substantially zero. In addition, a copper-manganese alloy is composed of Cu 50 to 85%, Mn 12 to 30%, Ni 2 to 16
% Alloy has a temperature coefficient of resistance of 1 ppm. Others
An alloy having a low temperature coefficient of resistance is a nickel-chromium alloy. In this embodiment, the above-described copper-manganese alloy is used as the material of the resistance pattern (5A).
【００２１】金属片（５Ｂ）上に形成される抵抗パター
ン（５Ａ）の抵抗値はパターン形状およびその膜厚によ
って所定の値に設定することができ、金属片（５Ｂ）の
サイズが５〜１０ｍｍ×０．５〜２ｍｍ×１０〜１５ｍ
ｍでは約１ｍΩ〜５０ｍΩの抵抗値を有する抵抗パター
ン（５Ａ）を金属片（５Ｂ）上に形成することができ
る。金属片（５Ｂ）の一主面全面には、ポリイミド樹脂
層を介して、所定の膜厚の上記した銅−マンガン合金が
貼着されており、その銅−マンガン合金を所望の形状に
エッチングすることで上記した抵抗値を有した抵抗パタ
ーン（５Ａ）を形成することができる。The resistance value of the resistance pattern (5A) formed on the metal piece (5B) can be set to a predetermined value depending on the pattern shape and its film thickness, and the size of the metal piece (5B) is 5 to 10 mm. × 0.5-2mm × 10-15m
With m, a resistance pattern (5A) having a resistance value of about 1 mΩ to 50 mΩ can be formed on the metal piece (5B). The above-described copper-manganese alloy having a predetermined thickness is adhered to the entire surface of one main surface of the metal piece (5B) via a polyimide resin layer, and the copper-manganese alloy is etched into a desired shape. Thereby, the resistance pattern (5A) having the above-described resistance value can be formed.
【００２２】ところで、抵抗パターン（５Ａ）が延在さ
れる所定位置には、電流用ボンディングパッド（５Ｄ）
と電圧検出用ボンディングパッド（５Ｅ）がそれぞれ２
個づつ形成される。本実施例では、電流用ボンディング
（５Ｄ）と電圧検出用ボンディングパッド（５Ｅ）とが
相対向するように設けられている。The current bonding pad (5D) is provided at a predetermined position where the resistance pattern (5A) extends.
And the voltage detection bonding pad (5E) are 2
It is formed one by one. In this embodiment, the current bonding (5D) and the voltage detection bonding pad (5E) are provided so as to face each other.
【００２３】このようにして形成された個別部品である
抵抗体（５）は導電路（３）の所望位置に半田等のろう
材を用いて固着搭載される。そして、抵抗体部品（５）
の近傍に形成された導電路（３）とワイヤー線によりボ
ンディング接続される。即ち、電流用ボンディングパッ
ド（５Ｄ）は約２００〜４００μｍ径のＡｌ線を用いて
パワー用の導電路（３Ａ）と接続され、電圧検出用ボン
ディングパッド（５Ｅ）は約１００〜３００μｍ径のＡ
ｌ線を用いて小信号用の導電路（３Ｂ）と接続される。
両ボンディングパッド（５Ｄ）（５Ｅ）上にはＡｌワイ
ヤ線のボンディング接続強度を向上させるためにＮｉメ
ッキ膜が設けられている。The resistor (5), which is an individual component formed in this manner, is fixedly mounted at a desired position of the conductive path (3) using a brazing material such as solder. And the resistor part (5)
Is connected by bonding to a conductive path (3) formed in the vicinity of. That is, the current bonding pad (5D) is connected to the power conductive path (3A) using an Al wire having a diameter of about 200 to 400 μm, and the voltage detection bonding pad (5E) is connected to an A wire having a diameter of about 100 to 300 μm.
It is connected to the small signal conductive path (3B) using the l line.
A Ni plating film is provided on both bonding pads (5D) and (5E) in order to improve the bonding connection strength of the Al wire.
【００２４】ここで大切なことは、電流用ボンディング
パッド（５Ｄ）と接続されるワイヤ線（８Ａ）と電圧検
出用ボンディングパッド（５Ｅ）と接続されるワイヤ線
（８Ｂ）が異なる方向で配置されるようにボンディング
することである。即ち、両ワイヤ線（８Ａ）（８Ｂ）が
同一方向に配置しないことである。例えば図３に示す如
く、電流用ボンディングパッド（５Ｄ）に接続されるワ
イヤ線（８Ａ）と電圧検出用ボンディングパッド（５
Ｅ）に接続されるワイヤ線（８Ｂ）が同一方向に配置し
た場合、以下の不具合を本願発明者は確認した。電流は
ワイヤ線（８Ａ）−抵抗パターン（５Ａ）−ワイヤ線
（８Ａ）というループで流れ、その際、矢印方向の磁力
線を誘発する。相互インダクタンス作用により、電流検
出用のワイヤ線（８Ｂ）は磁力線の影響を受けてワイヤ
線（８Ｂ）にノイズが発生し精度の優れた電流検出がで
きない。この不具合は、特にスイッチング素子のＯＮ，
ＯＦＦ時に顕著に発生し、電流検出の信頼性向上を図る
ための大きな妨げとなる。It is important that the wire (8A) connected to the current bonding pad (5D) and the wire (8B) connected to the voltage detection bonding pad (5E) are arranged in different directions. Bonding. That is, the two wire lines (8A) and (8B) are not arranged in the same direction. For example, as shown in FIG. 3, the wire line (8A) connected to the current bonding pad (5D) and the voltage detection bonding pad (5
When the wire lines (8B) connected to E) are arranged in the same direction, the inventor has confirmed the following problems. The current flows in a loop of wire line (8A) -resistance pattern (5A) -wire line (8A), and induces magnetic force lines in the direction of the arrow. Due to the mutual inductance effect, the current detection wire 8B is affected by the lines of magnetic force and generates noise on the wire 8B, so that accurate current detection cannot be performed. This problem is particularly caused by the switching element ON,
It occurs remarkably at the time of OFF, which is a great hindrance for improving the reliability of current detection.
【００２５】そこで、本願発明者らは、上述した相互イ
ンダクタンス作用による不具合を解消するために図１に
示す如く、電流用ボンディングパッド（５Ｄ）に接続さ
れるワイヤ線（８Ａ）と電圧検出用ボンディングパッド
（５Ｅ）に接続されるワイヤ線（８Ｂ）を異なる方向と
なるように配置し実験した。具体的に述べると、図４に
示す如く、３ｍΩの抵抗値を有する検出抵抗（５）に１
００Ａの電流を流し、スイッチングＯＮ，ＯＦＦ時に抵
抗（５）の両端に発生する電圧Ｖ0を測定した。図５の
（イ）は理想的なＶ0の電圧波形、（ロ）はワイヤ線
（８Ａ）（８Ｂ）を同一方向に配置したときの電圧波形
および（ハ）はワイヤ線（８Ａ）（８Ｂ）を異方向（図
１に示す如く）に配置したときの電圧波形である。ワイ
ヤ線（８Ａ）（８Ｂ）を同一方向に配置した（ロ）の電
圧波形では、スイッチングのＯＮ，ＯＦＦ時に約０．５
Ｖのノイズが発生するのに対し、異方向に配置した
（ハ）の電圧波形ではスイッチングＯＮ，ＯＦＦ時に発
生するノイズは約０．０５Ｖを著しく減少し、（イ）の
理想波形に近いものとなった。（ハ）の電圧波形にノイ
ズがあまり発生しない理由は、ワイヤ線（８Ｂ）に相互
インダクタンス作用による磁力線の影響を受けないため
である。その結果、（ハ）の電圧波形のものでは、過電
流を確実に検出することができる。In order to solve the above-mentioned problem caused by the mutual inductance effect, the inventors of the present invention have proposed a method of connecting a wire (8A) connected to a current bonding pad (5D) and a voltage detection bonding as shown in FIG. An experiment was performed in which the wire lines (8B) connected to the pads (5E) were arranged in different directions. Specifically, as shown in FIG. 4, 1 is added to the detection resistor (5) having a resistance value of 3 mΩ.
A current of 00 A was passed, and a voltage V 0 generated across the resistor (5) at the time of switching ON and OFF was measured. FIG. 5A shows an ideal V 0 voltage waveform, FIG. 5B shows a voltage waveform when the wire lines (8A) and (8B) are arranged in the same direction, and FIG. 5C shows a wire line (8A) and (8B). ) Are voltage waveforms when the electrodes are arranged in different directions (as shown in FIG. 1). In the voltage waveform (b) in which the wire lines (8A) and (8B) are arranged in the same direction, about 0.5
While the noise of V is generated, the noise generated at the time of switching ON and OFF is remarkably reduced by about 0.05 V in the voltage waveform of (c) arranged in the different direction, and is close to the ideal waveform of (a). became. The reason why the voltage waveform of (c) does not generate much noise is that the wire line (8B) is not affected by the lines of magnetic force due to the mutual inductance action. As a result, in the case of the voltage waveform of (c), overcurrent can be reliably detected.
【００２６】また、電流検出用ボンディングパッド（５
Ｄ）および電圧検出用ボンディングパッド（５Ｅ）と接
続される導電路（３Ａ）（３Ｂ）の２つのボンディング
パッドは近接するように配置され、上述した相互インダ
クタンスを最小限に抑制するように考慮されている。か
かる小信号用の導電路（３Ｂ）は図１からでは明らかに
されないが過電流検出回路の一部に延在接続され、スイ
ッチング素子に過電流が流れた場合に過電流検出回路に
所定の電圧信号が印加され、スイッチング素子が破壊さ
れるのを防止する。The current detection bonding pad (5
D) and two bonding pads of the conductive paths (3A) and (3B) connected to the voltage detecting bonding pad (5E) are arranged close to each other, and are considered so as to minimize the mutual inductance described above. ing. Although not shown in FIG. 1, such a small signal conductive path (3B) is extended and connected to a part of the overcurrent detection circuit, and when an overcurrent flows through the switching element, a predetermined voltage is applied to the overcurrent detection circuit. A signal is applied to prevent the switching element from being destroyed.
【００２７】[0027]
【発明の効果】以上に詳述した如く、本発明に依れば、
抵抗体部品に形成される抵抗パターンの抵抗温度係数が
１ｐｐｍ〜５００ｐｐｍの範囲内の合金を用いているこ
とにより、温度変化が発生した場合であっても抵抗パタ
ーンの被抵抗値が温度変化にあまり影響されないために
極めて安定した電流検出を行うことが可能となる。その
結果、極めて信頼性のある混成集積回路装置を提供する
ことができ、そのメリットは大である。As described in detail above, according to the present invention,
By using an alloy whose resistance temperature coefficient of the resistance pattern formed on the resistor component is in the range of 1 ppm to 500 ppm, even if a temperature change occurs, the resistance value of the resistance pattern does not easily change with the temperature change. Since it is not affected, it is possible to perform extremely stable current detection. As a result, an extremely reliable hybrid integrated circuit device can be provided, and the merit thereof is great.
【００２８】また、本発明に依れば、電流検出を行う抵
抗体が個別部品であるために、同一サイズの抵抗体部品
であっても抵抗パターン形状で種々の抵抗値を得ること
ができることにより、導電路のパターン変更を行うこと
なく電流検出レベルの異なった混成集積回路装置を容易
に提供することができる。さらに、本発明に依れば、温
度補正回路が不要であるために温度に関係なく安定に制
御することができる。Further, according to the present invention, since the resistor for detecting the current is an individual component, various resistance values can be obtained in a resistance pattern shape even if the resistor component has the same size. A hybrid integrated circuit device having a different current detection level can be easily provided without changing the pattern of the conductive path. Further, according to the present invention, since a temperature correction circuit is not required, stable control can be performed regardless of the temperature.
【００２９】さらに、本発明では、電流用ボンディング
パッドと接続されるワイヤ線と電流検出用ボンディング
パッドと接続されるワイヤ線が異なる方向に配置される
ことにより、相互インダクタンス作用による電圧検出用
のワイヤ線に発生するノイズを著しく抑制することがで
き、電流検出を確実に行える混成集積回路装置を提供す
ることができる。Further, according to the present invention, the wire for connecting to the current bonding pad and the wire for connecting to the bonding pad for current detection are arranged in different directions, so that the wire for voltage detection by the mutual inductance effect is provided. It is possible to provide a hybrid integrated circuit device capable of remarkably suppressing noise generated in a line and reliably detecting a current.
【図１】本発明の混成集積回路装置を示す斜視拡大図で
ある。FIG. 1 is an enlarged perspective view showing a hybrid integrated circuit device of the present invention.
【図２】本実施例で用いられるインバータ回路を示す図
である。FIG. 2 is a diagram showing an inverter circuit used in the embodiment.
【図３】本発明を説明するための図である。FIG. 3 is a diagram for explaining the present invention.
【図４】本発明を説明するための図である。FIG. 4 is a diagram for explaining the present invention.
【図５】本発明を説明するための図である。FIG. 5 is a diagram for explaining the present invention.
【図６】電流検出用ブリッジ回路図である。FIG. 6 is a current detection bridge circuit diagram.
（１） 金属基板 （２） 絶縁樹脂層 （３） 導電路 （４） パワー素子 （５） 電流検出用抵抗体 （８Ａ）（８Ｂ） ワイヤ線 (1) Metal substrate (2) Insulating resin layer (3) Conductive path (4) Power element (5) Current detecting resistor (8A) (8B) Wire wire
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 1/14,13/00 H05K 1/18 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01C 1 / 14,13 / 00 H05K 1/18
Claims (3)
と、 前記導電パターンと電気的に接続されて固着された複数
の回路素子と、 前記導電パターンに固着される第２の基板の一主面上に
貼着される抵抗パターンと、前記抵抗パターンに設けら
れた電流を流す為の一対の第１のボンディングパッドと
前記抵抗パターンに設けられた電圧検出用の一対の第２
のボンディングパッドとを有する抵抗体部品とを備えた
混成集積回路装置に於いて、 前記一対の第１のボンディングパッドと前記一対の第２
のボンディングパッドの周辺にはそれぞれ前記導電パタ
ーンが延在され、 前記一対の第１のボンディングパッドと前記導電パター
ンを接続する一対の第１のワイヤ線と、前記一対の第２
のボンディングパッドと前記導電パターンとを接続する
第２のワイヤ線は、前記第２の基板の一側辺のみに配置
されないことを特徴とした混成集積回路装置。 1. A conductive pattern stuck on a first substrate.
And a plurality of electric conductors electrically connected to and fixed to the conductive pattern.
And a circuit element, and one main surface of a second substrate fixed to the conductive pattern.
A resistor pattern to be adhered;
A pair of first bonding pads for flowing the
A pair of second voltage detection second electrodes provided on the resistance pattern
And a resistor component having a bonding pad of
In the hybrid integrated circuit device, the pair of first bonding pads and the pair of second bonding pads
Around the bonding pads of the conductive pattern
A pair of first bonding pads and the conductive pattern.
A pair of first wire wires for connecting the
Connecting the bonding pad and the conductive pattern
The second wire line is arranged only on one side of the second substrate.
A hybrid integrated circuit device characterized by not being performed.
れた導電パターンと、 前記導電パターンと電気的に接続されて固着された複数
の回路素子と、 前記導電パターンに貼着され、金属片の一主面上に絶縁
されて貼着される抵抗パターンと、前記抵抗パターンに
電流を流す為の一対の第１のボンディングパッドと、前
記抵抗パターンの電圧検出用の一対の第２のボンディン
グパッドとを有する抵抗体部品とを備えた混成集積回路
装置に於いて、 前記一対の第１のボンディングパッドは前記金属片の一
側辺側に設けられ、前記一対の第２のボンディングパッ
ドは前記一側辺と相対向する他側辺に設けられ、 前記一対の第１のボンディングパッドが位置する前記金
属片の周辺に前記導電パターンの中の第１の導電パター
ンが延在され、且つ前記一対の第２のボンディングパッ
ドが位置する前記金属片の周辺には前記導電パターンの
中の第２の導電パターンが延在され、 前記第１のボンディングパッドと前記第１の導電パター
ン、前記第２のボンディングパッドと前記第２の導電パ
ターンがワイヤ線により接続される事を特徴と した混成
集積回路装置。 2. The method according to claim 1 , wherein the insulating resin layer is formed on the metal substrate.
Conductive pattern and a plurality of conductive patterns electrically connected to and fixed to the conductive pattern.
Circuit element and the conductive pattern is attached and insulated on one main surface of the metal piece
Resistance pattern that is
A pair of first bonding pads for passing a current;
A pair of second bondings for detecting the voltage of the resistance pattern;
Integrated circuit comprising a resistor component having a pad
In the apparatus, the pair of first bonding pads may be one of the metal pieces.
The pair of second bonding pads are provided on the side sides.
The metal pad is provided on the other side opposite to the one side, and the metal on which the pair of first bonding pads is located.
A first conductive pattern in the conductive pattern around the metal piece;
And the pair of second bonding pads are extended.
Around the metal piece where the gate is located
A second conductive pattern inside the first bonding pad and the first conductive pattern.
The second bonding pad and the second conductive pad.
Hybrid characterized by the turns being connected by wire
Integrated circuit device.
れた導電パターンと、 前記導電パターンと電気的に接続されて固着された複数
の回路素子と、 前記導電パターンに固着され、金属片の一主面上に絶縁
されて設けられた抵抗温度係数が約１ｐｐｍ〜５００ｐ
ｐｍの合金材料より成る抵抗パターンと、前記抵抗パタ
ーンに電流を流す為の一対の第１のボンディングパッド
と電圧検出用の一対の第１のボンディングパッドとを有
する抵抗体部品とを有する混成集積回路装置に於いて、 前記一対の第１のボンディングパッドは前記金属片の一
側辺側に設けられ、前記一対の第２のボンディングパッ
ドは前記一側辺と相対向する他側辺に設けられ、 前記一対の第１のボンディングパッドと前記一対の第２
のボンディングパッドが位置する前記金属片の周辺には
それぞれ一対の第１の導電パターンおよび一対の第２の
導電パターンが延在され、 前記第１のボンディングパッドと前記第２の導電パター
ン、前記第２のボンディングパッドと前記第２の導電パ
ターンがワイヤ線により接続される事を特徴とした混成
集積回路装置。 3. The method according to claim 1 , wherein the insulating layer is formed on an insulating resin layer on the metal substrate.
Conductive pattern and a plurality of conductive patterns electrically connected to and fixed to the conductive pattern.
The circuit element is fixed to the conductive pattern and insulated on one main surface of the metal piece.
The provided temperature coefficient of resistance is about 1 ppm to 500 p.
pm, a resistance pattern made of an alloy material, and the resistance pattern
Pair of first bonding pads for passing current through the
And a pair of first bonding pads for voltage detection.
And a pair of first bonding pads are connected to one of the metal pieces.
The pair of second bonding pads are provided on the side sides.
The pair of first bonding pads and the pair of second bonding pads are provided on the other side opposite to the one side .
Around the metal piece where the bonding pad is located
Each of the pair of first conductive patterns and the pair of second conductive patterns
A conductive pattern is extended, the first bonding pad and the second conductive pattern
The second bonding pad and the second conductive pad.
Hybrid characterized by the turns being connected by wire
Integrated circuit device.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252899A JP2902871B2 (en) | 1992-09-22 | 1992-09-22 | Hybrid integrated circuit device |
| KR1019930016750A KR100223504B1 (en) | 1992-08-28 | 1993-08-27 | Hybrid integrated circuit device |
| US08/114,329 US5469131A (en) | 1992-08-28 | 1993-08-30 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4252899A JP2902871B2 (en) | 1992-09-22 | 1992-09-22 | Hybrid integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104104A JPH06104104A (en) | 1994-04-15 |
| JP2902871B2 true JP2902871B2 (en) | 1999-06-07 |
Family
ID=17243725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4252899A Expired - Fee Related JP2902871B2 (en) | 1992-08-28 | 1992-09-22 | Hybrid integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2902871B2 (en) |
-
1992
- 1992-09-22 JP JP4252899A patent/JP2902871B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06104104A (en) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819095B1 (en) | Power semiconductor device assembly with integrated current sensing and control | |
| JPH0390872A (en) | Semiconductor device | |
| WO2018180137A1 (en) | Current detection resistor | |
| US6489881B1 (en) | High current sense resistor and process for its manufacture | |
| KR100223504B1 (en) | Hybrid integrated circuit device | |
| JP2902871B2 (en) | Hybrid integrated circuit device | |
| JP2989390B2 (en) | Hybrid integrated circuit device | |
| JP2962945B2 (en) | Hybrid integrated circuit device | |
| JP2975778B2 (en) | Hybrid integrated circuit device | |
| JP2846776B2 (en) | Hybrid integrated circuit device | |
| JP2869261B2 (en) | Hybrid integrated circuit device | |
| JP6833101B2 (en) | Semiconductor device | |
| JPH06112614A (en) | Hybrid integrated circuit device | |
| JP2005166987A (en) | Semiconductor device | |
| JP2937713B2 (en) | Semiconductor device | |
| JP2680684B2 (en) | Hybrid integrated circuit | |
| JPH08125116A (en) | Power semiconductor device | |
| JPS63128656A (en) | Hybrid integrated circuit | |
| JP2001110936A (en) | Semiconductor device | |
| JP2500773Y2 (en) | Semiconductor device | |
| JP2001358283A (en) | Current shunt and composite semiconductor device comprising it | |
| JPH0752764B2 (en) | Hybrid integrated circuit | |
| JPH06260538A (en) | Semiconductor device | |
| JPH05109919A (en) | Complex integrated circuit | |
| JPH03222354A (en) | Hybrid integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |