JP2893700B2 - Image processing device - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ハードコピー画像を形成するための画像信
号を送出する画像処理装置に関し、特に、階調再現に伴
う画像劣化の防止に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus for transmitting an image signal for forming a hard copy image, and more particularly, to prevention of image deterioration due to gradation reproduction.

〔従来の技術〕[Conventional technology]

デジタル複写機やファクシミリ装置、コンピュータや
ワードプロセッサと各種プリンタ装置とを組み合わせた
ハードコピーシステム装置のように、細分化された原画
像の各画素毎の画像情報を量子化し、デジタルの画像デ
ータとして取り扱う、所謂デジタル処理の画像形成装置
では、表示ドット及び非表示ドットからなるドットの配
列構成により原画像を再現する２値画像の形成が行われ
る。Like a digital copier or facsimile machine, a hard copy system device combining a computer or a word processor with various printer devices, image information for each pixel of a subdivided original image is quantized and handled as digital image data. In a so-called digital image forming apparatus, a binary image for reproducing an original image is formed by an arrangement of dots including display dots and non-display dots.

このような２値画像の形成において中間調（ハーフト
ーン）を再現するため、画像形成装置に組み込まれる画
像処理装置では、濃度パターン法やディザ法に代表され
る面積階調法に従って画像データを閾値データと比較し
て２値化し、原画像の濃度に応じて単位面積当たりの表
示ドットの個数を定める階調再現処理が行われる。In order to reproduce halftones (halftones) in the formation of such a binary image, an image processing apparatus incorporated in an image forming apparatus sets a threshold value of image data according to an area gradation method represented by a density pattern method or a dither method. The data is binarized in comparison with the data, and a tone reproduction process for determining the number of display dots per unit area according to the density of the original image is performed.

階調再現処理は、もともと２値画像である文字や線画
の部分に対しては不要なので、写真の印刷画像のような
網点画像部に対してのみこれを施すことも考えられる
が、実際には２値画像領域と網点画像領域とを確実に分
別するのは極めて困難である。したがって、一般には２
値画像領域の画像データに対しても網点画像領域と同様
の階調再現処理が施される。Since the tone reproduction process is not necessary for a character or line drawing portion which is originally a binary image, it is conceivable to apply this process only to a halftone image portion such as a printed image of a photograph. It is extremely difficult to reliably separate a binary image area and a halftone image area. Therefore, in general, 2
The same tone reproduction processing as in the halftone image area is performed on the image data in the value image area.

このように階調再現処理を施すと、一方で原画像にお
ける網点画像の部分では、２値化に用いる閾値マトリク
スの繰り返し周期と網点周期とに関係するピート現象に
よりモアレ縞と呼ばれる周期的な縞模様が現れ、他方、
線画や文字などの２値画像のエッジ部分では、表示ドッ
トがまばらになってエッジ切れ（画像の細切れ状態）が
生じ、双方において形成画像の画質が低下する。When the tone reproduction process is performed as described above, on the other hand, in a halftone image portion of the original image, a periodicity called a moire fringe is generated due to a peat phenomenon related to a repetition cycle of a threshold matrix used for binarization and a halftone cycle. Striped pattern appears,
In the edge portion of a binary image such as a line drawing or a character, the display dots are sparse, and the edge is cut off (the state of the image is cut off).

したがって、このような画質劣化を防止するため、階
調再現処理の前段階で予め画像データを補正する処理を
施す必要がある。Therefore, in order to prevent such image quality deterioration, it is necessary to perform processing for correcting image data in advance before the tone reproduction processing.

モアレ縞の発生の防止には、雑音対策として知られる
平滑化（スムージング）処理、即ち、局所領域に対応す
る平滑化マトリクスを用いて複数画素の画像データを荷
重平均化する処理が有効であり、また、エッジ切れに対
しては画像の鮮鋭化のためのアンシャープマスキングと
呼ばれる２次微粉フィルタ（ラプラシアンフィルタ）を
用いたエッジ強調処理が有効であることが知られてい
る。In order to prevent the occurrence of moiré fringes, a smoothing (smoothing) process known as a noise countermeasure, that is, a process of weighting and averaging the image data of a plurality of pixels using a smoothing matrix corresponding to a local region is effective. Also, it is known that an edge enhancement process using a secondary fine powder filter (Laplacian filter) called unsharp masking for sharpening an image is effective for edge cut.

そこで従来より、画像処理装置には、例えば、特開昭
61−157165号公報に記載されているようにエッジ強調手
段、平滑化手段とともにエッジ強調手段の出力と平滑化
手段出力とを混合する混合手段、混合の割合を制御する
ためのエッジ検出手段が備えられている。Therefore, conventionally, image processing apparatuses include, for example,
As described in Japanese Patent Application Laid-Open No. 61-157165, edge enhancement means, smoothing means, mixing means for mixing the output of the edge enhancement means and output of the smoothing means, and edge detection means for controlling the mixing ratio are provided. Have been.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

エッジ強調手段の出力と平滑化手段出力とを適宜混合
することにより、エッジ切れとモアレ縞を無くし、且つ
文字画像部と網点画像部とが滑らかにつながる良質の画
像形成が可能となる。By appropriately mixing the output of the edge emphasizing means and the output of the smoothing means, it is possible to eliminate edges and moire fringes and to form a high quality image in which the character image portion and the halftone dot image portion are smoothly connected.

しかしながら、従来の画像処理装置では、エッジ強調
及び平滑化手段とは別に、これら手段の出力の混合の割
合を制御するためのエッジ検出手段が備えられているの
で、構成が複雑で高価であるといった問題がった。However, in the conventional image processing apparatus, apart from the edge emphasizing and smoothing means, an edge detecting means for controlling the mixing ratio of the outputs of these means is provided, so that the configuration is complicated and expensive. There was a problem.

本発明は、上述の問題に鑑み、簡単な構成でエッジ切
れ及びモアレ縞の発生を防止できる画像処理装置を提供
することを目的としている。The present invention has been made in view of the above problems, and has as its object to provide an image processing apparatus that can prevent edge cuts and moire fringes with a simple configuration.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は、上述の課題を解決するため、複数の読取素
子が配列されたイメージセンサによって原稿画像を読み
取り、読み取った各画素に対応する画像信号を出力する
画像処理装置において、読み取って得られた画像信号を
複数ライン記憶する記憶手段と、前記記憶手段に記憶さ
れた複数ラインの画像信号をフィルタ回路に入力すると
ともに当該フィルタ回路からの出力に基づいてエッジ強
調を行うエッジ強調手段と、前記記憶手段に記憶された
複数ラインの画像信号を入力して平滑化を行うスムージ
ング手段と、前記エッジ強調手段からの出力と前記スム
ージング手段からの出力とを混合する混合手段と、前記
エッジ強調手段からの出力と前記スムージング手段から
の出力との混合率を変更する混合効率変更手段と、前記
エッジ強調手段におけるフィルタ回路の出力を前記混合
率変更手段に入力する入力手段とを有し、前記エッジ強
調手段におけるフィルタ回路の出力に基づいて前記混合
率を変更することを特徴とする。SUMMARY OF THE INVENTION In order to solve the above-described problems, the present invention provides an image processing apparatus that reads a document image using an image sensor in which a plurality of reading elements are arranged and outputs an image signal corresponding to each read pixel. Storage means for storing a plurality of lines of image signals; edge enhancement means for inputting the image signals of the plurality of lines stored in the storage means to a filter circuit and performing edge enhancement based on an output from the filter circuit; A smoothing means for inputting image signals of a plurality of lines stored in the means and performing smoothing; a mixing means for mixing an output from the edge enhancing means with an output from the smoothing means; Mixing efficiency changing means for changing a mixing ratio between an output and an output from the smoothing means; That the output of the filter circuit and an input means for inputting to the mixing ratio changing means, and changing the mixing ratio based on the output of the filter circuit in said edge enhancement means.

〔作 用〕(Operation)

イメージセンサによって読み取られて出力された画像
信号は、記憶手段に記憶される。エッジ強調手段は記憶
された画像信号に対しエッジ強調処理を行い、スムージ
ング手段は平滑化処理を行う。エッジ強調手段の出力に
応じて混合率変更手段は、エッジ強調手段からの出力と
スムージング手段からの出力との混合比を決定し、混合
手段は混合比に応じて、エッジ強調手段からの出力とス
ムージング手段からの出力とを混合する。The image signal read and output by the image sensor is stored in the storage unit. The edge enhancement means performs edge enhancement processing on the stored image signal, and the smoothing means performs smoothing processing. In accordance with the output of the edge enhancement means, the mixing ratio changing means determines the mixing ratio between the output from the edge enhancement means and the output from the smoothing means, and the mixing means determines the mixing ratio between the output from the edge enhancement means and the output from the edge enhancement means. The output from the smoothing means is mixed.

〔実施例〕〔Example〕

以下、デジタル複写機に組み込まれた画像処理装置Ｂ
を本発明の実施例として図面を参照しつつ説明する。Hereinafter, an image processing apparatus B incorporated in a digital copying machine
An embodiment of the present invention will be described with reference to the drawings.

デジタル複写機は、画像を読み取り装置としてのイメ
ージリーダ部と、イメージリーダ部から送られる画像信
号に基づいて電子写真法によりカラー画像を形成するレ
ーザプリンタ部とで構成されている。画像処理装置Ｂは
イメージリーダ部に組み込まれ、原稿の画像読み取った
画素信号に種々の信号処理を施し、画像信号として出力
する。The digital copying machine includes an image reader as an image reading device, and a laser printer for forming a color image by electrophotography based on an image signal sent from the image reader. The image processing apparatus B is incorporated in the image reader unit, performs various signal processing on pixel signals obtained by reading an image of a document, and outputs the processed signal as an image signal.

第13図はイメージリーダ部の光学系を示す斜視図、第
14図はイメージセンサー11の平面図、第15図は第14図の
CCDセンサーチップ11a、11bの受光部を模式的に示す拡
大図である。FIG. 13 is a perspective view showing the optical system of the image reader unit, and FIG.
FIG. 14 is a plan view of the image sensor 11, and FIG.
FIG. 3 is an enlarged view schematically showing light receiving sections of CCD sensor chips 11a and 11b.

原稿台ガラス（不図示）上に載置された原稿Ｄはイメ
ージセンサー11を備えたスライダー14により縦方向（副
走査方向）にライン走査され、露光ランプ17、ロッドレ
ンズアレイ15、及びイメージセンサー11を有する等倍型
の光学系によって、Ｒ（レッド）、Ｇ（グリーン）、Ｂ
（ブルー）の加色系３原色に分解されて読み取られる。A document D placed on a platen glass (not shown) is line-scanned in a vertical direction (sub-scanning direction) by a slider 14 having an image sensor 11, and an exposure lamp 17, a rod lens array 15, and an image sensor 11 are provided. R (red), G (green), B
The image is read after being separated into three (blue) additive primary colors.

イメージセンサー11には、第14図に示すように、５個
の密着型のCCDセンサーチップ11a〜11eが、横方向（主
走査方向）に連続するように、且つ副走査方向に交互に
一定のピッチをあけて千鳥状に配置されている。副走査
方向に一定のピッチが有るために、副走査方向の後方の
CCDセンサーチップ11a、11c、11eからの出力信号に遅れ
が生じるが、これは、各CCDセンサーチップ11a〜11eの
ラインシフトゲートに加えるパルス信号のタイミングを
設定し、前記のCCDセンサーチップ11b、11dからの出力
信号を遅延させることにより補正される。As shown in FIG. 14, the image sensor 11 is provided with five contact-type CCD sensor chips 11a to 11e so as to be continuous in the horizontal direction (main scanning direction) and alternately constant in the sub-scanning direction. They are arranged in a zigzag pattern with a gap. Because there is a constant pitch in the sub-scanning direction,
A delay occurs in the output signals from the CCD sensor chips 11a, 11c, 11e.This is because the timing of the pulse signal to be applied to the line shift gate of each of the CCD sensor chips 11a to 11e is set, and the above-mentioned CCD sensor chips 11b, 11d are set. Is compensated by delaying the output signal from.

各CCDセンサーチップ11a〜11eには、その端部を第15
図に拡大して示すように、１つの大きさが62.5μｍ（ｄ
＝1/16mm）角の多数の素子12、12…が１列に配列されて
いる。Each CCD sensor chip 11a to 11e has its end
As shown enlarged in the figure, one size is 62.5 μm (d
.. Are arranged in one row.

各素子12は３分割され、１つの分割領域が３原色RGB
の内の１色の光を受光するように分光フィルターが設け
られている。Each element 12 is divided into three, and one divided area has three primary colors RGB.
A spectral filter is provided so as to receive one color of light.

このような１つの素子12が原画像を細分化した１つの
画素に対応し、１つの素子12の光電変換出力が１つの画
素の１色の反射光強度を表す。Such one element 12 corresponds to one pixel obtained by subdividing the original image, and the photoelectric conversion output of one element 12 represents the reflected light intensity of one color of one pixel.

第16図は画像処理装置Ｂのブロック図である。 FIG. 16 is a block diagram of the image processing apparatus B.

イメージセンサー11では、主走査方向の読み取り速度
を高めるため、５つのCCDセンサーチップ11a〜11eが同
時に駆動され、それぞれからRGB合計で2928画素分の有
効読み取り画素信号が順にシリアル出力される。In the image sensor 11, in order to increase the reading speed in the main scanning direction, five CCD sensor chips 11a to 11e are simultaneously driven, and valid reading pixel signals for a total of 2928 pixels in total of RGB are sequentially output from each of them.

５つのCCDセンサーチップ11a〜11eから同時（並列）
にシリアル出力された５系統の光電変換出力のそれぞれ
は、ラインメモリ111、CPU（中央処理装置）112、ROM11
3とともに画像処理装置Ｂを構成する以下の各画像処理
回路101〜110で信号処理を受ける。Simultaneous (parallel) from five CCD sensor chips 11a to 11e
Each of the five systems of photoelectric conversion outputs serially output to a line memory 111, a CPU (central processing unit) 112, and a ROM 11
Each of the following image processing circuits 101 to 110 constituting the image processing apparatus B together with 3 receives signal processing.

先ず、サンプルホールド回路及びA/D変換器を有する
デジタル化処理回路101によって量子化され、８ビット
（256階調）のデジタルデータに変換され、ラッチ回路
により各色の画像データに分離された後に５チャンネル
合成回路102へ入力される。First, the data is quantized by a digitization processing circuit 101 having a sample hold circuit and an A / D converter, converted into 8-bit (256 gradation) digital data, and separated into image data of each color by a latch circuit. The signal is input to the channel synthesis circuit 102.

５チャンネル合成回路102は、画像データを各チッ
プ、各色毎に計15（３×５）個の先入れ先出し方式メモ
リに２ライン分ずつ一旦格納し、レーザプリンタ部にお
ける画像形成プロセスに合わせるため、１ライン周期で
各チップからの画像データを順次選択して読み出し、１
ライン分の画像データが画素の配列順（読み取り走査
順）に連続するシリアル画像信号を生成する。以降の各
画像処理回路102〜110及びレーザプリンタ部との間の信
号伝送は、タイミングの基準となる画像クロック信号SY
NCKに従って行われる。The five-channel synthesizing circuit 102 temporarily stores two lines of image data in a total of 15 (3 × 5) first-in first-out memories for each chip and each color, and adjusts one line to match the image forming process in the laser printer unit. The image data from each chip is sequentially selected and read in a cycle, and
A serial image signal is generated in which the image data for the line is continuous in the pixel arrangement order (reading scanning order). Subsequent signal transmission between each of the image processing circuits 102 to 110 and the laser printer unit is performed by the image clock signal SY serving as a timing reference.
Performed according to NCK.

シリアル画像信号として同時に伝送される各色の画像
データは、レーザプリンタ部において正しい色調の画像
を形成できるようホワイト・バランス補正回路103で各
色間の相対比が調整されて規格化される。The image data of each color transmitted simultaneously as a serial image signal is normalized by adjusting the relative ratio between the colors by a white balance correction circuit 103 so that an image of a correct color tone can be formed in the laser printer unit.

次に、シェーディング補正回路104で、露光ランプ17
の主走査方向の配光分布（光量ムラ）と各素子12間の感
度差に対応する補正が加えられるとともに、反射光強度
に比例するデータ信号であったものが、原稿Ｄの読み取
り範囲を考慮した上で視覚特性に則して対数換算され
て、原稿Ｄの濃度に比例する濃度データ信号に変換され
る。Next, the shading correction circuit 104 controls the exposure lamp 17
The light distribution in the main scanning direction (light quantity unevenness) and the sensitivity difference between the elements 12 are corrected, and the data signal proportional to the reflected light intensity is changed in consideration of the reading range of the original D. Then, the data is logarithmically converted in accordance with the visual characteristics and converted into a density data signal proportional to the density of the document D.

色補正回路105では、上述のようにRGB各色に対する画
像データから印字用トナーの３原色Ｙ、Ｍ、Ｃに対応す
る濃度データを生成するマスキング処理やBk（ブラッ
ク）に対応する画像データを生成するBP処理（墨版生
成）、及びUCR処理（下色除去）が行われ、ガンマ補正
回路106で、全体的なコントラストを高めた鮮明画像を
形成するための下地除去処理と図外の操作キーにより指
定された濃度の画像を形成するための濃度調整処理が行
われる。As described above, the color correction circuit 105 generates masking processing for generating density data corresponding to the three primary colors Y, M, and C of the printing toner from image data for each of the RGB colors, and generates image data corresponding to Bk (black). BP processing (black plate generation) and UCR processing (under color removal) are performed, and the gamma correction circuit 106 uses a background removal processing for forming a clear image with enhanced overall contrast and operation keys (not shown). Density adjustment processing for forming an image with the specified density is performed.

カラー編集回路107では、ネガ・ポジ反転、カラーチ
ェンジ（色変更）、及びペイント（塗り潰し）の３種の
カラー画像編集のための処理が施される。The color editing circuit 107 performs three types of color image editing processes: negative / positive inversion, color change (color change), and paint (filling).

また、変倍・移動処理回路108は、間引き法、演算法
又は補間法などにより、拡大又は縮小した変倍画像、及
び移動、ミラー反転などの編集画像を形成するために、
画像データ信号の出力タイミングや出力順序、又は副走
査方向の走査速度を変える処理を行う。In addition, the scaling / movement processing circuit 108 uses a thinning method, an arithmetic method, an interpolation method, or the like to form a scaled image that is enlarged or reduced, and an edit image such as movement or mirror inversion.
Processing for changing the output timing and output order of the image data signal or the scanning speed in the sub-scanning direction is performed.

これら種々の信号処理を受けた画像データD87〜80
は、MTF補正回路109で後段の段調再現回路110で行われ
る２値化処理に起因するエッジ損失及びモアレ縞の発生
を防止するための空間フィルタ処理、即ち、２次微分フ
ィルタによるエッジ強調処理と平滑化フィルタによるス
ムージング処理が施される。The image data D87-80 subjected to these various signal processings
Is a spatial filter process for preventing the occurrence of edge loss and moiré fringes due to the binarization process performed in the subsequent stage tone reproduction circuit 110 in the MTF correction circuit 109, that is, the edge enhancement process using a second-order differential filter. And a smoothing filter.

MTF補正回路109で値が補正された画像データD97〜90
は、２種の閾値マトリクスが用意された階調再現回路11
0で１画素に５個のドットを割り当てたＬ×ｎのドット
マトリクスを階調単位区画とする面積階調法によって２
値化処理が施され、２値の画像信号VIDEO4〜０としてレ
ーザプリンタ部へ送られる。Image data D97 to D90 whose values have been corrected by the MTF correction circuit 109.
Is a tone reproduction circuit 11 provided with two types of threshold matrices.
In the area gradation method, an L × n dot matrix in which five dots are assigned to one pixel at 0 is used as a gradation unit section.
The image data is subjected to a binarization process and sent to the laser printer unit as binary image signals VIDEO4-0.

なお、CPU112は各画像処理及びスライダー14の動作を
制御するとともに、デジタル複写機Ａの上面に設けられ
た操作パネルの各種キーやカラー編集の領域指定用エデ
ィタ（不図示）又は各部のセンサーからの信号入力とレ
ーザプリンタ部の動作を制御する図外のホストCPUとの
シリアル通信を行う。また、ラインメモリ111は特定の
処理段階の画像データの一時記憶に用いられ、ROM113か
らはプログラム及び各種のデータが読み出される。The CPU 112 controls each image processing and the operation of the slider 14, and receives various keys on an operation panel provided on the upper surface of the digital copying machine A, an editor (not shown) for specifying an area for color editing, or a sensor from each unit. Serial communication is performed with a host CPU (not shown) that controls signal input and operation of the laser printer unit. The line memory 111 is used for temporarily storing image data at a specific processing stage, and programs and various data are read from the ROM 113.

第１図はMTF補正回路109のブロック図である。 FIG. 1 is a block diagram of the MTF correction circuit 109.

MTF補正回路109は、変倍・移動処理回路108からシリ
アル入力される画像データを４ライン分遅延させるメモ
リ部701と、２次微分フィルタを用いてメモリ部701から
出力される画像データに高域強調処理を施すエッジ強調
処理部702と、エッジ強調処理部702の高域強調処理と並
行して平滑化処理を行うスムージング処理部703と、エ
ッジ強調処理部702の出力とスムージング処理部703の出
力を混合する混合処理部704とから構成されている。The MTF correction circuit 109 includes a memory unit 701 that delays the image data serially input from the scaling / movement processing circuit 108 by four lines, and a high-frequency image data output from the memory unit 701 using a secondary differential filter. An edge enhancement processing unit 702 that performs enhancement processing, a smoothing processing unit 703 that performs a smoothing process in parallel with the high-frequency enhancement processing of the edge enhancement processing unit 702, an output of the edge enhancement processing unit 702, and an output of the smoothing processing unit 703. And a mixing processing unit 704 for mixing.

メモリ部701は、エッジ強調処理部702及びスムージン
グ処理部703に対して共通に備えられ、両部702、703が
行う空間フィルタ処理、即ち、１つの画素（注目画素）
に対応する画像データを周囲の画素の画像データに基づ
いて補正する演算操作を全画素について順次行うパイプ
ライン処理に合わせ、シリアル入力される画像データD8
7〜80を４ライン分格納し、新たに入力される画像デー
タD87〜80とともに５ライン〔（ｎ−２）〜（ｎ＋
２）〕の画像データを各ライン毎に信号SYNCKに従って
１画素分ずつパラレル出力するものである。このため、
メモリ部701は先入れ先出し方式の４個のラインメモリ7
11〜714を備え、前段から入力された画像データD87〜80
は、先ずラインメモリ714に１ライン分が格納された
後、画素の配列順に読み出され、ラインメモリ713、71
2、711へと順にシリアル転送される。つまり、ラインメ
モリ714に（ｎ＋２）ライン目の画像データD87〜80が書
き込まれるとき、２番目のラインメモリ713からは注目
画素のライン、即ち、ｎライン目の画像データD87〜80
が読み出され、転送最終段のラインメモリ711からは４
ライン前に入力された（ｎ−２）ライン目の画像データ
D87〜80が読み出される。The memory unit 701 is provided in common to the edge enhancement processing unit 702 and the smoothing processing unit 703, and the spatial filter processing performed by both units 702 and 703, that is, one pixel (pixel of interest)
The image data D8 serially input is performed in accordance with the pipeline processing of sequentially performing an arithmetic operation for correcting the image data corresponding to the pixel based on the image data of the surrounding pixels for all the pixels.
7 to 80 for four lines, and five lines [(n−2) to (n +) together with newly input image data D87 to D80.
2)] is output in parallel for each pixel in accordance with the signal SYNCK for each line. For this reason,
The memory unit 701 includes four line memories 7 of a first-in first-out method.
11 to 714, and image data D87 to 80 input from the previous stage
Are stored in the line memory 714 first, and then read out in the pixel arrangement order.
Serially transferred to 2,711. That is, when the image data D87 to D80 of the (n + 2) th line is written to the line memory 714, the line of the pixel of interest, that is, the image data D87 to D80 of the nth line is read from the second line memory 713.
Is read from the line memory 711 at the final stage of the transfer.
Image data of the (n-2) th line input before the line
D87 to D87 are read.

エッジ強調処理部702は、２次微分画像データED08〜0
0を生成する２次微分フィルタ部720、２次微分画像デー
タED08〜00の値を増減する強調制御ROM721、強調制御RO
M721から出力される画像データED27〜20とメモリ部701
から入力されるｎライン目の画像データD87〜80とを加
算する加算器722を有し、高域強調画像データEGD37〜30
を出力する。The edge enhancement processing unit 702 is configured to output the second derivative image data ED08-0
Second derivative filter unit 720 for generating 0, emphasis control ROM 721 for increasing or decreasing the value of second derivative image data ED08 to 00, emphasis control RO
Image data ED27-20 output from M721 and memory unit 701
And an adder 722 for adding the image data D87-80 of the n-th line input from the
Is output.

２次微分フィルタ部720では、メモリ部701から信号SY
NCKに同期して１画素分ずつ同時に入力される（ｎ−
２）、ｎ、（ｎ＋２）ライン目の画像データD87〜80に
基づいて原画像の２次微分画像（ラプラシアン画像）に
対応する２次微分画像データED08〜00を生成する２次微
分空間フィルタ処理が行われる。このフィルタ処理で
は、後述する２値化処理で用いられる閾値マトリクスに
合わせて選択信号SHARP・MODEによりフィルタ処理の方
向性が切り換えられる。In the secondary differential filter unit 720, the signal SY is output from the memory unit 701.
Simultaneously input one pixel at a time in synchronization with NCK (n-
2) second-order differential spatial filter processing for generating second-order differential image data ED08 to 00 corresponding to the second-order differential image (Laplacian image) of the original image based on the image data D87 to 80 of the n, (n + 2) th lines Is performed. In this filter processing, the directionality of the filter processing is switched by the selection signal SHARP / MODE according to a threshold matrix used in the binarization processing described later.

第２図（ａ）及び（ｂ）は２次微分空間フィルタ処理
の方向性を示す図である。FIGS. 2A and 2B are diagrams showing the directionality of the second-order differential spatial filter processing.

荷重マトリスク（マスク）M1で図式表現される空間フ
ィルタ処理では、マトリクスの中心に対応する注目画素
と、これに対して主、副の両走査方向に１画素隔てて位
置する４つの周辺画素を処理の対象とし、注目画素に
「１」、各周辺画素に「−1/4」の荷重係数（重み付
け）を与え、これら５画素の画像データD87〜80の総和
を算出することにより、両走査方向のエッジを強調する
ためのラプラシアン画像が生成される。また、マトリク
スM2で示される空間フィルタ処理では、注目画素と、両
走査方向に対して45度の傾きをもつ斜め方向に１画素隔
てて位置する４つの周辺画素を処理の対象としてデータ
演算が行われ、斜め方向のエッジ損失を防止するための
ラプラシアン画像が生成される。このようなフィルタ処
理を実現するための具体的な回路構成は後述する。２次
微分フィルタ部720から出力される９ビットの２次微分
画像データED08〜00は、強調制御ROM721へ加えられると
ともに、エッジ強調処理部702の出力とスムージング処
理部703の出力の混合制御信号として混合処理部704へ出
力される。In the spatial filter processing represented graphically by the weight matrix (mask) M1, the pixel of interest corresponding to the center of the matrix and the four peripheral pixels located one pixel apart in both the main and sub scanning directions are processed. By applying a weighting factor (weighting) of “1” to the target pixel and “−1/4” to each peripheral pixel, and calculating the sum of the image data D87 to D80 of these five pixels, A Laplacian image for enhancing the edge of is generated. In the spatial filter processing indicated by the matrix M2, data processing is performed on a target pixel and four peripheral pixels located one pixel apart in an oblique direction having a 45-degree inclination with respect to both scanning directions. Thus, a Laplacian image for preventing edge loss in the oblique direction is generated. A specific circuit configuration for implementing such a filtering process will be described later. The 9-bit secondary differential image data ED08 to ED00 output from the secondary differential filter unit 720 are added to the enhancement control ROM 721, and are used as a mixed control signal of the output of the edge enhancement processing unit 702 and the output of the smoothing processing unit 703. Output to mixing processing section 704.

強調制御ROM721では、その上位アドレスとしてCPU112
より与えられる鮮鋭化データSHARP・DATA（３ビット）
に応じて、下位アドレスとして入力される２次微分画像
データED08〜00を所定倍した画像データED27〜20が読み
出される。In the emphasis control ROM 721, the CPU 112
Sharp data provided by SHARP ・ DATA (3 bits)
, The image data ED27 to ED20 obtained by multiplying the secondary differential image data ED08 to ED08 input as the lower address by a predetermined number are read out.

第３図は強調制御ROM721の入出力の関係を示すグラ
フ、第４図は鮮鋭化データSHARP・DATAと第３図の傾きt
anθとの関係を示す図である。なお、第４図には鮮鋭化
データSHARP・DATAとスムージング処理部703で選択され
る平滑化マトリクスサイズとの適合関係を合わせて示し
ている。FIG. 3 is a graph showing the relationship between the input and output of the emphasis control ROM 721, and FIG. 4 is the sharpening data SHARP • DATA and the slope t in FIG.
It is a figure showing the relation with anθ. FIG. 4 also shows the matching relationship between the sharpened data SHARP.DATA and the smoothing matrix size selected by the smoothing processing unit 703.

第３図のように「−Ｅ」〜「Ｅ」の２次微分画像デー
タED08〜00は、ノイズ成分の増加を防止するため切り捨
てられ、一定値「Ｅ」以上の絶対値をもつ２次微分画像
データED08〜00に対してのみ倍加補正が加えられる。As shown in FIG. 3, the secondary differential image data ED08 to 00 of "-E" to "E" are truncated to prevent the noise component from increasing, and the secondary differential image data having an absolute value equal to or larger than a constant value "E" The doubling correction is applied only to the image data ED08 to ED00.

第４図をも参照して、例えば、図外の操作キーにより
標準のシャープネス（鮮鋭度）が指定されているとき、
鮮鋭化データSHARP・DATAは「３」（011B）となり、グ
ラフ上の直線の傾きを表すtanθ、つまり、強調係数の
値は「１」である。このとき強調制御ROM721からは入力
された２次微分画像データED08〜00と同じ値の画像デー
タED27〜20が読み出される。SHARP・DATAが「６」のと
きには、２次微分画像データED08〜00を1.75倍した画像
データED27〜20が読み出される。このように２次微分画
像データED08〜00は指定されるシャープネスの大小によ
り定まる倍率に従って線形変換される。Referring to FIG. 4, for example, when standard sharpness (sharpness) is designated by an operation key outside the figure,
The sharpened data SHARP • DATA becomes “3” (011B), and tan θ representing the inclination of the straight line on the graph, that is, the value of the enhancement coefficient is “1”. At this time, image data ED27 to ED20 having the same value as the input second differential image data ED08 to ED00 are read from the emphasis control ROM 721. When SHARP.DATA is "6", image data ED27 to ED20 obtained by multiplying second differential image data ED08 to ED00 by 1.75 are read. As described above, the secondary differential image data ED08 to ED00 are linearly converted in accordance with the magnification determined by the specified sharpness.

加算器722は、元の画像から所定倍のラプラシアン画
像を減じる操作に相応する演算を行い、その算術和は空
間周波数における高域を強調した画像データEGD37〜30
として出力される。The adder 722 performs an operation corresponding to an operation of subtracting a Laplacian image of a predetermined size from the original image, and the arithmetic sum thereof is used as image data EGD37 to 30 emphasizing a high frequency in a spatial frequency.
Is output as

一方、エッジ強調処理部702で行われる高域強調処理
と並行してスムージング処理部703では、メモリ部701か
ら入力される（ｎ−２）、（ｎ−１）、ｎ、（ｎ＋
１）、（ｎ＋２）ライン目の画像データD87〜80を副走
査方向、主走査方向の順に荷重平均化する平滑化処理と
しての空間フィルタ処理が行われる。このフィルタ処理
では、上述のようにシャープネスの指定に応じて選択信
号SMOOTH・MODE1,2、選択信号 選択信号SMOOTH・LVL1,2により平滑化マトリクスのサイ
ズが選択される（第４図参照）。On the other hand, in parallel with the high-frequency emphasis processing performed by the edge emphasis processing section 702, the smoothing processing section 703 receives (n−2), (n−1), n, (n +) input from the memory section 701.
A spatial filter process is performed as a smoothing process for averaging the weights of the image data D87 to D80 of the 1) and (n + 2) lines in the sub-scanning direction and the main scanning direction. In this filter processing, as described above, the selection signal SMOOTH • MODE1,2 and the selection signal The size of the smoothing matrix is selected by the selection signals SMOOTH · LVL1,2 (see FIG. 4).

第５図（ａ）及び（ｂ）は平滑化マトリクスを示す図
である。FIGS. 5A and 5B are diagrams showing a smoothing matrix.

マトリクスM3、M4のマトリクスサイズはそれぞれ、５
×５、３×３であり、双方において中央に近くなるほど
大きな荷重係数が与えられている。Each of the matrices M3 and M4 has a matrix size of 5
× 5, 3 × 3, and in both cases, a larger load coefficient is given closer to the center.

これらマトリクスM3、M4で示される平滑化処理によ
り、注目画素の画像データD87〜80は、図に示された重
み付けによる５×５個又は３×３個のデータの荷重平均
値に置き換えられ、画像データSMD27〜20として出力さ
れる。なお、画像データSMD27〜20は８ビットデータの
最大値「255」を越えないよう所定の係数演算操作によ
り規格化される。By the smoothing processing shown by these matrices M3 and M4, the image data D87 to 80 of the pixel of interest is replaced with a weighted average value of 5 × 5 or 3 × 3 data by weighting shown in FIG. Output as data SMD27-20. The image data SMD27 to SMD20 are standardized by a predetermined coefficient operation so as not to exceed the maximum value "255" of the 8-bit data.

このようなフィルタ処理を実現するための具体的な回
路構成は後述する。A specific circuit configuration for implementing such a filtering process will be described later.

スムージング処理部703から出力された画像データSMD
27〜20は、エッジ強調処理部702の出力画像データEGD37
〜30と同期して混合処理部704に加えられる。Image data SMD output from smoothing processing unit 703
27 to 20 are output image data EGD37 of the edge enhancement processing unit 702.
30 is added to the mixing processing unit 704 in synchronization with.

混合処理部704は、エッジ強調処理部702の２次微分フ
ィルタ部720から出力される２次微分画像データED08〜0
0を絶対値データED17〜10に変換し、その上位３ビット
を混合制御データMIX7〜５として出力する絶対値算出回
路741、エッジ強調処理部702の出力である画像データEG
D37〜30及びスムージング処理部703の出力である画像デ
ータSMD27〜20によってそれぞれ下位アドレスが指定さ
れ、共通に与えられる混合制御データMIX7〜５によって
上位アドレスが指定される混合規格ROM742、743、これ
ら混合規格ROM742、743の出力を加算してその算術和デ
ータを画像データD97〜90として後段の階調再現回路110
へ出力する加算器744により構成されている。The mixing processing unit 704 outputs the secondary differential image data ED08 to ED08-0 output from the secondary differential filter unit 720 of the edge enhancement processing unit 702.
0 is converted to absolute value data ED17 to ED10, the absolute value calculation circuit 741 which outputs the upper 3 bits as mixed control data MIX7 to MIX5, and image data EG which is the output of the edge enhancement processing unit 702.
A mixed standard ROM 742, 743, in which a lower address is specified by D37-30 and image data SMD27-20 output from the smoothing processing unit 703, respectively, and an upper address is specified by commonly provided mixing control data MIX7-5, The outputs of the standard ROMs 742 and 743 are added, and the arithmetic sum data thereof is converted into image data D97 to D90.
And an adder 744 that outputs the result to the adder 744.

２次微分画像データED08〜00は９ビットの最上位ビッ
トを符号ビットとして「−255〜255」の値をもち、絶対
値算出回路741によって２の補数で表された負数はその
絶対値に対応する正数に変換される。したがって、絶対
値データED17〜10は「０〜255」の値をもち、混合制御
データMIX7〜５は「０〜255」を「32」刻みで８段階に
分けた各段階を表すことになる。The secondary differential image data ED08 to ED00 have a value of "-255 to 255" with the most significant bit of 9 bits as a sign bit, and a negative number represented by a two's complement by the absolute value calculation circuit 741 corresponds to the absolute value. Is converted to a positive number. Therefore, the absolute value data ED17 to ED10 have a value of “0 to 255”, and the mixing control data MIX7 to MIX5 represent each stage of “0 to 255” divided into eight stages in “32” steps.

第６図は混合制御データMIX7〜５と画像データEGD37
〜30及び画像データSMD27〜20の混合量との関係を示す
図である。FIG. 6 shows mixing control data MIX7 to MIX5 and image data EGD37.
30 is a diagram showing a relationship between the image data SMD and the mixed amount of image data SMDs 27 to 20. FIG.

混合規格ROM742、743からは、それぞれ予め記憶され
ているデータの中から混合制御データMIX7〜５に応じ、
画像データEGD37〜30又は画像データSMD27〜20に対して
同図に示される係数を乗じた値のデータが読み出され
る。この係数は、混合制御データMIX7〜５が大きくなる
に従ってエッジ強調処理をスムージング処理に対して優
先させ、且つ加算器744での算術和が「255」を越えない
よう規格化する値が設定されている。From the mixed standard ROMs 742 and 743, according to the mixed control data MIX7 to MIX5 from the data stored in advance,
Data of a value obtained by multiplying the image data EGD37 to 30 or the image data SMD27 to 20 by the coefficient shown in FIG. As this coefficient, a value is set such that the edge emphasis processing is prioritized over the smoothing processing as the mixing control data MIX7 to MIX5 increases, and the arithmetic sum in the adder 744 does not exceed "255". I have.

例えば、混合制御データMIX7〜５が「２」（010B）の
とき、混合規格ROM742から画像データEGD37〜30に2/7を
乗じた値のデータが、混合規格ROM743から画像データSM
D27〜20に5/7を乗じた値のデータが読み出され、それぞ
れ加算器744に加えられる。For example, when the mixed control data MIX7 to MIX5 is "2" (010B), the data of the value obtained by multiplying the image data EGD37 to 30 by 2/7 from the mixed standard ROM742 is the image data SM from the mixed standard ROM743.
Data of a value obtained by multiplying D27 to D27 by 5/7 is read out and added to the adder 744, respectively.

このように本実施例では、エッジ強調処理のために生
成する２次微分画像データED08〜00により画像データEG
D37〜30と画像データSMD27〜20の混合の制御が行われる
ので、混合制御信号の生成手段を別途設ける必要がな
く、回路構成の簡略化が図られている。As described above, in the present embodiment, the image data EG is generated by the second differential image data ED08 to ED08 generated for the edge enhancement processing.
Since the mixing of D37 to D30 and the image data SMD27 to SMD20 is controlled, there is no need to separately provide a means for generating a mixing control signal, and the circuit configuration is simplified.

第７図は第１図の２次微分フィルタ部720のブロック
図である。FIG. 7 is a block diagram of the secondary differential filter unit 720 of FIG.

メモリ部701から入力された（ｎ−２）、ｎ、（ｎ＋
２）ライン目の画像データD87〜80はそれぞれ、マトリ
クスレジスタ750を構成する遅延回路751〜755、756〜76
0、761〜765によって信号SYNCKに同期して順次遅延され
る。(N−2), n, (n +) input from the memory unit 701
2) The image data D87 to D80 of the line are delay circuits 751 to 755 and 756 to 76, respectively, which constitute the matrix register 750.
0, 761 to 765, sequentially delayed in synchronization with the signal SYNCK.

遅延回路755、753、751、760、758、756、765、763、
761の出力をそれぞれ、、…、とした場合、フ
ィルタ処理であるタイミングにおいて、が注目画素、
その他が周辺画素に対応付けられる。は加算器770
に、その他は処理の方向性を選択するためのセレクタ76
6に入力される。選択信号SHARP・MODEが「Ｈ」のとき、
セレクタ766は走査方向の処理として、、、を
選択し、「Ｌ」のときには、斜め方向の処理として、
、、を選択する。セレクタ766により選択された
４つの周辺画素データ〜又は〜は加算器767で
加算され、その算術和データは乗算器768及び２の補数
回路769によって荷重係数倍、即ち、「−1/4」倍された
後、加算器770へ入力される。加算器770では、注目画素
のデータと周辺画素のデータ〜又は〜とが加
算され、２次元２次の空間微分演算によるデジタルラプ
ラシアン画像が生成される。Delay circuits 755, 753, 751, 760, 758, 756, 765, 763,
If the outputs of 761 are respectively,..., At the timing of the filter processing,
Others are associated with peripheral pixels. Is the adder 770
Others are selectors 76 for selecting the direction of processing.
Entered in 6. When the selection signal SHARP MODE is "H",
The selector 766 selects, as processing in the scanning direction, and when “L”, processing in the oblique direction is performed.
Select,. The four peripheral pixel data selected by the selector 766 are added by an adder 767, and the arithmetic sum data is multiplied by a weighting factor, that is, "-1/4" by a multiplier 768 and a two's complement circuit 769. After that, it is input to the adder 770. In the adder 770, the data of the target pixel and the data of the peripheral pixels are added to generate a digital Laplacian image by a two-dimensional secondary spatial differentiation operation.

第８図は第１図のスムージング処理部703のブロック
図である。FIG. 8 is a block diagram of the smoothing processing unit 703 of FIG.

スムージング処理部703は、上述のマトリクスM3、M4
における副走査方向の荷重平均を算出するための演算部
771aと、主走査方向の荷重平均を算出するための演算部
771bとで構成され、両演算部771a、771bを同一の回路構
成とすることにより、ゲートアレイ化に伴うレイアウト
パターンの単純化が図られている。即ち、各演算部771
a、771bはそれぞれ、信号SYNCKに同期して入力データを
シフトする遅延回路772a〜781a、772b〜781b、入力セレ
クタ795a〜798a、795b〜798b、所定の荷重係数が乗数と
して与えている乗算器782a〜788a、782b〜788b、加算器
789a〜793a、789b〜793b、マトリクスサイズを選択する
ための出力セレクタ794a、794bを備えている。ただし、
演算部771aの入力セレクタ795a〜798aは常時「Ｌ」の信
号SMOOTH・MODE1により、それぞれ遅延回路773a〜776a
の出力を選択するよう固定され、演算部771bの入力セレ
クタ795b〜798bは常時「Ｈ」の信号SMOOTH・MODE2によ
り、それぞれ遅延回路777b〜780bの出力を選択するよう
固定されている。The smoothing processing unit 703 includes the above-described matrices M3 and M4
Calculation unit for calculating the average load in the sub-scanning direction at
771a and a calculation unit for calculating the average load in the main scanning direction
771b, and by using the same circuit configuration for both arithmetic units 771a and 771b, the layout pattern is simplified with the gate array. That is, each operation unit 771
Reference numerals a and 771b denote delay circuits 772a to 781a and 772b to 781b for shifting input data in synchronization with the signal SYNCK, input selectors 795a to 798a and 795b to 798b, and a multiplier 782a to which a predetermined weighting factor is given as a multiplier. ~ 788a, 782b ~ 788b, adder
789a to 793a, 789b to 793b, and output selectors 794a and 794b for selecting a matrix size are provided. However,
The input selectors 795a to 798a of the arithmetic unit 771a always output the delay circuits 773a to 776a by the "L" signal SMOOTH MODE1.
, And the input selectors 795b to 798b of the arithmetic unit 771b are fixed to always select the outputs of the delay circuits 777b to 780b by the signal SMOOTH MODE2 of "H".

出力セレクタ794a、794bにはそれぞれ選択肢入力とし
て、５画素の荷重平均値の出力Fa、Fb、３画素の荷重平
均値の出力Ha、Hb、注目画素のスルーの値である出力S
a、Sbが加えられている。The output selectors 794a and 794b each have a choice of inputs, outputs Fa and Fb of the weighted average of five pixels, outputs Fa and Fb, outputs Ha and Hb of the weighted average of three pixels, and an output S which is a through value of the pixel of interest.
a, Sb are added.

出力Fa及びFbが選択されるときはマトリクスM3による
平滑化処理、出力Ha及びHbが選択されるときはマトリク
スM4による処理となるが、信号 SMOOTH・LVL1,2の組み合わせ選ぶことにより、平滑化マ
トリクスを第９図に示すように、主、副走査方向の対象
画素数の異なる変形荷重マトリクスとすることができ
る。When outputs Fa and Fb are selected, smoothing processing by matrix M3 is performed. When outputs Ha and Hb are selected, processing by matrix M4 is performed. By selecting the combination of SMOOTH · LVL1,2, the smoothing matrix can be a deformation load matrix having different numbers of target pixels in the main and sub-scanning directions as shown in FIG.

以上のようにMTF補正回路109で前処理が施さるた画像
データD97〜90は、次段の階調再現回路110で２値化処理
を受ける。The image data D97 to D90 pre-processed by the MTF correction circuit 109 as described above are subjected to a binarization process by the next-stage tone reproduction circuit 110.

第10図は階調再現回路110のブロック図である。 FIG. 10 is a block diagram of the tone reproduction circuit 110.

階調再現回路110は、MTF補正回路109からの画像デー
タD97〜90（８ビット）とROM113から読み出された閾値
データSD（８ビット）とを比較し、１画素に対して５個
の２値データを出力するものであり、閾値データSDを一
時的に格納するための階調パターン生成RAM（以下「RA
M」と略す）201〜205、RAM201〜205から読み出した閾値
データSDを画像データD97〜90と同期をとるためにラッ
チするラッチ回路211〜215、ラッチ回路211〜215からの
閾値データSDと画像データD97〜90とを比較し、画像デ
ータD97〜90を２値化した画像信号を出力する５つのコ
ンパレータ221〜225、RAM201〜205から閾値データSDを
読み出すときのアドレスを発生するアドレスカウンタ23
2、234、アドレスカウンタ232、234からの読み出し用ア
ドレスバスXA及びYAとCPU112からの書き込み用アドレス
バスMAとを選択するアドレスセレクタ236を有してい
る。The tone reproduction circuit 110 compares the image data D97 to D90 (8 bits) from the MTF correction circuit 109 with the threshold data SD (8 bits) read from the ROM 113, and calculates five 2 It outputs value data, and a gradation pattern generation RAM (hereinafter referred to as “RA”) for temporarily storing threshold data SD.
M ") 201-205, latch circuits 211-215 for latching threshold data SD read from RAMs 201-205 to synchronize with image data D97-90, threshold data SD from latch circuits 211-215 and image Five comparators 221-225 for comparing the data D97-90 with the data D97-90 and outputting an image signal obtained by binarizing the image data D97-90, and an address counter 23 for generating an address for reading the threshold data SD from the RAM 201-205.
2, 234, and an address selector 236 for selecting the read address buses XA and YA from the address counters 232 and 234 and the write address bus MA from the CPU 112.

RAM201〜205は、文字画像に適する８階調と網点画像
に適する29階調の画像形成に対応する２種類のデータ集
合、即ち後述する階調パターンＦと階調パターンＧのい
ずれか一方に属する閾値データSD群を格納するもので、
選択された画像形成モードに応じて、階調パターンＦ又
はＧを構成するように、閾値データSDがROM113から転送
されて格納される。The RAMs 201 to 205 store two types of data sets corresponding to image formation of 8 gradations suitable for a character image and 29 gradations suitable for a halftone image, that is, one of a gradation pattern F and a gradation pattern G described later. It stores the threshold data SD group to which it belongs,
The threshold data SD is transferred from the ROM 113 and stored so as to form the gradation pattern F or G according to the selected image forming mode.

ROM113からの転送時には、アドレスセレクタ236はCPU
アドレスバスMAを選択しており、RAM201〜205はCPU112
により書き込みアドレスが指定され、CPUデータバスMD7
〜０から閾値データSDが書き込まれる。閾値データSDを
RAM201〜205から読み出すときには、アドレスセレクタ2
36は、アドレスカウンタ232、234からの読み出し用アド
レスバスXA、YAを選択し、これらを上位ビット及び下位
ビットに割りつけてRAM201〜205のアドレス端子に出力
する。When transferring data from the ROM 113, the address selector 236
Address bus MA is selected, and RAMs 201-205 are
Specifies the write address, and the CPU data bus MD7
Threshold data SD is written from ０0. Threshold data SD
When reading from RAM 201-205, address selector 2
36 selects the read address buses XA and YA from the address counters 232 and 234, allocates them to the upper bits and the lower bits, and outputs them to the address terminals of the RAMs 201 to 205.

一方のアドレスカウンタ232は、１画素分の画像デー
タD97〜90の転送タイミングの基準となる上述の信号SYN
CKの入力によりカウントアップし、他方のアドレスカウ
ンタ234は、１ライン周期の基準となる水平同期信号TG
によりカウントアップを行う。One of the address counters 232 is a signal SYN which serves as a reference for the transfer timing of the image data D97 to D90 for one pixel.
The counter is incremented by the input of CK, and the other address counter 234 is a horizontal synchronization signal TG which is a reference of one line cycle.
To count up.

また、RAM201〜205に階調パターンＦの閾値データSD
が格納されているとき、アドレスカウンタ232は「０」
〜「６」をカウントし、アドレスカウンタ234はクリア
状態を保持し、RAM201〜205に階調パターンＧの閾値デ
ータSDが格納されているときには、アドレスカウンタ23
2は「０」〜「13」をカウントし、アドレスカウンタ234
は「０」〜「１」をカウントするようCPU112により初期
設定される。Further, the threshold data SD of the gradation pattern F is stored in the RAM 201 to 205.
Is stored, the address counter 232 is set to “0”.
To "6", the address counter 234 holds the clear state, and when the threshold data SD of the gradation pattern G is stored in the RAM 201 to 205, the address counter 234
2 counts from "0" to "13", and the address counter 234
Is initialized by the CPU 112 to count “0” to “1”.

したがって、RAM201〜205は、階調パターンＦの閾値
データSDが格納されているときは７画素毎に、階調パタ
ーンＧの閾値データSDが格納されているときは１ライン
分の２値化処理に際しては14画素毎に同じアドレスが指
定される。Therefore, the RAMs 201 to 205 perform binarization processing for every seven pixels when the threshold data SD of the gradation pattern F is stored, and for one line when the threshold data SD for the gradation pattern G is stored. At this time, the same address is specified for every 14 pixels.

このようなアドレス指定によって、RAM201〜205に格
納された閾値データSDが１つずつ読み出され、読み出さ
れた計５つの閾値データSDは、それぞれラッチ回路211
〜215にラッチされる。By such addressing, the threshold data SD stored in the RAMs 201 to 205 is read one by one, and the read five threshold data SD are read by the latch circuit 211, respectively.
Latched to ~ 215.

転送タイミングが調整されてラッチ回路211〜215から
出力された計５つの閾値データSDは、それぞれコンパレ
ータ221〜225に共通に与えられる１画素分の画像データ
D97〜90と、同時に比較される。A total of five threshold data SD output from the latch circuits 211 to 215 after the transfer timing is adjusted are image data for one pixel which are commonly provided to the comparators 221 to 225, respectively.
It is compared with D97-90 at the same time.

これにより、画像データD97〜90は閾値データSDに基
づいて２値化され、１つの画素に対して５つの２値デー
タが同時にコンパレータ221〜225から出力される。これ
ら２値化信号は、インバータ230、230…で反転された
後、階調再現された画像信号VIDEO4〜０としてレーザプ
リンタ部へ送られる。As a result, the image data D97 to D90 are binarized based on the threshold data SD, and five binary data for one pixel are simultaneously output from the comparators 221 to 225. These binary signals are inverted by the inverters 230, 230,... And then sent to the laser printer unit as gradation-reproduced image signals VIDEO4-0.

第11図は階調パターンＦによる形成画像を示す図であ
り、第12図は階調パターンＧによる形成画像を示す図で
ある。これらの図において、数字の大小は閾値データSD
の大小に対応している。FIG. 11 is a diagram showing an image formed by the gradation pattern F, and FIG. 12 is a diagram showing an image formed by the gradation pattern G. In these figures, the magnitude of the numbers is the threshold data SD
It corresponds to large and small.

階調パターンＦによる場合、RAM201〜205のそれぞれ
には、「０」〜「255」を階段分けした各階段の閾値で
ある「１」〜「７」の７つの閾値データSDからなる閾値
データSD群が１組ずつ上述のように格納されており、こ
の場合の形成画像における階調単位区画H1は、７×１の
ドットマトリクスとなり、８（＝７×１＋１）階調の階
調再現画像の形成を行うことができる。In the case of the gradation pattern F, each of the RAMs 201 to 205 has threshold data SD including seven threshold data SD of “1” to “7”, which are thresholds of each step obtained by dividing “0” to “255”. The groups are stored one by one as described above. In this case, the gradation unit section H1 in the formed image is a 7 × 1 dot matrix, and a gradation reproduction image of 8 (= 7 × 1 + 1) gradations is obtained. The formation can take place.

コンパレータ221〜225は、各入力端子Ｐに加えられる
閾値データSDの値より各入力端子Ｑに共通に加えられる
画像データD97〜90の値が大きいときには「Ｈ」レベル
の信号を出力する。つまり、ライン１〜５における各画
素ｊ、（ｊ＋１）、…（ｊ＋７）の画像データD97〜90
の値が、例えばいずれも「４」のときには、閾値データ
SDの値が「３」以下のときに各コンパレータ221〜225の
出力が「Ｈ」となる。Each of the comparators 221 to 225 outputs an “H” level signal when the value of the image data D97 to D90 commonly applied to each input terminal Q is larger than the value of the threshold data SD applied to each input terminal P. That is, image data D97 to 90 of each pixel j, (j + 1),... (J + 7) in lines 1 to 5
Are all “4”, the threshold data
When the value of SD is equal to or less than “3”, the output of each of the comparators 221 to 225 becomes “H”.

第11図の斜線部分は、画像形成時に色材料を付着させ
る表示ドットを示し、白色部分は、画像形成用紙の下地
がそのまま現れる非表示ドットを示している。同図の例
では、「１」〜「３」の閾値データSDに対応するドット
が表示ドットであるが、画像データD97〜90が「５」で
あれば、「２」の右隣りの「４」に対応するドットも表
示ドットとなり、さらに画像データD97〜90が「６」で
あれば「３」の左隣りの「５」に対応するドットも表示
ドットとなる。即ち、階調単位区画H1と等しい区画領域
h1内で、「１」に対応するドット（成長核）の左右に交
互に１つずつ表示ドットが増加するが、この階調パター
ンＦの場合は成長核が副走査方向に一列に並ぶので、文
字画像部で主走査方向のエッジ切れが発生し易い。In FIG. 11, hatched portions indicate display dots to which a color material is attached during image formation, and white portions indicate non-display dots where the base of the image forming paper appears as it is. In the example shown in the figure, the dots corresponding to the threshold data SD of “1” to “3” are display dots, but if the image data D97 to D90 is “5”, “4” on the right side of “2” is displayed. Is also a display dot, and if the image data D97 to D97 are "6", the dot corresponding to "5" on the left of "3" is also a display dot. That is, a section area equal to the gradation unit section H1
Within h1, display dots increase one by one alternately to the left and right of the dot (growth nucleus) corresponding to "1". In the case of this gradation pattern F, the growth nuclei are arranged in a line in the sub-scanning direction. Edge breaks in the main scanning direction easily occur in the character image portion.

したがって、この場合には上述のエッジ強調処理部70
2では、フィルタ処理用の荷重マトリクスM1（第２図参
照）による走査方向の２次微分画像データED08〜00の生
成が行われる。Therefore, in this case, the edge enhancement processing unit 70 described above is used.
In step 2, the secondary differential image data ED08 to ED00 in the scanning direction is generated by the load matrix M1 for filtering (see FIG. 2).

階調パターンＧの場合には、第12図に示すように、階
調単位区画H2は、奇数ラインに形成される区画領域h2a
と偶数ラインに形成される区画領域h2bとからなる14×
２のドットマトリクスであり、これにより29階調の画像
形成を行うことができる。In the case of the gradation pattern G, as shown in FIG. 12, the gradation unit section H2 is a section area h2a formed on an odd line.
14 × consisting of the divided area h2b formed on the even-numbered line
2 dot matrices, which can form an image of 29 gradations.

この場合には、一方の区画領域h2a又はh2bについて見
れば、階調パターンＦの場合と同様に原稿Ｄが濃くなる
に従って、「１」又は「２」に対応する成長核の左右に
交互に１つずつ表示ドットが増加するが、走査方向に対
して45度傾いた方向のエッジ切れが発生し易いので、エ
ッジ強調処理部702では、マトリクスM2による斜め方向
の２次微分画像データED08〜00の生成が行われる。In this case, looking at one of the divided areas h2a or h2b, as in the case of the gradation pattern F, as the document D becomes darker, the left and right growth nuclei corresponding to “1” or “2” are alternately left and right. Although the number of display dots increases one by one, edge breaks in a direction inclined at 45 degrees to the scanning direction are likely to occur. Therefore, the edge enhancement processing unit 702 generates the second derivative image data ED08 to 00 in the oblique direction using the matrix M2. Generation occurs.

上述の実施例においては、MTF補正回路109のスムージ
ング処理部703は同一回路構成の２つの演算部771a、771
bで構成されているが、演算部771bの後段にさらに同様
の演算部を接続することにより、平滑化の対象とする主
走査方向の画素数を増加し、平滑化処理を多様化させる
ことができる。In the above-described embodiment, the smoothing processing unit 703 of the MTF correction circuit 109 includes two arithmetic units 771a and 771 having the same circuit configuration.
b, the number of pixels in the main scanning direction to be smoothed can be increased and the smoothing process can be diversified by connecting a further similar calculation unit at the subsequent stage of the calculation unit 771b. it can.

上述の実施例においては、MTF補正回路109の混合処理
部704では、混合規格ROM742、743、加算器744、及び混
合制御データMIX7〜５により、エッジ強調部702、スム
ージング処理部703の出力である画像データEGD37〜30、
SMD27〜20の混合調整を行っているが、構成の簡略化を
図る場合には、混合規格ROM742、743、加算器744を省略
し、代わりに信号選択手段を設け、混合制御データMIX7
〜５を用いて画像データEGD37〜30、SMD27〜20の一方を
出力画像データD97〜90として選択するようにしてもよ
い。In the above-described embodiment, the output of the edge enhancement unit 702 and the smoothing processing unit 703 in the mixing processing unit 704 of the MTF correction circuit 109 is obtained by the mixing standard ROMs 742 and 743, the adders 744, and the mixing control data MIX7 to MIX5. Image data EGD37-30,
Although mixing adjustment of SMDs 27 to 20 is performed, in order to simplify the configuration, the mixing standard ROMs 742 and 743 and the adder 744 are omitted, and a signal selecting means is provided instead, and the mixing control data MIX7
5, one of the image data EGD37 to EGD30 and SMD27 to 20 may be selected as the output image data D97 to D90.

〔発明の効果〕〔The invention's effect〕

本発明によると、エッジ強調手段の２次微分フィルタ
の出力によりエッジ強調手段と平滑化手段の出力の混合
比又は両出力の一方の選択を制御するようにしたので、
混合制御信号を発生する手段を別途設ける必要がなく、
構成の簡略化とコストダウンが可能となる。According to the present invention, the output of the secondary differential filter of the edge enhancement means controls the mixing ratio of the outputs of the edge enhancement means and the smoothing means or the selection of one of the two outputs.
There is no need to provide a separate means for generating a mixing control signal,
The structure can be simplified and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

図面は本発明の実施例を示し、第１図はMTF補正回路の
ブロック図、第２図（ａ）及び（ｂ）は２次微分空間フ
ィルタ処理の方向性を示す図、第３図は強調制御ROMの
入出力の関係を示すグラフ、第４図は鮮鋭化データと第
３図の傾きとの関係を示す、第５図は平滑化マトリクス
を示す図、第６図は混合制御データと画像データの混合
量との関係を示す図、第７図は第１図の２次微分フィル
タ部のブロック図、第８図は第１図のスムージング処理
部のブロック図、第９図は出力セレクタに加える選択信
号の組み合わせとマトリクスサイズの関係を示す図、第
10図は階調再現回路のブロック図、第11図及び第12図は
形成画像を示す平面図、第13図はイメージリーダ部の光
学系を示す斜視図、第14図はメージセンサーの平面図、
第15図は第14図のCCDセンサーチップの受光部を模式的
に示す拡大図、第16図は画像処理装置のブロック図であ
る。 701……メモリ部（メモリ手段）、702……エッジ強調処
理部（エッジ強調手段）、703……スムージング処理部
（スムージング手段）、704……混合処理部（出力調整
手段）、720……２次微分フィルタ部、Ｂ……画像処理
装置、M3、M4……平滑化マトリクス、VIDEO4〜０……画
像信号。1 shows an embodiment of the present invention, FIG. 1 is a block diagram of an MTF correction circuit, FIGS. 2 (a) and 2 (b) show directions of second-order differential spatial filtering, and FIG. 4 is a graph showing the relationship between the input and output of the control ROM, FIG. 4 is a diagram showing the relationship between the sharpened data and the inclination in FIG. 3, FIG. 5 is a diagram showing a smoothing matrix, and FIG. FIG. 7 is a block diagram of a secondary differential filter unit in FIG. 1, FIG. 8 is a block diagram of a smoothing processing unit in FIG. 1, and FIG. 9 is an output selector. FIG. 9 is a diagram showing a relationship between a combination of selection signals to be added and a matrix size.
10 is a block diagram of a tone reproduction circuit, FIGS. 11 and 12 are plan views showing formed images, FIG. 13 is a perspective view showing an optical system of an image reader unit, and FIG. 14 is a plan view of a image sensor. ,
FIG. 15 is an enlarged view schematically showing a light receiving section of the CCD sensor chip of FIG. 14, and FIG. 16 is a block diagram of the image processing device. 701: memory unit (memory means), 702: edge enhancement processing unit (edge enhancement means), 703: smoothing processing unit (smoothing means), 704: mixing processing unit (output adjustment means), 720 ... 2 Next differential filter unit, B: image processing device, M3, M4: smoothing matrix, VIDEO4-0: image signal.

フロントページの続き (56)参考文献 特開 昭62−185466（ＪＰ，Ａ) 特開 昭61−157169（ＪＰ，Ａ) 特開 昭61−66473（ＪＰ，Ａ) 特開 平２−186876（ＪＰ，Ａ) 特開 平１−123569（ＪＰ，Ａ) 特開 平１−151878（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 1/40 - 1/409 H04N 1/46 H04N 1/60 Continuation of the front page (56) References JP-A-62-185466 (JP, A) JP-A-61-157169 (JP, A) JP-A-61-66473 (JP, A) JP-A-2-186876 (JP) , A) JP-A-1-123569 (JP, A) JP-A-1-151878 (JP, A) (58) Fields investigated (Int. Cl. ⁶ , DB name) H04N 1/40-1/409 H04N 1/46 H04N 1/60

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】複数の読取素子が配列されたイメージセン
サによって、原稿画像を読み取り、読み取った各画素に
対応する画像信号を出力する画像処理装置において、 読み取って得られた画像信号を複数ライン記憶する記憶
手段と、 前記記憶手段に記憶された複数のラインの画像信号をフ
ィルタ回路に入力するとともに当該フィルタ回路からの
出力に基づいてエッジ強調を行うエッジ強調手段と、 前記記憶手段に記憶された複数ラインの画像信号を入力
して平滑化を行うスムージング手段と、 前記エッジ強調手段からの出力と前記スムージング手段
からの出力とを混合する混合手段と、 前記エッジ強調手段からの出力と前記スムージング手段
からの出力との混合率を変更する混合効率変更手段と、 前記エッジ強調手段におけるフィルタ回路の出力を前記
混合率変更手段に入力する入力手段とを有し、 前記エッジ強調手段におけるフィルタ回路の出力に基づ
いて前記混合率を変更する、 ことを特徴とする画像処理装置。An image processing apparatus for reading a document image by an image sensor having a plurality of reading elements arranged and outputting an image signal corresponding to each read pixel, wherein a plurality of lines of image signals obtained by reading are stored. Storage means for inputting image signals of a plurality of lines stored in the storage means to a filter circuit and performing edge enhancement based on an output from the filter circuit; and Smoothing means for inputting image signals of a plurality of lines to perform smoothing, mixing means for mixing the output from the edge enhancement means and the output from the smoothing means, and the output from the edge enhancement means and the smoothing means Mixing efficiency changing means for changing the mixing ratio with the output from the filter, and a filter circuit in the edge enhancement means And an input means for inputting the output to the mixing ratio changing means for changing the mixing ratio based on the output of the filter circuit in said edge enhancement means, an image processing apparatus characterized by.