JP2892053B2 - 半導体発光素子アレイ - Google Patents
半導体発光素子アレイInfo
- Publication number
- JP2892053B2 JP2892053B2 JP28276089A JP28276089A JP2892053B2 JP 2892053 B2 JP2892053 B2 JP 2892053B2 JP 28276089 A JP28276089 A JP 28276089A JP 28276089 A JP28276089 A JP 28276089A JP 2892053 B2 JP2892053 B2 JP 2892053B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- light emitting
- substrate
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 172
- 239000000758 substrate Substances 0.000 claims description 63
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 8
- 208000024891 symptom Diseases 0.000 claims 1
- 239000010410 layer Substances 0.000 description 121
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 25
- 238000005253 cladding Methods 0.000 description 21
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
- H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
- H01S5/4031—Edge-emitting structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
- H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/0208—Semi-insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
- H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体発光素子アレイに関する。
［従来の技術］ 半導体発光素子アレイはLDやLEDをアレイ配列したも
のであって、光プリンターの書込みヘッド用光源装置等
に用いられる。
のであって、光プリンターの書込みヘッド用光源装置等
に用いられる。
このような半導体発光素子アレイをモノリシックな構
造とした典型的なものとして特開昭60−90784号公報、
同60−99673号公報、同60−116479号公報等に開示され
たものが知られている。
造とした典型的なものとして特開昭60−90784号公報、
同60−99673号公報、同60−116479号公報等に開示され
たものが知られている。
［発明が解決しようとする課題］ 従来から知られた半導体発光素子アレイは、上記各号
公報に開示された典型例のように、一般に電流注入用の
電極の一方が基板の表面側に設けられ、他方が基板の裏
面側に設けられる。
公報に開示された典型例のように、一般に電流注入用の
電極の一方が基板の表面側に設けられ、他方が基板の裏
面側に設けられる。
基板裏面側の電極を、表面側の個別化された電極の全
体に対して共通化する場合には然程の問題はない。しか
し裏面側の電極を共通化したくない場合には裏面側の電
極を表面側の電極と対応的にパターニングする必要があ
るが、裏面側の電極のパターニングには両面露光等の高
度な技術を必要とし、このため裏面側電極の微細化に限
度があるし、また半導体発光素子アレイと結合する素子
の種類も制限されるなど回路上の制約が多い。
体に対して共通化する場合には然程の問題はない。しか
し裏面側の電極を共通化したくない場合には裏面側の電
極を表面側の電極と対応的にパターニングする必要があ
るが、裏面側の電極のパターニングには両面露光等の高
度な技術を必要とし、このため裏面側電極の微細化に限
度があるし、また半導体発光素子アレイと結合する素子
の種類も制限されるなど回路上の制約が多い。
本発明は上述した事情に鑑みてなされたものであっ
て、電流注入用の電極の双方を個別化することが容易
で、電子素子との接続の自由度の大きい新規な半導体発
光素子アレイの提供を目的とする。
て、電流注入用の電極の双方を個別化することが容易
で、電子素子との接続の自由度の大きい新規な半導体発
光素子アレイの提供を目的とする。
［課題を解決するための手段］ 以下、本発明を説明する。
この発明の半導体発光素子アレイは、基板と、複数の
半導体多層構造と、第１および第２の電極を有する。
半導体多層構造と、第１および第２の電極を有する。
基板は、複数の半導体多層構造や第１及び第２の電極
を形成される。
を形成される。
複数の半導体多層構造の個々は、基板の表面側に基板
表面と平行に積層され、電流注入により発光を生じるも
のである。
表面と平行に積層され、電流注入により発光を生じるも
のである。
第１および第２の電極は、複数の半導体多層構造に選
択的に電流を注入するための電極である。
択的に電流を注入するための電極である。
半導体多層構造の個々は、基板表面への射影形状が長
方形形状であって、その長手方向と基板表面とに直交す
る光放射端面を有し、光放射端面を互いに平行にして光
放射端面に平行な方向へアレイ配列される。
方形形状であって、その長手方向と基板表面とに直交す
る光放射端面を有し、光放射端面を互いに平行にして光
放射端面に平行な方向へアレイ配列される。
第１の電極は、複数の半導体多層構造の各上部に個別
的に設けられる。
的に設けられる。
第２の電極は、基板の表面側の、半導体多層構造の配
列方向に直交する側の側部に、個々の半導体多層構造ご
と、もしくは半導体多層構造のグループごとに設けら
れ、かつ上記配列方向に平行に配列される（請求項
１）。
列方向に直交する側の側部に、個々の半導体多層構造ご
と、もしくは半導体多層構造のグループごとに設けら
れ、かつ上記配列方向に平行に配列される（請求項
１）。
上記基板として、その表面側を電流パス用半導体層と
し、この電流パス用半導体層に第２の電極相互を電気的
に分離する絶縁領域を形成することができる（請求項
２）。絶縁領域は不純物領域として形成することができ
る（請求項４）。
し、この電流パス用半導体層に第２の電極相互を電気的
に分離する絶縁領域を形成することができる（請求項
２）。絶縁領域は不純物領域として形成することができ
る（請求項４）。
［作用］ この発明の半導体発光素子アレイは、上記のように、
第１及び第２の電極が共に基板の表面側にあるので、第
１および第２の電極ともパターニングが容易である。
第１及び第２の電極が共に基板の表面側にあるので、第
１および第２の電極ともパターニングが容易である。
また、第２の電極が、半導体多層構造の配列方向に直
交する側の側部に、上記配列方向に平行に配列されるの
で、半導体半導体多層構造を３以上、互いに近接して配
設でき、発光部数の多数化が容易に可能である。
交する側の側部に、上記配列方向に平行に配列されるの
で、半導体半導体多層構造を３以上、互いに近接して配
設でき、発光部数の多数化が容易に可能である。
請求項2,3記載の発明では、基板表面側を電流パス用
半導体層とし、この電流パス用半導体層に絶縁領域を形
成することにより第２の電極相互を電気的に確実に分離
することができる。
半導体層とし、この電流パス用半導体層に絶縁領域を形
成することにより第２の電極相互を電気的に確実に分離
することができる。
［実施例］ 以下、図面を参照しながら具体的な実施例に即して説
明する。第１図ないし第６図には、この発明の半導体発
光素子アレイの基本的な構成を示す。
明する。第１図ないし第６図には、この発明の半導体発
光素子アレイの基本的な構成を示す。
第１図は、請求項１の半導体発光素子アレイの基本的
な構成を示している。
な構成を示している。
第１図に於いて、符号201は基板、符号202は半導体多
層構造、符号203は第１の電極、符号206は第２の電極を
それぞれ示している。
層構造、符号203は第１の電極、符号206は第２の電極を
それぞれ示している。
基板201は半導体基板であり、この例ではGaAsにより
構成されている。
構成されている。
半導体多層構造202は基板201の表面即ち第１図で基板
201の上側の面に、GaAs,GlGaAs,AlAsの全てもしくは何
れかにより基板表面と平行に形成されており、内部に接
合を有し電流注入により発光するように構成されてい
る。
201の上側の面に、GaAs,GlGaAs,AlAsの全てもしくは何
れかにより基板表面と平行に形成されており、内部に接
合を有し電流注入により発光するように構成されてい
る。
半導体多層構造202は、第１図の上側から見ると長方
形形状をしており、その長さ方向に直交するように光放
射端面204が形成されている。光放射端面204は従って、
基板201の表面にも直交する。光放射端面204とは反対側
の端面207は、半導体多層構造202を半導体レーザーとし
て動作させる場合は、光放射端面204と平行に形成され
るが、LEDとして発光させる場合であれば、端面207を光
放射端面204と平行にする必要はない。
形形状をしており、その長さ方向に直交するように光放
射端面204が形成されている。光放射端面204は従って、
基板201の表面にも直交する。光放射端面204とは反対側
の端面207は、半導体多層構造202を半導体レーザーとし
て動作させる場合は、光放射端面204と平行に形成され
るが、LEDとして発光させる場合であれば、端面207を光
放射端面204と平行にする必要はない。
第１の電極203は半導体多層構造202の上に積層された
ものであり、第１図の上方から見ると長方形形状であ
る。第２の電極206は基板201上の、半導体多層構造202
と別の位置に設けられている。
ものであり、第１図の上方から見ると長方形形状であ
る。第２の電極206は基板201上の、半導体多層構造202
と別の位置に設けられている。
電極203から半導体多層構造202と基板201とを介して
電極206へ、あるいは逆方向に電流を通ずることができ
るようになっている。
電極206へ、あるいは逆方向に電流を通ずることができ
るようになっている。
電極203,206はオーミック性の取れる金属であればな
んでも良い。例えば、電極203に接する半導体多層構造2
02の電極注入用半導体層がｐ型であるとすると電極203
には例えばAu,Au−Zn等からなる金属を用いることがで
きる。この場合、基板201としてはｎ型の基板が用いら
れ、電極206としては例えばAu,Au−Ge−Ni等の金属を用
いることができる。
んでも良い。例えば、電極203に接する半導体多層構造2
02の電極注入用半導体層がｐ型であるとすると電極203
には例えばAu,Au−Zn等からなる金属を用いることがで
きる。この場合、基板201としてはｎ型の基板が用いら
れ、電極206としては例えばAu,Au−Ge−Ni等の金属を用
いることができる。
逆に、電極203に接する半導体多層構造202の電極注入
用半導体層がｎ型、基板201がｐ型であるとすると電極2
03には、例えばAu,Au−Ge−Ni等の金属を用いることが
でき、電極206としては例えばAu,Au−Zn等からなる金属
を用いることができる。
用半導体層がｎ型、基板201がｐ型であるとすると電極2
03には、例えばAu,Au−Ge−Ni等の金属を用いることが
でき、電極206としては例えばAu,Au−Zn等からなる金属
を用いることができる。
電極203,206から電流注入を行って半導体多層構造202
に電流を流すと、同構造202内部の接合で光が発生し、
これを光放射端面204から同端面に直交して射出する放
射光Ｌとして取り出すことができる。
に電流を流すと、同構造202内部の接合で光が発生し、
これを光放射端面204から同端面に直交して射出する放
射光Ｌとして取り出すことができる。
このような構造の半導体発光素子を作製するには、例
えば以下のようにすればよい。
えば以下のようにすればよい。
基板201の上に、十分な大きさをもって半導体多層構
造を積層する。この積層はLPE,MOCVD,MBE等の成膜法を
利用して行えば良い。続いて、例えば塩素系ガスによる
ドライエッチングを行い、半導体多層構造202の部分を
除いて、そのまわりの半導体多層構造を除去する。そし
て、最後に電極203,206を蒸着形成する。半導体発光素
子アレイとしては、半導体多層構造202を第１図の図面
に直交する方向、即ち、光放射端面204に平行な方向
へ、光放射端面を互いに平行にして所望の複数個配列す
るのである。
造を積層する。この積層はLPE,MOCVD,MBE等の成膜法を
利用して行えば良い。続いて、例えば塩素系ガスによる
ドライエッチングを行い、半導体多層構造202の部分を
除いて、そのまわりの半導体多層構造を除去する。そし
て、最後に電極203,206を蒸着形成する。半導体発光素
子アレイとしては、半導体多層構造202を第１図の図面
に直交する方向、即ち、光放射端面204に平行な方向
へ、光放射端面を互いに平行にして所望の複数個配列す
るのである。
電極203は個々の半導体多層構造202に個別的に形成す
る。電極206は、図に示すように、半導体多層構造202の
配列方向に直交する側（図の左側）の側部に、個々の半
導体多層構造ごと、もしくは半導体多層構造のグループ
ごとに、半導体多層構造の配列方向に平行に配列形成す
る。
る。電極206は、図に示すように、半導体多層構造202の
配列方向に直交する側（図の左側）の側部に、個々の半
導体多層構造ごと、もしくは半導体多層構造のグループ
ごとに、半導体多層構造の配列方向に平行に配列形成す
る。
第２図は、請求項２の半導体発光素子アレイの基本的
構成を示している。
構成を示している。
第２図に於いて、符号301は基板、符号202は半導体多
層構造、符号203は第１の電極、符号206は第２の電極を
それぞれ示している。半導体多層構造202、電極203,206
は、第１図に於けると同様のものであるので、第１図に
於けると同一の符号とした。光放射端面204、端面207、
放射光Ｌに就いても同様である。
層構造、符号203は第１の電極、符号206は第２の電極を
それぞれ示している。半導体多層構造202、電極203,206
は、第１図に於けると同様のものであるので、第１図に
於けると同一の符号とした。光放射端面204、端面207、
放射光Ｌに就いても同様である。
基板301は基板表面側が電流パス用半導体層310として
形成されている。この例では、基板301は基板301の符号
300で示す部分はGaAsによる半導体板であり、この上に
形成された電流パス用半導体層310はGaAsあるいはAlGaA
sの単層もしくは多層構造として形成されている。
形成されている。この例では、基板301は基板301の符号
300で示す部分はGaAsによる半導体板であり、この上に
形成された電流パス用半導体層310はGaAsあるいはAlGaA
sの単層もしくは多層構造として形成されている。
第１図の例と同じく、電極203,206はオーミック性の
取れる金属であればなんでも良い。
取れる金属であればなんでも良い。
電極203に接する半導体多層構造202の電極注入用半導
体層がｐ型なら電極203には例えばAu,Au−Zn等からなる
金属を用いることができる。この場合、電流パス用半導
体層310はｎ型に形成され、電極206としては例えばAu,A
u−Ge−Ni等の金属を用いることができる。逆に電極203
に接する半導体多層構造202の電極注入用半導体層がｎ
型、電流パス用半導体層310がｐ型であろうとすると電
極203には、例えばAu,Au−Ge−Ni等の金属を用いること
ができ、電極206としては例えばAu,Au−Zn等からなる金
属を用いることができる。
体層がｐ型なら電極203には例えばAu,Au−Zn等からなる
金属を用いることができる。この場合、電流パス用半導
体層310はｎ型に形成され、電極206としては例えばAu,A
u−Ge−Ni等の金属を用いることができる。逆に電極203
に接する半導体多層構造202の電極注入用半導体層がｎ
型、電流パス用半導体層310がｐ型であろうとすると電
極203には、例えばAu,Au−Ge−Ni等の金属を用いること
ができ、電極206としては例えばAu,Au−Zn等からなる金
属を用いることができる。
GaAsによる半導体板300を高抵抗とし、電流パス用半
導体層310を低抵抗のｎ型もしくはｐ型とすれば、電流2
03,206による電流注入の際、電流は基板301に於いては
電流パス用半導体層310のみを流れることになる。
導体層310を低抵抗のｎ型もしくはｐ型とすれば、電流2
03,206による電流注入の際、電流は基板301に於いては
電流パス用半導体層310のみを流れることになる。
従って、第２図のような構造の半導体発光素子を基板
301を共通にしてモノリシックにアレイ配列して半導体
発光素子アレイを構成する場合、電流パス用半導体層31
0を絶縁領域により分割して相互に電気的に分離するこ
とによりアレイ内の発光素子相互あるいは発光素子グル
ープ相互を電気的に良好に分離できる。
301を共通にしてモノリシックにアレイ配列して半導体
発光素子アレイを構成する場合、電流パス用半導体層31
0を絶縁領域により分割して相互に電気的に分離するこ
とによりアレイ内の発光素子相互あるいは発光素子グル
ープ相互を電気的に良好に分離できる。
電流パス用半導体層310を「分割」する方法として
は、塩素系ガスによるドライエッチングで電流パス用半
導体層310を溝状に除去して絶縁領域とする方法や、電
流パス用半導体層310に分割用の絶縁領域を不純物の熱
拡散やイオンプランテーションで形成する方法が可能で
ある。不純物を用いる場合、不純物としてはｎ型形成に
対してはSi,Sn等を、ｐ型形成に対してはZn等を用い得
る。
は、塩素系ガスによるドライエッチングで電流パス用半
導体層310を溝状に除去して絶縁領域とする方法や、電
流パス用半導体層310に分割用の絶縁領域を不純物の熱
拡散やイオンプランテーションで形成する方法が可能で
ある。不純物を用いる場合、不純物としてはｎ型形成に
対してはSi,Sn等を、ｐ型形成に対してはZn等を用い得
る。
あるいは、LPE,MOCVD法により電流パス用半導体層を
半導体板300の上に選択成長させることによって最初か
ら分離用の溝を持った電流パス用半導体層を形成するこ
ともできる。
半導体板300の上に選択成長させることによって最初か
ら分離用の溝を持った電流パス用半導体層を形成するこ
ともできる。
また、電流パス用半導体層310を低抵抗ｎ型とし、半
導体板300をｐ型とする場合、半導体板300の裏面もしく
は基板表面側で半導体板300を露呈させた部分に基板用
電極を設け、この電極を電極206に対して低電位とする
と、電流パス用半導体層310と半導体板300との間に逆バ
イアスが形成され半導体板300への電流のリークを無く
すことができ、上述の電気的分割をより確実化すること
ができる。電流パス用半導体層310を低抵抗ｐ型とし半
導体板300をｎ型とするときは、上記基板用電極を電極2
06に対して高電位とすることにより上記と同様に電気的
分割を確実化できる。
導体板300をｐ型とする場合、半導体板300の裏面もしく
は基板表面側で半導体板300を露呈させた部分に基板用
電極を設け、この電極を電極206に対して低電位とする
と、電流パス用半導体層310と半導体板300との間に逆バ
イアスが形成され半導体板300への電流のリークを無く
すことができ、上述の電気的分割をより確実化すること
ができる。電流パス用半導体層310を低抵抗ｐ型とし半
導体板300をｎ型とするときは、上記基板用電極を電極2
06に対して高電位とすることにより上記と同様に電気的
分割を確実化できる。
さらに、半導体板300をｎ型とし、その上にｐ型層、
ｎ型低抵抗層を順次積層して電流パス用半導体層310と
した場合は基板用電極を電極206に対して高電位とする
ことによって、また半導体板300をｐ型とし、その上に
ｎ型層、ｐ型低抵抗層を順次積層して電流パス用半導体
層310とした場合は基板用電極を電極206に対して低電位
とすることによって上記と同様に電気的分割を確実化で
きる。
ｎ型低抵抗層を順次積層して電流パス用半導体層310と
した場合は基板用電極を電極206に対して高電位とする
ことによって、また半導体板300をｐ型とし、その上に
ｎ型層、ｐ型低抵抗層を順次積層して電流パス用半導体
層310とした場合は基板用電極を電極206に対して低電位
とすることによって上記と同様に電気的分割を確実化で
きる。
次に、第１図、第２図に即して説明した半導体多層構
造を、第３図、第４図を参照しつつ、より詳細に説明す
る。
造を、第３図、第４図を参照しつつ、より詳細に説明す
る。
第３図（Ｉ）は、第１図に即して説明した構造の具体
例である。
例である。
ｎ型GaAsの基板201上に、ｎ型ALGaAsのクラッド層202
1、GaAsあるいはAlGaAsからなる活性層2022、ｐ型AlGaA
sのクラッド層2023、ｐ型GaAsの電極層2024が順次積層
されて半導体多層構造202を構成し、その上に第１の電
極203が形成されている。このように、この例では半導
体多層構造202はダブルヘテロ構造である。クラッド層
の禁制帯幅が活性層の禁制帯幅より大きいことは言うま
でもない。
1、GaAsあるいはAlGaAsからなる活性層2022、ｐ型AlGaA
sのクラッド層2023、ｐ型GaAsの電極層2024が順次積層
されて半導体多層構造202を構成し、その上に第１の電
極203が形成されている。このように、この例では半導
体多層構造202はダブルヘテロ構造である。クラッド層
の禁制帯幅が活性層の禁制帯幅より大きいことは言うま
でもない。
電極203と図示されない第２の電極の間に通電する
と、電極203から注入される電流は、第３図（Ｉ）の上
下方向へ流れ、活性層2022に於いてキャリヤの再結合が
生じ、光が発生する。この光を光放射端面から取り出す
ことができる。半導体多層構造202における各層の電導
型が上記と逆の場合には基板201の電導型を上記と逆に
すれば良いことは言うまでもない。
と、電極203から注入される電流は、第３図（Ｉ）の上
下方向へ流れ、活性層2022に於いてキャリヤの再結合が
生じ、光が発生する。この光を光放射端面から取り出す
ことができる。半導体多層構造202における各層の電導
型が上記と逆の場合には基板201の電導型を上記と逆に
すれば良いことは言うまでもない。
第３図（II）は、第２図に即して説明した例の具体例
である。
である。
基板301は半導体板300と電流パス用半導体層310によ
り構成されている。半導体多層構造202、電極203は、第
３図（Ｉ）の例と同様である。
り構成されている。半導体多層構造202、電極203は、第
３図（Ｉ）の例と同様である。
半導体板300として高抵抗あるいはｐ型GaAsを用いる
場合は電流パス半導体層310を低抵抗ｎ型GaAsにより構
成できる。半導体板300をｎ型GaAsで構成する場合は、
電流パス用半導体層310をｎ型GaAsの層と、ｐ型GaAsも
しくはAlGaAsの層とにより構成し、ｎ型GaAsの層が基板
の表面を構成するようにすれば良い。
場合は電流パス半導体層310を低抵抗ｎ型GaAsにより構
成できる。半導体板300をｎ型GaAsで構成する場合は、
電流パス用半導体層310をｎ型GaAsの層と、ｐ型GaAsも
しくはAlGaAsの層とにより構成し、ｎ型GaAsの層が基板
の表面を構成するようにすれば良い。
半導体多層構造202に於ける各層の導電型が上記と逆
の場合には、半導体板300と電流パス用半導体層310の各
層の電導型を上記と逆にすれば良いことは言うまでもな
い。
の場合には、半導体板300と電流パス用半導体層310の各
層の電導型を上記と逆にすれば良いことは言うまでもな
い。
第３図（III），（IV），（Ｖ）はそれぞれ他の具体
例を示している。これらの例は図の上では、第３図（I
I）に示す例の変形例となっているが、これら第３図（I
II）〜（Ｖ）の例の構成上の特徴は、勿論第３図（Ｉ）
の例にも適用できる。
例を示している。これらの例は図の上では、第３図（I
I）に示す例の変形例となっているが、これら第３図（I
II）〜（Ｖ）の例の構成上の特徴は、勿論第３図（Ｉ）
の例にも適用できる。
第３図（III）〜（Ｖ）に於いて、第３図（II）と同
一の符号を付した部分は第３図（II）と同一である。
一の符号を付した部分は第３図（II）と同一である。
第３図（III）の例の特徴は、第１の電極203の直下の
電極層2024Aが、電極203の長さ方向にわたるのではな
く、光放射端面204側から所定の長さに設けられている
点にある。この電極層2024Aは、ｐ型AlGaAsのクラッド
層2023に例えばZnを拡散させて低抵抗領域とすることに
より形成され得る。
電極層2024Aが、電極203の長さ方向にわたるのではな
く、光放射端面204側から所定の長さに設けられている
点にある。この電極層2024Aは、ｐ型AlGaAsのクラッド
層2023に例えばZnを拡散させて低抵抗領域とすることに
より形成され得る。
このような構造とすると、半導体発光素子をLEDとし
て動作させるとき、光放射端面204から所定の距離の部
分へ電流注入を行い得るので、電極層2024Aの左右方向
に於ける長さを調整することにより吸収による発光の損
失を少なくして最大光出力を得るための最適化を図るこ
とができる。このような効果は、第３図（IV），（Ｖ）
の例でも同様に得ることができる。
て動作させるとき、光放射端面204から所定の距離の部
分へ電流注入を行い得るので、電極層2024Aの左右方向
に於ける長さを調整することにより吸収による発光の損
失を少なくして最大光出力を得るための最適化を図るこ
とができる。このような効果は、第３図（IV），（Ｖ）
の例でも同様に得ることができる。
第３図（IV）の例では、半導体多層構造に於ける電極
層2024の上に、光放射端面204の側から所定の長さの部
分を除いてシリコン酸化膜や窒化膜等の電気絶縁層2025
が形成され、第１の電極204Aは電気絶縁層2025の無い部
分でのみ電極層2024に接している。
層2024の上に、光放射端面204の側から所定の長さの部
分を除いてシリコン酸化膜や窒化膜等の電気絶縁層2025
が形成され、第１の電極204Aは電気絶縁層2025の無い部
分でのみ電極層2024に接している。
また第３図（Ｖ）の例では、ｐ型AlGaAsのクラッド層
2023の上にｎ型のGaAsあるいはAlGaAsの層2024Bが形成
され、光放射端面204側から所定の長さの領域にのみ例
えばZnをクラッド層2023に達するように拡散させて低抵
抗領域2026を形成している。この例では、低抵抗領域20
26以外の部分には逆バイアスがかかるため、電極203か
らの電流注入を低抵抗領域2026に完全に制限でき、発光
効率を向上させることができる。
2023の上にｎ型のGaAsあるいはAlGaAsの層2024Bが形成
され、光放射端面204側から所定の長さの領域にのみ例
えばZnをクラッド層2023に達するように拡散させて低抵
抗領域2026を形成している。この例では、低抵抗領域20
26以外の部分には逆バイアスがかかるため、電極203か
らの電流注入を低抵抗領域2026に完全に制限でき、発光
効率を向上させることができる。
第４図は、半導体多層構造202をシングルヘテロ構造
とした例である。
とした例である。
基板301の表面直上にはｐ型のGaAsまたはAlGaAsの層2
027が設けられ、その上には層2027より禁制帯幅が広い
ｎ型AlGaAsの層2028が積層されて層2027とともに発光部
をなすpn接合部を構成している。層2028の上にはｎ型Ga
Asの層2029が電極層として形成され、その上に電極203
が形成されている。半導体板300、電流パス用半導体層3
10と層2027との関係は、第３図（II）に即して説明し
た、基板300、電流パス用半導体層310、クラッド層2021
の関係と同じ、もしくは伝導型を逆にした関係であり、
この半導体板300、電流パス用半導体層310、層2027三者
の関係により層2028,2029の伝導型および層構成が決定
される。
027が設けられ、その上には層2027より禁制帯幅が広い
ｎ型AlGaAsの層2028が積層されて層2027とともに発光部
をなすpn接合部を構成している。層2028の上にはｎ型Ga
Asの層2029が電極層として形成され、その上に電極203
が形成されている。半導体板300、電流パス用半導体層3
10と層2027との関係は、第３図（II）に即して説明し
た、基板300、電流パス用半導体層310、クラッド層2021
の関係と同じ、もしくは伝導型を逆にした関係であり、
この半導体板300、電流パス用半導体層310、層2027三者
の関係により層2028,2029の伝導型および層構成が決定
される。
また、基板は第１図、第２図（Ｉ）に即して説明し
た、電流パス用半導体層を持たないものであっても良
い。
た、電流パス用半導体層を持たないものであっても良
い。
第５図に半導体発光素子アレイの基本的構成の別例を
示す。
示す。
第５図に示す例では、ｎ型GaAsによる半導体板300上
にｐ型のGaAsもしくはAlGaAsによる電流制限層311、ｎ
型のクラッド層312が形成されて、基板302を構成してい
る。
にｐ型のGaAsもしくはAlGaAsによる電流制限層311、ｎ
型のクラッド層312が形成されて、基板302を構成してい
る。
クラッド層312の上には、GaAsもしくはAlGaAsによる
活性層2022、ｐ型AlGaAsのクラッド層2023、ｐ型GaAsの
電極層2024が積層され、電極層2024上には第１の電極20
3が形成されている。
活性層2022、ｐ型AlGaAsのクラッド層2023、ｐ型GaAsの
電極層2024が積層され、電極層2024上には第１の電極20
3が形成されている。
クラッド層312の上にはまた、第２の電極206が形成さ
れている。
れている。
この構造の特徴は、基板302の表面部分をなすクラッ
ド層312が一方に於いて電流パス用半導体層であるとと
もに、他方に於いては半導体層多層構造におけるダブル
ヘテロ構造の一方のクラッド層を兼ねている点にある。
電極203から注入された電流は、電極層2024、クラッド
層2023、活性層2022と流れて活性層2022でキャリヤ再結
合により光ん発生させ、クラッド層312を通って電極206
へと流れる。半導体板300としてｐ型GaAsの板を用いる
ときは、半導体板300上の各半導体層の導電型を上の場
合と逆にすれば良い。
ド層312が一方に於いて電流パス用半導体層であるとと
もに、他方に於いては半導体層多層構造におけるダブル
ヘテロ構造の一方のクラッド層を兼ねている点にある。
電極203から注入された電流は、電極層2024、クラッド
層2023、活性層2022と流れて活性層2022でキャリヤ再結
合により光ん発生させ、クラッド層312を通って電極206
へと流れる。半導体板300としてｐ型GaAsの板を用いる
ときは、半導体板300上の各半導体層の導電型を上の場
合と逆にすれば良い。
電極206の直下のクラッド層312部分にクラッド層312
と電極206との接触性を良くするために、クラッド層312
がｐ型かｎ型かに応じて、ZnかSiかを拡散させて、拡散
領域312Aとすることができる。この拡散は熱拡散あるい
はイオンプランテーションで行うことができる。
と電極206との接触性を良くするために、クラッド層312
がｐ型かｎ型かに応じて、ZnかSiかを拡散させて、拡散
領域312Aとすることができる。この拡散は熱拡散あるい
はイオンプランテーションで行うことができる。
第６図に示す例は、第５図に示す例の変形例である。
第５図の例との差異は、基板302の表面をなすクラッド
層312の表面と第２の電極206との間にGaAsもしくはAlGa
Asによる層2022B、AlGaAsの層2023B、GaAsの電極層2024
Bが積層され、電極206の下の部分の上記各層に、これら
の層の伝導型をクラッド層312伝導型と同じにするため
の不純物を拡散して拡散領域312Bとした点にある。上記
不純物は熱拡散もしくはイオンプランテーションにより
拡散すればよく、クラッド層312がｐ型の場合は例えばZ
n、ｎ型のときは例えばSiを用いることができる。
第５図の例との差異は、基板302の表面をなすクラッド
層312の表面と第２の電極206との間にGaAsもしくはAlGa
Asによる層2022B、AlGaAsの層2023B、GaAsの電極層2024
Bが積層され、電極206の下の部分の上記各層に、これら
の層の伝導型をクラッド層312伝導型と同じにするため
の不純物を拡散して拡散領域312Bとした点にある。上記
不純物は熱拡散もしくはイオンプランテーションにより
拡散すればよく、クラッド層312がｐ型の場合は例えばZ
n、ｎ型のときは例えばSiを用いることができる。
第６図の構造を実現するには、基板302の上に、十分
な面積をもってGaAsもしくはAlGaAsによる活性層2022、
ｐ型AlGaAsのクラッド層2023、ｐ型GaAsの電極層2024を
積層し、然るのちに塩素系ガスによるドライエッチング
あるいはウエットエッチングにより溝732をクラッド層3
12の表面まで掘る。そして電極206を形成する側の部分
には上記不純物拡散を行って拡散領域312Bを形成し、然
るのちに電極203,206の形成を行えば良い。
な面積をもってGaAsもしくはAlGaAsによる活性層2022、
ｐ型AlGaAsのクラッド層2023、ｐ型GaAsの電極層2024を
積層し、然るのちに塩素系ガスによるドライエッチング
あるいはウエットエッチングにより溝732をクラッド層3
12の表面まで掘る。そして電極206を形成する側の部分
には上記不純物拡散を行って拡散領域312Bを形成し、然
るのちに電極203,206の形成を行えば良い。
なお、溝732の側壁部分は、図示の例では基板表面に
垂直であるが、この例に限らず例えばメサ状でも良い。
また溝732の部分をシリコン酸化膜やシリコン窒化膜あ
るいはポリイミド等の樹脂系の物質で埋め立てても良
い。このようにすると配線等、段差を嫌う構造の付加が
容易になる。
垂直であるが、この例に限らず例えばメサ状でも良い。
また溝732の部分をシリコン酸化膜やシリコン窒化膜あ
るいはポリイミド等の樹脂系の物質で埋め立てても良
い。このようにすると配線等、段差を嫌う構造の付加が
容易になる。
電流制限層311の代わりに電流パス用半導体層を設
け、拡散領域312Bをこの電流パス用半導体層に達するよ
うに形成すれば、溝732をこの電流パス用半導体層に達
するまで掘っても良い。
け、拡散領域312Bをこの電流パス用半導体層に達するよ
うに形成すれば、溝732をこの電流パス用半導体層に達
するまで掘っても良い。
半導体発光素子アレイは、上に説明した基本的な構成
において、半導体多層構造を各図の図面に直交する方向
へ所望の複数個配列し、それに応じて、電極203,206の
配列を形成すれば良い。第２図、第３図（II）〜
（Ｖ）、第３図、第４図に図示した構造例のように基板
の表面部分が電流パス用半導体層で構成されている場合
には、この電流パス用半導体層に於いて、各発光部間に
電気絶縁領域を形成すれば、個々の発光部を電気敵に確
実に分離できる。
において、半導体多層構造を各図の図面に直交する方向
へ所望の複数個配列し、それに応じて、電極203,206の
配列を形成すれば良い。第２図、第３図（II）〜
（Ｖ）、第３図、第４図に図示した構造例のように基板
の表面部分が電流パス用半導体層で構成されている場合
には、この電流パス用半導体層に於いて、各発光部間に
電気絶縁領域を形成すれば、個々の発光部を電気敵に確
実に分離できる。
以下には、半導体発光素子アレイで配線を所謂マトリ
ックス配線にした具体例を３種説明する。
ックス配線にした具体例を３種説明する。
第７図（Ｉ）は、半導体発光素子アレイの部分平面図
である。発光部は、第７図（Ｉ）の上下方向へアレイ配
列されている。発光部は３つずつグループ化されてい
る。
である。発光部は、第７図（Ｉ）の上下方向へアレイ配
列されている。発光部は３つずつグループ化されてい
る。
第７図（Ｉ）に於けるII−II断面図である、第７図
（II）を参照すると、符号801をもって示す基板は、半
導体板800上に電流パス用半導体層810を有してなり、全
発光部に対して共通である。
（II）を参照すると、符号801をもって示す基板は、半
導体板800上に電流パス用半導体層810を有してなり、全
発光部に対して共通である。
第１の電極803Bは発光部を構成する半導体多層構造80
2Bの上に設けられ、第２の電極は基板801上に形成され
ている。
2Bの上に設けられ、第２の電極は基板801上に形成され
ている。
半導体多層構造802の光放射端面とは反対側の端面と
基板801表面の段差を緩やかにするためにシリコン酸化
物またはシリコン窒化物による第１の絶縁層841が電極8
06の上まで形成されている。電極803Bは電極806上を覆
う絶縁層841の上に延長され、この延長された部分の上
を更にシリコン酸化物やシリコン窒化物による絶縁層84
2が設けられている。
基板801表面の段差を緩やかにするためにシリコン酸化
物またはシリコン窒化物による第１の絶縁層841が電極8
06の上まで形成されている。電極803Bは電極806上を覆
う絶縁層841の上に延長され、この延長された部分の上
を更にシリコン酸化物やシリコン窒化物による絶縁層84
2が設けられている。
第７図（Ｉ）に戻ると、上述のようにアレイ配列した
発光部は３つずつがグループ化されている。このグルー
プ化された一つのグループは、第７図（Ｉ）に示すよう
に発光部をなす半導体多層構造802A,802B,802Cを有して
いる。半導体多層構造802A,802B,802Cには、それぞれ第
１の電極803A,803B,803Cが形成されている。これら電極
803A,803B,803Cに対応する第２の電極806は、電極803A,
803B,803Cに共通化されている。
発光部は３つずつがグループ化されている。このグルー
プ化された一つのグループは、第７図（Ｉ）に示すよう
に発光部をなす半導体多層構造802A,802B,802Cを有して
いる。半導体多層構造802A,802B,802Cには、それぞれ第
１の電極803A,803B,803Cが形成されている。これら電極
803A,803B,803Cに対応する第２の電極806は、電極803A,
803B,803Cに共通化されている。
発光部３つずつのグループの個々は、基板801の電流
パス用半導体層810が半導体板800に致るまで掘られるこ
とにより形成された絶縁領域としての分離溝846により
互いに電気的に分離されている。発光素子全体のアレイ
構造は、このようなグループを第７図（Ｉ）の上下方向
へ配列した構造となっている。なお、第７図（Ｉ）のII
I−III断面を示す第７図（III）に示すように絶縁層841
は、半導体多層構造802A,802B,802C間をも埋めており、
各半導体多層構造間を電気的に分離している。
パス用半導体層810が半導体板800に致るまで掘られるこ
とにより形成された絶縁領域としての分離溝846により
互いに電気的に分離されている。発光素子全体のアレイ
構造は、このようなグループを第７図（Ｉ）の上下方向
へ配列した構造となっている。なお、第７図（Ｉ）のII
I−III断面を示す第７図（III）に示すように絶縁層841
は、半導体多層構造802A,802B,802C間をも埋めており、
各半導体多層構造間を電気的に分離している。
さて絶縁層842上には、発光部のアレイ配列方向に平
行な帯状の電極844A,844B,844Cが形成されている。第７
図（II）および第７図（Ｉ）のIV−IV断面を示す同図
（IV）に電極803Bと844Bとの連結を例示するように、こ
れら電極は、各グループに於いて、絶縁層842に穿設さ
れた孔を介して電極844A,844B,844Cが電極803A,803B,80
3Cとそれぞれ接続されている。
行な帯状の電極844A,844B,844Cが形成されている。第７
図（II）および第７図（Ｉ）のIV−IV断面を示す同図
（IV）に電極803Bと844Bとの連結を例示するように、こ
れら電極は、各グループに於いて、絶縁層842に穿設さ
れた孔を介して電極844A,844B,844Cが電極803A,803B,80
3Cとそれぞれ接続されている。
従って、発光部のグループを第２の電極806の選択に
より選択し、このグループ内で通電するべき半導体多層
構造を電極844A,844B,844Cの選択により選択することに
より、所望の半導体多層構造に電流注入を行うことがで
きる。
より選択し、このグループ内で通電するべき半導体多層
構造を電極844A,844B,844Cの選択により選択することに
より、所望の半導体多層構造に電流注入を行うことがで
きる。
第８図に示す例は、第７図の実施例の変形例である。
第７図に於けると同一の符号を付した部分は、第７図に
於けると同様である。
第７図に於けると同一の符号を付した部分は、第７図に
於けると同様である。
第７図の実施例との差異は、部分平面図を示す第８図
（Ｉ）のII−II部分の断面を示す第８図（II）に示すよ
うに、第１の電極803B等と第２の電極806とが絶縁層841
を介して重なり合わない点である。この場合も第２の電
極でグループを選択し、電極844A,844B,844Cの選択でグ
ループ内の半導体多層構造を選択することにより所望の
半導体多層構造に電流注入できる。
（Ｉ）のII−II部分の断面を示す第８図（II）に示すよ
うに、第１の電極803B等と第２の電極806とが絶縁層841
を介して重なり合わない点である。この場合も第２の電
極でグループを選択し、電極844A,844B,844Cの選択でグ
ループ内の半導体多層構造を選択することにより所望の
半導体多層構造に電流注入できる。
第８図の実施例の場合、第１、第２の電極が互いに重
ならないので、帯状電極844A等の形成部に凹凸が少なく
電極844A等の作製が容易となる。
ならないので、帯状電極844A等の形成部に凹凸が少なく
電極844A等の作製が容易となる。
第７図、第８図の実施例では、アレイ配列した各半導
体多層構造上の第１の電極を基板の上まで引き出して、
電極844A等とのマトリックス配線構造を引き出し部で行
ったが、マトリックス配線は半導体多層構造の上で行う
ようにしても良い。このような実施例を第９図に示す。
体多層構造上の第１の電極を基板の上まで引き出して、
電極844A等とのマトリックス配線構造を引き出し部で行
ったが、マトリックス配線は半導体多層構造の上で行う
ようにしても良い。このような実施例を第９図に示す。
この例でも、半導体多層構造802は３つずつグループ
化されている。図面に直交する方向へアレイ配列された
半導体多層構造802上には、共通した電気絶縁層841Aが
形成され、その上に図面直交方向に長い帯状の電極844
A,844B,844Cが設けられ、第７図、第８図の例と同様の
方法で第１の電極803B等とマトリックス配線構造を構成
している。なお、第７図乃至第９図の例に於いて、帯状
電極と各グループに含まれる第１の電極の数を３本ずつ
と互いに等しくしたが、これらは互いに異なっていても
良い。また帯状電極と第１の電極の交差角は実施例のよ
うに直角に限らず、必要な角度であればよい。
化されている。図面に直交する方向へアレイ配列された
半導体多層構造802上には、共通した電気絶縁層841Aが
形成され、その上に図面直交方向に長い帯状の電極844
A,844B,844Cが設けられ、第７図、第８図の例と同様の
方法で第１の電極803B等とマトリックス配線構造を構成
している。なお、第７図乃至第９図の例に於いて、帯状
電極と各グループに含まれる第１の電極の数を３本ずつ
と互いに等しくしたが、これらは互いに異なっていても
良い。また帯状電極と第１の電極の交差角は実施例のよ
うに直角に限らず、必要な角度であればよい。
また、第７図乃至第９図の例は、第（II）〜（Ｖ）、
第４図、第５図の構造によっても同様に実施できる。ま
た第１の電極のマトリックス配線構造自体は、第１図の
構造の半導体発光素子をアレイ化する場合にも同様に実
現できる。
第４図、第５図の構造によっても同様に実施できる。ま
た第１の電極のマトリックス配線構造自体は、第１図の
構造の半導体発光素子をアレイ化する場合にも同様に実
現できる。
マトリックス配線の採用により発光部の電極数より少
ない引き出し線で各発光素子を個別に動作させることが
できる。このため配線に伴う歩留まり低下、信頼性の低
下を伴うことなく発光部の高密度化が可能になる。
ない引き出し線で各発光素子を個別に動作させることが
できる。このため配線に伴う歩留まり低下、信頼性の低
下を伴うことなく発光部の高密度化が可能になる。
［発明の効果］ 以上、本発明によれば、新規な半導体発光素子アレイ
を提供できる。
を提供できる。
この発明の半導体発光素子アレイでは、電流注入用の
電極が双方とも基板の表面側にあるので、電極のパター
ニングが容易であり、また、第２電極が半導体多層構造
の配列と平行的に配列されるので、任意の複数個の半導
体多層構造同志を密接して配列でき、所望の発光部数を
持つ半導体発光素子アレイを容易に実現できる。
電極が双方とも基板の表面側にあるので、電極のパター
ニングが容易であり、また、第２電極が半導体多層構造
の配列と平行的に配列されるので、任意の複数個の半導
体多層構造同志を密接して配列でき、所望の発光部数を
持つ半導体発光素子アレイを容易に実現できる。
なお、上の説明では半導体発光素子の構造としてGaAs
系、AlGaAs系の素子を例にとって説明したが、本発明は
これに限らず、InP,InGaAsP,InGaAlP,GaAlP,GaP,ZnS,Zn
Se,PbSnSe等、各種の化合物半導体を用いる半導体発光
素子に適用が可能である。
系、AlGaAs系の素子を例にとって説明したが、本発明は
これに限らず、InP,InGaAsP,InGaAlP,GaAlP,GaP,ZnS,Zn
Se,PbSnSe等、各種の化合物半導体を用いる半導体発光
素子に適用が可能である。
第１図ないし第６図は、この発明の半導体発光素子アレ
イの基本的な構成の例を説明するための図、第７図は、
半導体発光素子アレイの１実施例を説明するための図、
第８図および第９図はそれぞれ、第７図の実施例の別実
施例を説明するための図である。 201,301……基板、310……電流パス用半導体層、203…
…第１の電極、206……第２の電極、204……光放射端
面、Ｌ……放射光
イの基本的な構成の例を説明するための図、第７図は、
半導体発光素子アレイの１実施例を説明するための図、
第８図および第９図はそれぞれ、第７図の実施例の別実
施例を説明するための図である。 201,301……基板、310……電流パス用半導体層、203…
…第１の電極、206……第２の電極、204……光放射端
面、Ｌ……放射光
Claims (3)
- 【請求項１】基板と、 この基板の表面側に基板表面と平行に積層され、電流注
入により発光を生じる複数の半導体多層構造と、 これら複数の半導体多層構造に選択的に電流を注入する
ための第１および第２の電極とを有し、 上記半導体多層構造の個々は、基板表面への射影形状が
長方形形状であって、その長手方向と基板表面とに直交
する光放射端面を有し、上記光放射端面を互いに平行に
して光放射端面に平行な方向へアレイ配列され、 上記第１の電極は、複数の半導体多層構造の各上部に個
別的に設けられ、 上記第２の電極は、上記基板の表面側の、半導体多層構
造の配列方向に直交する側の側部に、個々の半導体多層
構造ごと、もしくは半導体多層構造のグループごとに設
けられ、かつ上記配列方向に平行に配列されていること
を特徴とするモノリシックな半導体発光素子アレイ。 - 【請求項２】請求項１記載の半導体発光素子アレイにお
いて、 基板の表面側が、電流パス用半導体層として形成され、
この電流パス用半導体層に、第２の電極相互を電気的に
分離する絶縁領域が形成されていることを特徴とする半
導体発光素子アレイ。 - 【請求項３】請求項２記載の半導体発光素子アレイにお
いて、 電流パス用半導体層の絶縁領域が、不純物領域として形
成されていることを特徴とする半導体発光素子アレイ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28276089A JP2892053B2 (ja) | 1989-10-30 | 1989-10-30 | 半導体発光素子アレイ |
| US07/603,562 US5093697A (en) | 1989-10-30 | 1990-10-26 | Semiconductor light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28276089A JP2892053B2 (ja) | 1989-10-30 | 1989-10-30 | 半導体発光素子アレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03142974A JPH03142974A (ja) | 1991-06-18 |
| JP2892053B2 true JP2892053B2 (ja) | 1999-05-17 |
Family
ID=17656711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28276089A Expired - Fee Related JP2892053B2 (ja) | 1989-10-30 | 1989-10-30 | 半導体発光素子アレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5093697A (ja) |
| JP (1) | JP2892053B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5955747A (en) * | 1996-07-25 | 1999-09-21 | Oki Electric Industry Co., Ltd. | High-density light-emitting-diode array utilizing a plurality of isolation channels |
| DE19653094A1 (de) * | 1996-12-20 | 1998-06-25 | Alsthom Cge Alcatel | Photonisches Bauelement mit elektrischen Leiterbahnen |
| JP3693468B2 (ja) * | 1997-07-23 | 2005-09-07 | シャープ株式会社 | 半導体発光素子 |
| JP2003264334A (ja) * | 2002-03-08 | 2003-09-19 | Hitachi Ltd | 半導体レーザ素子及び半導体レーザモジュール |
| JP3846367B2 (ja) * | 2002-05-30 | 2006-11-15 | セイコーエプソン株式会社 | 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器 |
| KR100964399B1 (ko) * | 2003-03-08 | 2010-06-17 | 삼성전자주식회사 | 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체 |
| JP6015340B2 (ja) * | 2012-10-24 | 2016-10-26 | 富士ゼロックス株式会社 | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3962714A (en) * | 1974-09-19 | 1976-06-08 | Northern Electric Company Limited | Semiconductor optical modulator |
| US4212020A (en) * | 1978-07-21 | 1980-07-08 | California Institute Of Technology | Solid state electro-optical devices on a semi-insulating substrate |
| JPS55165691A (en) * | 1979-06-13 | 1980-12-24 | Nec Corp | Compound semiconductor laser element |
| US4607370A (en) * | 1984-02-29 | 1986-08-19 | California Institute Of Technology | Paired, separately controlled, and coupled or uncoupled stripe geometry semiconductor lasers |
| JPS6166190A (ja) * | 1984-09-07 | 1986-04-04 | 株式会社東芝 | 遮蔽プラグ装置 |
| US4791636A (en) * | 1985-10-30 | 1988-12-13 | Sharp Kabushiki Kaisha | Semiconductor laser device and a method for driving the same |
-
1989
- 1989-10-30 JP JP28276089A patent/JP2892053B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-26 US US07/603,562 patent/US5093697A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03142974A (ja) | 1991-06-18 |
| US5093697A (en) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404031A (en) | Semiconductor light emitting device with current confining layer | |
| JP3323324B2 (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| JPH08222763A (ja) | 半導体発光素子 | |
| JP2892053B2 (ja) | 半導体発光素子アレイ | |
| US6222208B1 (en) | Light-emitting diode and light-emitting diode array | |
| JP3251603B2 (ja) | 半導体発光装置 | |
| JP3797748B2 (ja) | 発光ダイオードアレイ | |
| JP3813010B2 (ja) | 発光ダイオード素子及び発光ダイオード素子アレイ | |
| JP3934730B2 (ja) | 半導体発光素子 | |
| JP3625088B2 (ja) | 半導体発光素子 | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| JP4128015B2 (ja) | 発光ダイオードアレイ | |
| JP2766311B2 (ja) | 半導体発光装置 | |
| JP2000277806A (ja) | 発光ダイオードアレイ | |
| JP2009238845A (ja) | 発光モジュール及びその製造方法 | |
| JP2937439B2 (ja) | 半導体発光装置 | |
| JPH0682862B2 (ja) | 発光ダイオード | |
| JPH08186287A (ja) | 半導体発光ダイオード | |
| JP3886345B2 (ja) | 発光ダイオードアレイ | |
| JP3214869B2 (ja) | リセット機能付き光機能素子 | |
| JPH0210787A (ja) | 半導体発光装置 | |
| JPH07169992A (ja) | 半導体発光装置 | |
| JP3488783B2 (ja) | 発光ダイオードアレイ | |
| JPH0747881Y2 (ja) | 発光ダイオード | |
| JPH10181077A (ja) | 発光ダイオードアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |