JP2889303B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP2889303B2 JP2889303B2 JP2043339A JP4333990A JP2889303B2 JP 2889303 B2 JP2889303 B2 JP 2889303B2 JP 2043339 A JP2043339 A JP 2043339A JP 4333990 A JP4333990 A JP 4333990A JP 2889303 B2 JP2889303 B2 JP 2889303B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- capacitor
- load
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、商用交流電源を直流電圧に変換し、この直
流電圧をスイッチング素子のオン・オフによりスイッチ
ングして負荷に供給するインバータ装置に関するもので
ある。
流電圧をスイッチング素子のオン・オフによりスイッチ
ングして負荷に供給するインバータ装置に関するもので
ある。
[従来の技術] 従来例1 第7図は従来の一般的なインバータ装置(特開昭60−
134776号公報参照)の回路図である。交流電源Vsの交流
電圧は、ACフィルタFを介してダイオードD3〜D6よりな
るダイオードブリッジ回路にて全波整流され、平滑用の
コンデンサC0にて平滑されて、直流電圧となる。コンデ
ンサC0の両端には、トランジスタQ1,Q2の直列回路が並
列的に接続されている。各トランジスタQ1,Q2には、ダ
イオードD1,D2が逆並列接続されている。トランジスタQ
1の両端には、コンデンサC1とインダクタL2を介して放
電灯laが接続されている。放電灯laの非電源側には、コ
ンデンサC3が並列接続されている。トランジスタQ1,Q2
は高速度で交互にオンオフするように駆動される。ま
ず、トランジスタQ1がオン状態でトランジスタQ2がオフ
状態であるときには、コンデンサC1からトランジスタQ1
を介して放電灯laに一方向に電流が流れる。次に、トラ
ンジスタQ1がオフ状態でトランジスタQ2がオン状態であ
るときには、コンデンサC0からコンデンサC1、放電灯l
a、インダクタL2、トランジスタQ2を介して逆方向に電
流が流れる。したがって、放電灯laには高周波電力が供
給されるものである。以上によりハーフブリッジ式のイ
ンバータ回路が構成されている。
134776号公報参照)の回路図である。交流電源Vsの交流
電圧は、ACフィルタFを介してダイオードD3〜D6よりな
るダイオードブリッジ回路にて全波整流され、平滑用の
コンデンサC0にて平滑されて、直流電圧となる。コンデ
ンサC0の両端には、トランジスタQ1,Q2の直列回路が並
列的に接続されている。各トランジスタQ1,Q2には、ダ
イオードD1,D2が逆並列接続されている。トランジスタQ
1の両端には、コンデンサC1とインダクタL2を介して放
電灯laが接続されている。放電灯laの非電源側には、コ
ンデンサC3が並列接続されている。トランジスタQ1,Q2
は高速度で交互にオンオフするように駆動される。ま
ず、トランジスタQ1がオン状態でトランジスタQ2がオフ
状態であるときには、コンデンサC1からトランジスタQ1
を介して放電灯laに一方向に電流が流れる。次に、トラ
ンジスタQ1がオフ状態でトランジスタQ2がオン状態であ
るときには、コンデンサC0からコンデンサC1、放電灯l
a、インダクタL2、トランジスタQ2を介して逆方向に電
流が流れる。したがって、放電灯laには高周波電力が供
給されるものである。以上によりハーフブリッジ式のイ
ンバータ回路が構成されている。
この回路では、トランジスタQ2がチョッパー回路のス
イッチイング素子を兼用している。まず、トランジスタ
Q2がオンされると、ダイオードブリッジの直流出力端を
インダクタL1で短絡することになる。これにより、イン
ダクタL1に流れる電流は、ダイオードブリッジの直流出
力電圧の大きさに比例した傾きで増加し、インダクタL1
にエネルギーが蓄えられて行く。次に、トランジスタQ2
がオフされると、インダクタL1のエネルギーは放出さ
れ、ダイオードD1を介してコンデンサC0を充電する。こ
のとき、コンデンサC0には、ダイオードブリッジの直流
出力電圧にインダクタL1の両端に生じる電圧を加えた電
圧が充電されるので、コンデンサC0には交流電源Vsのピ
ーク値よりも高い直流電圧を得ることができる。また、
従来例1に比べると、コンデンサC0に充電電流が流れて
いる期間が長いので、コンデンサC0の電圧は、より平滑
化される。
イッチイング素子を兼用している。まず、トランジスタ
Q2がオンされると、ダイオードブリッジの直流出力端を
インダクタL1で短絡することになる。これにより、イン
ダクタL1に流れる電流は、ダイオードブリッジの直流出
力電圧の大きさに比例した傾きで増加し、インダクタL1
にエネルギーが蓄えられて行く。次に、トランジスタQ2
がオフされると、インダクタL1のエネルギーは放出さ
れ、ダイオードD1を介してコンデンサC0を充電する。こ
のとき、コンデンサC0には、ダイオードブリッジの直流
出力電圧にインダクタL1の両端に生じる電圧を加えた電
圧が充電されるので、コンデンサC0には交流電源Vsのピ
ーク値よりも高い直流電圧を得ることができる。また、
従来例1に比べると、コンデンサC0に充電電流が流れて
いる期間が長いので、コンデンサC0の電圧は、より平滑
化される。
従来例2 第8図は従来の他のインバータ装置(特願平1−6446
5号参照)の回路図である。以下、その回路構成につい
て説明する。トランジスタQ1,2はバイポーラ型のトラン
ジスタよりなる。トランジスタQ1のエミッタは、トラン
ジスタQ2のコレクタに接続されている。トランジスタ
Q1,Q2のコレクタ及びエミッタには、ダイオードD1,D2の
カソード及びアノードが夫々接続されている。トランジ
スタQ1のコレクタにはダイオードD3のカソードが接続さ
れ、ダイオードD3のアノードはダイオードD4のカソード
に接続され、ダイオードD4のアノードはトランジスタQ2
のエミッタに接続されている。トランジスタQ1のコレク
タには、コンデンサC01の一端が接続され、コンデンサC
01の他端はコンデンサC02の一端に接続され、コンデン
サC02の他端はトランジスタQ2のエミッタに接続されて
いる。トランジスタQ1,Q2の接続点とコンデンサC01,C02
の接続点の間には、負荷回路が接続されている。負荷回
路としては、放電灯laにコンデンサC3を並列接続し、イ
ンダクタL2を直列接続した放電灯点灯回路が接続され
る。トランジスタQ1,Q2の接続点は、ACフィルタFを介
して交流電源Vsの一端に接続されている。ダイオード
D3,D4の接続点は、インダクタL1とACフィルタFを介し
て交流電源Vsの他端に接続されている。
5号参照)の回路図である。以下、その回路構成につい
て説明する。トランジスタQ1,2はバイポーラ型のトラン
ジスタよりなる。トランジスタQ1のエミッタは、トラン
ジスタQ2のコレクタに接続されている。トランジスタ
Q1,Q2のコレクタ及びエミッタには、ダイオードD1,D2の
カソード及びアノードが夫々接続されている。トランジ
スタQ1のコレクタにはダイオードD3のカソードが接続さ
れ、ダイオードD3のアノードはダイオードD4のカソード
に接続され、ダイオードD4のアノードはトランジスタQ2
のエミッタに接続されている。トランジスタQ1のコレク
タには、コンデンサC01の一端が接続され、コンデンサC
01の他端はコンデンサC02の一端に接続され、コンデン
サC02の他端はトランジスタQ2のエミッタに接続されて
いる。トランジスタQ1,Q2の接続点とコンデンサC01,C02
の接続点の間には、負荷回路が接続されている。負荷回
路としては、放電灯laにコンデンサC3を並列接続し、イ
ンダクタL2を直列接続した放電灯点灯回路が接続され
る。トランジスタQ1,Q2の接続点は、ACフィルタFを介
して交流電源Vsの一端に接続されている。ダイオード
D3,D4の接続点は、インダクタL1とACフィルタFを介し
て交流電源Vsの他端に接続されている。
第9図は上記回路の動作波形図である。
以下、その動作について説明する。交流電源Vsが正の
半サイクルにあるときに、トランジスタQ1がオンする
と、インダクタL1、ダイオードD3、トランジスタQ1を通
る経路で交流電源VsからインダクタL1に電流が流れ、イ
ンダクタL1の電流は入力交流電圧Vinの瞬時値に比例し
た傾きで増加して行き、インダクタL1にエネルギーが蓄
積される。そして、トランジスタQ1がオフすると、イン
ダクタL1のエネルギーはダイオードD3、コンデンサC01,
C02、ダイオードD2を通る経路で放出され、コンデンサC
01,C02を充電する。そして、交流電源Vsの正の半サイク
ルの間は、上記過程を繰り返すことで、インダクタL1に
流れる電流の包絡線を正の期間について正弦波状とする
ことができる。
半サイクルにあるときに、トランジスタQ1がオンする
と、インダクタL1、ダイオードD3、トランジスタQ1を通
る経路で交流電源VsからインダクタL1に電流が流れ、イ
ンダクタL1の電流は入力交流電圧Vinの瞬時値に比例し
た傾きで増加して行き、インダクタL1にエネルギーが蓄
積される。そして、トランジスタQ1がオフすると、イン
ダクタL1のエネルギーはダイオードD3、コンデンサC01,
C02、ダイオードD2を通る経路で放出され、コンデンサC
01,C02を充電する。そして、交流電源Vsの正の半サイク
ルの間は、上記過程を繰り返すことで、インダクタL1に
流れる電流の包絡線を正の期間について正弦波状とする
ことができる。
次に、交流電源Vsの負の半サイクルでは、トランジス
タQ2がオンすると、トランジスタQ2、ダイオードD4、イ
ンダクタL1を通る経路で交流電源VsからインダクタL1に
電流が流れる。インダクタL1に流れる電流は、入力交流
電圧Vinの瞬時値に比例した傾きで、正の半サイクルの
ときとは反対方向に増大して行き、インダクタL1にエネ
ルギーが蓄積される。トランジスタQ2がオフすると、イ
ンダクタL1のエネルギーはダイオードD1、コンデンサC
01,C02、ダイオードD4を通る経路で放出され、コンデン
サC01,C02が充電される。そして、交流電源Vsの負の半
サイクルの間、上記過程を繰り返すことで、インダクタ
L1に流れる電流の包絡線を負の期間についても正弦波状
とすることができる。また、トランジスタQ1,Q2が交互
にオン・オフすることで、負荷回路には高周波の電圧V
が印加される。
タQ2がオンすると、トランジスタQ2、ダイオードD4、イ
ンダクタL1を通る経路で交流電源VsからインダクタL1に
電流が流れる。インダクタL1に流れる電流は、入力交流
電圧Vinの瞬時値に比例した傾きで、正の半サイクルの
ときとは反対方向に増大して行き、インダクタL1にエネ
ルギーが蓄積される。トランジスタQ2がオフすると、イ
ンダクタL1のエネルギーはダイオードD1、コンデンサC
01,C02、ダイオードD4を通る経路で放出され、コンデン
サC01,C02が充電される。そして、交流電源Vsの負の半
サイクルの間、上記過程を繰り返すことで、インダクタ
L1に流れる電流の包絡線を負の期間についても正弦波状
とすることができる。また、トランジスタQ1,Q2が交互
にオン・オフすることで、負荷回路には高周波の電圧V
が印加される。
上記の回路では、トランジスタQ1,Q2を高速で交互に
オン・オフさせることで、交流電源Vsの正負の半サイク
ルに同期して交流的にチョッパー動作を行わせることが
できる。そして、前段にACフィルタFを挿入すること
で、入力電流を連続的にすることができ、入力電流の歪
率を小さくすることができる。また、このときの入力電
流は、ほぼ入力電圧と同相の正弦波状にすることがで
き、入力力率はほぼ1となる。
オン・オフさせることで、交流電源Vsの正負の半サイク
ルに同期して交流的にチョッパー動作を行わせることが
できる。そして、前段にACフィルタFを挿入すること
で、入力電流を連続的にすることができ、入力電流の歪
率を小さくすることができる。また、このときの入力電
流は、ほぼ入力電圧と同相の正弦波状にすることがで
き、入力力率はほぼ1となる。
従来例3 第8図に示す回路は、第10図の動作波形図に示すよう
に動作させることもできる。この第10図に示す動作例で
は、交流電源Vsが正の半サイクルのときには、トランジ
スタQ1が高周波的にオン・オフ駆動され、トランジスタ
Q2はオフ状態とされる。また、交流電源Vsが負の半サイ
クルのときには、トランジスタQ2が高周波的にオン・オ
フ駆動され、トランジスタQ1はオフ状態とされる。以
下、上記回路の動作について詳述する。
に動作させることもできる。この第10図に示す動作例で
は、交流電源Vsが正の半サイクルのときには、トランジ
スタQ1が高周波的にオン・オフ駆動され、トランジスタ
Q2はオフ状態とされる。また、交流電源Vsが負の半サイ
クルのときには、トランジスタQ2が高周波的にオン・オ
フ駆動され、トランジスタQ1はオフ状態とされる。以
下、上記回路の動作について詳述する。
まず、交流電源Vsが正の半サイクルのときに、トラン
ジスタQ1がオンすると、インダクタL1、ダイオードD3、
トランジスタQ1を通る経路で交流電源Vsからインダクタ
L1に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加していく。このとき、コンデン
サC01からトランジスタQ1を介して負荷回路に電流が流
れる。次に、トランジスタQ1がオフすると、インダクタ
L1、ダイオードD3、コンデンサC01、負荷回路、交流電
源Vsを通る経路、並びに、インダクタL1、ダイオード
D3、コンデンサC01,C02、ダイオードD2、交流電源Vsを
通る経路で、インダクタL2のエネルギーが放出され、コ
ンデンサC01及びC02が充電される。
ジスタQ1がオンすると、インダクタL1、ダイオードD3、
トランジスタQ1を通る経路で交流電源Vsからインダクタ
L1に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加していく。このとき、コンデン
サC01からトランジスタQ1を介して負荷回路に電流が流
れる。次に、トランジスタQ1がオフすると、インダクタ
L1、ダイオードD3、コンデンサC01、負荷回路、交流電
源Vsを通る経路、並びに、インダクタL1、ダイオード
D3、コンデンサC01,C02、ダイオードD2、交流電源Vsを
通る経路で、インダクタL2のエネルギーが放出され、コ
ンデンサC01及びC02が充電される。
このように、交流電源Vsが正の半サイクルでは、トラ
ンジスタQ1がチョッパー用のスイッチング素子と負荷電
流供給用のスイッチング素子を兼ねるものであり、トラ
ンジスタQ2は休止している。
ンジスタQ1がチョッパー用のスイッチング素子と負荷電
流供給用のスイッチング素子を兼ねるものであり、トラ
ンジスタQ2は休止している。
次に、交流電源Vsが負の半サイクルのときに、トラン
ジスタQ2がオンすると、交流電源Vs、トランジスタQ2、
ダイオードD4、インダクタL1を通る経路で、インダクタ
L1に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加して行く。このとき、コンデン
サC02から負荷回路、トランジスタQ2を通る経路で負荷
回路に電流が流れる。次に、トランジスタQ2がオフする
と、交流電源Vs、負荷回路、コンデンサC02、ダイオー
ドD4、インダクタL1を通る経路、並びに、交流電源Vs、
ダイオードD1、コンデンサC01,C02、ダイオードD4、イ
ンダクタL1を通る経路で、インダクタL1のエネルギーが
放出され、コンデンサC01及びC02を充電する。
ジスタQ2がオンすると、交流電源Vs、トランジスタQ2、
ダイオードD4、インダクタL1を通る経路で、インダクタ
L1に電流が流れ、その電流値は入力交流電圧Vinの瞬時
値に比例した傾きで増加して行く。このとき、コンデン
サC02から負荷回路、トランジスタQ2を通る経路で負荷
回路に電流が流れる。次に、トランジスタQ2がオフする
と、交流電源Vs、負荷回路、コンデンサC02、ダイオー
ドD4、インダクタL1を通る経路、並びに、交流電源Vs、
ダイオードD1、コンデンサC01,C02、ダイオードD4、イ
ンダクタL1を通る経路で、インダクタL1のエネルギーが
放出され、コンデンサC01及びC02を充電する。
このように、交流電源Vsが負の半サイクルでは、トラ
ンジスタQ2がチョッパー用のスイッチング素子と負荷電
流供給用のスイッチング素子の働きを兼ねるものであ
り、トランジスタQ1は休止している。
ンジスタQ2がチョッパー用のスイッチング素子と負荷電
流供給用のスイッチング素子の働きを兼ねるものであ
り、トランジスタQ1は休止している。
[発明が解決しようとする課題] ところで、従来例1では、トランジスタQ2がチョッパ
ー用とインバータ用のスイッチング素子として兼用され
ているので、トランジスタQ2にのみストレスが加わると
いう問題がある。また、従来例2又は3では、トランジ
スタQ1,Q2に均等にストレスが分散されるが、チョッパ
ー電流がトランジスタQ1,Q2に流れるので、トランジス
タQ1,Q2の電流容量が増大するという問題がある。
ー用とインバータ用のスイッチング素子として兼用され
ているので、トランジスタQ2にのみストレスが加わると
いう問題がある。また、従来例2又は3では、トランジ
スタQ1,Q2に均等にストレスが分散されるが、チョッパ
ー電流がトランジスタQ1,Q2に流れるので、トランジス
タQ1,Q2の電流容量が増大するという問題がある。
本発明はこのような点に鑑みなされたものであり、そ
の目的とするところは、スイッチング素子の負担を増大
させることなく、入力電流及び負荷電流を制御し、入力
力率が高く、入力電流歪みが小さくできるようなインバ
ータ装置を提供することにある。
の目的とするところは、スイッチング素子の負担を増大
させることなく、入力電流及び負荷電流を制御し、入力
力率が高く、入力電流歪みが小さくできるようなインバ
ータ装置を提供することにある。
[課題を解決するための手段] 本発明に係るインバータ装置にあっては、上記の課題
を解決するために、第8図(又は第3図)に示すよう
に、直列接続された第1及び第2のスイッチング素子
と、直列接続された第1及び第2のコンデンサC01,C02
を並列的に接続し、第1及び第2のスイッチング素子の
少なくとも一方の両端に、インダクタンス要素と整流要
素を介して交流電源Vsを接続し、第1及び第2のスイッ
チング素子の接続点と第1及び第2のコンデンサC01,C
02の接続点の間に負荷回路を接続して構成されるインバ
ータ装置において、交流電源と前記インダクタンス要素
と前記一方のスイッチング素子との閉回路に電流が流れ
ない期間に他方のスイッチング素子を複数回オンオフす
る期間を設け、負荷回路に矩形波電圧を出力するように
構成したことを特徴とするものである。
を解決するために、第8図(又は第3図)に示すよう
に、直列接続された第1及び第2のスイッチング素子
と、直列接続された第1及び第2のコンデンサC01,C02
を並列的に接続し、第1及び第2のスイッチング素子の
少なくとも一方の両端に、インダクタンス要素と整流要
素を介して交流電源Vsを接続し、第1及び第2のスイッ
チング素子の接続点と第1及び第2のコンデンサC01,C
02の接続点の間に負荷回路を接続して構成されるインバ
ータ装置において、交流電源と前記インダクタンス要素
と前記一方のスイッチング素子との閉回路に電流が流れ
ない期間に他方のスイッチング素子を複数回オンオフす
る期間を設け、負荷回路に矩形波電圧を出力するように
構成したことを特徴とするものである。
ここで、第1及び第2のスイッチング素子は、例え
ば、トランジスタQ1,Q2にダイオードD1,D2を逆並列接続
して構成されており、逆方向電流を阻止しない。
ば、トランジスタQ1,Q2にダイオードD1,D2を逆並列接続
して構成されており、逆方向電流を阻止しない。
[作用] 本発明にあっては、このように、チョッパー電流制御
用として動作する側のスイッチング素子を停止させ、他
方のスイッチング素子のオン・オフ動作によって生じる
負荷の帰還電流によって停止した側のスイッチング素子
に逆方向電流を流して、見掛け上、停止したスイッチン
グ素子をオン状態とする。これによって、負荷回路を介
して入力電流を流してチョッパー動作を行うことがで
き、入力力率を高くし、入力電流歪みを小さくすること
ができる。したがって、チョッパー電流は負荷を介して
流れるので、スイッチング素子には電流を流す必要がな
く、スイッチング素子の損失は著しく減少するものであ
る。
用として動作する側のスイッチング素子を停止させ、他
方のスイッチング素子のオン・オフ動作によって生じる
負荷の帰還電流によって停止した側のスイッチング素子
に逆方向電流を流して、見掛け上、停止したスイッチン
グ素子をオン状態とする。これによって、負荷回路を介
して入力電流を流してチョッパー動作を行うことがで
き、入力力率を高くし、入力電流歪みを小さくすること
ができる。したがって、チョッパー電流は負荷を介して
流れるので、スイッチング素子には電流を流す必要がな
く、スイッチング素子の損失は著しく減少するものであ
る。
[実施例1] 第1図は本発明の一実施例の動作波形図である。本実
施例にあっては、第8図に示す回路を使用するものであ
るが、その制御方法が異なる。すなわち、交流電源Vsが
正の半サイクル(Vin>0)では、トランジスタQ1はオ
フとなり、トランジスタQ2のみがオン・オフされる。ま
た、負の半サイクル(Vin<0)では、トランジスタQ1
のみがオン・オフされ、トランジスタQ2はオフとなる。
これは、従来例3の動作波形図(第10図)と比較する
と、トランジスタQ1,Q2を動作させる期間が逆になって
いるものである。したがって、本実施例にあっては、ト
ランジスタQ1,Q2は共に入力側のチョッパーを制御せ
ず、負荷側の出力のみを制御するものであり、第1図に
示すような負荷電流I laが流れる。また、入力電流は、
負荷電流I laのコンデンサC01又はC02への帰還時に流れ
始める。
施例にあっては、第8図に示す回路を使用するものであ
るが、その制御方法が異なる。すなわち、交流電源Vsが
正の半サイクル(Vin>0)では、トランジスタQ1はオ
フとなり、トランジスタQ2のみがオン・オフされる。ま
た、負の半サイクル(Vin<0)では、トランジスタQ1
のみがオン・オフされ、トランジスタQ2はオフとなる。
これは、従来例3の動作波形図(第10図)と比較する
と、トランジスタQ1,Q2を動作させる期間が逆になって
いるものである。したがって、本実施例にあっては、ト
ランジスタQ1,Q2は共に入力側のチョッパーを制御せ
ず、負荷側の出力のみを制御するものであり、第1図に
示すような負荷電流I laが流れる。また、入力電流は、
負荷電流I laのコンデンサC01又はC02への帰還時に流れ
始める。
まず、交流電源Vsの正の半サイクル(Vin>0)のと
きには、トランジスタQ2がオンすると、コンデンサC02
から負荷回路、トランジスタQ2へと電流が流れる。この
とき、入力電流は停止する。また、トランジスタQ2がオ
フすると、負荷回路からダイオードD1、コンデンサC01
へと帰還電流が流れる。また、交流電源VsからACフィル
タF、インダクタL1、ダイオードD3、コンデンサC01、
負荷回路、ACフィルタFを介して、交流電源Vsへと、負
荷を介して入力からも電流が流れる(第2図(a)の期
間Ta参照)。そして、負荷電流が0になると、交流電源
VsからACフィルタF、インダクタL1、ダイオードD3、コ
ンデンサC01,C02、ダイオードD2、ACフィルタFを介し
て、交流電源Vsへと電流が流れて、コンデンサC01,C02
を充電する(第2図(b)の期間Tb参照)。
きには、トランジスタQ2がオンすると、コンデンサC02
から負荷回路、トランジスタQ2へと電流が流れる。この
とき、入力電流は停止する。また、トランジスタQ2がオ
フすると、負荷回路からダイオードD1、コンデンサC01
へと帰還電流が流れる。また、交流電源VsからACフィル
タF、インダクタL1、ダイオードD3、コンデンサC01、
負荷回路、ACフィルタFを介して、交流電源Vsへと、負
荷を介して入力からも電流が流れる(第2図(a)の期
間Ta参照)。そして、負荷電流が0になると、交流電源
VsからACフィルタF、インダクタL1、ダイオードD3、コ
ンデンサC01,C02、ダイオードD2、ACフィルタFを介し
て、交流電源Vsへと電流が流れて、コンデンサC01,C02
を充電する(第2図(b)の期間Tb参照)。
トランジスタQ2がオフしたとき、負荷の電流は、ダイ
オードD1を介してコンデンサC01への帰還電流となる。
このとき、負荷の両端電圧は、ほぼコンデンサC01の電
圧と等しい電圧となっている。したがって、トランジス
タQ1の両端には、ダイオードD1のオン電圧のみで、電圧
だけを見れば、トランジスタQ1がオンしているのと同じ
状態である。ところが、トランジスタQ1はオンしていな
いので、トランジスタQ1には電流が流れず、コンデンサ
C01、負荷を通ってトランジスタQ1のコレクタ側からエ
ミッタ側へインダクタL1の電流が流れる。負荷の帰還電
流が0になって、ダイオードD1がオフすると、インダク
タL1に蓄えられたエネルギーによってコンデンサC01,C
02を充電する。
オードD1を介してコンデンサC01への帰還電流となる。
このとき、負荷の両端電圧は、ほぼコンデンサC01の電
圧と等しい電圧となっている。したがって、トランジス
タQ1の両端には、ダイオードD1のオン電圧のみで、電圧
だけを見れば、トランジスタQ1がオンしているのと同じ
状態である。ところが、トランジスタQ1はオンしていな
いので、トランジスタQ1には電流が流れず、コンデンサ
C01、負荷を通ってトランジスタQ1のコレクタ側からエ
ミッタ側へインダクタL1の電流が流れる。負荷の帰還電
流が0になって、ダイオードD1がオフすると、インダク
タL1に蓄えられたエネルギーによってコンデンサC01,C
02を充電する。
次に、交流電源Vsが負の半サイクル(Vin<0)のと
きには、トランジスタQ1がオンすると、コンデンサC01
からトランジスタQ1を介して負荷に電流が流れる。この
とき、入力電流は停止している。また、トランジスタQ1
がオフすると、負荷からコンデンサC02、ダイオードD2
を介して帰還電流が流れる。また、交流電源Vsから、AC
フィルタF、負荷、コンデンサC02、ダイオードD4、イ
ンダクタL1、ACフィルタF、交流電源Vsを介して電流が
流れ、負荷を介して入力からも電流が流れる(第2図
(b)の期間Tc参照)。そして、負荷電流が0になる
と、交流電源Vsから、ACフィルタF、ダイオードD1、コ
ンデンサC01,C02、ダイオードD4、インダクタL1、ACフ
ィルタF、交流電源Vsへと電流が流れて、コンデンサC
01,C02を充電する(第2図(b)の期間Td参照)。
きには、トランジスタQ1がオンすると、コンデンサC01
からトランジスタQ1を介して負荷に電流が流れる。この
とき、入力電流は停止している。また、トランジスタQ1
がオフすると、負荷からコンデンサC02、ダイオードD2
を介して帰還電流が流れる。また、交流電源Vsから、AC
フィルタF、負荷、コンデンサC02、ダイオードD4、イ
ンダクタL1、ACフィルタF、交流電源Vsを介して電流が
流れ、負荷を介して入力からも電流が流れる(第2図
(b)の期間Tc参照)。そして、負荷電流が0になる
と、交流電源Vsから、ACフィルタF、ダイオードD1、コ
ンデンサC01,C02、ダイオードD4、インダクタL1、ACフ
ィルタF、交流電源Vsへと電流が流れて、コンデンサC
01,C02を充電する(第2図(b)の期間Td参照)。
ここで、入力電流が流れる理由は、Vin>0のときと
同様であり、負荷電流の帰還時にはコンデンサC02の電
圧とほぼ等しい電圧が負荷の両端に発生し、ダイオード
D2がオンとなり、トランジスタQ2は電圧だけを見ればオ
ンしているのと同じ状態となる。ところが、トランジス
タQ2はオンしていないので、入力電流は負荷とコンデン
サC02を通って流れる。負荷の帰還電流が0になると、
ダイオードD2がオフし、ダイオードD1,D4がオンして、
インダクタL1に蓄えられたエネルギーでコンデンサC01,
C02を充電する。
同様であり、負荷電流の帰還時にはコンデンサC02の電
圧とほぼ等しい電圧が負荷の両端に発生し、ダイオード
D2がオンとなり、トランジスタQ2は電圧だけを見ればオ
ンしているのと同じ状態となる。ところが、トランジス
タQ2はオンしていないので、入力電流は負荷とコンデン
サC02を通って流れる。負荷の帰還電流が0になると、
ダイオードD2がオフし、ダイオードD1,D4がオンして、
インダクタL1に蓄えられたエネルギーでコンデンサC01,
C02を充電する。
本実施例にあっては、このように、スイッチング素子
には、負荷の電流のみしか流れてないので、スイッチン
グ素子での損失は従来例1〜3に比べて著しく少ない。
したがって、スイッチング素子の小形化ができる。ま
た、負荷を介してチョッパー作用を行い、入力電流を流
すので、入力力率は高く、入力電流歪みは小さい。
には、負荷の電流のみしか流れてないので、スイッチン
グ素子での損失は従来例1〜3に比べて著しく少ない。
したがって、スイッチング素子の小形化ができる。ま
た、負荷を介してチョッパー作用を行い、入力電流を流
すので、入力力率は高く、入力電流歪みは小さい。
[実施例2] 第3図は本発明の他の実施例の回路図であり、この実
施例は、本発明を従来例1に適用した例である。ただ
し、コンデンサC01,C02は大容量の平滑用コンデンサで
あり、その直列回路は第7図に示す平滑用コンデンサC0
の働きを兼ねている。また、各コンデンサC01,C02は第
7図に示す直流カット用のコンデンサC1と同様に、負荷
に対する電源としての働きを有している。
施例は、本発明を従来例1に適用した例である。ただ
し、コンデンサC01,C02は大容量の平滑用コンデンサで
あり、その直列回路は第7図に示す平滑用コンデンサC0
の働きを兼ねている。また、各コンデンサC01,C02は第
7図に示す直流カット用のコンデンサC1と同様に、負荷
に対する電源としての働きを有している。
第4図は本実施例の動作波形図である。まず、期間T1
においては、トランジスタQ1のみをオン・オフしてい
る。負荷には、電流I laが流れる。また、トランジスタ
Q1のオフ時の負荷電流の帰還によって、実施例1と同じ
ように入力電流が流れる。この間、トランジスタQ1には
負荷の電流のみしか流れないので、トランジスタQ1の損
失は少ない。この期間では、コンデンサC01は充電及び
放電を行い、コンデンサC02は充電のみを行う。
においては、トランジスタQ1のみをオン・オフしてい
る。負荷には、電流I laが流れる。また、トランジスタ
Q1のオフ時の負荷電流の帰還によって、実施例1と同じ
ように入力電流が流れる。この間、トランジスタQ1には
負荷の電流のみしか流れないので、トランジスタQ1の損
失は少ない。この期間では、コンデンサC01は充電及び
放電を行い、コンデンサC02は充電のみを行う。
次に、期間T2においては、トランジスタQ2のみをオン
・オフしている。負荷には期間T1とは逆向きに電流が流
れる。この期間T2では、トランジスタQ2は負荷の電流を
制御するのと同時に、入力チョッパー電流をも制御す
る。この期間T2では、コンデンサC01は充電のみ、コン
デンサC02は充電及び放電を行う。
・オフしている。負荷には期間T1とは逆向きに電流が流
れる。この期間T2では、トランジスタQ2は負荷の電流を
制御するのと同時に、入力チョッパー電流をも制御す
る。この期間T2では、コンデンサC01は充電のみ、コン
デンサC02は充電及び放電を行う。
本実施例において、コンデンサC01,C02の電圧をほぼ
同じ電圧に保つためには、その容量は大きく設定するこ
とが適切である。期間T1,T2はコンデンサC01,C02の電圧
のバランスを保つように、適度に切り替えられる。その
切り替えの時期は、入力電流の歪みを常に最小にするた
めに、交流電源Vsの極性反転時と同期させることが好ま
しい。
同じ電圧に保つためには、その容量は大きく設定するこ
とが適切である。期間T1,T2はコンデンサC01,C02の電圧
のバランスを保つように、適度に切り替えられる。その
切り替えの時期は、入力電流の歪みを常に最小にするた
めに、交流電源Vsの極性反転時と同期させることが好ま
しい。
本実施例にあっては、期間T1において、負荷の電流制
御のためのスイッチング素子のオン・オフのみで入力電
流が流れている。これにより、第3図に示す回路で、放
電灯laに矩形波電圧を与えることができ、矩形波点灯回
路を容易に実現することができる。
御のためのスイッチング素子のオン・オフのみで入力電
流が流れている。これにより、第3図に示す回路で、放
電灯laに矩形波電圧を与えることができ、矩形波点灯回
路を容易に実現することができる。
本実施例において、期間T1におけるトランジスタQ1と
期間T2におけるトランジスタQ2を同じ周期、同じオン時
間でスイッチングさせると、入力電流の大きさは同じに
はならず、期間T2のときの方が入力電流が大きくなる。
これは、期間T2の方が交流電源VsからインダクタL1へ電
流が流れる時間が長いため、より大きな電流となるため
である。もし、期間T1とT2とで入力電流を同じにしたい
のであれば、期間T2において、オン時間あるいは周期を
適度に短くすると良い。このようにすれば、期間T1とT2
の切換は電源極性と同期させる必要はない。
期間T2におけるトランジスタQ2を同じ周期、同じオン時
間でスイッチングさせると、入力電流の大きさは同じに
はならず、期間T2のときの方が入力電流が大きくなる。
これは、期間T2の方が交流電源VsからインダクタL1へ電
流が流れる時間が長いため、より大きな電流となるため
である。もし、期間T1とT2とで入力電流を同じにしたい
のであれば、期間T2において、オン時間あるいは周期を
適度に短くすると良い。このようにすれば、期間T1とT2
の切換は電源極性と同期させる必要はない。
なお、第5図に示すように、インダクタL1をダイオー
ドブリッジD3〜D6よりも交流電源Vsの側に接続した場合
でも同様の効果が得られることは言うまでもない。
ドブリッジD3〜D6よりも交流電源Vsの側に接続した場合
でも同様の効果が得られることは言うまでもない。
[実施例3] 第6図は本発明のさらに他の実施例の動作波形図であ
る。上述の第1図に示す制御方法では、入力電流の大き
さが従来例に比べて小さくなるため、コンデンサC01,C
02の出力電圧が低くなる。このコンデンサC01,C02の電
圧低下は、ランプ電流即ち出力の低下を招く。したがっ
て、出力を低下させないようにするために、適度に従来
例の制御方法を用いる期間を設けて、コンデンサC01,C
02の電圧低下を防止することが好ましい。
る。上述の第1図に示す制御方法では、入力電流の大き
さが従来例に比べて小さくなるため、コンデンサC01,C
02の出力電圧が低くなる。このコンデンサC01,C02の電
圧低下は、ランプ電流即ち出力の低下を招く。したがっ
て、出力を低下させないようにするために、適度に従来
例の制御方法を用いる期間を設けて、コンデンサC01,C
02の電圧低下を防止することが好ましい。
第6図において、期間T3では本発明の制御方法を用い
ており、期間T4では従来例2の制御方法を用いている。
これらの期間T3,T4の長さについては、特に限定しない
が、例えば、コンデンサC01,C02の電圧が一定の範囲内
にあるように制御する方法や、ランプ電流の値を一定範
囲内に制御する方法などが考えられる。
ており、期間T4では従来例2の制御方法を用いている。
これらの期間T3,T4の長さについては、特に限定しない
が、例えば、コンデンサC01,C02の電圧が一定の範囲内
にあるように制御する方法や、ランプ電流の値を一定範
囲内に制御する方法などが考えられる。
この例では、期間T3とT4の切換時期が、電源極性の反
転の時期と一致していないため、切換時点を含む半周期
の電流波形には不連続となり、入力歪みが大きくなる。
しかしながら、この点は切換の半周期だけなので、全体
に対する影響は少ない。
転の時期と一致していないため、切換時点を含む半周期
の電流波形には不連続となり、入力歪みが大きくなる。
しかしながら、この点は切換の半周期だけなので、全体
に対する影響は少ない。
この場合、第4図の動作例と同様に、期間T3とT4の切
換時期を電源極性の反転時期と一致させれば、入力電流
歪みは最小に抑えることができる。
換時期を電源極性の反転時期と一致させれば、入力電流
歪みは最小に抑えることができる。
[発明の効果] 本発明によれば、直列接続された第1及び第2のスイ
ッチング素子と、直列接続された第1及び第2のコンデ
ンサを並列的に接続し、第1及び第2のスイッチング素
子の少なくとも一方の両端に、インダクタンス要素と整
流要素を介して交流電源を接続し、第1及び第2のスイ
ッチング素子の接続点と第1及び第2のコンデンサの接
続点の間に負荷回路を接続して構成されるインバータ装
置において、交流電源と前記インダクタンス要素と前記
一方のスイッチング素子との閉回路に電流が流れない期
間に他方のスイッチング素子を複数回オンオフする期間
を設け、負荷回路に矩形波電圧を出力するように構成し
たものであるから、スイッチング素子がオフされたとき
の負荷回路の帰還電流を利用することにより、負荷回路
を介して入力電流を流してチョッパー動作を行うことが
でき、入力力率を高くし、入力電流歪みを小さくするこ
とができるという効果がある。また、チョッパー電流は
負荷回路を介して流れるので、スイッチング素子には電
流を流す必要がなく、スイッチング素子の損失は著しく
減少するという効果がある。
ッチング素子と、直列接続された第1及び第2のコンデ
ンサを並列的に接続し、第1及び第2のスイッチング素
子の少なくとも一方の両端に、インダクタンス要素と整
流要素を介して交流電源を接続し、第1及び第2のスイ
ッチング素子の接続点と第1及び第2のコンデンサの接
続点の間に負荷回路を接続して構成されるインバータ装
置において、交流電源と前記インダクタンス要素と前記
一方のスイッチング素子との閉回路に電流が流れない期
間に他方のスイッチング素子を複数回オンオフする期間
を設け、負荷回路に矩形波電圧を出力するように構成し
たものであるから、スイッチング素子がオフされたとき
の負荷回路の帰還電流を利用することにより、負荷回路
を介して入力電流を流してチョッパー動作を行うことが
でき、入力力率を高くし、入力電流歪みを小さくするこ
とができるという効果がある。また、チョッパー電流は
負荷回路を介して流れるので、スイッチング素子には電
流を流す必要がなく、スイッチング素子の損失は著しく
減少するという効果がある。
第1図は本発明の一実施例の動作波形図、第2図
(a),(b)は同上の要部波形図、第3図は本発明の
他の実施例の回路図、第4図は同上の動作波形図、第5
図は同上の一変形例の回路図、第6図は本発明のさらに
他の実施例の動作波形図、第7図は従来例の回路図、第
8図は他の従来例の回路図、第9図は同上の動作波形
図、第10図はさらに他の従来例の動作波形図である。 S1,S2は制御信号である。
(a),(b)は同上の要部波形図、第3図は本発明の
他の実施例の回路図、第4図は同上の動作波形図、第5
図は同上の一変形例の回路図、第6図は本発明のさらに
他の実施例の動作波形図、第7図は従来例の回路図、第
8図は他の従来例の回路図、第9図は同上の動作波形
図、第10図はさらに他の従来例の動作波形図である。 S1,S2は制御信号である。
Claims (1)
- 【請求項1】直列接続された第1及び第2のスイッチン
グ素子と、直列接続された第1及び第2のコンデンサを
並列的に接続し、第1及び第2のスイッチング素子の少
なくとも一方の両端に、インダクタンス要素と整流要素
を介して交流電源を接続し、第1及び第2のスイッチン
グ素子の接続点と第1及び第2のコンデンサの接続点の
間に負荷回路を接続して構成されるインバータ装置にお
いて、交流電源と前記インダクタンス要素と前記一方の
スイッチング素子との閉回路に電流が流れない期間に他
方のスイッチング素子を複数回オンオフする期間を設
け、負荷回路に矩形波電圧を出力するように構成したこ
とを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2043339A JP2889303B2 (ja) | 1990-02-23 | 1990-02-23 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2043339A JP2889303B2 (ja) | 1990-02-23 | 1990-02-23 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03245774A JPH03245774A (ja) | 1991-11-01 |
JP2889303B2 true JP2889303B2 (ja) | 1999-05-10 |
Family
ID=12661088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2043339A Expired - Fee Related JP2889303B2 (ja) | 1990-02-23 | 1990-02-23 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2889303B2 (ja) |
-
1990
- 1990-02-23 JP JP2043339A patent/JP2889303B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03245774A (ja) | 1991-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI750780B (zh) | 適用於寬輸出電壓範圍的隔離式dc/dc轉換器及其控制方法 | |
US6034489A (en) | Electronic ballast circuit | |
JP2677409B2 (ja) | インバータ装置 | |
TW201511456A (zh) | 變換電路以及變換電壓的方法 | |
US6239995B1 (en) | Resonant-boost-input three-phase power factor corrector with a low current stress on switches | |
Youn et al. | A unity power factor electronic ballast for fluorescent lamp having improved valley fill and valley boost converter | |
Mukherjee et al. | Automotive LED driver based on resonant DC-DC converter with wide input and output voltage ranges | |
JP2690042B2 (ja) | インバータ装置 | |
JP2889303B2 (ja) | インバータ装置 | |
JP3414143B2 (ja) | 電源装置 | |
JP2677406B2 (ja) | 電源装置 | |
JP3657014B2 (ja) | 電源装置 | |
JPH10155273A (ja) | スイッチングモード整流回路 | |
JPH10271831A (ja) | 電源装置 | |
Das et al. | A Novel Totem-pole Buck LED Driver With Minimal Power Processing | |
JP2994694B2 (ja) | インバータ装置 | |
JP2975045B2 (ja) | 電源装置 | |
JP3767446B2 (ja) | 可変出力型dc/dcコンバータ | |
JP3224427B2 (ja) | 静止形交流電源装置 | |
JP2878448B2 (ja) | インバータ装置 | |
JP2688436B2 (ja) | インバータ装置 | |
JP2677402B2 (ja) | インバータ装置 | |
JP2906056B2 (ja) | 放電灯点灯回路 | |
JPH10243661A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
JPH0648904B2 (ja) | 並列形共振コンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |