JP2887840B2

JP2887840B2 - 画像読取り装置

Info

Publication number: JP2887840B2
Application number: JP1085674A
Authority: JP
Inventors: ▲真▼治小林
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1989-04-06
Filing date: 1989-04-06
Publication date: 1999-05-10
Anticipated expiration: 2014-05-10
Also published as: JPH02265367A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、複数個の光電変換素子を使用して隣り合つ
た光電変換素子が読み取る領域を重複させて原稿画像を
読み取る画像読取り装置に関する。

〔従来の技術〕

デジタル複写機，フアクシミリ等において、複数個の
光電変換素子を使用し、隣り合つた光電変換素子の読み
取る領域を重複させて原稿画像を読み取ることは一般に
知られている。

〔発明が解決しようとする課題〕

上記従来技術においては、複数個の光電変換素子を使
用し、或る濃度の中間調原稿を読み取ると、読取り画像
データ値は各光電変換素子間の感濃度の相違により同一
にならない。これを同一値とするために感濃度を調整す
る方法は種々あるが、いずれも複雑な作業または開発コ
ストの上昇が伴い、それにも拘らず完全に一致させるこ
とは不可能に近い。読取り画像データ値が相違したま
ま、中間調処理、例えばデイザ法等を実施すると、デイ
ザテクスチヤの違いにより、最終出力画像の読取り画像
切換え位置を境にして濃度差が生じ、違和感が発生す
る。また、文字処理、例えばMTF補正等を実施すると、
濃度差の大きさによつては黒すじ，白すじ等が現れ、中
間調時と同様に違和感が生じるという問題があった。

また、３個以上の光電変換素子を使用した場合、それ
ぞれの光電変化素子の読取りデータを１ラインデータに
まとめて処理するので、処理速度が遅いという不満があ
った。

本発明は、このような点に鑑みてなされたもので、そ
の目的は、３個以上の光電変換素子を使用して１ライン
データを読み取る方式の画像読取り装置における処理速
度の向上と画像品質の向上を共に図ることができる画像
読取り装置を提供することにある。

〔課題を解決するための手段〕

前記目的を達成するため、第１の手段は、３個以上の
光電変換素子を使用して隣り合った光電変換素子が読み
取る領域を重複させて原稿画像情報を読み取る画像読取
り装置において、最大原稿幅の中央値から左右２分割し
て走査同期期間中に前記各光電変換素子から出力される
原稿画像情報を合成し、分離する合成・分離手段を備
え、該合成・分離手段は、各光電変換素子から出力され
る画像情報を記憶する記憶手段と、該記憶手段の読み出
し、書込みを制御する読み出し・書込み制御手段と、前
記記憶手段より読み出される隣り合った光電変換素子の
読取り画像情報を重複した領域内で切り換える切り換え
手段と、隣り合った光電変換素子の読取り画像情報の切
り換え位置において隣接する画素を補間する補間手段と
を含んでなることを特徴とする。

また、第２の手段は、第１の手段において、前記補間
手段に代えて、隣り合った光電変換素子の読取り画像情
報の切り換え位置において隣接する画素を平滑化する平
滑化手段としたことを特徴とする。

〔作用〕

上記手段によれば、最大原稿幅の中央値から左右２分
割して走査同期期間中に前記各光電変換素子から出力さ
れる原稿画像情報を原稿の主走査方向の中央部からダウ
ン方向とアップ方向に同時に読み込み、記憶装置から書
込みと読み出しを交互に行って１ラインの情報として処
理する。その際、隣接する光電変換素子の重複部分は補
間処理もしくは平滑化処理を実行し、画像品質の向上を
図る。

〔実施例〕

以下、本発明の一実施例に基づいて具体的に説明す
る。

第１図は本発明の画像読取り装置の一実施例を示す回
路図であつて、51〜54は３ステートバツフア、55〜58は
トグルラム、59〜61はセレクタ、62は補間回路である。

第１図についての詳細な説明は他の構成部を説明しな
がら行う方が理解し易いので、以下に順を追つて説明す
る。

第２図は本発明を使用する画像読取り装置を説明する
概略構成図である。図中、１〜４は搬送ローラ、５は照
明装置、６は光学レンズ、７はイメージセンサを構成す
るCCD（光電変換素子）である。この構成において、原
稿は図の矢印の方向に送給され、搬送ローラ１〜４によ
つて搬送される。この搬送中、照明装置５によつて照明
された原稿像は光学レンズ６によりCCD7に結像される。

この場合に、CCD7の１個当たりの有効読取り画素数は
決定されているため、原稿読取り密度が決定すれば読み
取れる原稿幅は決定されるが、原稿がCCDで読み取れる
原稿幅より大きくなるときは、複数個のCCDを使用しな
ければならない。

上述した実施例において、CCD7の１個当たりの有効読
取り画素は5000画素で、読取られるべき原稿の最大原稿
幅は917mm、そして原稿読取り密度は16画素/mmと仮定す
る。ここでCCD7の使用個数は上記の最大原稿幅917mm、
原稿読取り密度16画素/mmから最大有効読取り画素数は1
4672画素必要となり、上記のようにCCD7の１個当たりの
有効読取り画素数は5000画素であるので、３個必要とな
る。

第３図，第４図は上記した３個のCCD7を使用する場合
の関係を説明する概略図である。Ｄは最大原稿幅、6a〜
6cは光学レンズ、7a〜7cはCCD、OR,X,Yは各CCDの読取り
領域の重なりを示す。第３図では最大原稿幅Ｄを読み取
るため、３個のイメージセンサ（CCD）7a〜7cを使用し
ており、各CCDは光学レンズ6a〜6cにより結像され、各C
CDの読取り領域はORで示すように重なり合つている。こ
の重なり領域量は（15000−14672）÷２＝164画素以内
とし、最大読取り原稿幅Ｄを満足するように調整してい
る。

CCD7a〜7c上に結像された原稿像は、アナログ信号と
してこれらのCCD7a〜7cから出力されるが、極めて微小
な信号であるため、これらの出力は増幅されねばならな
い。

第５図はCCDから出力された原稿像の処理回路を略示
するブロツク図である。図において7a〜7cはCCD、8a〜8
cは増幅器、9a〜9dはアナログ／デジタル変換（A/D）回
路、10a,10bは合成・分離回路である。第５図においてC
CD7a〜7cの出力は増幅器8a〜8cで増幅される。増幅器8a
〜8cの出力はA/D変換回路9a〜9cにおいてアナログ画像
信号を画素毎に多値（例えば64階調）デジタル画像信号
に変換される。A/D変換後のデジタル画像信号は原稿画
像のノイズ、光量ムラ、コンタクトガラスの汚れ、CCD
の感度ムラ等により正規画像データにノイズが現れる。
このため、このノイズ対策として従来はA/D変換回路に
おいてシエーデイング補正がなされている。このように
各CCDからの出力はそれぞれ増幅され、シエーデイング
補正され且つA/D変換されて多値データとして合成・分
離回路10a,10bに入力される。

第６図，第７図はタイムチヤートで上記した場合にお
いて、各CCDは同時に走査され、且つ同時に画素データ
を出力している。このタイミングは、第６図のタイムチ
ヤートに示すように走査同期信号Ｃ（LSYNC）でCCD7a〜
7cの主走査方向の同期を取り、CCD7a〜7cからの有効デ
ータは入力制御信号Ｄ（IN LGATE）により制御される。

また、原稿の副走査方向（挿入速度）はLSYNCが副走
査1mm当たり16回の制御信号を出力するものとする。し
たがつて、副走査密度も16画素/mmとなり、主走査密度1
6画素/mmと一致している。走査同期信号はCCDの電荷蓄
積時間を一定にさせるため一定間隔で出力されている。

現在、３個のCCD7a〜7cからの画像データは走査同期
信号の間でパラレルにアナログ処理されているが、前述
したように各CCD画像間の重なり量の補正、アナログ処
理後のデジタル処理部〔例えば、変倍処理、MTF（変調
伝達関数）処理、平滑化処理等〕もまた走査同期信号の
期間中にデータを処理する必要性から、通常は３個のCC
Dからの出力データを１ラインにし、重なり量を補正し
ている。しかしながら、３個のCCD7a〜7cの出力データ
を走査同期信号の期間中に１ラインにまとめると、画像
データの１画素当たりの処理速度が３倍になる。

本発明では、走査同期信号の間隔312.5μｓ中にCCD1
個当たりの5000画素を処理すると、１画素当たりの処理
時間は62.5ns/1画素となるが、CCD3個のデータを１ライ
ンにし312.5μｓの期間中にまとめると、20.8ns/1画素
となり、処理時間が３倍早くなる。しかるに本発明は、
１ラインに３個のCCDの出力データをまとめるのではな
く、最大原稿幅Ｄの中央値（ここでは第３図のCCD7bの2
449画素目を中央画素としている）から左右２分割し
て、走査同期信号期間中に7500画素のデータを処理す
る。

そのため、１ラインにCCDの出力データをまとめるよ
りも処理時間は1/2に低減される。

また、第４図にCCD間の重なり量を示す。ＸはCCD7b,7
cの重なり量であり、ＹはCCD7a,7bの重なり量である。

第６図，第７図で前述したように、走査同期信号（LS
YNC）期間中に３個のCCD7a,7b,7cからの画像データは、
アナログ処理部から合成・分離処理回路にパラレルに入
力される。

また画像データの有効データ領域は、入力制御信号
（IN LGATE）により確定する。

入力データ7b,7cは、合成・分離アツプ回路に０番目
から順次4999番目まで有効データ量5000画素入力され、
このとき合成・分離アツプ回路より出力される画像デー
タ（出力データ１）は、まず入力データ7bの2500番目の
画素より（4999−重なり量Ｘ÷２）番目の画素まで出力
し、次に入力データ7cの（重なり量Ｘ÷２）番目の画素
より（Ｘ＋4835）番目の画素まで出力させる。このよう
に出力させる事により、入力データ7b,7cは重なり量が
補正され、１ラインデータとしてまとめられ、さらに有
効データ量14672画素の半分7336画素を原稿読取幅の中
央部から出力させる事が出来る。出力データ１の制御タ
イミングはE,Xである。

入力データ7a,7bも同様に、合成・分離ダウン回路に
０番目から順次4999番目まで有効データ量5000画素入力
され、合成・分離ダウン回路より出力される画像データ
（出力データ２）は、まず入力データ7aの（164−重な
り量Ｙ）番目の画素より（4999−重なり量Ｙ÷２）番目
の画素まで出力し、次に入力データ7bの（重なり量Ｙ÷
２）番目の画素より、2499番目の画素まで出力させる。

このように出力させる事により、入力データ7a,7bは
重なり量が補正され、１ラインデータとしてまとめら
れ、さらに有効データ量14672画素の半分7336画素を原
稿読取幅の中央部から出力させる事が出来る。出力デー
タ２の制御タイミングはE,X,Wである。

ここで、合成・分離アツプ回路10bの出力データは主
走査方向となり、入力データの3/2倍の速度で画像デー
タが出力され、そして合成・分離ダウン回路10aの出力
データも主走査方向となり、入力データの3/2倍の速度
で画像データが出力される。

またここで、中央のCCD7bの画像データは最大5000画
素有効とし、左右のCCD7a及びCCD7cの画像データは最大
4836画素となる。またCCD7bとCCD7cとの重なり量をＸ、
CCD7bとCCD7aとの重なり量をＹとしたものであり、X,Y
の値は前述したように164画素以内とする。

第８図，第９図は、第５図の合成・分離アツプ回路10
b及び合成・分離ダウン回路10aを示すブロツク図であ
る。これらの図を第１図とともに参照して説明する。図
において、20はデイツプスイツチ、21,77は和を利用し
入力の1/2を出力するロジツク（以下1/2分周器とす
る）、22,23はインバータ、24,27,28は和、25,26,29,3
2,35,36,41,42,59,60,61,72,78,80はデータセレクタ、3
0,31,37,38,70はアドレスカウンタ、33,34,39,40,71は
コンパレータ、43,44,45,46,50,74,75はフリツプフロツ
プ、48,49はアンドゲート、47は遅延素子、55,56,57,58
はトグルラムRAM（ランダムアクセスメモリ）、51,52,5
3,54,76,79はデータラツチ機能を持つ３ステートバツフ
アである。

上記構成の回路の動作について、以下に第６図，第７
図のタイムチヤートを参照しながら説明する。

1.合成・分離アツプ回路の場合入力データ7bと7cは、各々データ、ラツチ機能を持つ
３ステートバツフア53,54と51,52でラツチされ、トグル
RAM57または58、トグルRAM55または56へデータを選択出
力している。選択信号はフリツプフロツプ44のＱ出力と
出力（トグルモード）によつて制御されている（第７
図の制御信号F,G）。ラツチ機能を持つ３ステートバツ
フア51,52,53,54は選択信号がＬでデータを出力するも
のとする。

トグルRAM55〜58の書込み読出し制御はCS,WE信号で制
御され、CSはアンドゲート48,49（第７図I,J）により書
込みのタイミングを、CSとWEで読出しのタイミングを制
御している（第７図F,G,I,J）。CSの制御信号である第
７図のI,J信号は、Ｂ信号のCLK1を遅延素子47でずらし
たものと、フリツプフロツプ44のトグルモード信号F,G
のアンドをとつたものである。

また、フリツプフロツプ44のクロツク入力となるの
は、前述したLSYNC、Ｃ信号をCLK1でラツチしたもので
ある。そしてフリツプフロツプ44はその信号を基にし
て、信号F,Gを出力している。ラツチ機能を持つ３ステ
ートバツフア51,53のクロツクはCLK1であり、入力デー
タはCLK1でラツチされ、フリツプフロツプ44のＧ信号を
制御信号とし、「Ｌ」の期間中にトグルRAM55,57にデー
タを出力し、また、ラツチ機能を持つ３ステートバツフ
ア52,54のクロツクもCLK1であり、入力データはCLK1で
ラツチされ、フリツプフロツプ44のＦ信号を制御信号と
し、「Ｌ」の期間中にトグルRAM56,58にデータを出力す
る。

さらにトグルRAM55〜58のアドレスカウンタは、それ
ぞれアドレスカウンタ30,31,37,38と接続されている。
トグルRAMは、一方のRAMが書き込み動作中であれば他方
のRAMは読み出し中となるもので、ここでは現在入力さ
れるデータは一方に書き込まれ、他方のRAMは前段階で
入力されたデータを読出している。

データセレクタ59,60は、トグルRAMの読出しデータを
選択して出力するものとする。この選択信号は、フリツ
プフロツプ44のＦ信号で制御されている。

データ7bの読出し書き込みを行うトグルRAM57,58のア
ドレスカウンタ37,38は、プリセツト可能なアツプカウ
ンタであり、カウントアツプクロツク、カウント開始、
終了の制御信号、初期カウント信号によつて制御され
る。カウンタのクロツクはCLK1とCLK2とによつて制御さ
れ、前述したようにクロツクCLK1はLSYNC期間中に5000
画素を処理可能なクロツクで、クロツクCLK2はLSYNC期
間中に7500画素を処理可能なクロツクである。

まず、カウンタ37がRAM57の書込みアドレス制御のと
き、カウンタ37のクロツクはデータセレクタ41のＲ信号
が入力され、これはＢ信号のクロツクとなる。そのとき
のプリセツトの初期カウント値は０からとなり、これは
データセレクタ35,36で固定値３が０となつていて選択
信号Ｆにより０出力がカウンタのプリセツト値になるか
らである。カウント開始終了信号はデータセレクタ41の
Ｏ信号で前述のフリツプフロツプ45のＤ信号（IN LGATE
ラツチ信号）となる。したがつて、RAM57には入力デー
タ7bの5000画素のデータがアドレス０〜4999まで書き込
まれる。

RAM57が書込み動作中、RAM58は読出し中で、カウンタ
38がRAM58の読出しアドレス制御のとき、カウンタ38の
クロツクはデータセレクタ42のＶ信号が入力され、これ
はＡ信号のクロツクとなる。そのとき、プリセツトの初
期値2500となり、これはデータセレクタ32で固定値９が
2500となつていて、選択信号Z2の「Ｌ」か「Ｈ」かをジ
ヤンパー線もしくはデイツプスイツチなどにより切り換
え、データセレクタ36,35へ出力させ、さらにデータセ
レクタ36の選択信号Ｇ信号（Ｆ信号の反転）により2500
出力がカウンタのプリセツト値になるからである。カウ
ント開始終了信号はデータセレクタ42のＳ信号であり、
これはLSYNC期間中に7500画素のデータの出力有効領域
を確定する出力制御信号（OUT LGATE）を前述のＡでラ
ツチした信号Ｅである。このとき、（4999−X/2）カウ
ント目てコンパレータ40からの信号がデータセレクタ41
のＱ信号となり、フリツプフロツプ50は信号Ｘを出力し
カウントを終了する。RAM57,58の動作は上記の動作を繰
り返している。

ここで（4999−X/2）は、CPUから転送されフリツプフ
ロツプ20でラツチされた重なり量Ｘを1/2分周器21でX/2
とし、さらにインバータ22で−X/2となり、さらに和27
で固定値６＝4999との和、即ち（4999−X/2）がコンパ
レータ40,39の比較値に入力されている訳である。

カウンタ37が読出し動作のときはコンパレータ39から
の信号がデータセレクタ41の出力Ｑの信号となり、フリ
ツプフロツプ50は信号Ｘを出力し、カウントを終了す
る。

また、読出し時2500からアドレスを開始するのは、中
央のCCD7bのデータを中央分割させているからである。

入力データ7cの読出し書込みを行うRAM55,56のアドレ
スカウンタ30,31はプリセツト可能なアツプカウンタで
あり、カウントアツプクロツク、カウント開始終了の制
御信号、初期カウント信号によつて制御される。カウン
トのクロツクは、CLK1とCLK2のとによつて制御されてい
る。

まず、カウンタ30がRAM55の書込みアドレス制御のと
き、カウンタ30のクロツクはデータセレクタ41のＲ信号
が入力され、これがＢのクロツクとなる。そのときのプ
リセツトの初期カウンタ値は０からとなる。これはデー
タセレクタ25,26の固定値１は０となつていて、選択信
号Ｆにより０出力がカウンタのプリセツト値となるから
である。またデータセレクタ25,26のもう一方の入力値
はフリツプフロツプ20より入力された重なり量Ｘを、1/
2分周器21でX/2となつたものである。

カウント開始終了信号はデータセレクタ41のＰ信号で
あり、前述のフリツプフロツプ45のＤ信号（IN LGATEラ
ツチ信号）となる。従つて、RAM55にはデータ7cの5000
画素のデータがアドレス０〜4999まで書き込まれる。

RAM55が書込み動作中、RAM56は読出し中で、カウンタ
31がRAM56の読出しアドレス制御のとき、カウンタ31の
クロツクはデータセレクタ42のＶ信号が入力され、これ
はCLK2のＡがクロツクとなる。そのときプリセツトの初
期値は前述のデータセレクタ26で選択された値となつて
いて（固定値１は０）、選択信号Ｇ（＝Ｆ）によりX/2
の出力がカウンタのプリセツト値になる。カウント開始
終了信号はデータセレクタ42のＴ信号であり、前述のフ
リツプフロツプ50のＸ信号より、カウント値が（Ｘ＋48
35）になつたとき、コンパレータ34のＬ信号がデータセ
レクタ42を介して、フリツプフロツプ50へと出力され、
フリツプフロツプ50のＸ信号により終了となる。ここで
（Ｘ＋4835）とは和24でフリツプフロツプ20より入力さ
れた重なり量Ｘと固定値５＝4835との和、即ち、（Ｘ＋
4835）をとりデータセレクタ29へ出力される。データセ
レクタ29は固定値８が2499と設定されており、ジヤンパ
ー線もしくはデイツプスイツチ等の切り換え手段にて、
選択信号Z1を切り換え（Ｘ＋4835）がデータセレクタ29
よりコンパレータ33,34に出力されるようにしている。
フリツプフロツプ50の出力Ｘ信号は、ジヤンパー線もし
くはデイツプスイツチ等の切り換え手段にて、データセ
レクタ61の選択信号入力に接続されており、データセレ
クタ61により出力データが制御される訳である。RAM55,
56の動作は上記の動作を繰り返している。

また、第１図において、セレクタ59により出力される
データ１は、タイミングチヤート第６図に示すように、
（X/2）〜（4835＋Ｘ）番目までのデータが読み出され
る。また、セレクタ60からはデータ２の（2500）〜（49
99）番目までのデータが読み出される。

補間回路62には、前述のデータ1,2とｌ、すなわちCLK
2とＥ信号のｎとが入力される。補間回路62の実施例の
構成は第９図のようになる。以下第９図を参照しなが
ら、説明を続ける。

カウンタ70はｌのCLK1をカウントアツプクロツクと
し、さらにｎ、すなわちＥ信号をカウント開始制御信号
（「Ｈ」のときカウントする）としている。ここで、カ
ウンタ70のプリセツト値はセレクタ72より出力される値
となり、これは固定値10と固定値11との選択切換えによ
り決定する。合成・分離アツプ回路では、固定値10が選
択されるよう、切換え信号Z4をジヤンパー線等で切り換
えることで実行される。ここで固定値10は2500にセツト
されている。よつてカウンタ70は2500をプリセツト値と
して、カウントを行う。コンパレータ71は固定値12と比
較を行う。固定値12は（4999−X/2）に設定されてい
る。ここでＸとはデイツプスイツチ20より入力された重
なり量であり、合成・分離ダウン回路ではＹが対応す
る。コンパレータ71より出力された信号は、フリツプフ
ロツプ74でラツチされ、次にフリツプフロツプ75のプリ
セツト・クリア機能を利用し、Ｙ信号がセレクタ78の切
換え信号として出力される。Ｙ信号は、データ２の（49
99−X/2）番目とデータ１の（X/2）番目のデータが読み
出されるとき「Ｈ」となる。データ２はフリツプフロツ
プ76でラツチされる。セレクタ78,80はＹ信号を選択信
号としてＹ信号が「Ｌ」のときはフリツプフロツプ76,7
9にてラツチされたデータ2,1が選択され、また「Ｈ」の
ときは1/2分周器77にて出力される値、すなわちデータ
２の（4999−X/2）番目に読み出されたデータとデータ
１の（X/2）番目の読み出されデータ（第６図にαと示
す所）の和の1/2が出力される。よつてデータ２の最後
の読取りデータとデータ１の最初の読取りデータとが補
間され、その補間値にデータ変更され、データ3,4なる
タイミングで次段の第１図のセレクタ61へと送られる。

セレクタ61はＸ信号を選択信号とし出力データ１なる
タイミングで、CCD7cとCCD7bが読み取ったデータの重な
り量が補正される。

2.合成・分離ダウン回路の場合合成・分離ダウン回路では、デイツプスイツチ20より
入力された重なり量をＹとする。また入力データ7b,7a
は第１図に示すカツコ内のように、入力データ7bはラツ
チ機能を持つ３ステートバツフア51,52へ、入力データ7
aはラツチ機能を持つ３ステートバツフア53,54へと出力
される。

データ7cの場合において、RAM57が書込み動作中、RAM
58は読出し中で、カウンタ38がRAM58の読出しアドレス
制御のとき、カウンタ38のクロツクはデータセレクタ42
のＶ信号が入力され、これがＡのクロツクとなる。その
ときプリセツトの初期値は（164−Ｙ）となり、これは
デイツプスイツチ20より入力された重なり量Ｙをインバ
ータ23で−Ｙとし、和28に出力している。和28の固定値
７は164となつている（164−Ｙ）が和28よりデータセレ
クタ32に出力されている。合成・分離アツプ回路では選
択信号Z4をジヤンパー線等で切り換え、2500出力とした
が、合成・分離ダウン回路では前述のもう一方の入力
（164−Ｙ）が出力されるよう、選択信号Z4をジヤンパ
ー線等により切り換えるようにする（「Ｌ」，「Ｈ」切
換え）。よつて（164−Ｙ）がカウンタのプリセツト値
となる。

カウント開始終了信号は、データセレクタ42のＳ信号
であり、前述のフリツプフロツプ46のＥ信号（OUT LGAT
EのクロツクＡラツチ信号）である。このとき（4999−Y
/2）カウント目でコンパレータ40からの信号がデータセ
レクタ41のＱ信号となり、フリツプフロツプ50は信号Ｘ
を出力する。RAM57,58は上記動作を繰り返している。こ
こで（4999−Y/2）は、フリツプフロツプ20より入力さ
れたＹを1/2分周器21とインバータ22と和27（固定値６
＝4999）から（4999−Y/2）を得ている。これがコンパ
レータ40,39の比較値に入力されている訳である。カウ
ンタ37が読出し動作のときは、コンパレータ39からの信
号がデータセレクタ41の出力Ｑ信号となり、フリツプフ
ロツプ50は信号Ｘを出力する。データ7bの場合におい
て、同様にRAM55が書込み動作中、RAM56は読出し中であ
り、カウンタ31がRAM56の読出しアドレス制御のとき、
カウンタ31のクロツクはデータセレクタ42のＶ信号が入
力され、これはＡのクロツクとなる。そのときプリセツ
トの初期値はY/2となり、これはフリツプフロツプ20よ
り入力されたＹを1/2分周器21でY/2としたものがデータ
セレクタ26に入力されており、選択信号ＧによりY/2が
選択出力され、カウンタのプリセツト値になるからであ
る。カウント開始終了信号はデータセレクタ42のＴ信号
であり、カウント値が2499になつたとき、コンパレータ
34からの信号がデータセレクタ42の出力Ｕ信号となり、
フリツプフロツプ50は信号Ｘを出力し、カウントを終了
する。RAM55,56は上記の動作を繰り返している。

合成・分離ダウン回路では、セレクタ59より出力され
るデータ１は、（Y/2）〜（2499）番目までのデータが
読み出される。また、セレクタ60からデータ２の（164
−Ｙ）〜（4999）番目までのデータが読み出される。

補間回路62内の制御とデータの流れは、前述の合成・
分離アツプ回路とほぼ同一である。合成・分離ダウン回
路では、カウンタ70のプリセツト値は、セレクタ72の切
換え信号Z4をジヤンパー線等の切換えにより固定値11と
なる。固定値11は（164−Ｙ）となつている。コンパレ
ータ71は固定値12（4999−Y/2）との比較をし、フリツ
プフロツプ74,75にて、Ｙ信号がセレクタ78の選択信号
として出力される。

よつて、データ２の（4999−Y/2）番目の読取りデー
タとデータ１の（Y/2）番目の読取りデータ（第６図に
βと示す所）との補間がなされ、その補間値にデータ変
更され、データ3,4なるタイミングで、第１図のセレク
タ61へと送られる。セレクタ61は、Ｗ信号を選択信号と
して出力データ２を出力し、CCD7bとCCD7aで読み取つた
データの重なり量が補正される。

以上により、本実施例を利用すれば、各光電変換素子
間の感濃度の相違による、読取り画像情報の切換え位置
での違和感を緩和することができる。

次に、本発明の他の実施例について説明する。この実
施例においては第１図の補間回路62が除去される以外は
同じであるので、図示および説明は省略し、第９図に示
した回路に対応する回路について説明する。

第10図は平滑化回路を示す回路図であつて、81,87は
セレクタ、82はカウンタ、83はコンパレータ、84,86は
シフトレジスタ、85はフリツプフロツプ、88はマトリク
ス内の係数を固定値13で可変し、デジタルフイルタ演算
を行うプロセツサ（以下、デジタルフイルタと呼ぶ）で
ある。

第11図は発明の中で使用しているデジタルフイルタマ
トリクスを示す説明図であり、フイルタ系は各1/5に設
定されている。

第12図は本読取り装置が或る濃度の中間調を読み取
り、読取りデータの切換え位置で生じる出力濃度の違い
を説明する説明図、そして第13図は本発明を利用し、切
換え位置の近傍の画素に、メデイアンフイルタを設け、
段階的に変化させた結果を示す説明図である。

第14図は平滑化回路の動作を説明するタイムチヤート
である。

次に第10図の平滑化回路について、第14図のタイミン
グチヤートを、第11図，第12図，第13図を参照しながら
説明を続ける。

まず、合成分離アツプ回路時について説明する。デー
タ１は、第１図のセレクタ61より出力された値であり、
またｌはＡ信号のCLK2、ｍはＥ信号である。セレクタ81
は固定値10を選択するよう、選択信号Z4を、ジヤンパー
線等を用いて切り換える。ここで、固定値10は2500に設
定されている。カウンタ82は、CLK2をカウントクロツク
とし、またＥ信号をカウント有効制御信号とし、プリセ
ツト値2500よりカウントを開始する。次にコンパレータ
83は固定値12とカウンタ出力値が一致した時に、信号を
発生し、次段のシフトレジスタ84に出力される。シフト
レジスタ84は、１回ラツチと９回ラツチをフリツプフロ
ツプ85のクリアプリセツト端子へと出力し、フリツプフ
ロツプ85は、Ｙ信号を発生する。ここで固定値12は、
（4996−X/2）に設定されている。

次に、データ１は、シフトレジスタ86とデジタルフイ
ルタ88に供給される。ここで、デジタルフイルタ88は、
常に１×５のマトリクス演算を行い、その結果をセレク
タ87に出力する。１×５のマトリクス内の演算係数は、
左から３番目、すなわち中央の係数に相当する画素を注
目画素とし、また、演算係数をすべて1/25とし、メデイ
アン処理を行つている。

ここで演算係数は固定値13にて1/25が設定されてい
る。同時にシフトレジスタ85は、デジタルフイルタ88が
演算出力を行うまでラツチを行い、各出力データの位相
を整合させている。

すなわち、シフトレジスタ86からはデータ１と同じ値
が出力され、デジタルフイルタ88からは、１×５のメデ
イアン値が同じタイミングでセレクタ87に出力されるこ
とになる。ここで、デジタルフイルタ88に設定されてい
るマトリクスが前述の第11図である。

セレクタ87はＹ信号を選択信号とし、シフトレジスタ
86とデジタルフイルタ88の出力値を選択する。よつて、
タイムチヤートである第14図すに示すように、セレクタ
87からは出力データ（UP）が出力される訳である。ここ
で、α₁〜₈はメデイアン値に変更されており、CCD7bとC
CD7cとの読取りデータの切換え位置は、α₄とα₅の間と
なり、第12図のような読取りデータの濃度変化を第13図
のような段階的な変化に補正する。よつて、第12図のCC
Dの読取りデータ切換え位置での急峻な濃度を８画素間
の段階的な濃度変化領域をバツフアとすることで、最終
出力画像に現れる諸種の不具合，違和感が緩和される。

次に合成・分離ダウン回路について説明を行う。合成
・分離ダウン回路もアツプ回路とほぼ同一であるので、
異なる所に重点をおき説明を進める。セレクタ81は固定
値11を選択するよう、選択信号Z4をジヤンパー線等で接
続している。ここで、固定値11は、（164−Ｙ）に設定
されており、Ｙとは合成・分離ダウン回路の重なり量で
あることは前述した。アツプ回路と同様にコンパレータ
83に入力されている固定値12（4996−Y/2）とカウンタ8
2のカウンタ値と比較を行い、シフトレジスタ84とフリ
ツプフロツプ85によりＹ′信号が作られ、セレクタ87の
選択信号となつている。よつて、合成・分離アツプ回路
と同様に、第14図の出力データ（down）が得られる。こ
こで、β₁〜₈はデジタルフイルタ88にて、メデイアン値
に変更されている。ダウン回路でも、デジタルフイルタ
88のマトリクスは、第11図のように設定されている。第
12図，第13図は合成・分離アツプ回路のみのことが記さ
れているが、合成・分離ダウン回路でも全く同じである
ため、その説明は省略する。

上記構成の説明で、デジタルフイルタ演算を行うプロ
セツサを使用した場合について説明を行つたが、汎用ロ
ジツクICの組み合わせにより、同等の結果を得ることも
可能である。また、平滑化処理をシフトウエアに展開す
ることも容易である。

〔発明の効果〕

以上説明したように、請求項１、２記載の発明によれ
ば、前述のように構成されているので、３個以上の光電
変換素子を使用して１ラインデータを読み取る方式の画
像読取り装置における処理速度の向上と画像品質の向上
を共に図ることができる。さらに具体的には、１ライン
に光電変換素子の出力データをまとめるよりも処理時間
が1/2に低減されるとともに、安価かつ簡単な構成で最
終出力画像における読取り画像情報の切り換え位置を境
にした白すじ、黒すじ、濃度変化等の違和感を緩和する
ことができる。

【図面の簡単な説明】

第１図は本発明の画像読取り装置の一実施例を示す回路
図、第２図は本発明を使用する画像読取り装置を説明す
る概略構成図、第３図および第４図は３個のCCDを使用
する場合の関係をそれぞれ説明する概略図、第５図はCC
Dから出力された原稿像の処理回路を示すブロツク図、
第６図および第７図はタイムチヤート、第８図および第
９図は第５図の合成・分離アツプ回路および合成・分離
ダウン回路を示すブロツク図、第10図は他の実施例の平
滑化回路を示す回路図、第11図は他の実施例において使
用するデジタルフイルタマトリクスを説明する説明図、
第12図は読取りデータの切換え位置で生じる出力濃度の
違いを説明する説明図、第13図はメデイアンフイルタに
より段階的に変化させた結果を示す説明図、第14図は平
滑化回路の動作を説明するタイムチヤートである。 7,7a,7b,7c…光電変換素子（CCD）、8a,8b,8c…増幅
器、9a,9b,9c…アナログ／デジタル変換回路、10a,10b
…合成・分離回路、20…デイツプスイツチ、62…補間回
路、88…デジタルフイルタ。

Claims

(57)【特許請求の範囲】

【請求項１】３個以上の光電変換素子を使用して隣り合
った光電変換素子が読み取る領域を重複させて原稿画像
情報を読み取る画像読取り装置において、最大原稿幅の中央値から左右２分割して走査同期期間中
に前記各光電変換素子から出力される原稿画像情報を合
成し、分離する合成・分離手段を備え、該合成・分離手段は、各光電変換素子から出力される画像情報を記憶する記憶
手段と、該記憶手段の読み出し、書込みを制御する読み出し・書
込み制御手段と、前記記憶手段より読み出される隣り合った光電変換素子
の読取り画像情報を重複した領域内で切り換える切り換
え手段と、隣り合った光電変換素子の読取り画像情報の切り換え位
置において隣接する画素を補間する補間手段と、を含んでなることを特徴とする画像読取り装置。
【請求項２】３個以上の光電変換素子を使用して隣り合
った光電変換素子が読み取る領域を重複させて原稿画像
情報を読み取る画像読取り装置において、最大原稿幅の中央値から左右２分割して走査同期期間中
に前記各光電変換素子から出力される原稿画像情報を合
成し、分離する合成・分離手段を備え、該合成・分離手段は、各光電変換素子から出力される画像情報を記憶する記憶
手段と、該記憶手段の読み出し、書込みを制御する読み出し・書
込み制御手段と、前記記憶手段より読み出される隣り合った光電変換素子
の読取り画像情報を重複した領域内で切り換える切り換
え手段と、隣り合った光電変換素子の読取り画像情報の切り換え位
置において隣接する画素を平滑化する平滑化手段と、を含んでなることを特徴とする画像読取り装置。