JP2884944B2 - Information playback device - Google Patents
Information playback deviceInfo
- Publication number
- JP2884944B2 JP2884944B2 JP4254314A JP25431492A JP2884944B2 JP 2884944 B2 JP2884944 B2 JP 2884944B2 JP 4254314 A JP4254314 A JP 4254314A JP 25431492 A JP25431492 A JP 25431492A JP 2884944 B2 JP2884944 B2 JP 2884944B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- circuit
- output
- reproducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Recording Or Reproduction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えば光ディスク等に
時系列に記録された情報を再生する情報再生装置に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information reproducing apparatus for reproducing information recorded on an optical disk or the like in time series.
【0002】[0002]
【従来の技術】近年、音声信号がディジタル信号で記録
されたコンパクトディスク(CD)を再生するCDプレ
ーヤや、画像信号(動画)がアナログのままで記録され
たビデオディスク(VD)を再生するVDプレーヤが商
品化されている。特にCDプレーヤの普及は著しく、車
載用、携帯用と利用形態は多岐にわたっており、振動に
強いCDプレーヤが望まれている。2. Description of the Related Art In recent years, a CD player for reproducing a compact disk (CD) in which an audio signal is recorded as a digital signal, and a VD for reproducing a video disk (VD) in which an image signal (moving image) is recorded in analog form. The player has been commercialized. In particular, the use of CD players has been remarkably widespread, and there are a wide variety of usage forms such as in-vehicle use and portable use, and CD players resistant to vibration are desired.
【0003】以下、図面を参照しながら、上述した従来
の情報再生装置について説明する。図9は従来の情報再
生装置のブロック図である。図9に於て、1は情報が時
系列に記録された記録媒体(以下、ディスクと略す。)
である。例えば、スパイラル状のトラック1aに、トラ
ック1aの線速度を一定とするCLV(Constant Linea
r Velocity)方式によって情報が記録されている。Hereinafter, the above-described conventional information reproducing apparatus will be described with reference to the drawings. FIG. 9 is a block diagram of a conventional information reproducing apparatus. In FIG. 9, reference numeral 1 denotes a recording medium on which information is recorded in chronological order (hereinafter, abbreviated as a disc).
It is. For example, a CLV (Constant Linea) for keeping the linear velocity of the track 1a constant on the spiral track 1a.
r Velocity) information is recorded.
【0004】2はディスク1を回転させるモータ、3は
モータ制御回路である。信号処理回路8から出力される
同期信号906を入力とし、モータ2が所定の速度で回
転するように制御している。[0004] Reference numeral 2 denotes a motor for rotating the disk 1, and reference numeral 3 denotes a motor control circuit. The synchronization signal 906 output from the signal processing circuit 8 is input, and the motor 2 is controlled to rotate at a predetermined speed.
【0005】4は再生ヘッドであり、光ビームをトラッ
ク1a上に収束させ、トラック1aからの反射光を光電
変換して、トラック1a上に記録された情報を再生す
る。A reproducing head 4 converges a light beam on the track 1a, photoelectrically converts light reflected from the track 1a, and reproduces information recorded on the track 1a.
【0006】5は増幅回路である。再生ヘッド4によっ
て得られた信号900を増幅し、再生信号901及びト
ラッキングエラー信号902を出力する。また、再生ヘ
ッド4の出力900から、再生ヘッド4が例えば振動等
の異常によりトラック1aからオフトラックをしたこと
を検出し、異常検出信号903を出力する。Reference numeral 5 denotes an amplifier circuit. The signal 900 obtained by the reproducing head 4 is amplified, and a reproduced signal 901 and a tracking error signal 902 are output. Further, from the output 900 of the reproducing head 4, it is detected that the reproducing head 4 has gone off-track from the track 1 a due to an abnormality such as vibration, and outputs an abnormality detection signal 903.
【0007】6はサーボ回路である。増幅回路5の出力
であるトラッキングエラー信号902により、再生ヘッ
ド4をトラック1a上の適正な位置にサーボ制御すると
ともに、アクセス制御回路7が指示するトラック1aへ
再生ヘッド4の移動を行う。Reference numeral 6 denotes a servo circuit. Based on the tracking error signal 902 output from the amplifier circuit 5, the read head 4 is servo-controlled to an appropriate position on the track 1a, and the read head 4 is moved to the track 1a specified by the access control circuit 7.
【0008】7は再生ヘッド4の位置を指定されたトラ
ック1aへ移動させるようにサーボ回路6に指示するア
クセス制御回路である。Reference numeral 7 denotes an access control circuit for instructing the servo circuit 6 to move the position of the reproducing head 4 to the designated track 1a.
【0009】8は信号処理回路であり、再生信号901
の中から情報の誤りを検出し、訂正及び補正を行い、メ
モリ9に記憶する音声情報904を出力するとともに、
音声情報904の時間的つながりを示すアドレス情報9
05を出力する。また、ディスク1を所定の回転に制御
するための同期信号906を生成してモータ制御回路3
に出力するとともに、アドレス保持回路11が保持する
アドレス情報に対応する音声情報からメモリ9に書き込
むためのタイミング信号907を生成してシステム制御
回路12に出力する。Reference numeral 8 denotes a signal processing circuit, which is a reproduction signal 901
, An error of the information is detected, corrected and corrected, and the audio information 904 stored in the memory 9 is output.
Address information 9 indicating the temporal connection of the audio information 904
05 is output. In addition, a synchronization signal 906 for controlling the disk 1 to rotate at a predetermined speed is generated, and the motor control circuit 3
And generates a timing signal 907 for writing to the memory 9 from audio information corresponding to the address information held by the address holding circuit 11, and outputs the timing signal 907 to the system control circuit 12.
【0010】9は信号処理回路8の出力である音声情報
904を一時的に記憶するメモリである。Reference numeral 9 denotes a memory for temporarily storing audio information 904 output from the signal processing circuit 8.
【0011】10はメモリ9の書き込み及び読み出し動
作を制御するメモリ制御回路であり、例えばシステム制
御回路12から出力される書き込み信号908が論理レ
ベルでハイ(以下Hと略す)のとき書き込みを行い、論
理レベルでロー(以下Lと略す)のとき書き込みを停止
するよう制御する。また、システム制御回路12から出
力される読み出し信号909がHのとき読み出しを行
い、Lのとき読み出しを停止するよう制御する。Reference numeral 10 denotes a memory control circuit for controlling write and read operations of the memory 9. For example, when a write signal 908 output from the system control circuit 12 is at a high logic level (hereinafter abbreviated as H), writing is performed. When the logic level is low (hereinafter abbreviated as L), the writing is controlled to be stopped. When the read signal 909 output from the system control circuit 12 is H, reading is performed, and when L, the reading is stopped.
【0012】11は増幅回路5から異常検出信号903
が出力されたときのアドレス情報905を保持するアド
レス保持回路である。Reference numeral 11 denotes an abnormality detection signal 903 from the amplifier circuit 5.
Is an address holding circuit that holds the address information 905 at the time when is output.
【0013】12はシステム制御回路であり、メモリ制
御回路10に書き込み及び読み出しの指示を行うととも
に、アクセス制御回路7にアクセスすべきトラック1a
を指定する回路である。Reference numeral 12 denotes a system control circuit which instructs the memory control circuit 10 to write and read data, and also controls the track 1a to be accessed by the access control circuit 7.
Is a circuit that specifies
【0014】以上のように構成された従来の情報再生装
置について、以下にその動作を説明する。The operation of the conventional information reproducing apparatus configured as described above will be described below.
【0015】ディスク1は、モータ制御回路3によっ
て、所定の回転数になるように制御されている。再生ヘ
ッド4によって再生された信号900は、増幅回路5に
よって増幅された後、信号処理回路8に出力される。信
号処理回路8では、誤りの検出が行われ、誤り訂正、補
正を行った後、音声情報904及びアドレス情報905
が出力される。またこのとき、システム制御回路12が
書き込み信号908をHに設定すると、メモリ制御回路
10は音声情報904をメモリ9に順次書き込むように
メモリ9を制御する。メモリ9への書き込みが開始され
ると、メモリ9に記憶されている情報量は徐々に増えて
いく。そして、所定時間経過後、システム制御回路12
が読み出し信号909をHに設定することにより、メモ
リ制御回路10は書き込まれた音声情報から順次読み出
しを行うようにメモリ9を制御する。そして、メモリ9
から読み出された音声情報910は、出力端子13から
外部へ出力される。The disk 1 is controlled by a motor control circuit 3 so as to have a predetermined rotation speed. The signal 900 reproduced by the reproducing head 4 is output to the signal processing circuit 8 after being amplified by the amplifier circuit 5. The signal processing circuit 8 detects an error, corrects the error, corrects the error, and outputs the audio information 904 and the address information 905.
Is output. At this time, when the system control circuit 12 sets the write signal 908 to H, the memory control circuit 10 controls the memory 9 so that the audio information 904 is sequentially written to the memory 9. When writing to the memory 9 starts, the amount of information stored in the memory 9 gradually increases. After a lapse of a predetermined time, the system control circuit 12
Sets the read signal 909 to H, the memory control circuit 10 controls the memory 9 so as to sequentially read from the written audio information. And the memory 9
Is output from the output terminal 13 to the outside.
【0016】ここで、例えば振動等によって再生ヘッド
4のトラッキングが外れ、増幅回路5から異常検出信号
903が出力されると、アドレス保持回路11は信号処
理回路8から出力されているアドレス情報905を保持
する。また、システム制御回路12は書き込み信号90
8をLに設定する。これにより、メモリ制御回路10は
音声情報904の書き込みを停止する。また、システム
制御回路12はアドレス保持回路11に保持されたアド
レス情報が記録されたトラック1aに再生ヘッド4を移
動させるように、アクセス制御回路7に指示する。Here, when the tracking of the reproducing head 4 is lost due to, for example, vibration, and the abnormality detection signal 903 is output from the amplifier circuit 5, the address holding circuit 11 stores the address information 905 output from the signal processing circuit 8 into the address information 905. Hold. Further, the system control circuit 12 outputs the write signal 90
Set 8 to L. As a result, the memory control circuit 10 stops writing the audio information 904. Further, the system control circuit 12 instructs the access control circuit 7 to move the reproducing head 4 to the track 1a on which the address information held in the address holding circuit 11 is recorded.
【0017】再生ヘッド4のアクセスが完了すると、デ
ィスク1に記録された情報の再生が再び開始され、音声
情報904が信号処理回路8から出力される。そして、
次にメモリ9に書き込むべき音声情報904が信号処理
回路8から出力されるとき、即ちアドレス保持回路11
に保持されたアドレス情報に対応する音声情報904が
信号処理回路8から出力されるとき、信号処理回路8は
タイミング信号907をシステム制御回路12に出力す
る。これにより、システム制御回路12は再び書き込み
信号908をHとし、メモリ制御回路10はメモリ9に
先に書かれた音声情報と時間的に連続になるように書き
込みを開始する。When the access of the reproducing head 4 is completed, the reproduction of the information recorded on the disk 1 is started again, and the audio information 904 is output from the signal processing circuit 8. And
Next, when the audio information 904 to be written to the memory 9 is output from the signal processing circuit 8, ie, when the address holding circuit 11
Is output from the signal processing circuit 8, the signal processing circuit 8 outputs a timing signal 907 to the system control circuit 12. As a result, the system control circuit 12 sets the write signal 908 to H again, and the memory control circuit 10 starts writing so as to be temporally continuous with the audio information previously written in the memory 9.
【0018】以上のように、メモリ9を経由して出力す
ることにより、振動等によってトラッキングが外れやす
い状況下であっても、音声信号を途切れさせること無
く、連続に再生することが可能である。また、メモリ9
の容量を増やすことにより、メモリ9への書き込みを停
止してから再開するまでの時間に余裕ができるため、さ
らに振動に強いシステムとすることが可能である。As described above, by outputting the signal via the memory 9, it is possible to continuously reproduce the audio signal without interruption even in a situation where tracking is easily deviated due to vibration or the like. . Also, the memory 9
By increasing the capacity of the memory 9, a time from when the writing to the memory 9 is stopped to when it is restarted can be given a margin, so that the system can be made more resistant to vibration.
【0019】[0019]
【発明が解決しようとする課題】しかしながら上記の従
来の構成を、CDプレーヤに於いて実現しようとすれ
ば、記録されているディジタル信号が44.1kHzで
サンプリングされた16ビットの音声信号2チャンネル
(R,Lチャンネル)であるために、例えば3秒間記憶
するのに約4Mビットという大容量のメモリが必要であ
った。However, if the above-mentioned conventional configuration is to be realized in a CD player, two channels of a 16-bit audio signal (a recorded digital signal sampled at 44.1 kHz) are used. (R, L channels), a large-capacity memory of about 4 Mbits is required to store the data for 3 seconds, for example.
【0020】本発明は上記従来の問題点を解決するもの
で、小容量のメモリで実現可能な情報再生装置を提供す
ることを目的とする。An object of the present invention is to solve the above-mentioned conventional problems and to provide an information reproducing apparatus which can be realized with a small-capacity memory.
【0021】[0021]
【課題を解決するための手段】この目的を達成するため
に本発明の情報再生装置は、情報が記録されたトラック
を有する記録媒体から所定の転送レートで情報を再生す
る再生手段と、前記再生手段が再生するトラックを所望
のトラックに移動させる再生移動手段と、前記再生手段
のオントラック状態を検出し、異常によりオフトラック
した場合に異常検出信号を出力する異常検出手段と、前
記再生手段によって得られた情報の情報量を削減する削
減手段と、前記削減手段の出力を一時的に記憶するメモ
リ手段と、前記メモリ手段に記憶した情報を削減前の情
報量に戻して出力する復元手段と、前記メモリ手段の書
き込み及び読み出し動作を制御するメモリ制御手段と、
前記異常検出信号が出力されたとき、前記メモリ手段へ
の書き込みを禁止するように前記メモリ制御手段に指示
するとともに、前記異常検出信号が出力されたトラック
へ前記再生手段を移動させるように前記再生移動手段に
指示し、再び再生を開始した後、前記メモリ手段に既に
記憶されている情報と時間的に連続するように書き込み
を再開するよう前記メモリ制御手段に指示を行うシステ
ム制御手段と備えたものである。In order to achieve this object, an information reproducing apparatus according to the present invention comprises: reproducing means for reproducing information from a recording medium having tracks on which information is recorded at a predetermined transfer rate; A reproduction moving means for moving a track to be reproduced to a desired track, an abnormality detection means for detecting an on-track state of the reproduction means, and outputting an abnormality detection signal when an off-track occurs due to an abnormality; Reducing means for reducing the information amount of the obtained information, memory means for temporarily storing the output of the reducing means, and restoring means for returning the information stored in the memory means to the information amount before reduction and outputting the information Memory control means for controlling write and read operations of the memory means,
When the abnormality detection signal is output, the memory control unit is instructed to prohibit writing to the memory unit, and the reproduction is performed so as to move the reproduction unit to a track on which the abnormality detection signal is output. System control means for instructing the moving means, restarting the reproduction again, and then instructing the memory control means to resume writing so as to be temporally continuous with the information already stored in the memory means. Things.
【0022】また、本発明の情報再生装置は、メモリ手
段に記憶された情報の残量を検出する残量検出手段を備
え、再生手段は検出された残量が所定の値となるように
情報を再生する転送レートを変化させるものである。Further, the information reproducing apparatus of the present invention includes a remaining amount detecting means for detecting a remaining amount of information stored in the memory means, and the reproducing means controls the information so that the detected remaining amount becomes a predetermined value. Is to change the transfer rate at which is reproduced.
【0023】また、本発明の情報再生装置は、メモリ手
段に記憶されている情報の残量を検出して出力するとと
もに、残量が所定値xを越えたときにはオーバーフロー
信号を出力する残量検出手段を備えたものである。Also, the information reproducing apparatus of the present invention detects and outputs the remaining amount of information stored in the memory means, and outputs an overflow signal when the remaining amount exceeds a predetermined value x. Means.
【0024】また、本発明の情報再生装置は、入力され
た1サンプルnビットから構成される情報の下位m(m
<n)ビットを削除する削減手段を備えたものである。Further, the information reproducing apparatus of the present invention provides the lower m (m
<N) It has a reduction means for deleting bits.
【0025】また、本発明の情報再生装置は、情報を削
減する比率を設定する削減率設定手段を備えたものであ
る。Further, the information reproducing apparatus of the present invention comprises a reduction rate setting means for setting a ratio of reducing information.
【0026】また、本発明の情報再生装置は、オフトラ
ックの頻度を検出する頻度検出手段を備えたものであ
る。Further, the information reproducing apparatus of the present invention has a frequency detecting means for detecting the frequency of off-track.
【0027】また、本発明の情報再生装置は、通常モー
ドと耐震モードの何れかのモードの選択を設定するモー
ド設定手段と、前記モード設定手段によって通常モード
が選択された場合には信号処理手段の出力を選択し、耐
震モードが選択された場合には情報復元手段の出力を選
択して出力する出力選択手段を備えたものである。Also, the information reproducing apparatus of the present invention has a mode setting means for setting selection of any one of a normal mode and an earthquake-resistant mode, and a signal processing means when the normal mode is selected by the mode setting means. And an output selecting means for selecting and outputting the output of the information restoring means when the seismic mode is selected.
【0028】また、本発明の情報再生装置は、オフトラ
ックの頻度を検出し、頻度に応じて通常モードと耐震モ
ードの何れかのモードの選択する頻度検出手段と、前記
頻度検出手段によって通常モードが選択された場合には
信号処理手段の出力を選択し、耐震モードが選択された
場合には情報復元手段の出力を選択して出力する出力選
択手段を備えたものである。Also, the information reproducing apparatus of the present invention detects a frequency of off-track, and selects a normal mode or an earthquake-resistant mode according to the frequency. Is selected, the output of the signal processing means is selected, and when the seismic mode is selected, the output of the information restoring means is selected and output.
【0029】[0029]
【作用】本発明は上記した構成により、削減手段はメモ
リ手段に書き込む情報量を削減するため、メモリ手段は
小容量のメモリであっても長時間の情報を記憶すること
が可能となる。According to the present invention, the reduction means reduces the amount of information to be written in the memory means, so that the memory means can store information for a long time even if the memory means has a small capacity.
【0030】また、本発明は上記した構成により、メモ
リの情報残量が少なくなってきた場合には、再生手段の
転送レートを上げることにより、メモリの情報残量を常
に所定の値に保つことが可能となる。Further, according to the present invention, when the remaining amount of information in the memory becomes small, the transfer rate of the reproducing means is increased so that the remaining amount of information in the memory is always maintained at a predetermined value. Becomes possible.
【0031】また、本発明は上記した構成により、記録
媒体から情報を再生する速度を記録再生速度と一致させ
る必要がなく、従来の再生速度より速い速度で情報を再
生することが可能となる。従って、振動等によって再生
ヘッドのトラッキングが外れた場合には、情報のメモリ
手段への書き込みを停止し、メモリ手段に一時的に記憶
されたデータが全て読み出される前に、再生手段をトラ
ッキングが外れた位置まで戻し、メモリ手段への書き込
みを開始することにより、メモリ上で連続な情報を得る
ことができ、且つ高速に情報をメモリ手段に補充するこ
とができるために、異常無く再生することが可能とな
る。Further, according to the present invention, the speed of reproducing information from the recording medium does not need to be equal to the recording / reproducing speed, and the information can be reproduced at a higher speed than the conventional reproducing speed. Therefore, when the tracking of the reproducing head is lost due to vibration or the like, the writing of information to the memory means is stopped, and the tracking of the reproducing means is lost before all the data temporarily stored in the memory means is read. By returning to the original position and starting writing to the memory means, continuous information can be obtained in the memory, and information can be replenished to the memory means at high speed. It becomes possible.
【0032】また、本発明は上記した構成により、削減
手段は非常に簡単な構成で情報の削減が可能になる。Further, according to the present invention, with the above-described configuration, the reduction means can reduce information with a very simple configuration.
【0033】また、本発明は上記した構成により、削減
手段は削減率設定手段の出力に応じて情報量の削減率を
変化させるために、振動等の再生状況に応じて削減率を
設定すれば、再生状況に応じて情報量の削減の比率を変
化させることができる。Further, according to the present invention, the reduction means sets the reduction rate in accordance with the reproduction state of vibration or the like so that the reducing means changes the reduction rate of the information amount according to the output of the reduction rate setting means. In addition, it is possible to change the reduction ratio of the information amount according to the reproduction state.
【0034】また、本発明は上記した構成により、削減
手段は頻度検出手段の出力に応じて情報量を削減する比
率を変化させるために、振動等の再生状況に応じて情報
量の削減率を自動的に切り替わる。Further, according to the present invention, the reduction means changes the reduction rate of the information amount according to the reproduction state of the vibration or the like in order to change the ratio of reducing the information amount according to the output of the frequency detection means. It switches automatically.
【0035】また、本発明は上記した構成により、モー
ド設定手段によって耐震モードまたはノーマルモードを
選択すれば、情報復元手段または信号処理手段の出力を
選択することができる。Further, according to the present invention, if the mode setting means selects the seismic mode or the normal mode, the output of the information restoring means or the signal processing means can be selected.
【0036】また、本発明は上記した構成により、振動
等の再生状況に応じて耐震モードまたはノーマルモード
に設定され、自動的に出力を選択することができる。Further, according to the present invention, with the above-described configuration, the mode is set to the earthquake-resistant mode or the normal mode in accordance with the reproduction state of vibration or the like, and the output can be automatically selected.
【0037】[0037]
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0038】図1は本発明の第1の実施例における情報
再生装置のブロック図である。図1に於て、従来例と同
じ動作をするものは、図9と同一符号を付し、説明を省
略する。FIG. 1 is a block diagram of an information reproducing apparatus according to the first embodiment of the present invention. In FIG. 1, components that perform the same operations as those in the conventional example are denoted by the same reference numerals as in FIG. 9, and description thereof will be omitted.
【0039】14は情報圧縮回路であり、入力された情
報の情報量を2分の1に圧縮して出力する回路である。Reference numeral 14 denotes an information compression circuit which compresses the information amount of the input information to one half and outputs it.
【0040】15は情報伸長回路であり、情報圧縮回路
14によって圧縮される前の情報量に伸長して復元する
回路である。An information decompression circuit 15 is a circuit for decompressing and restoring the information amount before being compressed by the information compression circuit 14.
【0041】以上のように構成された従来の情報再生装
置について、以下にその動作を説明する。The operation of the conventional information reproducing apparatus configured as described above will be described below.
【0042】ディスク1は、従来例と同様、モータ制御
回路3によって、所定の回転数になるように制御されて
いる。再生ヘッド4によって再生された信号100は、
増幅回路5によって増幅された後、信号処理回路8に出
力される。信号処理回路8では、誤りの検出が行われ、
誤り訂正、補正を行った後、音声情報104及びアドレ
ス情報105が出力される。音声情報104は情報圧縮
回路14によって2分の1に情報圧縮された後、メモリ
9に出力される。またこのとき、システム制御回路12
が書き込み信号108をHにすると、メモリ制御回路1
0は2分の1に圧縮された音声情報110をメモリ9に
順次書き込みを行うようにメモリ9を制御する。メモリ
9への書き込みが開始されると、メモリ9に記憶されて
いる情報量は徐々に増えていく。そして、所定時間経過
後、システム制御回路12が読み出し信号109をHに
設定することにより、メモリ制御回路10は書き込まれ
た音声情報から順次読み出しを行うようにメモリ9を制
御する。そして、メモリ9から読み出された音声情報1
11は情報伸長回路15に入力され、もとの情報量に伸
長されて音声情報112として出力端子13から外部へ
出力される。The disk 1 is controlled by the motor control circuit 3 so as to have a predetermined rotation speed, as in the conventional example. The signal 100 reproduced by the reproducing head 4 is
After being amplified by the amplifier circuit 5, it is output to the signal processing circuit 8. The signal processing circuit 8 detects an error,
After performing error correction and correction, audio information 104 and address information 105 are output. The audio information 104 is output to the memory 9 after being compressed by the information compression circuit 14 to a half. At this time, the system control circuit 12
Changes the write signal 108 to H, the memory control circuit 1
0 controls the memory 9 so as to sequentially write the half-compressed audio information 110 into the memory 9. When writing to the memory 9 starts, the amount of information stored in the memory 9 gradually increases. After a lapse of a predetermined time, the system control circuit 12 sets the read signal 109 to H, so that the memory control circuit 10 controls the memory 9 so as to sequentially read the written audio information. Then, the audio information 1 read from the memory 9
11 is input to the information decompression circuit 15 and decompressed to the original information amount and output as audio information 112 from the output terminal 13 to the outside.
【0043】ここで、例えば振動等によって再生ヘッド
4のトラッキングが外れ、増幅回路5から異常検出信号
103が出力されると、アドレス保持回路11は信号処
理回路8から出力されているアドレス情報105を保持
する。また、システム制御回路12は書き込み信号10
8をLに設定する。これにより、メモリ制御回路10は
音声情報110の書き込みを停止する。また、システム
制御回路12はアドレス保持回路11に保持されたアド
レス情報が記録されたトラック1aに再生ヘッド4を移
動させるように、アクセス制御回路7に指示する。Here, when tracking of the reproducing head 4 is lost due to, for example, vibration, and the abnormality detection signal 103 is output from the amplifier circuit 5, the address holding circuit 11 stores the address information 105 output from the signal processing circuit 8 into the address information 105. Hold. Further, the system control circuit 12 outputs the write signal 10
Set 8 to L. Thus, the memory control circuit 10 stops writing the audio information 110. Further, the system control circuit 12 instructs the access control circuit 7 to move the reproducing head 4 to the track 1a on which the address information held in the address holding circuit 11 is recorded.
【0044】再生ヘッド4のアクセスが完了すると、デ
ィスク1に記録された情報の再生が再び開始され、音声
情報104が信号処理回路8から出力される。そして、
次にメモリ9に書き込むべき音声情報104が信号処理
回路8から出力されるとき、即ちアドレス保持回路11
に保持されたアドレス情報に対応する音声情報104が
信号処理回路8から出力されるとき、信号処理回路8は
タイミング信号107をシステム制御回路12に出力す
る。これにより、システム制御回路12は再び書き込み
信号108をHとし、メモリ制御回路10はメモリ9に
先に書かれた音声情報と時間的に連続になるように書き
込みを開始する。When the access of the reproducing head 4 is completed, the reproduction of the information recorded on the disk 1 is started again, and the audio information 104 is output from the signal processing circuit 8. And
Next, when the audio information 104 to be written to the memory 9 is output from the signal processing circuit 8, ie, when the address holding circuit 11
Is output from the signal processing circuit 8, the signal processing circuit 8 outputs a timing signal 107 to the system control circuit 12. As a result, the system control circuit 12 sets the write signal 108 to H again, and the memory control circuit 10 starts writing so as to be temporally continuous with the audio information previously written in the memory 9.
【0045】以上のように、情報圧縮回路14によっ
て、メモリ9に書き込む情報量を2分の1に削減するこ
とにより、メモリ9の容量を従来の2分の1で実現する
ことが可能になる。従って、小規模、安価に従来例と同
性能の振動に強いシステムを実現することができる。ま
た、従来例と同じ容量のメモリを用いた場合には、従来
例に比べて2倍の時間に相当する音声情報をメモリに記
憶することができるために、より振動に強いシステムと
することができる。As described above, by reducing the amount of information to be written into the memory 9 by the information compression circuit 14, the capacity of the memory 9 can be reduced to half that of the conventional memory. . Therefore, it is possible to realize a system resistant to vibration having the same performance as the conventional example at a small scale and at low cost. Further, when a memory having the same capacity as that of the conventional example is used, voice information corresponding to twice the time as compared with the conventional example can be stored in the memory. it can.
【0046】次に、本発明の第2の実施例について説明
する。図2は本発明の第2の実施例における情報再生装
置のブロック図である。図2に於て、第1の実施例と同
じ動作をするものは、図1と同一符号を付し、説明を省
略する。Next, a second embodiment of the present invention will be described. FIG. 2 is a block diagram of an information reproducing apparatus according to a second embodiment of the present invention. In FIG. 2, components that perform the same operations as in the first embodiment are given the same reference numerals as in FIG. 1, and description thereof is omitted.
【0047】16は残量検出回路であり、メモリ制御回
路10の書き込みアドレスと読み出しアドレスからメモ
リ9に記憶されている情報の残量を検出してシステム制
御回路18に出力する。Reference numeral 16 denotes a remaining amount detection circuit which detects the remaining amount of information stored in the memory 9 from the write address and the read address of the memory control circuit 10 and outputs the same to the system control circuit 18.
【0048】17は信号処理回路8から出力される同期
信号206とシステム制御回路18の指示により、モー
タ2の回転速度を制御するモータ制御回路である。Reference numeral 17 denotes a motor control circuit for controlling the rotation speed of the motor 2 in accordance with a synchronization signal 206 output from the signal processing circuit 8 and an instruction from the system control circuit 18.
【0049】18はシステム制御回路であり、メモリ制
御回路10に音声信号の書き込み及び読み出しの指示を
したり、アクセス制御回路7にアクセスすべきトラック
の指示をしたり、残量検出回路16の出力に応じてモー
タ2の回転速度を制御するようにモータ制御回路17に
指示をする回路である。Reference numeral 18 denotes a system control circuit which instructs the memory control circuit 10 to write and read audio signals, instructs the access control circuit 7 to access a track, and outputs an output signal from the remaining amount detection circuit 16. Is a circuit for instructing the motor control circuit 17 to control the rotation speed of the motor 2 in accordance with.
【0050】以上のように構成された従来の情報再生装
置について、以下にその動作を説明する。ディスク1
は、第1の実施例と同様、モータ制御回路17によっ
て、所定の回転数になるように制御されている。The operation of the conventional information reproducing apparatus configured as described above will be described below. Disc 1
Is controlled by the motor control circuit 17 so as to reach a predetermined rotation speed, as in the first embodiment.
【0051】再生ヘッド4によって再生された信号20
0は、増幅回路5によって増幅された後、信号処理回路
8に出力される。信号処理回路8では、誤りの検出が行
われ、誤り訂正、補正を行った後、音声情報204及び
アドレス情報205が出力される。音声情報204は情
報圧縮回路14によって2分の1に情報圧縮された後、
メモリ9に出力される。またこのとき、システム制御回
路18が書き込み信号208をHにすると、メモリ制御
回路10は2分の1に圧縮された音声情報210をメモ
リ9に順次書き込みを行うようにメモリ9を制御する。
メモリ9への書き込みが開始されると、メモリ9に記憶
されている情報量は徐々に増えていく。そして、所定時
間経過後、システム制御回路18が読み出し信号209
をHに設定することにより、メモリ制御回路10は書き
込まれた音声情報から順次読み出しを行うようにメモリ
9を制御する。そして、メモリ9から読み出された音声
情報211は情報伸長回路15に入力され、もとの情報
量に伸長されて音声情報212として出力端子13から
外部へ出力される。The signal 20 reproduced by the reproducing head 4
0 is output to the signal processing circuit 8 after being amplified by the amplification circuit 5. The signal processing circuit 8 detects an error, corrects and corrects the error, and outputs audio information 204 and address information 205. After the audio information 204 is compressed by the information compression circuit 14 to a half,
Output to the memory 9. At this time, when the system control circuit 18 sets the write signal 208 to H, the memory control circuit 10 controls the memory 9 so as to sequentially write the half-compressed audio information 210 into the memory 9.
When writing to the memory 9 starts, the amount of information stored in the memory 9 gradually increases. After a lapse of a predetermined time, the system control circuit 18 outputs the read signal 209
Is set to H, the memory control circuit 10 controls the memory 9 so as to sequentially read out the written audio information. Then, the audio information 211 read from the memory 9 is input to the information decompression circuit 15, expanded to the original information amount, and output from the output terminal 13 to the outside as audio information 212.
【0052】ここで、例えば振動等によって再生ヘッド
4のトラッキングが外れ、増幅回路5から異常検出信号
203が出力されると、アドレス保持回路11は信号処
理回路8から出力されているアドレス情報205を保持
する。また、システム制御回路18は書き込み信号20
8をLに設定する。これにより、メモリ制御回路10は
音声情報210の書き込みを停止する。また、システム
制御回路18はアドレス保持回路11に保持されたアド
レス情報が記録されたトラック1aに再生ヘッド4を移
動させるように、アクセス制御回路7に指示する。Here, when tracking of the reproducing head 4 is lost due to, for example, vibration or the like, and the abnormality detection signal 203 is output from the amplifier circuit 5, the address holding circuit 11 stores the address information 205 output from the signal processing circuit 8 into the address information 205. Hold. Further, the system control circuit 18 outputs the write signal 20
Set 8 to L. As a result, the memory control circuit 10 stops writing the audio information 210. Further, the system control circuit 18 instructs the access control circuit 7 to move the reproducing head 4 to the track 1a on which the address information held in the address holding circuit 11 is recorded.
【0053】再生ヘッド4のアクセスが完了すると、デ
ィスク1に記録された情報の再生が再び開始され、音声
情報204が信号処理回路8から出力される。そして、
次にメモリ9に書き込むべき音声情報204が信号処理
回路8から出力されるとき、即ちアドレス保持回路11
に保持されたアドレス情報に対応する音声情報204が
信号処理回路8から出力されるとき、信号処理回路8は
タイミング信号207をシステム制御回路18に出力す
る。これにより、システム制御回路18は再び書き込み
信号208をHとし、メモリ制御回路10はメモリ9に
先に書かれた音声情報と時間的に連続になるように書き
込みを開始する。また、このとき残量検出回路16によ
ってメモリ9に記憶されている情報残量が少なくなって
いることが検出される。従って、システム制御回路18
は、情報残量が例えば所定値aより少ないときには、デ
ィスク1を徐々に速く回転させるようにモータ制御回路
17に指示し、例えば情報残量がbとなったことが検出
されたところで、徐々に通常の速度で回転させるようモ
ータ制御回路17に指示する。When the access of the reproducing head 4 is completed, the reproduction of the information recorded on the disk 1 is started again, and the audio information 204 is output from the signal processing circuit 8. And
Next, when the audio information 204 to be written to the memory 9 is output from the signal processing circuit 8, ie, when the address holding circuit 11
Is output from the signal processing circuit 8, the signal processing circuit 8 outputs a timing signal 207 to the system control circuit 18. As a result, the system control circuit 18 sets the write signal 208 to H again, and the memory control circuit 10 starts writing so as to be temporally continuous with the audio information previously written in the memory 9. At this time, the remaining amount detection circuit 16 detects that the remaining amount of information stored in the memory 9 is low. Therefore, the system control circuit 18
When the remaining amount of information is smaller than the predetermined value a, for example, the motor control circuit 17 is instructed to rotate the disc 1 gradually faster. The motor control circuit 17 is instructed to rotate at a normal speed.
【0054】以上のように本実施例によれば、メモリ9
の情報残量を検出する残量検出回路16を設け、情報残
量に応じてディスク1の回転数を制御することにより、
メモリ9の情報残量を増加させることができ、連続して
トラッキングが外れることがない限り、情報残量が0に
なることはない。従って、小容量のメモリを用いるにも
かかわらず、何度トラッキングが外れても途切れること
なく再生することができる。As described above, according to the present embodiment, the memory 9
A remaining amount detection circuit 16 for detecting the remaining amount of information is provided, and the number of revolutions of the disk 1 is controlled in accordance with the remaining amount of information.
The information remaining amount in the memory 9 can be increased, and the information remaining amount does not become zero unless tracking is continuously lost. Therefore, despite the use of a small-capacity memory, reproduction can be performed without interruption even if tracking is lost many times.
【0055】次に、本発明の第3の実施例について説明
する。図3は本発明の第3の実施例における情報再生装
置のブロック図である。図3に於て、第1の実施例及び
第2の実施例と同じ動作をするものは、図1及び図2と
同一符号を付し、説明を省略する。Next, a third embodiment of the present invention will be described. FIG. 3 is a block diagram of an information reproducing apparatus according to the third embodiment of the present invention. In FIG. 3, components that operate in the same manner as the first and second embodiments are denoted by the same reference numerals as in FIGS. 1 and 2, and description thereof is omitted.
【0056】19は残量検出回路であり、メモリ制御回
路10の書き込みアドレスと読み出しアドレスからメモ
リ9に記憶されている情報の残量を検出してシステム制
御回路22に出力するとともに、メモリ9がオーバーフ
ローとなったときにはオーバーフロー信号313を出力
する。Reference numeral 19 denotes a remaining amount detection circuit which detects the remaining amount of information stored in the memory 9 from the write address and the read address of the memory control circuit 10 and outputs the detected information to the system control circuit 22. When an overflow occurs, an overflow signal 313 is output.
【0057】20は増幅回路9から異常検出信号303
が出力されたとき、または残量検出回路19からオーバ
フロー信号313が出力されたときの信号処理回路8か
ら出力されているアドレス情報305を保持するアドレ
ス保持回路である。Reference numeral 20 denotes an abnormality detection signal 303 from the amplifier circuit 9.
Is output, or when the overflow signal 313 is output from the remaining amount detection circuit 19, the address holding circuit 305 holds the address information 305 output from the signal processing circuit 8.
【0058】21はモータ制御回路である。信号処理回
路8から出力される同期信号306を入力とし、モータ
2を例えば通常の2倍の速度で回転するように制御して
いる。Reference numeral 21 denotes a motor control circuit. The synchronization signal 306 output from the signal processing circuit 8 is input, and the motor 2 is controlled to rotate at, for example, twice the normal speed.
【0059】22はシステム制御回路であり、メモリ制
御回路10に書き込み及び読み出しの指示を行うととも
に、アクセス制御回路7にアクセスすべきトラックを指
定する回路である。Reference numeral 22 denotes a system control circuit which instructs the memory control circuit 10 to write and read data and designates a track to be accessed by the access control circuit 7.
【0060】以上のように構成された情報再生装置につ
いて、以下にその動作を説明する。ディスク1は、モー
タ制御回路21によって、通常の再生速度より速い、例
えば2倍の速度の回転数になるように制御されている。
再生ヘッド4によって再生された信号300は、増幅回
路5によって増幅された後、信号処理回路8に出力され
る。信号処理回路8では、誤りの検出が行われ、誤り訂
正、補正が行われた後、音声情報304及びアドレス情
報305が出力される。音声情報304は情報圧縮回路
14によって2分の1に情報圧縮された後、メモリ9に
出力される。またこのとき、システム制御回路22が書
き込み信号308及び読み出し信号309を共にHにす
ると、メモリ制御回路10は2分の1に圧縮された音声
情報310をメモリ9に順次書き込み、また書き込んだ
音声情報から順次読み出しを行うようにメモリ9を制御
する。メモリ9から読み出された音声情報311は情報
伸長回路15に入力され、もとの情報量に伸長されて音
声情報312として出力端子13から外部へ出力され
る。The operation of the information reproducing apparatus configured as described above will be described below. The disk 1 is controlled by the motor control circuit 21 so that the number of rotations is higher than the normal reproduction speed, for example, twice as high.
The signal 300 reproduced by the reproducing head 4 is output to the signal processing circuit 8 after being amplified by the amplifier circuit 5. The signal processing circuit 8 detects an error, corrects and corrects the error, and outputs audio information 304 and address information 305. The audio information 304 is output to the memory 9 after being compressed by the information compression circuit 14 to a half. At this time, when the system control circuit 22 sets both the write signal 308 and the read signal 309 to H, the memory control circuit 10 sequentially writes the half-compressed audio information 310 into the memory 9 and also writes the written audio information. The memory 9 is controlled so that reading is performed sequentially from. The audio information 311 read from the memory 9 is input to the information decompression circuit 15, expanded to the original information amount, and output from the output terminal 13 to the outside as the audio information 312.
【0061】また、ディスク1は2倍速で回転している
ため、メモリ9の書き込み転送レートは読み出し転送レ
ートより速い。従って、メモリ9への書き込み及び読み
出しが開始されると、メモリ9に記憶されている情報量
は徐々に増えていく。そして、メモリ9がオーバーフロ
ーし、残量検出回路19からオーバーフロー信号313
が出力されたとき、アドレス保持回路20は信号処理回
路8から出力されているアドレス情報305を保持す
る。また、振動等によって再生ヘッド4のトラッキング
が外れ、増幅回路5から異常検出信号303が出力され
たときも同様に、アドレス保持回路20は信号処理回路
8から出力されているアドレス情報305を保持する。
オーバーフロー信号313または異常検出信号303が
出力されると、システム制御回路22は書き込み信号3
08をLに設定する。これにより、メモリ制御回路10
は音声情報310の書き込みを停止する。また、システ
ム制御回路22はアドレス保持回路20に保持されたア
ドレス情報が記録されたトラック1aに再生ヘッド4を
移動させるように、アクセス制御回路7に指示する。Since the disk 1 is rotating at double speed, the write transfer rate of the memory 9 is faster than the read transfer rate. Therefore, when writing and reading to the memory 9 are started, the amount of information stored in the memory 9 gradually increases. Then, the memory 9 overflows, and the overflow signal 313 is output from the remaining amount detection circuit 19.
Is output, the address holding circuit 20 holds the address information 305 output from the signal processing circuit 8. Similarly, when the tracking of the reproducing head 4 is lost due to vibration or the like and the abnormality detection signal 303 is output from the amplifier circuit 5, the address holding circuit 20 holds the address information 305 output from the signal processing circuit 8 similarly. .
When the overflow signal 313 or the abnormality detection signal 303 is output, the system control circuit 22 outputs the write signal 3
08 is set to L. Thereby, the memory control circuit 10
Stops writing the audio information 310. Further, the system control circuit 22 instructs the access control circuit 7 to move the reproducing head 4 to the track 1a on which the address information held in the address holding circuit 20 is recorded.
【0062】再生ヘッド4のアクセス完了後、ディスク
1に記録された情報の再生が再び開始され、音声情報3
04が信号処理回路8から出力される。そして、次にメ
モリ9に書き込むべき音声情報304が信号処理回路8
から出力されるとき、即ちアドレス保持回路20が保持
するアドレス情報に対応する音声情報304が信号処理
回路8から出力されるとき、信号処理回路8はタイミン
グ信号307をシステム制御回路22に出力する。これ
により、システム制御回路22は再び書き込み信号30
8をHとし、メモリ制御回路10はメモリ9に先に書か
れた音声情報と時間的に連続になるように書き込みを開
始する。After the access of the reproducing head 4 is completed, the reproduction of the information recorded on the disk 1 is started again, and the audio information 3
04 is output from the signal processing circuit 8. Then, the audio information 304 to be written to the memory 9 next is stored in the signal processing circuit 8.
, That is, when the audio information 304 corresponding to the address information held by the address holding circuit 20 is output from the signal processing circuit 8, the signal processing circuit 8 outputs a timing signal 307 to the system control circuit 22. As a result, the system control circuit 22 returns the write signal 30 again.
8 is set to H, the memory control circuit 10 starts writing in the memory 9 so as to be temporally continuous with the audio information previously written.
【0063】以上のように、情報圧縮回路14によっ
て、メモリ9に書き込む情報量を2分の1に削減するこ
とにより、メモリ9の容量を従来の2分の1で実現する
ことが可能になるだけでなく、ディスク1を倍速で回転
させ、情報残量に応じてメモリ9への書き込みを制御す
ることにより、メモリ9の情報残量を高速に補充するこ
とが可能となる。従って、従来例に比べて振動に強いシ
ステムを小規模、安価に実現することが可能となる。As described above, by reducing the amount of information to be written into the memory 9 by the information compression circuit 14, the capacity of the memory 9 can be reduced to half that of the conventional memory. In addition, by rotating the disk 1 at double speed and controlling writing to the memory 9 in accordance with the remaining amount of information, the remaining amount of information in the memory 9 can be replenished at a high speed. Therefore, it is possible to realize a system resistant to vibration as compared with the conventional example at a small scale and at low cost.
【0064】次に、本発明の第4の実施例について説明
する。図4は本発明の第4の実施例における情報再生装
置のブロック図を示すものである。図4に於て、第3の
実施例と同じ動作をするものは、図3と同一符号を付
し、説明を省略する。Next, a fourth embodiment of the present invention will be described. FIG. 4 is a block diagram showing an information reproducing apparatus according to a fourth embodiment of the present invention. In FIG. 4, components that perform the same operations as in the third embodiment are given the same reference numerals as in FIG. 3, and description thereof is omitted.
【0065】23は情報削減回路であり、例えば、情報
削減回路23に入力される音声情報が1サンプル16ビ
ットである場合には、下位4ビットを削除して1サンプ
ル12ビットとして出力する回路である。Reference numeral 23 denotes an information reduction circuit. For example, when the audio information input to the information reduction circuit 23 is 16 bits per sample, this circuit deletes the lower 4 bits and outputs it as 12 bits per sample. is there.
【0066】24は情報復元回路であり、情報削減回路
23に入力される前の情報量に復元する回路である。情
報削減回路23によって12ビットの音声情報とした場
合には、12ビットの下位に0を4ビット付加し、16
ビットとして出力する。An information restoring circuit 24 is a circuit for restoring the information amount before it is input to the information reducing circuit 23. If the information reduction circuit 23 converts the information into 12-bit audio information, 4 bits of 0 are added to the lower part of the 12 bits, and 16 bits are added.
Output as bits.
【0067】以上のように構成された情報再生装置につ
いて、以下にその動作を説明する。第3の実施例と同
様、ディスク1は2倍速で回転しており、再生ヘッド4
から再生された信号400は、増幅回路5によって増幅
された後、信号処理回路8に出力される。信号処理回路
8では、誤りの検出が行われ、誤り訂正、補正が行われ
た後、音声情報404及びアドレス情報405が出力さ
れる。ここで音声情報を1サンプル16ビットの情報と
すれば、情報削減回路23によって下位4ビットが削除
され、上位12ビットがメモリ9に出力される。The operation of the information reproducing apparatus configured as described above will be described below. As in the third embodiment, the disk 1 is rotating at double speed and the read head 4
The signal 400 reproduced from is output to the signal processing circuit 8 after being amplified by the amplification circuit 5. The signal processing circuit 8 detects an error, corrects and corrects the error, and outputs audio information 404 and address information 405. If the audio information is 16-bit information per sample, the lower 4 bits are deleted by the information reduction circuit 23 and the upper 12 bits are output to the memory 9.
【0068】システム制御回路22は書き込み信号40
8及び読み出し信号409を共にHにすると、メモリ制
御回路10は1サンプル12ビットの音声情報410を
メモリ9に順次書き込み、また書き込んだ音声情報から
順次読み出しを行うようにメモリ9を制御する。メモリ
9から読み出された音声情報411は情報復元回路24
に入力され、例えば12ビットの下に0を4ビットが付
加されて、出力端子13から出力される。The system control circuit 22 receives the write signal 40
When both 8 and the read signal 409 are set to H, the memory control circuit 10 controls the memory 9 so as to sequentially write 12-bit audio information 410 per sample into the memory 9 and to sequentially read out the written audio information. The audio information 411 read from the memory 9 is stored in the information restoring circuit 24.
, And, for example, 4 bits of 0 are added below 12 bits and output from the output terminal 13.
【0069】また、オーバーフロー信号413または異
常検出信号403が出力されたときの動作は、第3実施
例と同様のため説明を省略する。The operation when the overflow signal 413 or the abnormality detection signal 403 is output is the same as that of the third embodiment, and the description is omitted.
【0070】以上のように本実施例によれば、情報の下
位数ビットを削除する方法により、情報削減回路23及
び情報復元回路24を非常に簡単に構成することができ
る。従って、メモリ9を小容量で実現するだけでなく、
更に小規模、安価にシステムを実現することができる。As described above, according to the present embodiment, the information reducing circuit 23 and the information restoring circuit 24 can be configured very simply by the method of deleting the lower several bits of the information. Therefore, not only can the memory 9 be realized with a small capacity,
Further, the system can be realized on a small scale and at low cost.
【0071】尚、情報復元回路24は情報削減回路23
によって削減された12ビットの音声情報の下位に0を
4ビット付加するとしたが、1を付加しても良い。It should be noted that the information restoring circuit 24 is
Although 4 bits of 0 are added to the lower order of the 12-bit audio information reduced by the above, 1 may be added.
【0072】次に、本発明の第5の実施例について説明
する。図5は本発明の第5の実施例における情報再生装
置のブロック図を示すものである。図5に於て、第3の
実施例と同じ動作をするものは、図3と同一符号を付
し、説明を省略する。Next, a fifth embodiment of the present invention will be described. FIG. 5 is a block diagram showing an information reproducing apparatus according to a fifth embodiment of the present invention. In FIG. 5, components that perform the same operations as in the third embodiment are given the same reference numerals as in FIG. 3, and description thereof is omitted.
【0073】25は情報の圧縮率を設定する圧縮率設定
回路である。26は情報圧縮回路であり、圧縮率設定回
路25が設定した圧縮率に応じて情報の圧縮率を変化さ
せる回路である。例えば、圧縮率設定回路25によって
2分の1に設定された場合には入力された情報の情報量
を2分の1に、4分の1に設定された場合には4分の1
に圧縮する。Reference numeral 25 denotes a compression ratio setting circuit for setting a compression ratio of information. Reference numeral 26 denotes an information compression circuit which changes the information compression ratio in accordance with the compression ratio set by the compression ratio setting circuit 25. For example, when the compression ratio setting circuit 25 sets the information amount to 2, the information amount of the input information becomes 1, and when it is set to 、 4, the information amount becomes 4.
Compress to
【0074】27は情報伸長回路であり、情報圧縮回路
26に入力される前の情報量に伸長する回路である。Reference numeral 27 denotes an information decompression circuit, which is a circuit for decompressing the information before it is input to the information compression circuit 26.
【0075】以上のように構成された情報再生装置につ
いて、以下その動作について説明をする。The operation of the information reproducing apparatus configured as described above will be described below.
【0076】第3の実施例と同様、ディスク1は2倍速
で回転しており、再生ヘッド4から再生された信号50
0は、増幅回路5によって増幅された後、信号処理回路
8に出力される。信号処理回路8では、誤りの検出が行
われ、誤り訂正、補正が行われた後、音声情報504及
びアドレス情報505が出力される。そして、例えば、
圧縮率設定回路25によって圧縮率を2分の1に設定さ
れている場合には、音声情報504は情報圧縮回路26
によって2分の1の情報量に情報圧縮され、メモリ9に
出力される。As in the third embodiment, the disk 1 is rotating at double speed, and the signal 50 reproduced from the reproducing head 4
0 is output to the signal processing circuit 8 after being amplified by the amplification circuit 5. The signal processing circuit 8 detects an error, corrects and corrects the error, and outputs audio information 504 and address information 505. And, for example,
When the compression ratio is set to に よ っ て by the compression ratio setting circuit 25, the audio information 504 is transmitted to the information compression circuit 26.
Thus, the information is compressed to a half of the information amount and output to the memory 9.
【0077】システム制御回路22は書き込み信号50
8及び読み出し信号509を共にHにすると、メモリ制
御回路10は2分の1に圧縮した音声情報510をメモ
リ9に順次書き込み、また書き込んだ音声情報から順次
読み出しを行うようにメモリ9を制御する。メモリ9か
ら読み出された音声情報504は情報伸長回路27に入
力され、もとの情報量に伸長されて出力端子13から出
力される。The system control circuit 22 outputs the write signal 50
When both the signal 8 and the read signal 509 are set to H, the memory control circuit 10 controls the memory 9 so as to sequentially write the audio information 510 compressed to a half into the memory 9 and to sequentially read out the written audio information. . The audio information 504 read from the memory 9 is input to the information expansion circuit 27, expanded to the original information amount, and output from the output terminal 13.
【0078】また、オーバーフロー信号513または異
常検出信号503が出力されたときの動作は、第3の実
施例と同様のため説明を省略する。The operation when the overflow signal 513 or the abnormality detection signal 503 is output is the same as that of the third embodiment, and the description is omitted.
【0079】ここで、例えば振動により、再生ヘッド4
のオフトラックが頻繁に発生する場合には、圧縮率設定
回路25によって、圧縮率を例えば4分の1に設定す
る。これにより、情報圧縮回路26は入力された音声情
報の情報量を4分の1に圧縮して、メモリ9へ出力す
る。また、情報伸長回路27はメモリ9から出力された
4分の1に圧縮された情報を圧縮前の情報量に伸長して
出力する。圧縮率を2分の1から4分の1にすること
は、メモリ9の容量を2倍に増設した場合と等価であ
り、メモリ9への書き込みを長時間停止することが可能
となるため、耐震性が向上する。Here, for example, the reproducing head 4
When the off-track occurs frequently, the compression ratio setting circuit 25 sets the compression ratio to, for example, 4. As a result, the information compression circuit 26 compresses the information amount of the input audio information to one-fourth and outputs it to the memory 9. The information decompression circuit 27 decompresses the quarter-compressed information output from the memory 9 to the pre-compression information amount and outputs it. Setting the compression ratio from 2 to 4 is equivalent to increasing the capacity of the memory 9 by a factor of two, and it is possible to suspend writing to the memory 9 for a long time. The earthquake resistance is improved.
【0080】以上のように本実施例によれば、通常は低
圧縮率で再生し、また振動の激しい状況下では振動に強
い高圧縮率で再生することが可能となる。従って、状況
に適した圧縮率で再生することが可能となる。As described above, according to the present embodiment, it is possible to reproduce at a low compression ratio normally, and to reproduce at a high compression ratio resistant to vibration under a severe vibration condition. Therefore, it is possible to reproduce at a compression rate suitable for the situation.
【0081】尚、第5の実施例では圧縮率の設定を2分
の1と4分の1を例に挙げたが、1分の1、つまり情報
圧縮回路、情報伸長回路ともにバイパスさせる設定を設
けても良い。In the fifth embodiment, the compression ratio is set to 1/2 and 1/4 as an example. However, the setting of 1/2, that is, the setting to bypass both the information compression circuit and the information decompression circuit is set. May be provided.
【0082】次に、本発明の第6の実施例について説明
する。図6は本発明の第6の実施例における情報再生装
置のブロック図を示すものである。図6に於て、第3の
実施例と同じ動作をするものは、図3と同一符号を付
し、説明を省略する。Next, a sixth embodiment of the present invention will be described. FIG. 6 is a block diagram showing an information reproducing apparatus according to a sixth embodiment of the present invention. In FIG. 6, components that perform the same operations as in the third embodiment are denoted by the same reference numerals as in FIG. 3, and description thereof is omitted.
【0083】28は異常検出信号603を入力として再
生ヘッド4のオフトラックの頻度を検出し、頻度に応じ
て圧縮率を設定する頻度検出回路である。Reference numeral 28 denotes a frequency detection circuit which receives the abnormality detection signal 603 as input, detects the frequency of off-track of the reproducing head 4, and sets a compression ratio according to the frequency.
【0084】29は情報圧縮回路であり、頻度検出回路
28の設定に応じて情報の圧縮率を変化させる回路であ
る。An information compression circuit 29 changes the information compression ratio in accordance with the setting of the frequency detection circuit 28.
【0085】30は情報伸長回路であり、情報圧縮回路
28に入力される前の情報量に伸長する回路である。Reference numeral 30 denotes an information decompression circuit for decompressing the information before it is input to the information compression circuit 28.
【0086】以上のように構成された情報再生装置につ
いて、以下にその動作を説明する。ディスク1は、第3
の実施例と同様、モータ制御回路21によって、通常の
再生速度より速い、例えば2倍の速度の回転数になるよ
うに制御されている。再生ヘッド4によって再生された
信号600は、増幅回路5によって増幅された後、信号
処理回路8に出力される。信号処理回路8は、情報の誤
り検出を行い、誤り訂正、補正を行った後、音声情報6
04及びアドレス情報605を出力する。The operation of the information reproducing apparatus configured as described above will be described below. Disk 1 is the third
Similarly to the embodiment, the motor control circuit 21 controls the rotation speed to be higher than the normal reproduction speed, for example, twice as high. The signal 600 reproduced by the reproduction head 4 is output to the signal processing circuit 8 after being amplified by the amplification circuit 5. The signal processing circuit 8 detects the error of the information, corrects the error, and corrects the error.
04 and address information 605 are output.
【0087】頻度検出回路28は、例えば予め2分の1
に情報圧縮するように設定されており、音声情報604
は情報圧縮回路29によって2分の1に情報圧縮された
後、メモリ9に出力される。またこのとき、システム制
御回路22は、書き込み信号608及び読み出し信号6
09を共にHにすると、メモリ制御回路10は2分の1
に圧縮された音声情報610をメモリ9に順次書き込
み、また書き込んだ音声情報から順次読み出しを行うよ
うにメモリ9を制御する。メモリ9から読み出された音
声情報611は情報伸長回路30に入力され、もとの情
報量に伸長されて音声情報612として出力端子13か
ら外部へ出力される。The frequency detection circuit 28 is, for example,
The audio information 604 is set to compress the information.
Is compressed to half by the information compression circuit 29 and then output to the memory 9. At this time, the system control circuit 22 outputs the write signal 608 and the read signal 6
09 are set to H, the memory control circuit 10
The memory 9 is controlled so as to sequentially write the compressed audio information 610 into the memory 9 and sequentially read out the written audio information. The audio information 611 read from the memory 9 is input to the information decompression circuit 30, expanded to the original information amount, and output from the output terminal 13 to the outside as audio information 612.
【0088】また、メモリ9への書き込み及び読み出し
が開始されると、第3の実施例と同様、メモリ9の情報
量は徐々に増えていき、メモリ9がオーバーフローした
場合には、残量検出回路19からオーバーフロー信号6
13が出力される。また、振動等によって再生ヘッド4
のトラッキングが外れた場合には、増幅回路5から異常
検出信号603が出力される。これらの信号が出力され
たときの動作は第3の実施例と同様のため、説明は省略
する。When writing and reading to and from the memory 9 are started, the information amount of the memory 9 gradually increases as in the third embodiment, and when the memory 9 overflows, the remaining amount is detected. Overflow signal 6 from circuit 19
13 is output. In addition, the reproducing head 4
Is out of tracking, the amplifier circuit 5 outputs an abnormality detection signal 603. The operation when these signals are output is the same as that of the third embodiment, and the description is omitted.
【0089】そして、再生ヘッド4のオフトラックが頻
繁に発生する場合には、頻度検出回路28は予め設定さ
れていた圧縮率を2分の1から3分の1、さらには4分
の1へと、オフトラックの頻度に応じて変更する。When the off-track of the reproducing head 4 frequently occurs, the frequency detecting circuit 28 reduces the preset compression ratio from one half to one third and further to one fourth. , According to the off-track frequency.
【0090】以上のように本実施例によれば、振動の状
況に応じて自動的に圧縮率が設定される。従って、如何
なる状況下に於いても最適な圧縮率が選択され、音途切
れすることない振動に強いシステムを実現することがで
きる。As described above, according to the present embodiment, the compression ratio is automatically set according to the state of vibration. Therefore, an optimal compression ratio is selected under any circumstances, and a system that is resistant to vibration without interruption of sound can be realized.
【0091】次に、本発明の第7の実施例について説明
する。図7は本発明の第7の実施例における情報再生装
置のブロック図を示すものである。図7に於て、第3の
実施例と同じ動作をするものは、図3と同一符号を付
し、説明を省略する。Next, a seventh embodiment of the present invention will be described. FIG. 7 is a block diagram showing an information reproducing apparatus according to the seventh embodiment of the present invention. In FIG. 7, components that operate in the same manner as in the third embodiment are denoted by the same reference numerals as those in FIG.
【0092】31はノーマルモードまたは耐震モードを
選択するモード設定回路である。32は出力選択回路で
あり、モード選択回路31によって、ノーマルモードが
設定されている場合には信号処理回路8の出力を、また
耐震モードが設定されている場合には情報伸長回路15
の出力を選択する。A mode setting circuit 31 selects a normal mode or an earthquake-resistant mode. Reference numeral 32 denotes an output selection circuit which outputs the output of the signal processing circuit 8 when the normal mode is set by the mode selection circuit 31 and the information decompression circuit 15 when the earthquake-resistant mode is set.
Select the output of
【0093】33はモータ制御回路である。信号処理回
路8から出力される同期信号706を入力とし、モード
設定回路31によって耐震モードが設定されている場合
はモータ2を例えば通常の2倍の速度で、また、ノーマ
ルモードが設定されている場合は通常の速度で回転する
ように制御している。33 is a motor control circuit. When the synchronization signal 706 output from the signal processing circuit 8 is input and the seismic mode is set by the mode setting circuit 31, the motor 2 is set to, for example, twice the normal speed, and the normal mode is set. In this case, it is controlled to rotate at a normal speed.
【0094】34はシステム制御回路であり、アクセス
制御回路7にアクセスすべきトラックを指定する回路で
ある。また、モード設定回路31によって耐震モードが
設定されている場合は、メモリ制御回路10に書き込み
及び読み出しの指示を行う。Reference numeral 34 denotes a system control circuit which designates a track to be accessed by the access control circuit 7. If the mode setting circuit 31 has set the seismic mode, the memory control circuit 10 is instructed to write and read.
【0095】以上のように構成された従来の情報再生装
置について、以下にその動作を説明する。The operation of the conventional information reproducing apparatus configured as described above will be described below.
【0096】モード設定回路31によって耐震モードが
設定された場合は、第3の実施例と同様の動作を行う。
従って、ディスク1は2倍速で回転しており、再生ヘッ
ド4から再生された信号700は、増幅回路5によって
増幅された後、信号処理回路8に出力される。信号処理
回路8では、誤りの検出が行われ、誤り訂正、補正が行
われた後、音声情報704及びアドレス情報705が出
力される。音声情報704は、情報圧縮回路14によっ
て情報圧縮された後、メモリ9に出力される。When the seismic mode is set by the mode setting circuit 31, the same operation as in the third embodiment is performed.
Therefore, the disk 1 is rotating at double speed, and the signal 700 reproduced from the reproducing head 4 is amplified by the amplifier circuit 5 and then output to the signal processing circuit 8. The signal processing circuit 8 detects an error, corrects and corrects the error, and outputs audio information 704 and address information 705. The voice information 704 is output to the memory 9 after being compressed by the information compression circuit 14.
【0097】システム制御回路34は書き込み信号70
8及び読み出し信号709を共にHにすると、メモリ制
御回路10は情報圧縮された音声情報710をメモリ9
に順次書き込み、また書き込んだ音声情報から順次読み
出しを行うようにメモリ9を制御する。メモリ9から読
み出された音声情報711は情報伸長回路15によって
伸長された後、出力選択回路32を通って出力端子13
から外部へ出力される。The system control circuit 34 supplies the write signal 70
8 and the read signal 709 are set to H, the memory control circuit 10 stores the compressed audio information 710 in the memory 9.
, And the memory 9 is controlled so as to sequentially read from the written audio information. The audio information 711 read from the memory 9 is expanded by the information expansion circuit 15 and then passed through the output selection circuit 32 to the output terminal 13.
Output to the outside.
【0098】また、オーバーフロー信号713または異
常検出信号703が出力されたときの動作は、第3の実
施例と同様のため、説明を省略する。The operation when the overflow signal 713 or the abnormality detection signal 703 is output is the same as that of the third embodiment, and the description is omitted.
【0099】一方、モード設定回路31によってノーマ
ルモードが設定された場合、ディスク1は、モータ制御
回路33によって、通常の速度の回転数になるように制
御される。再生ヘッド4によって再生された信号700
は、増幅回路5によって増幅された後、信号処理回路8
に出力される。信号処理回路8は、情報の誤り検出を行
い、誤り訂正、補正を行った後、音声情報704及びア
ドレス情報705を出力する。音声情報704は出力選
択回路32を通って出力端子13から外部へ出力され
る。On the other hand, when the normal mode is set by the mode setting circuit 31, the disk 1 is controlled by the motor control circuit 33 so that the number of revolutions at a normal speed is achieved. Signal 700 reproduced by reproduction head 4
Is amplified by the amplifier circuit 5, and then the signal processing circuit 8
Is output to The signal processing circuit 8 performs error detection of the information, performs error correction and correction, and then outputs audio information 704 and address information 705. The audio information 704 is output from the output terminal 13 to the outside through the output selection circuit 32.
【0100】以上のように本実施例によれば、振動等の
再生状況に応じて耐震モードとノーマルモードを設定す
ることができる。従って、比較的振動のない状況下で
は、ノーマルモードに設定することにより、情報の圧
縮、伸長の影響を受けること無く、高音質のまま利用で
きる。また、モータ2の回転数及び各回路の動作速度も
半分で済むために消費電力を押さえることができ、同一
のバッテリーで長時間使用することが可能である。As described above, according to the present embodiment, the seismic mode and the normal mode can be set in accordance with the reproduction state of vibration or the like. Therefore, in a condition where there is relatively no vibration, by setting the normal mode, the sound can be used with high sound quality without being affected by the compression and expansion of information. Further, since the number of rotations of the motor 2 and the operation speed of each circuit can be reduced to half, power consumption can be suppressed, and the same battery can be used for a long time.
【0101】次に、本発明の第8の実施例について説明
する。図8は本発明の第8の実施例における情報再生装
置のブロック図を示すものである。図8に於て、第7の
実施例と同じ動作をするものは、図7と同一符号を付
し、説明を省略する。Next, an eighth embodiment of the present invention will be described. FIG. 8 is a block diagram showing an information reproducing apparatus according to the eighth embodiment of the present invention. In FIG. 8, components that perform the same operations as in the seventh embodiment are given the same reference numerals as in FIG. 7, and description thereof is omitted.
【0102】35は増幅回路5が出力する異常検出信号
803を入力として再生ヘッド4のオフトラックの頻度
を検出し、頻度に応じてノーマルモードまたは耐震モー
ドを選択する頻度検出回路である。Reference numeral 35 denotes a frequency detection circuit which receives the abnormality detection signal 803 output from the amplifier circuit 5 as an input, detects the frequency of off-track of the reproducing head 4, and selects a normal mode or an earthquake-resistant mode according to the frequency.
【0103】36は出力選択回路であり、頻度検出回路
35によってノーマルモードが設定されている場合には
信号処理回路8の出力を、また耐震モードが設定されて
いる場合には情報伸長回路15の出力を選択する回路で
ある。Reference numeral 36 denotes an output selection circuit which outputs the output of the signal processing circuit 8 when the normal mode is set by the frequency detection circuit 35 and the output of the information decompression circuit 15 when the seismic mode is set. This is a circuit for selecting an output.
【0104】以上のように構成された従来の情報再生装
置について、以下にその動作を説明する。The operation of the conventional information reproducing apparatus configured as described above will be described below.
【0105】頻度検出回路35は、予めノーマルモード
に設定されている。このとき、ディスク1は、モータ制
御回路33によって、通常の速度の回転数になるように
制御されており、再生ヘッド4によって再生された信号
800は、増幅回路5によって増幅された後、信号処理
回路8に出力される。信号処理回路8は、情報の誤り検
出を行い、誤り訂正、補正を行った後、音声情報804
及びアドレス情報805を出力する。音声情報804は
出力選択回路36を通って出力端子13から外部へ出力
される。The frequency detection circuit 35 is set in a normal mode in advance. At this time, the disk 1 is controlled by the motor control circuit 33 so that the number of revolutions becomes a normal speed. The signal 800 reproduced by the reproducing head 4 is amplified by the amplifier circuit 5 and then subjected to signal processing. Output to the circuit 8. The signal processing circuit 8 detects the error of the information, corrects the error, and corrects the information.
And the address information 805. The audio information 804 is output from the output terminal 13 to the outside through the output selection circuit 36.
【0106】しかし、振動等で再生ヘッド4がオフトラ
ックすると、増幅回路5は異常検出信号803を出力す
る。これにより頻度検出回路35はモードをノーマルモ
ードから耐震モードに設定変更する。耐震モードに設定
されると、ディスク1は、モータ制御回路33によっ
て、通常の再生速度より速い、例えば2倍の速度の回転
数になるように制御する。再生ヘッド4によって再生さ
れた信号800は、増幅回路5によって増幅された後、
信号処理回路8に出力される。信号処理回路8は、情報
の誤り検出を行い、誤り訂正、補正を行った後、音声情
報804及びアドレス情報805を出力する。音声情報
804は情報圧縮回路14によって2分の1に情報圧縮
された後、メモリ9に出力される。またこのとき、シス
テム制御回路34は、書き込み信号808及び読み出し
信号809を共にHにすると、メモリ制御回路10は2
分の1に圧縮された音声情報810をメモリ9に順次書
き込み、また書き込んだ音声情報から順次読み出しを行
うようにメモリ9を制御する。メモリ9から読み出され
た音声情報811は情報伸長回路15に入力され、もと
の情報量に伸長されて音声情報814として出力端子1
3から外部へ出力される。However, when the reproducing head 4 goes off-track due to vibration or the like, the amplifier circuit 5 outputs the abnormality detection signal 803. Thereby, the frequency detection circuit 35 changes the mode from the normal mode to the earthquake-resistant mode. When the seismic mode is set, the disk 1 is controlled by the motor control circuit 33 so that the rotational speed is higher than the normal reproduction speed, for example, twice as high. The signal 800 reproduced by the reproducing head 4 is amplified by the amplifier circuit 5,
The signal is output to the signal processing circuit 8. The signal processing circuit 8 performs error detection of the information, performs error correction and correction, and then outputs audio information 804 and address information 805. The audio information 804 is output to the memory 9 after the information has been compressed by a factor of two by the information compression circuit 14. At this time, the system control circuit 34 sets the write signal 808 and the read signal 809 to H, and the memory control circuit 10
The memory 9 is controlled so that the audio information 810 compressed to one-half is sequentially written into the memory 9 and read out sequentially from the written audio information. The audio information 811 read from the memory 9 is input to the information decompression circuit 15, expanded to the original information amount, and output as the audio information 814 on the output terminal 1.
3 to the outside.
【0107】また、メモリ9への書き込み及び読み出し
が開始されると、第3の実施例と同様、メモリ9の情報
量は徐々に増えていき、メモリ9がオーバーフローした
場合には、残量検出回路19からオーバーフロー信号8
13が出力される。また、振動等によって再生ヘッド4
のトラッキングが外れた場合には、増幅回路5から異常
検出信号803が出力される。これらの信号が出力され
たときの動作は第3の実施例と同様のため、説明は省略
する。When writing and reading to and from the memory 9 are started, the information amount of the memory 9 gradually increases as in the third embodiment, and when the memory 9 overflows, the remaining amount is detected. Overflow signal 8 from circuit 19
13 is output. In addition, the reproducing head 4
In the case where the tracking is deviated, the amplifier circuit 5 outputs the abnormality detection signal 803. The operation when these signals are output is the same as that of the third embodiment, and the description is omitted.
【0108】そして、再生ヘッド4のオフトラックが発
生しない場合には、頻度検出回路35は予め設定されて
いたノーマルモードへと変更する。When the off-track of the reproducing head 4 does not occur, the frequency detecting circuit 35 changes to the normal mode set in advance.
【0109】以上のように本実施例によれば、状況に応
じて耐震モードとノーマルモードが自動的に切り替わ
る。従って、比較的振動のない状況下では、ノーマルモ
ードに切り替わり、情報の圧縮、伸長の影響を受けるこ
と無く、高音質のまま利用できる。また、モータ2の回
転数及び各回路の動作速度も半分で済むために消費電力
を押さえることができ、同一のバッテリーで長時間使用
することが可能である。As described above, according to this embodiment, the seismic mode and the normal mode are automatically switched according to the situation. Therefore, in a relatively vibration-free state, the mode is switched to the normal mode, and the sound can be used with high sound quality without being affected by the compression and expansion of information. Further, since the number of rotations of the motor 2 and the operation speed of each circuit can be reduced to half, power consumption can be suppressed, and the same battery can be used for a long time.
【0110】尚、第7及び第8の実施例に於いて、ノー
マルモードが選択されている場合は、情報圧縮回路、情
報伸長回路、メモリ、メモリ制御回路、残量検出回路、
アドレス保持回路に電源を供給せず、全く動作させなく
ても良い。この場合には、更に消費電力が少なくて済
む。In the seventh and eighth embodiments, when the normal mode is selected, the information compression circuit, the information decompression circuit, the memory, the memory control circuit, the remaining amount detection circuit,
It is not necessary to supply power to the address holding circuit and not operate it at all. In this case, power consumption is further reduced.
【0111】尚、上記実施例に於いて、情報の圧縮はデ
ィジタルコンパクトカセット(DCC)或いはミニディ
スク(MD)に用いられている聴覚特性に基づいた圧縮
であっても良いし、エントロピー符号化等のロスレス圧
縮であっても良い。In the above embodiment, the compression of information may be compression based on auditory characteristics used for a digital compact cassette (DCC) or a mini disk (MD), or may be entropy coding or the like. Lossless compression.
【0112】尚、上記実施例に於いて、オフトラック時
のアドレス情報の保持はアドレス保持回路によって行っ
たが、システム制御回路で行っても良い。In the above embodiment, the holding of the address information at the time of off-track is performed by the address holding circuit, but may be performed by the system control circuit.
【0113】尚、上記実施例に於て、トラッキングが外
れ、再生ヘッド4の出力が乱れたときを異常としたが、
音声情報の誤り率、アドレス情報の誤り率が上昇したと
き、またはアドレス情報の連続性が失われたときを異常
としても良い。In the above embodiment, when the tracking is lost and the output of the reproducing head 4 is disturbed, it is regarded as abnormal.
When the error rate of the voice information or the error rate of the address information increases, or when the continuity of the address information is lost, the abnormality may be determined as abnormal.
【0114】[0114]
【発明の効果】以上のように本発明によれば、削減手段
によってメモリ手段に書き込む情報量を例えば2分の1
に削減することにより、メモリ容量を従来の2分の1で
実現することが可能になる。従って、小規模、安価に従
来と同性能の振動に強いシステムを実現することができ
る。また、従来と同じ容量のメモリを用いた場合には、
従来に比べて2倍の時間に相当する再生情報をメモリ手
段に記憶することができるために、より振動に強いシス
テムとすることができる。As described above, according to the present invention, the amount of information written to the memory means by the reducing means is, for example, one half.
, The memory capacity can be reduced to one half of the conventional memory capacity. Therefore, it is possible to realize a system resistant to vibration having the same performance as the conventional one at a small scale and at low cost. Also, when using the same capacity memory as before,
Since the reproduction information corresponding to twice the time as compared with the conventional case can be stored in the memory means, it is possible to make the system more resistant to vibration.
【0115】また、メモリ手段の情報残量を検出する残
量検出手段を設け、情報残量に応じて記録媒体から情報
を再生する転送レートを制御することにより、メモリ手
段の情報残量を増加させることができ、連続してトラッ
キングが外れることがない限り、情報残量が0になるこ
とはない。従って、小容量のメモリ手段を用いるにもか
かわらず、何度トラッキングが外れても途切れることな
く再生することができる。Further, a remaining amount detecting means for detecting the remaining amount of information in the memory means is provided, and the transfer rate for reproducing information from the recording medium is controlled in accordance with the remaining amount of information, thereby increasing the remaining amount of information in the memory means. As long as tracking is not continuously lost, the remaining information amount does not become zero. Therefore, despite the use of a small-capacity memory means, reproduction can be performed without interruption even if tracking is lost many times.
【0116】また、記録媒体から情報を再生する転送レ
ートを上げ、メモリ手段の情報残量に応じてメモリ手段
への書き込みを制御することにより、メモリ手段の情報
残量を高速に補充することが可能となる。従って、従来
に比べて振動に強いシステムを小規模、安価に実現する
ことが可能となる。Further, by increasing the transfer rate at which information is reproduced from the recording medium and controlling writing to the memory means in accordance with the remaining amount of information in the memory means, the information remaining amount in the memory means can be replenished at high speed. It becomes possible. Therefore, it becomes possible to realize a system that is more resistant to vibrations than in the past, on a small scale and at low cost.
【0117】また、情報の下位ビットを削除する方法に
より、削減手段及び復元手段を非常に簡単に構成するこ
とができるために、更に小規模、安価にシステムを実現
することができる。Further, since the reduction means and the restoration means can be configured very simply by the method of deleting the lower bits of the information, the system can be realized at a smaller scale and at lower cost.
【0118】また、情報を削減する比率を可変にするこ
とにより、例えば、通常は低削減率で再生し、また振動
の激しい状況下では、振動に強い高削減率で再生するこ
とが可能となる。従って、状況に適した削減率で再生す
ることが可能となる。Further, by making the information reduction ratio variable, for example, it is possible to reproduce at a low reduction rate usually, and to reproduce at a high reduction rate resistant to vibration in a situation of severe vibration. . Therefore, it is possible to reproduce at a reduction rate suitable for the situation.
【0119】また、頻度検出手段を設けることによっ
て、振動等の再生状況に応じて自動的に削減率を設定す
ることが可能となる。従って、如何なる状況下に於いて
も最適な削減率が選択され、音途切れすることない振動
に強いシステムを実現することができる。Further, by providing the frequency detecting means, it is possible to automatically set the reduction rate according to the reproduction state of vibration or the like. Therefore, an optimal reduction rate is selected under any circumstances, and a system that is resistant to vibration without interruption of sound can be realized.
【0120】また、モード設定手段と出力選択手段を設
けることによって、振動等の再生状況に応じて耐震モー
ドとノーマルモードを設定することができる。従って、
比較的振動のない状況下では、ノーマルモードに設定す
ることにより、情報の削減及び復元による音質の影響も
なく、高音質のまま利用できる。また、情報を再生する
転送レートも半分で済むために消費電力を押さえること
ができ、同一のバッテリーで長時間使用することが可能
である。Further, by providing the mode setting means and the output selection means, it is possible to set the anti-seismic mode and the normal mode according to the reproduction state such as vibration. Therefore,
Under a relatively vibration-free condition, by setting the normal mode, the sound quality can be used without any influence of sound quality due to reduction and restoration of information. Further, since the transfer rate for reproducing information can be reduced to half, power consumption can be suppressed and the same battery can be used for a long time.
【0121】また、頻度検出回路を設けることによっ
て、状況に応じて耐震モードとノーマルモードが自動的
に切り替わる。従って、比較的振動のない状況下では、
ノーマルモードに切り替わり、情報の削減及び復元によ
る音質の影響も無く、高音質のまま利用できる。また、
情報を再生する転送レートも半分で済むために消費電力
を押さえることができ、同一のバッテリーで長時間使用
することが可能である。Further, by providing the frequency detection circuit, the earthquake-resistant mode and the normal mode are automatically switched according to the situation. Therefore, under relatively vibration-free conditions,
The mode is switched to the normal mode, and there is no influence on the sound quality due to the reduction and restoration of information, and the sound can be used with high sound quality. Also,
Since the transfer rate for reproducing information can be reduced to half, power consumption can be suppressed, and the same battery can be used for a long time.
【図1】本発明の第1の実施例における情報再生装置の
構成を示すブロック図FIG. 1 is a block diagram illustrating a configuration of an information reproducing apparatus according to a first embodiment of the present invention.
【図2】本発明の第2の実施例における情報再生装置の
構成を示すブロック図FIG. 2 is a block diagram showing a configuration of an information reproducing apparatus according to a second embodiment of the present invention.
【図3】本発明の第3の実施例における情報再生装置の
構成を示すブロック図FIG. 3 is a block diagram showing a configuration of an information reproducing apparatus according to a third embodiment of the present invention.
【図4】本発明の第4の実施例における情報再生装置の
構成を示すブロック図FIG. 4 is a block diagram illustrating a configuration of an information reproducing apparatus according to a fourth embodiment of the present invention.
【図5】本発明の第5の実施例における情報再生装置の
構成を示すブロック図FIG. 5 is a block diagram showing a configuration of an information reproducing apparatus according to a fifth embodiment of the present invention.
【図6】本発明の第6の実施例における情報再生装置の
構成を示すブロック図FIG. 6 is a block diagram illustrating a configuration of an information reproducing apparatus according to a sixth embodiment of the present invention.
【図7】本発明の第7の実施例における情報再生装置の
構成を示すブロック図FIG. 7 is a block diagram showing a configuration of an information reproducing apparatus according to a seventh embodiment of the present invention.
【図8】本発明の第8の実施例における情報再生装置の
構成を示すブロック図FIG. 8 is a block diagram showing a configuration of an information reproducing apparatus according to an eighth embodiment of the present invention.
【図9】従来の情報再生装置の構成を示すブロック図FIG. 9 is a block diagram showing a configuration of a conventional information reproducing apparatus.
1 記録媒体 2 モータ 3,17,21,33 モータ制御回路 4 再生ヘッド 5 増幅回路 6 サーボ回路 7 アクセス制御回路 8 信号処理回路 9 メモリ 10 メモリ制御回路 11,20 アドレス保持回路 12,18,22,34 システム制御回路 13 出力端子 14,26,29 情報圧縮回路 15,27,30 情報伸長回路 19 残量検出回路 23 情報削減回路 24 情報復元回路 25 圧縮率設定回路 28,35 頻度検出回路 31 モード設定回路 DESCRIPTION OF SYMBOLS 1 Recording medium 2 Motor 3,17,21,33 Motor control circuit 4 Playback head 5 Amplification circuit 6 Servo circuit 7 Access control circuit 8 Signal processing circuit 9 Memory 10 Memory control circuit 11,20 Address holding circuit 12,18,22, 34 System control circuit 13 Output terminal 14, 26, 29 Information compression circuit 15, 27, 30 Information expansion circuit 19 Remaining amount detection circuit 23 Information reduction circuit 24 Information restoration circuit 25 Compression rate setting circuit 28, 35 Frequency detection circuit 31 Mode setting circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 泉 智紹 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 米倉 浩行 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 佐藤 善記 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (58)調査した分野(Int.Cl.6,DB名) G11B 20/10 321 ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Tomoaki Izumi 1006 Kazuma Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. Inside the company (72) Inventor Yoshiki Sato 1006 Kazuma, Kazuma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (58) Field surveyed (Int.Cl. 6 , DB name) G11B 20/10 321
Claims (4)
体から所定の転送レートで情報を再生する再生手段と、 前記再生手段が再生するトラックを所望のトラックに移
動させる再生移動手段と、 前記再生手段のオントラック状態を検出し、異常により
オフトラックした場合に異常検出信号を出力する異常検
出手段と、 前記再生手段によって得られた情報の情報量を削減する
削減手段と、 前記削減手段が情報を削減する比率を設定する削減率設
定手段と、 前記情報量削減手段の出力を一時的に記憶するメモリ手
段と、 前記メモリ手段に記憶した情報を削減前の情報量に戻し
て出力する復元手段と、 前記メモリ手段の書き込み及び読み出し動作を制御する
メモリ制御手段と、 前記異常検出信号が出力されたとき、前記メモリ手段へ
の書き込みを禁止するように前記メモリ制御手段に指示
するとともに、前記異常検出信号が出力されたトラック
へ前記再生手段を移動させるように前記再生移動手段に
指示し、再び再生を開始した後、前記メモリ手段に既に
記憶されている情報に連続するように書き込みを再開す
るよう前記メモリ制御手段に指示を行うシステム制御手
段と、を備える情報再生装置。A reproducing means for reproducing information from a recording medium having a track on which information is recorded at a predetermined transfer rate; a reproducing moving means for moving a track reproduced by the reproducing means to a desired track; An abnormality detection unit that detects an on-track state of the unit and outputs an abnormality detection signal when the unit is off-tracked due to an abnormality; a reduction unit that reduces an information amount of information obtained by the reproduction unit; Reduction rate setting means for setting a reduction ratio, memory means for temporarily storing the output of the information amount reduction means, and restoration means for returning the information stored in the memory means to the information amount before reduction and outputting the information. Memory control means for controlling write and read operations of the memory means; and writing to the memory means when the abnormality detection signal is output. To the memory control means, and to instruct the reproduction moving means to move the reproduction means to the track on which the abnormality detection signal was output, and after starting reproduction again, And a system control unit for instructing the memory control unit to restart the writing so as to continue the information already stored in the information reproduction device.
頻度検出手段を備え、削減手段は前記頻度検出手段の出
力に応じて情報量を削減する比率を変化させることを特
徴とする請求項1記載の情報再生装置。2. The apparatus according to claim 1, further comprising a frequency detecting means for detecting a frequency of off-track of the reproducing means, wherein the reducing means changes a ratio of reducing an information amount according to an output of the frequency detecting means. The information reproducing apparatus according to the above.
し、頻度に応じて通常モードと耐振モードの何れかのモ
ードの選択する頻度検出手段と、 前期頻度検出手段によって通常モードが選択された場合
には再生手段の出力を選択し、耐振モードが選択された
場合には情報復元手段の出力を選択して出力する出力選
択手段と、を備えた請求項1または2記載の情報再生装
置。3. A case in which the frequency of off-track of the reproducing means is detected, and a frequency detecting means for selecting one of a normal mode and an anti-vibration mode according to the frequency; 3. The information reproducing apparatus according to claim 1, further comprising: output selecting means for selecting an output of the reproducing means , and selecting and outputting an output of the information restoring means when the vibration proof mode is selected.
クは同心円状またはスパイラル状に形成されたことを特
徴とする請求項1、2または3記載の情報再生装置。4. The information reproducing apparatus according to claim 1, wherein the storage medium is a disk medium, and the tracks are formed concentrically or spirally.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4254314A JP2884944B2 (en) | 1992-09-24 | 1992-09-24 | Information playback device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4254314A JP2884944B2 (en) | 1992-09-24 | 1992-09-24 | Information playback device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06103697A JPH06103697A (en) | 1994-04-15 |
JP2884944B2 true JP2884944B2 (en) | 1999-04-19 |
Family
ID=17263280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4254314A Expired - Fee Related JP2884944B2 (en) | 1992-09-24 | 1992-09-24 | Information playback device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2884944B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0340269A (en) * | 1989-07-06 | 1991-02-21 | Alpine Electron Inc | Playing method for disk player |
JPH05135500A (en) * | 1991-11-15 | 1993-06-01 | Sony Corp | Digital data reproducer |
-
1992
- 1992-09-24 JP JP4254314A patent/JP2884944B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0340269A (en) * | 1989-07-06 | 1991-02-21 | Alpine Electron Inc | Playing method for disk player |
JPH05135500A (en) * | 1991-11-15 | 1993-06-01 | Sony Corp | Digital data reproducer |
Also Published As
Publication number | Publication date |
---|---|
JPH06103697A (en) | 1994-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5586093A (en) | Recording device capable of reading out data from a disk for editing and recording back to the disk | |
JPH07141777A (en) | Recording medium reproducing device | |
JP2884944B2 (en) | Information playback device | |
JPH11203790A (en) | Recording medium information reader | |
JP3992419B2 (en) | Information playback device | |
JPH08124365A (en) | Recording and reproducing device | |
JP3173634B2 (en) | Disk recording method and apparatus | |
JP2895360B2 (en) | Information recording / reproducing device | |
JPH05234331A (en) | Mini-disk player | |
JP2994909B2 (en) | Recording and playback device | |
JPH06176493A (en) | Information reproducing device | |
JP3944992B2 (en) | Playback apparatus and playback method | |
JP2681897B2 (en) | Mini disc player | |
JPH076508A (en) | Information recording and reproducing system | |
KR0176484B1 (en) | Device for high speed reproducing of a compact disc | |
JP2705479B2 (en) | Information playback device | |
JP3128489B2 (en) | Information playback device | |
JP3070307B2 (en) | Optical disk recording and playback device | |
JPH08339614A (en) | Disk reproducing device | |
JP2623045B2 (en) | Playback control circuit of disk playback device | |
JPH10162500A (en) | Optical storage medium driving device | |
JP2000285589A (en) | Reproduction device | |
JPH05135500A (en) | Digital data reproducer | |
JPH09231660A (en) | Disk reproducing device | |
JPH0765507A (en) | Disk type recording medium recording and/or reproducing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080212 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090212 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100212 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |