JP2880133B2 - ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法 - Google Patents
ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法Info
- Publication number
- JP2880133B2 JP2880133B2 JP23270196A JP23270196A JP2880133B2 JP 2880133 B2 JP2880133 B2 JP 2880133B2 JP 23270196 A JP23270196 A JP 23270196A JP 23270196 A JP23270196 A JP 23270196A JP 2880133 B2 JP2880133 B2 JP 2880133B2
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- mounting board
- chip mounting
- glass substrate
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はベアチップがプリン
ト基板に実装されたベアチップ搭載ボード及びベアチッ
プ搭載ボードの製造方法に関し、特にプリント基板にガ
ラス基板を用いたベアチップ搭載ボード及びそのベアチ
ップ搭載ボードの製造方法に関する。
ト基板に実装されたベアチップ搭載ボード及びベアチッ
プ搭載ボードの製造方法に関し、特にプリント基板にガ
ラス基板を用いたベアチップ搭載ボード及びそのベアチ
ップ搭載ボードの製造方法に関する。
【０００２】
【従来の技術】コンピュータ等の装置の小型高性能化に
伴い、半導体チップを搭載した各種ボードの小型化が望
まれている。ボードを小型化にするには、搭載すべき半
導体チップを小さくすることが有効な手段である。一般
的には、ＣＰＵチップ等の半導体チップはパッケージに
組み込まれており、このパッケージがプリント基板に実
装されている。半導体チップ自体はパッケージの大きさ
にくらべ非常に小さい。従って、半導体チップを直に基
板に実装すれば、パッケージを省ける分ボードを小さく
することができる。なお、このようなパッケージに組み
込まれていない半導体チップは、ベアチップと呼ばれて
いる。
伴い、半導体チップを搭載した各種ボードの小型化が望
まれている。ボードを小型化にするには、搭載すべき半
導体チップを小さくすることが有効な手段である。一般
的には、ＣＰＵチップ等の半導体チップはパッケージに
組み込まれており、このパッケージがプリント基板に実
装されている。半導体チップ自体はパッケージの大きさ
にくらべ非常に小さい。従って、半導体チップを直に基
板に実装すれば、パッケージを省ける分ボードを小さく
することができる。なお、このようなパッケージに組み
込まれていない半導体チップは、ベアチップと呼ばれて
いる。
【０００３】このベアチップのサイズを小さくすれば、
ボードの小型化を更に促進できる。そこで、ベアチップ
の表面の多くの面積を有している電極用のパッドを縮小
することが以前より試みられてきた。ところが、従来の
一般的な実装技術では、ある程度以上のパッドの面積は
必ず必要であることから、ベアチップの小型化に限界が
あった。
ボードの小型化を更に促進できる。そこで、ベアチップ
の表面の多くの面積を有している電極用のパッドを縮小
することが以前より試みられてきた。ところが、従来の
一般的な実装技術では、ある程度以上のパッドの面積は
必ず必要であることから、ベアチップの小型化に限界が
あった。
【０００４】例えば、ワイヤボンディング方式ではワイ
ヤを機械的に打ちつけるため、その際の位置誤差の許容
範囲を大きく取らなければならず、パッドを小さくする
ことができない。また、フリップチップ方式では、パッ
ドの間隔を狭くすると半田同士がショートする危険性が
増大するため、パッドを小さくすることが困難である。
ヤを機械的に打ちつけるため、その際の位置誤差の許容
範囲を大きく取らなければならず、パッドを小さくする
ことができない。また、フリップチップ方式では、パッ
ドの間隔を狭くすると半田同士がショートする危険性が
増大するため、パッドを小さくすることが困難である。
【０００５】そこで、本出願人は、プリント配線基板を
ガラス基板により作成したベアチップ搭載ボードを考
え、国際出願（ＰＣＴ／ＪＰ９６／０１９０５）をして
いる。このベアチップ搭載ボードでは、ガラス基板上に
薄膜電子素子と配線層とを形成し、ベアチップから内部
配線と同程度の大きさの電極端子を取り出している。そ
して、ベアチップ側の電極端子をプリント配線基板の配
線層に直に結線している。このようなベアチップ搭載ボ
ードであれば、ベアチップの電極端子を配線層に直に結
線するため、ベアチップにパッドが不要となりベアチッ
プ自体を小型化できる。しかも、プリント配線基板とし
て表面の平滑性が高いガラス基板を用いるため、リソグ
ラフィーにより薄膜電子素子を高密度に形成できる。従
って、ベアチップ搭載ボードをより小型化することが可
能となる。以後、電極用パッドの設けられていないベア
チップをパッドレスベアチップと呼ぶこととする。
ガラス基板により作成したベアチップ搭載ボードを考
え、国際出願（ＰＣＴ／ＪＰ９６／０１９０５）をして
いる。このベアチップ搭載ボードでは、ガラス基板上に
薄膜電子素子と配線層とを形成し、ベアチップから内部
配線と同程度の大きさの電極端子を取り出している。そ
して、ベアチップ側の電極端子をプリント配線基板の配
線層に直に結線している。このようなベアチップ搭載ボ
ードであれば、ベアチップの電極端子を配線層に直に結
線するため、ベアチップにパッドが不要となりベアチッ
プ自体を小型化できる。しかも、プリント配線基板とし
て表面の平滑性が高いガラス基板を用いるため、リソグ
ラフィーにより薄膜電子素子を高密度に形成できる。従
って、ベアチップ搭載ボードをより小型化することが可
能となる。以後、電極用パッドの設けられていないベア
チップをパッドレスベアチップと呼ぶこととする。
【０００６】
【発明が解決しようとする課題】しかし、一般的ガラス
材料には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性
元素が含まれている。そして、これらの元素から放出さ
れる放射線、特にα線が半導体素子に結晶欠陥等の悪影
響を与えることが知られている。即ち、ガラス基板から
のα粒子の放出が、ベアチップや薄膜電子素子の誤動作
の原因となるという問題点がある。
材料には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性
元素が含まれている。そして、これらの元素から放出さ
れる放射線、特にα線が半導体素子に結晶欠陥等の悪影
響を与えることが知られている。即ち、ガラス基板から
のα粒子の放出が、ベアチップや薄膜電子素子の誤動作
の原因となるという問題点がある。
【０００７】例えば、放射線による半導体素子への影響
として、メモリ中のビットのデータが変わってしまう現
象がある。これは、ソフトエラーと呼ばれている。つま
り、半導体チップに突入したα粒子がシリコンの原子核
と衝突すると、荷電粒子が発生するとともにシリコンの
原子核が動く。このため、大量の電荷が発生する。発生
した電荷をメモリのセルが受け取ると、記憶していたデ
ータが反転してしまうことがある。
として、メモリ中のビットのデータが変わってしまう現
象がある。これは、ソフトエラーと呼ばれている。つま
り、半導体チップに突入したα粒子がシリコンの原子核
と衝突すると、荷電粒子が発生するとともにシリコンの
原子核が動く。このため、大量の電荷が発生する。発生
した電荷をメモリのセルが受け取ると、記憶していたデ
ータが反転してしまうことがある。
【０００８】本発明はこのような点に鑑みてなされたも
のであり、プリント配線基板に用いられたガラス基板か
ら放出される放射線の量を抑制したベアチップ搭載ボー
ドを提供することを目的とする。
のであり、プリント配線基板に用いられたガラス基板か
ら放出される放射線の量を抑制したベアチップ搭載ボー
ドを提供することを目的とする。
【０００９】また、本発明の他の目的は、プリント配線
基板に用いられたガラス基板に含まれる放射性元素の量
を低減するためのベアチップ搭載ボードの製造方法を提
供することである。
基板に用いられたガラス基板に含まれる放射性元素の量
を低減するためのベアチップ搭載ボードの製造方法を提
供することである。
【００１０】
【課題を解決するための手段】本発明では上記課題を解
決するために、基板上に各種半導体部品が設けられたベ
アチップ搭載ボードにおいて、放射性元素の濃度が３０
ｐｐｂ以下であるガラス基板上に薄膜電子素子と配線層
とが形成されたプリント配線基板と、前記プリント配線
基板上に実装されたベアチップと、を有することを特徴
とするベアチップ搭載ボードが提供される。
決するために、基板上に各種半導体部品が設けられたベ
アチップ搭載ボードにおいて、放射性元素の濃度が３０
ｐｐｂ以下であるガラス基板上に薄膜電子素子と配線層
とが形成されたプリント配線基板と、前記プリント配線
基板上に実装されたベアチップと、を有することを特徴
とするベアチップ搭載ボードが提供される。
【００１１】このベアチップ搭載ボードによれば、ガラ
ス基板から放出される放射線の量は少なく、ガラス基板
上の薄膜電子素子やプリント配線基板上に実装されたベ
アチップが誤動作するほどの影響を受けることはない。
ス基板から放出される放射線の量は少なく、ガラス基板
上の薄膜電子素子やプリント配線基板上に実装されたベ
アチップが誤動作するほどの影響を受けることはない。
【００１２】また、各種半導体部品を搭載するベアチッ
プ搭載ボードの製造方法において、放射性元素の濃度が
３０ｐｐｂ以下に精製された原料によりガラス基板を作
成し、内部半導体素子に接続された配線層のうち適当な
部分をリソグラフィーを用いて露出させた状態のベアチ
ップの表面に、リソグラフィーにより電極を形成すると
ともに、前記ガラス基板を用いたプリント配線基板の表
面に、前記電極に接続するための配線層をリソグラフィ
ーにより形成し、前記電極を前記配線層に結線すること
により前記ベアチップを前記プリント配線基板に実装す
る、ことを特徴とするベアチップ搭載ボードの製造方法
が提供される。
プ搭載ボードの製造方法において、放射性元素の濃度が
３０ｐｐｂ以下に精製された原料によりガラス基板を作
成し、内部半導体素子に接続された配線層のうち適当な
部分をリソグラフィーを用いて露出させた状態のベアチ
ップの表面に、リソグラフィーにより電極を形成すると
ともに、前記ガラス基板を用いたプリント配線基板の表
面に、前記電極に接続するための配線層をリソグラフィ
ーにより形成し、前記電極を前記配線層に結線すること
により前記ベアチップを前記プリント配線基板に実装す
る、ことを特徴とするベアチップ搭載ボードの製造方法
が提供される。
【００１３】このベアチップ搭載ボードの製造方法によ
れば、ガラス基板の原料に含まれる放射性元素の濃度が
非常に低くなり、製造されたベアチップ搭載ボードのプ
リント配線基板から放出される放射線は微量となる。
れば、ガラス基板の原料に含まれる放射性元素の濃度が
非常に低くなり、製造されたベアチップ搭載ボードのプ
リント配線基板から放出される放射線は微量となる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明のベアチップ搭載ボ
ードの断面図である。ガラス基板１上には、各種薄膜電
子素子が形成されているとともにベアチップ２が実装さ
れている。ガラス基板１は、高純度化され、放射性元素
であるウラン及びトリウムの含有量が抑えられている。
具体的には、ウランとトリウムとの合計の濃度が３０ｐ
ｐｂ以下、好ましくは１０ｐｐｂ以下である。
を参照して説明する。図１は本発明のベアチップ搭載ボ
ードの断面図である。ガラス基板１上には、各種薄膜電
子素子が形成されているとともにベアチップ２が実装さ
れている。ガラス基板１は、高純度化され、放射性元素
であるウラン及びトリウムの含有量が抑えられている。
具体的には、ウランとトリウムとの合計の濃度が３０ｐ
ｐｂ以下、好ましくは１０ｐｐｂ以下である。
【００１５】図示されている薄膜電子素子は、ＴＦＴ
３、ダイオード４、コンデンサ５、及び抵抗６である。
薄膜電子素子は保護膜７で覆われている。これらは、Ｌ
ＣＤ（液晶表示装置）の基板の製造に利用されているリ
ソグラフィーにより形成されている。
３、ダイオード４、コンデンサ５、及び抵抗６である。
薄膜電子素子は保護膜７で覆われている。これらは、Ｌ
ＣＤ（液晶表示装置）の基板の製造に利用されているリ
ソグラフィーにより形成されている。
【００１６】ベアチップ２には電極用のパッドが設けら
れておらず、電極用のＡｌ（アルミニューム）配線が、
リソグラフィーによりチップの内部の配線に直接設けら
れている。そして、ガラス基板１上にリソグラフィーに
より設けられた配線層とベアチップの電極用のＡｌ配線
とが、Ａｌ配線８により結線されている。
れておらず、電極用のＡｌ（アルミニューム）配線が、
リソグラフィーによりチップの内部の配線に直接設けら
れている。そして、ガラス基板１上にリソグラフィーに
より設けられた配線層とベアチップの電極用のＡｌ配線
とが、Ａｌ配線８により結線されている。
【００１７】このように、プリント配線基板として放射
性元素の含有量の少ないガラス基板１を用いることによ
り、搭載されるベアチップや薄膜電子素子のソフトエラ
ーが低減し、安定して動作させることができる。
性元素の含有量の少ないガラス基板１を用いることによ
り、搭載されるベアチップや薄膜電子素子のソフトエラ
ーが低減し、安定して動作させることができる。
【００１８】ところで、ベアチップを直接プリント基板
に実装する場合、ガラス基板は無アルカリガラスである
ことが望ましい。基板がアルカリイオンを含んでいる
と、そのアルカリイオンがベアチップや薄膜電子素子に
移行し、誤動作の原因となるからである。ここで、無ア
ルカリガラスとは、ガラス成分中にアルカリ金属を含ま
ないガラスの総称である。
に実装する場合、ガラス基板は無アルカリガラスである
ことが望ましい。基板がアルカリイオンを含んでいる
と、そのアルカリイオンがベアチップや薄膜電子素子に
移行し、誤動作の原因となるからである。ここで、無ア
ルカリガラスとは、ガラス成分中にアルカリ金属を含ま
ないガラスの総称である。
【００１９】また、ガラス基板の熱膨張率が半導体部品
に近ければ、経時変化により基板と半導体部品との間で
接触不良が生じることがない。そのため、熱膨張率が半
導体部品に近似したガラスをガラス基板の材料として用
いれば、ベアチップ搭載ボードの動作の信頼性の向上が
図れる。半導体部品の材料として使用されているシリコ
ンの平均線熱膨張係数は３４×１０-7／°Ｃ程度である
ことから、経時変化による接触不良を生じさせないため
には、基板の平均線熱膨張係数が３０〜４８×１０-7／
°Ｃの範囲内である必要がある（１００〜３００°Ｃの
温度帯域で計測した場合）。
に近ければ、経時変化により基板と半導体部品との間で
接触不良が生じることがない。そのため、熱膨張率が半
導体部品に近似したガラスをガラス基板の材料として用
いれば、ベアチップ搭載ボードの動作の信頼性の向上が
図れる。半導体部品の材料として使用されているシリコ
ンの平均線熱膨張係数は３４×１０-7／°Ｃ程度である
ことから、経時変化による接触不良を生じさせないため
には、基板の平均線熱膨張係数が３０〜４８×１０-7／
°Ｃの範囲内である必要がある（１００〜３００°Ｃの
温度帯域で計測した場合）。
【００２０】従って、放射性元素の含有量が３０ｐｐｂ
以下であり、平均線熱膨張係数が３０〜４８×１０-7／
°Ｃの範囲内である無アルカリガラスを、ベチップ搭載
ボードのガラス基板として用いる場合について、以下に
具体的に説明する。
以下であり、平均線熱膨張係数が３０〜４８×１０-7／
°Ｃの範囲内である無アルカリガラスを、ベチップ搭載
ボードのガラス基板として用いる場合について、以下に
具体的に説明する。
【００２１】表１は、熱膨張率の要件を満たした無アル
カリガラスの組成を示している。
カリガラスの組成を示している。
【００２２】
【表１】
【００２３】この表には３種類のガラスを示している。
第１の例の平均線熱膨張係数は３７×１０-7／°Ｃであ
り、第２の例の平均線熱膨張係数は４３×１０-7／°Ｃ
であり、第３の例の平均線熱膨張係数は４６×１０-7／
°Ｃである。従って、３つとも上記の条件を十分に満た
している。即ち、シリコンの熱膨張率に近似した熱膨張
率である。
第１の例の平均線熱膨張係数は３７×１０-7／°Ｃであ
り、第２の例の平均線熱膨張係数は４３×１０-7／°Ｃ
であり、第３の例の平均線熱膨張係数は４６×１０-7／
°Ｃである。従って、３つとも上記の条件を十分に満た
している。即ち、シリコンの熱膨張率に近似した熱膨張
率である。
【００２４】ところで、表１に示したガラスは、各組成
を若干変化させても、平均線熱膨張係数を３０〜４８×
１０-7／°Ｃの範囲内に抑えることができる。第１の例
に示したガラスの組成を変えた場合「ＳｉＯ2 、Ｂ2 Ｏ
3 、Ａｌ2 Ｏ 3 、ＭｇＯ、ＣａＯ、ＳｒＯ、及びＢａＯ
を合量で９５モル％以上含有し、モル％による各成分の
含有量が、ＳｉＯ2 が６２％以上で６８％以下、Ｂ2 Ｏ
3 が８％以上で１２％未満、Ａｌ2 Ｏ3 が９％以上で１
３％以下、ＭｇＯが１％以上で５％以下、ＣａＯが３％
以上で７％以下、ＳｒＯが１％以上で３％未満、ＢａＯ
が１％以上で３％未満あるガラス」であれば、平均線熱
膨張係数が３０〜４８×１０-7／°Ｃの範囲内に納ま
る。
を若干変化させても、平均線熱膨張係数を３０〜４８×
１０-7／°Ｃの範囲内に抑えることができる。第１の例
に示したガラスの組成を変えた場合「ＳｉＯ2 、Ｂ2 Ｏ
3 、Ａｌ2 Ｏ 3 、ＭｇＯ、ＣａＯ、ＳｒＯ、及びＢａＯ
を合量で９５モル％以上含有し、モル％による各成分の
含有量が、ＳｉＯ2 が６２％以上で６８％以下、Ｂ2 Ｏ
3 が８％以上で１２％未満、Ａｌ2 Ｏ3 が９％以上で１
３％以下、ＭｇＯが１％以上で５％以下、ＣａＯが３％
以上で７％以下、ＳｒＯが１％以上で３％未満、ＢａＯ
が１％以上で３％未満あるガラス」であれば、平均線熱
膨張係数が３０〜４８×１０-7／°Ｃの範囲内に納ま
る。
【００２５】また、第２の例に示したガラスの組成を変
えた場合「モル％による各成分の含有量が、ＳｉＯ2 が
５５〜６５％、Ａｌ2 Ｏ3 が７〜１１％、ＰｂＯが１〜
１１％、ＭｇＯが３〜１３％、ＣａＯが７〜２０％、Ｚ
ｎＯが３〜１３％、ＺｒＯ2が０〜３％、Ｆ2 が０〜３
％、Ａｓ2 Ｏ3 が０〜５％、Ｓｂ2 Ｏ3 が０〜５％であ
るガラス」であれば、平均線熱膨張係数が３０〜４８×
１０-7／°Ｃの範囲内に納まる。
えた場合「モル％による各成分の含有量が、ＳｉＯ2 が
５５〜６５％、Ａｌ2 Ｏ3 が７〜１１％、ＰｂＯが１〜
１１％、ＭｇＯが３〜１３％、ＣａＯが７〜２０％、Ｚ
ｎＯが３〜１３％、ＺｒＯ2が０〜３％、Ｆ2 が０〜３
％、Ａｓ2 Ｏ3 が０〜５％、Ｓｂ2 Ｏ3 が０〜５％であ
るガラス」であれば、平均線熱膨張係数が３０〜４８×
１０-7／°Ｃの範囲内に納まる。
【００２６】次に、ガラス基板の作成手順を説明する。
まず、上記のいずれかの組成となるように調合原料を決
定する。そして、公知の方法により放射性元素の濃度を
３０ｐｐｂ以下、好ましくは１０ｐｐｂ以下に高純度化
された調合原料を調製する。次いで、調製した原料を窯
にいれて溶融する。このとき、窯の内壁はＰｔと耐火物
（アルミナやジルコニアのレンガ）で構成されている
が、これらの内壁の材料にも、ウランやトリウム等の放
射性元素を除去したものを用いる。これにより、原料の
溶融過程で、放射性元素が取り込まれることを防止でき
る。所定の融液が得られたら、その融液を板状に成形
し、その板状のガラスから所定のサイズのガラス基板を
切り出す。そして、切り出したガラス基板の表面を研摩
し平滑度を高める。
まず、上記のいずれかの組成となるように調合原料を決
定する。そして、公知の方法により放射性元素の濃度を
３０ｐｐｂ以下、好ましくは１０ｐｐｂ以下に高純度化
された調合原料を調製する。次いで、調製した原料を窯
にいれて溶融する。このとき、窯の内壁はＰｔと耐火物
（アルミナやジルコニアのレンガ）で構成されている
が、これらの内壁の材料にも、ウランやトリウム等の放
射性元素を除去したものを用いる。これにより、原料の
溶融過程で、放射性元素が取り込まれることを防止でき
る。所定の融液が得られたら、その融液を板状に成形
し、その板状のガラスから所定のサイズのガラス基板を
切り出す。そして、切り出したガラス基板の表面を研摩
し平滑度を高める。
【００２７】このようにして得られたガラス基板を用い
て、図１に示すベアチップ搭載ボードを製造する。製造
工程は大別して、ベアチップに電極端子を設ける工程、
プリント配線基板に電極を配線する工程、及びプリント
配線基板上にベアチップを実装する工程に分けることが
できる。
て、図１に示すベアチップ搭載ボードを製造する。製造
工程は大別して、ベアチップに電極端子を設ける工程、
プリント配線基板に電極を配線する工程、及びプリント
配線基板上にベアチップを実装する工程に分けることが
できる。
【００２８】図２はベアチップに電極端子を設ける工程
を示す図である。図には、各工程毎のベアチップの断面
図を示している。ステップ１（Ｓ１）において、ベアチ
ップ１０を用意する。このベアチップ１０は、シリコン
（Ｓｉ）基板１１上に成膜された保護膜１２の間に、薄
膜電子素子が形成されている。この薄膜電子素子は内部
回路の配線１４ａ〜１４ｃとＡｌ配線１３ａ〜１３ｃと
で構成されている。
を示す図である。図には、各工程毎のベアチップの断面
図を示している。ステップ１（Ｓ１）において、ベアチ
ップ１０を用意する。このベアチップ１０は、シリコン
（Ｓｉ）基板１１上に成膜された保護膜１２の間に、薄
膜電子素子が形成されている。この薄膜電子素子は内部
回路の配線１４ａ〜１４ｃとＡｌ配線１３ａ〜１３ｃと
で構成されている。
【００２９】なお、Ａｌ配線１３ａ〜１３ｃ自体に外部
と接続するための特別な処置を必要としない。つまり、
従来のベアチップに設けられていた電極パッドと比べて
接合部は非常に小さくてよい。通常電極パッドは１００
μｍ程であったが、Ａｌ配線１３ａ〜１３ｃの大きさは
２μｍ以下にまで小さくすることもできる。
と接続するための特別な処置を必要としない。つまり、
従来のベアチップに設けられていた電極パッドと比べて
接合部は非常に小さくてよい。通常電極パッドは１００
μｍ程であったが、Ａｌ配線１３ａ〜１３ｃの大きさは
２μｍ以下にまで小さくすることもできる。
【００３０】ステップ２（Ｓ２）において、ベアチップ
１０の表面に保護膜の保護層１５を成膜する。保護膜１
２と保護層１５とを合わせた厚さは、プリント配線基板
側の電極接合部の凹凸状態を考慮し、５μｍ前後から１
０μｍ前後程度の開きがある。
１０の表面に保護膜の保護層１５を成膜する。保護膜１
２と保護層１５とを合わせた厚さは、プリント配線基板
側の電極接合部の凹凸状態を考慮し、５μｍ前後から１
０μｍ前後程度の開きがある。
【００３１】ステップ３（Ｓ３）において、電極を取り
出すべき位置に穴の開けられた配線層取り出し用コンタ
クトマスクを用いてリソグラフィーを行い、Ａｌ配線１
３ａ〜１３ｃ上の保護層１５に穴１６ａ〜１６ｃを設け
る。なお、電極を取り出すべき位置は任意であり、チッ
プの周辺でなければならない等の特別の制約はない。
出すべき位置に穴の開けられた配線層取り出し用コンタ
クトマスクを用いてリソグラフィーを行い、Ａｌ配線１
３ａ〜１３ｃ上の保護層１５に穴１６ａ〜１６ｃを設け
る。なお、電極を取り出すべき位置は任意であり、チッ
プの周辺でなければならない等の特別の制約はない。
【００３２】ステップ４（Ｓ４）において、表面にアル
ミや銅等の金属を蒸着、スパッタリング又はメッキし、
電極を取り出すべき位置に穴の開けられた配線層形成用
マスクを用いてリソグラフィーを行い、結線用のＡｌ配
線１７ａ〜１７ｃを形成する。そして、ステップ２にお
いて設けられた保護層１５を除去する。残されたＡｌ配
線１７ａ〜１７ｃが、プリント配線基板に結線するため
の電極となる。
ミや銅等の金属を蒸着、スパッタリング又はメッキし、
電極を取り出すべき位置に穴の開けられた配線層形成用
マスクを用いてリソグラフィーを行い、結線用のＡｌ配
線１７ａ〜１７ｃを形成する。そして、ステップ２にお
いて設けられた保護層１５を除去する。残されたＡｌ配
線１７ａ〜１７ｃが、プリント配線基板に結線するため
の電極となる。
【００３３】図３はプリント配線基板（ＰＣＢ）に電極
を配線する工程を示す図である。この工程は、ベアチッ
プに電極端子を設ける工程と並行して行われる。図に
は、各工程毎のプリント配線基板２０の断面図を示して
いる。
を配線する工程を示す図である。この工程は、ベアチッ
プに電極端子を設ける工程と並行して行われる。図に
は、各工程毎のプリント配線基板２０の断面図を示して
いる。
【００３４】ステップ５（Ｓ５）において、プリント配
線基板２０を用意する。このプリント配線基板２０は、
ガラス基板２１に薄膜電子素子とＡｌ配線２７ａ〜２７
ｆとがリソグラフィにより形成されたものである。薄膜
電子素子としては、ＴＦＴ２３、ダイオード２４、コン
デンサ２５、及び抵抗２６が形成されている。これらの
薄膜電子素子及びＡｌ配線２７ａ〜２７ｆは、保護膜２
２で覆われている。
線基板２０を用意する。このプリント配線基板２０は、
ガラス基板２１に薄膜電子素子とＡｌ配線２７ａ〜２７
ｆとがリソグラフィにより形成されたものである。薄膜
電子素子としては、ＴＦＴ２３、ダイオード２４、コン
デンサ２５、及び抵抗２６が形成されている。これらの
薄膜電子素子及びＡｌ配線２７ａ〜２７ｆは、保護膜２
２で覆われている。
【００３５】ステップ６（Ｓ６）において、Ａｌ配線２
７ｃ〜２７ｅを覆っている保護膜２２に対し、ベアチッ
プ１０（図２に示す）との接続のための穴２８ａ〜２８
ｃをあける。この穴２８ａ〜２８ｃの位置は、ベアチッ
プ１０のＡｌ配線１７ａ〜１７ｃの位置と一致するよう
な位置である。
７ｃ〜２７ｅを覆っている保護膜２２に対し、ベアチッ
プ１０（図２に示す）との接続のための穴２８ａ〜２８
ｃをあける。この穴２８ａ〜２８ｃの位置は、ベアチッ
プ１０のＡｌ配線１７ａ〜１７ｃの位置と一致するよう
な位置である。
【００３６】ステップ７（Ｓ７）において、穴から露出
したＡｌ配線２７ｃ〜２７ｅ上に結線用のＡｌ配線２９
ａ〜２９ｃを設ける。このＡｌ配線２９ａ〜２９ｃがベ
アチップ１０（図２に示す）を接続するための端子とな
る。
したＡｌ配線２７ｃ〜２７ｅ上に結線用のＡｌ配線２９
ａ〜２９ｃを設ける。このＡｌ配線２９ａ〜２９ｃがベ
アチップ１０（図２に示す）を接続するための端子とな
る。
【００３７】図４はプリント配線基板にベアチップを実
装する工程を示す図である。ステップ８（Ｓ８）におい
て、ステップ４（図２に示す）で作成されたベアチップ
１０を、ステップ７（図３に示す）で作成されたプリン
ト配線基板２０上に重ね合わせる。この際、プリント配
線基板２０のＡｌ配線２９ａ〜２９ｃとベアチップ１０
のＡｌ配線１７ａ〜１７ｃとの表面を活性化させてお
く。そして、プリント配線基板２０のＡｌ配線２９ａ〜
２９ｃとベアチップ１０のＡｌ配線１７ａ〜１７ｃとの
位置が一致するように位置決めを行い電気的に接触させ
る。これにより、プリント配線基板２０のＡｌ配線２９
ａ〜２９ｃとベアチップ１０のＡｌ配線１７ａ〜１７ｃ
とが表面活性化常温結合により結合される。
装する工程を示す図である。ステップ８（Ｓ８）におい
て、ステップ４（図２に示す）で作成されたベアチップ
１０を、ステップ７（図３に示す）で作成されたプリン
ト配線基板２０上に重ね合わせる。この際、プリント配
線基板２０のＡｌ配線２９ａ〜２９ｃとベアチップ１０
のＡｌ配線１７ａ〜１７ｃとの表面を活性化させてお
く。そして、プリント配線基板２０のＡｌ配線２９ａ〜
２９ｃとベアチップ１０のＡｌ配線１７ａ〜１７ｃとの
位置が一致するように位置決めを行い電気的に接触させ
る。これにより、プリント配線基板２０のＡｌ配線２９
ａ〜２９ｃとベアチップ１０のＡｌ配線１７ａ〜１７ｃ
とが表面活性化常温結合により結合される。
【００３８】表面活性化常温結合は、接合界面に反応層
のない原子レベルの直接接合であるため、可逆的に分離
することができる。このような結合は、可逆的インター
コネクションと呼ばれる。
のない原子レベルの直接接合であるため、可逆的に分離
することができる。このような結合は、可逆的インター
コネクションと呼ばれる。
【００３９】ステップ９（Ｓ９）において、融合したＡ
ｌ配線３１〜３３の周りを絶縁樹脂３４で固める。図５
はプリント配線基板とベアチップとの接合部の拡大図で
ある。ベアチップ１０の電極付近の断面は、複数の層か
ら成っている。図示されている層は、上からチップ内部
回路の配線１４、保護膜１２である。配線１４にはＡｌ
配線１３が接続されており、さらにＡｌ配線１３には表
面が活性化されたＡｌ配線１７が接続されている。チッ
プ内部の配線１４の厚さは０．８μｍであり、Ａｌ配線
１７の厚さは５μｍ〜１０μｍである。
ｌ配線３１〜３３の周りを絶縁樹脂３４で固める。図５
はプリント配線基板とベアチップとの接合部の拡大図で
ある。ベアチップ１０の電極付近の断面は、複数の層か
ら成っている。図示されている層は、上からチップ内部
回路の配線１４、保護膜１２である。配線１４にはＡｌ
配線１３が接続されており、さらにＡｌ配線１３には表
面が活性化されたＡｌ配線１７が接続されている。チッ
プ内部の配線１４の厚さは０．８μｍであり、Ａｌ配線
１７の厚さは５μｍ〜１０μｍである。
【００４０】プリント配線基板２０には１．０〜１．２
μｍ幅のＡｌ配線２７が設けられている。Ａｌ配線２７
のベアチップと接続すべき部分には保護層に穴があけら
れており、表面が活性化されたＡｌ配線２９が設けられ
ている。このＡｌ配線２９の位置にベアチップ１０のＡ
ｌ配線１７を密着させることにより可逆的インターコネ
クションが行われる。なお、Ａｌ配線２９に対し、ベア
チップ接合用として金等の金属バンプを予め形成してお
くと、接合の信頼性が一層向上する。
μｍ幅のＡｌ配線２７が設けられている。Ａｌ配線２７
のベアチップと接続すべき部分には保護層に穴があけら
れており、表面が活性化されたＡｌ配線２９が設けられ
ている。このＡｌ配線２９の位置にベアチップ１０のＡ
ｌ配線１７を密着させることにより可逆的インターコネ
クションが行われる。なお、Ａｌ配線２９に対し、ベア
チップ接合用として金等の金属バンプを予め形成してお
くと、接合の信頼性が一層向上する。
【００４１】プリント配線基板２０には、インタフェー
ス２０ａが設けられており、このインタフェース２０ａ
を介してコンピュータのバスに接続することができる。
なお、上記の例では、接合金属にアルミを使用したもの
について説明したが、配線金属としては、アルミの他に
銅やその他の各種金属を使用してもよい。
ス２０ａが設けられており、このインタフェース２０ａ
を介してコンピュータのバスに接続することができる。
なお、上記の例では、接合金属にアルミを使用したもの
について説明したが、配線金属としては、アルミの他に
銅やその他の各種金属を使用してもよい。
【００４２】以上のようにして、放射性元素の濃度が低
いガラス基板を用いたプリント配線基板にパッドレスベ
アチップを実装することができる。ここで、ガラス基板
は表面の平滑度が非常に高いため、リソグラフィーの技
術を用いてガラス基板上に高集積度の薄膜電子素子を形
成することができるとともに、これらの薄膜電子素子が
放射線の影響を受けずにすむため、高い信頼性を得るこ
とができる。
いガラス基板を用いたプリント配線基板にパッドレスベ
アチップを実装することができる。ここで、ガラス基板
は表面の平滑度が非常に高いため、リソグラフィーの技
術を用いてガラス基板上に高集積度の薄膜電子素子を形
成することができるとともに、これらの薄膜電子素子が
放射線の影響を受けずにすむため、高い信頼性を得るこ
とができる。
【００４３】また、無アルカリガラスであり、且つ熱膨
張率がシリコンと近似しているガラス基板をプリント配
線基板に用いたため、アルカリイオンがベアチップや薄
膜電子素子に移行することがなく、しかも経時変化によ
り基板と半導体部品との間で接触不良が生じることがな
い。その結果、ベアチップ搭載ボードの信頼性はさらに
向上する。
張率がシリコンと近似しているガラス基板をプリント配
線基板に用いたため、アルカリイオンがベアチップや薄
膜電子素子に移行することがなく、しかも経時変化によ
り基板と半導体部品との間で接触不良が生じることがな
い。その結果、ベアチップ搭載ボードの信頼性はさらに
向上する。
【００４４】なお、上記に示したプリント配線基板用の
ガラス基板の組成は全て無アルカリガラスの例である
が、アルカリイオンを含んでいても、熱膨張率がシリコ
ンと近似していれば信頼性向上の効果が期待できる。例
えば、重量％で、Ｓｉ０2 が５６〜６４％、Ａｌ2 Ｏ3
が１８〜２４％、Ｎａ2 Ｏが２〜３％、ＭｇＯが２〜６
％、Ｚｎが２〜１１％の組成であり、熱膨張係数が１０
０〜３００°Ｃの温度帯域で３１〜３６×１０-7／°Ｃ
であるガラスを使用することもできる。
ガラス基板の組成は全て無アルカリガラスの例である
が、アルカリイオンを含んでいても、熱膨張率がシリコ
ンと近似していれば信頼性向上の効果が期待できる。例
えば、重量％で、Ｓｉ０2 が５６〜６４％、Ａｌ2 Ｏ3
が１８〜２４％、Ｎａ2 Ｏが２〜３％、ＭｇＯが２〜６
％、Ｚｎが２〜１１％の組成であり、熱膨張係数が１０
０〜３００°Ｃの温度帯域で３１〜３６×１０-7／°Ｃ
であるガラスを使用することもできる。
【００４５】
【発明の効果】以上説明したように本発明のベアチップ
搭載ボードでは、放射性元素の濃度が３０ｐｐｂ以下で
あるガラス基板をプリント配線基板に用いたため、プリ
ント配線基板から放出される放射線の量が少ない。従っ
て、薄膜電子素子やベアチップにおける放射線の影響に
よる誤動作が少なく、高い信頼性が得られる。
搭載ボードでは、放射性元素の濃度が３０ｐｐｂ以下で
あるガラス基板をプリント配線基板に用いたため、プリ
ント配線基板から放出される放射線の量が少ない。従っ
て、薄膜電子素子やベアチップにおける放射線の影響に
よる誤動作が少なく、高い信頼性が得られる。
【００４６】また、本発明のベアチップ搭載ボードの製
造方法では、放射性元素の濃度が３０ｐｐｂ以下に精製
された原料によりガラス基板を作成し、そのガラス基板
をプリント配線基板に使用してベアチップ搭載ボードを
製造するため、プリント配線基板から放出される放射線
は微量となり、製造されたベアチップ搭載ボードは信頼
性の高いものとなる。
造方法では、放射性元素の濃度が３０ｐｐｂ以下に精製
された原料によりガラス基板を作成し、そのガラス基板
をプリント配線基板に使用してベアチップ搭載ボードを
製造するため、プリント配線基板から放出される放射線
は微量となり、製造されたベアチップ搭載ボードは信頼
性の高いものとなる。
【図１】本発明のベアチップ搭載ボードの断面図であ
る。
る。
【図２】ベアチップに電極端子を設ける工程を示す図で
ある。
ある。
【図３】プリント配線基板に電極を配線する工程を示す
図である。
図である。
【図４】プリント配線基板にベアチップを実装する工程
を示す図である。
を示す図である。
【図５】プリント配線基板とベアチップとの接合部の拡
大図である。
大図である。
１ ガラス基板 ２ ベアチップ ３ ＴＦＴ ４ ダイオード ５ コンデンサ ６ 抵抗 ７ 保護膜 ８ Ａｌ配線
Claims (9)
- 【請求項１】 基板上に各種半導体部品が設けられたベ
アチップ搭載ボードにおいて、 ウランとトリウムとの合計の濃度が３０ｐｐｂ以下であ
るガラス基板上に薄膜電子素子と配線層とが形成された
プリント配線基板と、 前記プリント配線基板上に実装されたベアチップと、 を有することを特徴とするベアチップ搭載ボード。 - 【請求項２】 前記ベアチップは、電極が前記配線層に
直に結線されていることを特徴とする請求項１記載のベ
アチップ搭載ボード。 - 【請求項３】 前記ベアチップは、内部配線の任意の位
置において、実質的に前記内部配線と同程度の大きさの
電極が取り出されていることを特徴とする請求項２記載
のベアチップ搭載ボード。 - 【請求項４】 前記プリント配線基板は、前記ガラス基
板として、無アルカリガラス基板を用いていることを特
徴とする請求項１記載のベアチップ搭載ボード。 - 【請求項５】 前記プリント配線基板は、前記ガラス基
板として、シリコンと熱膨張係数が近似したガラスを用
いていることを特徴とする請求項１記載のベアチップ搭
載ボード。 - 【請求項６】 前記プリント配線基板は、前記ガラス基
板として、１００〜３００°Ｃの温度帯域における平均
線熱膨張係数が３０〜４８×１０-7／°Ｃの範囲内のガ
ラスを用いていることを特徴とする請求項５記載のベア
チップ搭載ボード。 - 【請求項７】 各種半導体部品を搭載するベアチップ搭
載ボードの製造方法において、 ウランとトリウムとの合計の濃度が３０ｐｐｂ以下に精
製された原料によりガラス基板を作成し、 内部半導体素子に接続された配線層のうち適当な部分を
リソグラフィーを用いて露出させた状態のベアチップの
表面に、リソグラフィーにより電極を形成するととも
に、前記ガラス基板を用いたプリント配線基板の表面
に、前記電極に接続するための配線層をリソグラフィー
により形成し、 前記電極を前記配線層に結線することにより前記ベアチ
ップを前記プリント配線基板に実装する、 ことを特徴とするベアチップ搭載ボードの製造方法。 - 【請求項８】 前記ベアチップを前記プリント配線基板
に実装する際には、表面が活性化された金属同士を接合
することにより、ベアチップの電極を前記プリント配線
基板の配線層に結線することを特徴とする請求項７記載
のベアチップ搭載ボードの製造方法。 - 【請求項９】 前記ガラス基板を作成をする際には、内
壁を形成している材料から放射性元素を除去した窯を用
いて、前記原料の溶融工程を行うことを特徴とする請求
項７記載のベアチップ搭載ボードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23270196A JP2880133B2 (ja) | 1996-09-03 | 1996-09-03 | ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23270196A JP2880133B2 (ja) | 1996-09-03 | 1996-09-03 | ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079452A JPH1079452A (ja) | 1998-03-24 |
| JP2880133B2 true JP2880133B2 (ja) | 1999-04-05 |
Family
ID=16943427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23270196A Expired - Fee Related JP2880133B2 (ja) | 1996-09-03 | 1996-09-03 | ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880133B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW552686B (en) | 2001-07-12 | 2003-09-11 | Hitachi Ltd | Electronic circuit component |
-
1996
- 1996-09-03 JP JP23270196A patent/JP2880133B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1079452A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3685585B2 (ja) | 半導体のパッケージ構造 | |
| EP3220417B1 (en) | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method | |
| US4682414A (en) | Multi-layer circuitry | |
| US4821151A (en) | Hermetically sealed package | |
| EP0422906B1 (en) | Electrodes on a mounting substrate and a liquid crystal display apparatus including same | |
| JPS5940560A (ja) | 多層回路装置 | |
| TW201922652A (zh) | 玻璃組成物 | |
| JPS59996A (ja) | 基板の接続構造 | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JPS6394645A (ja) | 電子装置 | |
| JP2880133B2 (ja) | ベアチップ搭載ボード及びベアチップ搭載ボードの製造方法 | |
| JPH0946013A (ja) | スルーホール充填用導体ペースト及びセラミック回路基板 | |
| WO1997003460A1 (fr) | Carte comportant une puce nue, procede de fabrication de la carte et procede de creation d'une electrode de puce nue | |
| KR970008145B1 (ko) | 세라믹-온 금속-회로 기판 및 그 제조방법 | |
| JP2989271B2 (ja) | ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JPH02226787A (ja) | 混成回路 | |
| JPH06169051A (ja) | リードフレームとその製造方法並びに半導体パッケージ | |
| JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
| TW200419710A (en) | Bumping process | |
| JP4973513B2 (ja) | 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置 | |
| JPS608889A (ja) | 液晶表示素子用電極基板 | |
| JPH04242939A (ja) | 半導体装置の実装構造およびその製造方法 | |
| JPS5842259A (ja) | 半導体パッケージの製造方法 | |
| JP2000349230A (ja) | 半導体モジュールおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120129 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |