JP2876625B2 - Conduction modulation type field effect transistor - Google Patents
Conduction modulation type field effect transistorInfo
- Publication number
- JP2876625B2 JP2876625B2 JP1146338A JP14633889A JP2876625B2 JP 2876625 B2 JP2876625 B2 JP 2876625B2 JP 1146338 A JP1146338 A JP 1146338A JP 14633889 A JP14633889 A JP 14633889A JP 2876625 B2 JP2876625 B2 JP 2876625B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- gate
- anode
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電力用スイッチング素子として用いられる
導電変調型電界効果トランジスタに関する。Description: TECHNICAL FIELD The present invention relates to a conductive modulation type field effect transistor used as a power switching element.
一般に、この種の導電変調型電界効果トランジスタの
代表的な例として絶縁ゲートバイポーラトランジスタ
（Insulated Gate B-ipolar Transister:以下IGBTと言
う）がある。このIGBTはスイッチングトランジスタとし
て広く利用されている。ここでは、このIGBTに関しての
み述べる。In general, as a typical example of this type of conductivity modulation type field effect transistor insulated gate bipolar transistor -: is (Insulated Gate B ipolar Transister hereinafter IGBT referred). This IGBT is widely used as a switching transistor. Here, only this IGBT will be described.
第４図はIGBTを説明するための断面図である。このIG
BTは、ｐ型半導体基板の一主面上に並べて形成されたn+
型ソース領域１及びチャンネルを形成するゲート領域
と、このn+型ソース領域１の下方に接しゲート領域に連
なるn-型のドレーン領域３と、このドレーン領域３と下
方に接して形成されたｐ型アノード領域４とを有してい
る。FIG. 4 is a cross-sectional view for explaining an IGBT. This IG
BT is an n + formed side by side on one main surface of a p-type semiconductor substrate.
A source region 1 and a gate region forming a channel; an n − type drain region 3 which is in contact with the n + type source region 1 below and continuous with the gate region; and a p formed in contact with and below the drain region 3. Mold anode region 4.
このIGBTの動作は、ゲート電極12に電圧を印加させる
ことで、第１のチャンネル２に反転層を形成し、n+型ソ
ース領域１から第１のチャンネル２に、この第１のチャ
ンネル２からドレーン領域３へと多数キャリアを流すこ
とでターンオンを始める。ドレーン領域３とアノード領
域４の間のPN接合５が順バイアスされ、アノード領域４
からドレーン領域３に小数キャリアが注入される。この
とき、過剰に注入されるキャリアによってドレーン領域
３中の伝導度を変調させ、この部分の低が著しく低減さ
れる。This IGBT operates by applying a voltage to the gate electrode 12 to form an inversion layer in the first channel 2, from the n + type source region 1 to the first channel 2, and from the first channel 2 to the inversion layer. Turn-on is started by flowing majority carriers to the drain region 3. The PN junction 5 between the drain region 3 and the anode region 4 is forward-biased, and the anode region 4
, Minority carriers are injected into the drain region 3. At this time, the conductivity in the drain region 3 is modulated by the excessively injected carriers, and the low level of this portion is significantly reduced.
一方、このIGBTのターンフは、ゲート電極12に印加さ
れた電圧をしきい値以下にし、ソース領域１からの多数
キャリアの流入を止めることで始まる。On the other hand, the turn of the IGBT starts when the voltage applied to the gate electrode 12 is reduced to a threshold value or less and the inflow of majority carriers from the source region 1 is stopped.
第５図は第４図に示すIGBTのターンオフの波形を示す
タイムチャートである。しかしながら、このIGBTをター
ンオフしても、オン状態を維持し、ドレーン領域中に蓄
積された小数キャリアがすぐに流れず、この蓄積された
小数キャリアが排出されるまで電流が流れる。また、ド
レーン領域３中の多数キャリアはアノード領域４を通っ
て排出されるが、このとき、新たに小数キャリアの注入
を引き起してしまい、その結果、第５図に示すように、
IGBTのドレーン電流は裾を引いたように流れて消滅す
る。FIG. 5 is a time chart showing a turn-off waveform of the IGBT shown in FIG. However, even if the IGBT is turned off, the on state is maintained, and the minority carriers accumulated in the drain region do not immediately flow, and a current flows until the accumulated minority carriers are discharged. Further, the majority carriers in the drain region 3 are discharged through the anode region 4, and at this time, injection of a minority carrier is newly caused. As a result, as shown in FIG.
The drain current of the IGBT flows and disappears as if by a tail.
このように、IGBTが完全にターンオフする迄の時間が
長くかかることは、このIGBTを使用する際に、回路上の
問題が種々起きてくる。従って、この時間が短い程、ス
イッチング特性が優れていることである。近年、このタ
ーンオフ時間を短縮するために種々の提案がなされてき
た。As described above, it takes a long time until the IGBT is completely turned off, which causes various circuit problems when the IGBT is used. Therefore, the shorter this time, the better the switching characteristics. In recent years, various proposals have been made to shorten the turn-off time.
第６図は従来の第１の例を示すIGBTの断面図である。
ターンオフを短くした例として、例えば、特開昭60−11
7673号公報に記載されているように、ドレーン領域３と
アノード領域４との間に高濃度のn+型領域６を形成し、
ターンオフ時にドレーン領域３からアノード領域４へ抜
ける多数キャリアを抑制し、アノード領域４からドレー
ン領域３へ再注入される小数キャリアを低減させ、完全
にターンオフするまでの時間を短くしたものである。FIG. 6 is a sectional view of an IGBT showing a first conventional example.
As an example of shortening the turn-off, see, for example, JP-A-60-11
No. 7673, a high-concentration n + -type region 6 is formed between the drain region 3 and the anode region 4,
At the time of turn-off, majority carriers that escape from the drain region 3 to the anode region 4 are suppressed, minority carriers re-injected from the anode region 4 into the drain region 3 are reduced, and the time until complete turn-off is shortened.
第７図は従来の第２の例を示すIGBTの断面図である。
また、別のIGBTの例として、例えば、特開昭63|18675号
公報に記載されているように、第２の従来例で述べた高
濃度の領域６の一部に第２の電極13を形成し、この高濃
度の領域６に第２の電極13を介して外部から制御するこ
とによって、余剰キャリアを逃し、ターンオフ時間を短
くしたものである。FIG. 7 is a sectional view of an IGBT showing a second conventional example.
As another example of an IGBT, for example, as described in JP-A-63-18675, a second electrode 13 is provided on a part of the high-concentration region 6 described in the second conventional example. By forming and controlling the high-concentration region 6 from the outside via the second electrode 13, surplus carriers are escaped and the turn-off time is shortened.
上述した従来のIGBTは、いずれも、ドレーン領域にキ
ャリアを導入することにより、導電変調を起させ、オン
抵抗を下げている。しかしながら、ドレーン領域に蓄積
されたキャリアは、ゲートオフ後も、ドレーン領域に残
り、ターンオフ時間の短縮には不十分であるという欠点
がある。In each of the above-described conventional IGBTs, conduction modulation is caused by introducing carriers into the drain region, and the on-resistance is reduced. However, the carrier accumulated in the drain region remains in the drain region even after the gate is turned off, which is insufficient for shortening the turn-off time.
本発明の目的は、完全にターンオフするまでの時間を
短くすることによってスイッチング特性のより良い導電
変調型電界効果トランジスタを提供することである。An object of the present invention is to provide a conduction modulation type field effect transistor having better switching characteristics by shortening the time until it is completely turned off.
本発明の第１の特徴は、ドレーン領域を構成する一導
電型半導体基板の一主面に一導電型のソース領域及び第
１のゲートが形成され、前記一導電型半導体基板の他の
面に高濃度が一導電型ドレーン領域と逆導電型アノード
領域とアノード電極が形成された導電変調型電界トラン
ジスタにおいて、前記逆導電型アノード領域の一部に設
けられる第１の一導電型領域と前記高濃度の一導電型ド
レーン領域とを跨がるように絶縁膜を介して形成される
第２のゲートとを有し、該第２のゲートと前記第１のゲ
ートとがともに前記アノード電極と反対の面に形成され
ている導電変調型電界効果トランジスタである。また、
本発明の第２の特徴は、ドレーン領域を構成する一導電
型半導体基板の一主面に一導電型のソース領域及び第１
のゲートが形成され、前記一導電型半導体基板の他の面
に高濃度が一導電型ドレーン領域と逆導電型アノード領
域とアノード電極が形成された導電変調型電界効果トラ
ンジスタにおいて、前記逆導電型アノード領域の一部に
設けられる第１の一導電型領域と前記高濃度の一導電型
ドレーン領域に接続された第２の一導電型領域とを跨が
るように絶縁膜を介して形成される第２のゲートとで構
成される導電変調型電界効果トランジスタである。A first feature of the present invention is that a source region and a first gate of one conductivity type are formed on one main surface of a semiconductor substrate of one conductivity type constituting a drain region, and the other surface of the semiconductor substrate of the one conductivity type is formed on one surface of the semiconductor substrate. In a conductive modulation type electric field transistor in which a high-concentration one-conductivity-type drain region, a reverse-conductivity-type anode region, and an anode electrode are formed, a first one-conductivity-type region provided in a part of the reverse-conductivity-type anode region and A second gate formed through an insulating film so as to straddle the one conductivity type drain region with a concentration of one concentration, wherein both the second gate and the first gate are opposite to the anode electrode. Is a conduction modulation type field effect transistor formed on the surface of the substrate. Also,
A second feature of the present invention is that a one conductivity type source region and a first conductivity type semiconductor region are formed on one main surface of a one conductivity type semiconductor substrate constituting a drain region.
A gate, and a high-concentration one conductivity type drain region, a reverse conductivity type anode region and an anode electrode are formed on the other surface of the one conductivity type semiconductor substrate. An insulating film is formed so as to straddle a first one conductivity type region provided in a part of the anode region and a second one conductivity type region connected to the high-concentration one conductivity type drain region. And a second gate.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明による第１の実施例を示すIGBTの断面
図である。このIGBTは、同図に示すように、高濃度のn+
型領域６の一部と、アノード領域４に形成されたｎ型領
域と、これら二つの領域を跨がり被覆する絶縁膜14を介
して形成された第２のゲート電極７とでなるMOS型電界
効果トランジスタを設けたことである。それ以外は従来
例と同じである。FIG. 1 is a sectional view of an IGBT showing a first embodiment according to the present invention. The IGBT, as shown in the figure, a high concentration of n +
A MOS-type electric field comprising a part of the mold region 6, an n-type region formed in the anode region 4, and a second gate electrode 7 formed via an insulating film 14 covering the two regions. That is, an effect transistor is provided. Otherwise, it is the same as the conventional example.
第２図（ａ）〜（ｃ）は第１図のIGBTのターンオンオ
フにおけるアノードとソース間の電流及び第２のゲート
電極に電圧を印加するタイミングを示すタイムチャート
図である。次に、このIGBTの動作を説明する。まず、第
２図に示すように、IGBTがオン、すなわち、ゲート電極
12に電圧を印加する。このとき、第２のゲート電極７は
アノード電位に対して負または零の電位を与えておくこ
とである。これによって、第２のゲート電極７の直下で
は、ホールが蓄積され、高濃度のn+型領域６とｎ型領域
８との間はオフ状態になる。FIGS. 2 (a) to 2 (c) are time charts showing the current between the anode and the source and the timing of applying a voltage to the second gate electrode when the IGBT of FIG. 1 is turned on and off. Next, the operation of the IGBT will be described. First, as shown in FIG. 2, the IGBT is turned on, that is, the gate electrode
Apply voltage to 12. At this time, the second gate electrode 7 is to be given a negative or zero potential with respect to the anode potential. As a result, holes are accumulated immediately below the second gate electrode 7, and the space between the high-concentration n + -type region 6 and the n-type region 8 is turned off.
次に、IGBTをオフするときは、IGBTのゲート電極12に
印加する電圧をオフすると同時に第２のゲート電極にア
ノード電極に対して正の電圧を印加する。このことによ
り、第２のゲート電極７の直下のｐ型の第２のチャンネ
ル９に反転層が形成され、n+型領域６とｎ型領域８との
間はオン状態になる。このとき、ドレーン領域３に蓄積
された電子がn+型領域６から第２のチャンネル９を経て
ｎ型領域８に流れ、アノード電極11を経て外部に流れ消
滅する。Next, when turning off the IGBT, the voltage applied to the gate electrode 12 of the IGBT is turned off, and at the same time, a positive voltage is applied to the second gate electrode with respect to the anode electrode. As a result, an inversion layer is formed in the p-type second channel 9 immediately below the second gate electrode 7, and the region between the n + -type region 6 and the n-type region 8 is turned on. At this time, the electrons accumulated in the drain region 3 flow from the n + -type region 6 to the n-type region 8 via the second channel 9, flow to the outside via the anode electrode 11, and disappear.
第３図は本発明の第２の実施例を示すIGBTの断面図で
ある。このIGBTは、裏面のアノード領域４にn+型領域６
を引出すn+型拡散層15と、アノード領域４にｎ型領域8a
を形成し、この拡散層15とｎ型領域８とを跨がり被覆す
る絶縁膜14aの上に第２のゲート電極を作りMOS型電界効
果トランジスタを形成したことである。その他は、従来
例と同じである。FIG. 3 is a sectional view of an IGBT showing a second embodiment of the present invention. This IGBT has an n + -type region 6
And n + -type diffusion layer 15 to withdraw, n-type regions 8a to the anode region 4
And a second gate electrode is formed on the insulating film 14a covering the diffusion layer 15 and the n-type region 8 to form a MOS field effect transistor. Others are the same as the conventional example.
この実施例は前述の実施例に比べ、半導体基板の表裏
に二面に素子を形成するので、半導体素子の小型化ある
いは集積比に際しては有利である。In this embodiment, elements are formed on two surfaces on the front and back surfaces of the semiconductor substrate as compared with the above-described embodiment, which is advantageous in terms of miniaturization and integration ratio of semiconductor elements.
このように、MOS電界効果トランジスタをドレーン領
域とアノード領域に跨がって形成し、強制的に過剰の電
子を流してしまうので、従来のように裾を切るように長
びくことなく完全にカットオフ出来るという利点があ
る。In this way, the MOS field-effect transistor is formed over the drain region and the anode region, and excess electrons are forcibly flowed. There is an advantage that you can.
以上説明したように本発明では、ターンオフ時に、ド
レーン領域中の過剰なキャリアを短時間で強制的に流す
MOS型電界効果トランジスタをドレーン領域とアノード
領域とに跨がって作り、このトランジスタのゲートを制
御することによって、完全にターンオフまでの時間を大
幅に短縮出来る導電変調型電界効果トランジスタが得ら
れるという効果がある。As described above, according to the present invention, at the time of turn-off, excess carriers in the drain region are forced to flow in a short time.
By making a MOS field effect transistor across the drain region and anode region and controlling the gate of this transistor, it is possible to obtain a conduction modulation type field effect transistor that can significantly shorten the time to complete turn-off. effective.
第１図は本発明による第１の実施例を示すIGBTの断面
図、第２図（ａ）〜（ｃ）は第１図のIGBTのターンオン
オフにおけるアノードとソース間の電流及び第２のゲー
ト電極に電圧を印加するタイミングを示すタイムチャー
ト図、第３図は本発明の第２の実施例を示すIGBTの断面
図、第４図はIGBTを説明するための断面図、第５図は第
４図に示すIGBTのターンオフの波形を示すタイムチャー
ト、第６図は従来の第１の例を示すIGBTの断面図、第７
図は従来の第２の例を示すIGBTの断面図である。 １…ソース領域、２…第１のチャンネル、３…ドレーン
領域、４…アノード領域、５…PN接合、６…n+型領域、
７…第２のゲート電極、８、8a…ｎ型領域、９…第２の
チャンネル、10…ソース電極、11…アノード電極、12…
第１のゲート電極、13…第２の電極、14、14a…絶縁
膜、15…n+型領域。FIG. 1 is a sectional view of an IGBT showing a first embodiment according to the present invention, and FIGS. 2 (a) to 2 (c) show a current between an anode and a source and a second gate when the IGBT of FIG. 1 is turned on and off. FIG. 3 is a time chart showing the timing of applying a voltage to the electrode, FIG. 3 is a sectional view of an IGBT showing a second embodiment of the present invention, FIG. 4 is a sectional view for explaining the IGBT, and FIG. 4 is a time chart showing a turn-off waveform of the IGBT shown in FIG. 4, FIG. 6 is a sectional view of the IGBT showing the first example of the related art, and FIG.
FIG. 1 is a cross-sectional view of an IGBT showing a second conventional example. DESCRIPTION OF SYMBOLS 1 ... Source region, 2 ... First channel, 3 ... Drain region, 4 ... Anode region, 5 ... PN junction, 6 ... N + type region,
7 ... second gate electrode, 8, 8a ... n-type region, 9 ... second channel, 10 ... source electrode, 11 ... anode electrode, 12 ...
1st gate electrode, 13 ... 2nd electrode, 14 and 14a ... Insulating film, 15 ... n + type area | region.
Claims (2)
板の一主面に一導電型のソース領域及び第１のゲートが
形成され、前記一導電型半導体基板の他の面に高濃度の
一導電型ドレーン領域と逆導電型アノード領域とアノー
ド電極が形成された導電変調型電界効果トランジスタに
おいて、前記逆導電型アノード領域の一部に設けられる
第１の一導電型領域と前記高濃度の一導電型ドレーン領
域とを跨がるように絶縁膜を介して形成される第２のゲ
ートとを有し、該第２のゲートと前記第１のゲートとが
ともに前記アノード電極と反対の面に形成されているこ
とを特徴とする導電変調型電界効果トランジスタ。A first conductivity type source region and a first gate are formed on one main surface of the one conductivity type semiconductor substrate forming the drain region; In a conductive modulation field-effect transistor in which a conductive type drain region, a reverse conductive type anode region, and an anode electrode are formed, a first one conductive type region provided in a part of the reverse conductive type anode region and the high-concentration one-sided region. A second gate formed via an insulating film so as to straddle the conductivity type drain region, wherein both the second gate and the first gate are on a surface opposite to the anode electrode; A conductive modulation type field effect transistor, which is formed.
板の一主面に一導電型のソース領域及び第１のゲートが
形成され、前記一導電型半導体基板の他の面に高濃度の
一導電型ドレーン領域と逆導電型アノード領域とアノー
ド電極が形成された導電変調型電界効果トランジスタに
おいて、前記逆導電型アノード領域の一部に設けられる
第１の一導電型領域と前記高濃度の一導電型ドレーン領
域に接続された第２の一導電型領域とを跨がるように絶
縁膜を介して形成される第２のゲートとで構成されるこ
とを特徴とする導電変調型電界効果トランジスタ。2. A source region of one conductivity type and a first gate are formed on one main surface of a semiconductor substrate of one conductivity type which constitutes a drain region, and a high-concentration source region is formed on another surface of the semiconductor substrate of one conductivity type. In a conductive modulation field-effect transistor in which a conductive type drain region, a reverse conductive type anode region, and an anode electrode are formed, a first one conductive type region provided in a part of the reverse conductive type anode region and the high-concentration one A conductive modulation type field effect transistor comprising a second gate formed through an insulating film so as to straddle a second one conductivity type region connected to the conductivity type drain region. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1146338A JP2876625B2 (en) | 1989-06-07 | 1989-06-07 | Conduction modulation type field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1146338A JP2876625B2 (en) | 1989-06-07 | 1989-06-07 | Conduction modulation type field effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH039570A JPH039570A (en) | 1991-01-17 |
| JP2876625B2 true JP2876625B2 (en) | 1999-03-31 |
Family
ID=15405437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1146338A Expired - Fee Related JP2876625B2 (en) | 1989-06-07 | 1989-06-07 | Conduction modulation type field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876625B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10334797B3 (en) * | 2003-07-30 | 2005-05-25 | Infineon Technologies Ag | Semiconductor component with field stop layer with p or n channel transistor has transistor gate arranged so potential exists between gate, bounding part of spatial charging zone area to cause a current to flow through field stop layer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821713B2 (en) * | 1987-02-26 | 1996-03-04 | 株式会社東芝 | Conduction modulation type MOSFET |
-
1989
- 1989-06-07 JP JP1146338A patent/JP2876625B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH039570A (en) | 1991-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0312783B2 (en) | ||
| JP3356644B2 (en) | Driving method of semiconductor rectifier | |
| JP2809253B2 (en) | Injection control type Schottky barrier rectifier | |
| JP3356586B2 (en) | High breakdown voltage lateral MOSFET semiconductor device | |
| JPH10294461A (en) | Insulation gate type semiconductor element | |
| JPH0783120B2 (en) | Bipolar semiconductor switching device | |
| JP2738528B2 (en) | Hybrid Schottky injection field effect transistor | |
| JPWO2002082553A1 (en) | Semiconductor device | |
| JP4415767B2 (en) | Insulated gate semiconductor device and manufacturing method thereof | |
| JP2876625B2 (en) | Conduction modulation type field effect transistor | |
| JPS62109365A (en) | Semiconductor device | |
| JPH11204789A (en) | Insulating gate type transistor | |
| JP3206395B2 (en) | Semiconductor device | |
| JP2513665B2 (en) | Insulated gate type thyristor | |
| JP2720574B2 (en) | Dual-gate insulated gate bipolar transistor | |
| JP2601862B2 (en) | Anode short type conductive modulation MOSFET | |
| JP2964609B2 (en) | Insulated gate bipolar transistor and method of manufacturing the same | |
| JPH0992826A (en) | Semiconductor device and its simulation method | |
| JP3111725B2 (en) | Dual gate semiconductor device | |
| JP2002100774A (en) | Semiconductor device having high dielectric strength | |
| JP2808882B2 (en) | Insulated gate bipolar transistor | |
| JP2581233B2 (en) | Horizontal conductivity modulation MOSFET | |
| JP2839595B2 (en) | GTO thyristor with insulated gate | |
| JP2629437B2 (en) | Lateral insulated gate bipolar transistor | |
| JPH0783115B2 (en) | Insulated gate type field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |