JP2875257B2 - 液晶表示装置の制御回路および駆動方法 - Google Patents
液晶表示装置の制御回路および駆動方法Info
- Publication number
- JP2875257B2 JP2875257B2 JP63053474A JP5347488A JP2875257B2 JP 2875257 B2 JP2875257 B2 JP 2875257B2 JP 63053474 A JP63053474 A JP 63053474A JP 5347488 A JP5347488 A JP 5347488A JP 2875257 B2 JP2875257 B2 JP 2875257B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- halftone
- liquid crystal
- frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置に係り、特にフレーム間引きに
よる階調表示に好適な間引きタイミング制御に関する。
よる階調表示に好適な間引きタイミング制御に関する。
液晶表示装置での中間調表示方式としては、たとえば
特開昭58−57192号公報に開示されるように、高速ブリ
ンク表示を用いて実現する方法が知られている。
特開昭58−57192号公報に開示されるように、高速ブリ
ンク表示を用いて実現する方法が知られている。
以下、かかる従来技術を第2図,第3図を用いて説明
する。
する。
第2図は従来の液晶表示装置を示すブロツク図であつ
て、1は8ドツト単位の基準クロツクを発生する発振
器,2は発振器1より出力される基準クロツクのキヤラク
タクロツク,3はキヤラクタクロツク2に従つて1画面分
の表示マドレスを順次繰り返し生成する表示アドレス発
生回路,4は表示アドレス発生回路3より出力される表示
アドレスであるメモリアドレス,5は表示情報を格納する
表示メモリ,6は8ビツト幅の表示データ,7は表示メモリ
5に記憶された表示情報を中間表示するか否かを指示す
る属性情報を格納する属性メモリ,8は8ビツト幅の属性
データである。表示メモリ5に格納される表示情報と属
性メモリ7に格納される属性データは1対1に対応して
いる。従つて、各メモリより読み出される8ビツト幅の
表示データ6,属性データ8もビツト単位に1対1で対応
しており、表示データ6が表示ONを示す“ハイ”に対し
て、属性データ8が“ハイ”の時は通常表示、“ロー”
の時は中間調表示を示すものとする。又、表示データ6
が“ロー”の時は属性データ8の“ハイ",“ロー”に関
らず表示OFFを示すものである。9はタイミング信号発
生回路,10はフレーム信号,11はライン信号,12はデータ
シフト信号であり、タイミング信号発生回路9はキヤラ
クタクロツク2に従い、フレーム信号10,ライン信号11,
データシフト信号12,交流駆動信号13を生成する。14は
中間調制御回路,15はフレーム信号10をクロツクとし
“0",“1",2をくり返しカウントする3進のフレームカ
ウンタ,16はフレームカウンタ15のカウント値であるフ
レームカウント値,24は中間調信号発生回路,25は中間調
信号で、中間調信号発生回路24は、フレームカウント値
16が“0"の時は中間調信号25を“ハイ”にし、それ以外
の時は、“ロー”にする。21は表示制御回路,22は8ビ
ツト幅の液晶表示データで、表示制御回路21は、表示デ
ータ6,属性データ8の情報より、通常表示に対しては
“ハイ”表示OFFに対しては“ロー",中間調表示に対し
ては中間調信号25の状態を液晶表示データ22に出力す
る。23は液晶表示データ22を可視情報として表示する64
0ドツト×200ラインの液晶表示パネルである。
て、1は8ドツト単位の基準クロツクを発生する発振
器,2は発振器1より出力される基準クロツクのキヤラク
タクロツク,3はキヤラクタクロツク2に従つて1画面分
の表示マドレスを順次繰り返し生成する表示アドレス発
生回路,4は表示アドレス発生回路3より出力される表示
アドレスであるメモリアドレス,5は表示情報を格納する
表示メモリ,6は8ビツト幅の表示データ,7は表示メモリ
5に記憶された表示情報を中間表示するか否かを指示す
る属性情報を格納する属性メモリ,8は8ビツト幅の属性
データである。表示メモリ5に格納される表示情報と属
性メモリ7に格納される属性データは1対1に対応して
いる。従つて、各メモリより読み出される8ビツト幅の
表示データ6,属性データ8もビツト単位に1対1で対応
しており、表示データ6が表示ONを示す“ハイ”に対し
て、属性データ8が“ハイ”の時は通常表示、“ロー”
の時は中間調表示を示すものとする。又、表示データ6
が“ロー”の時は属性データ8の“ハイ",“ロー”に関
らず表示OFFを示すものである。9はタイミング信号発
生回路,10はフレーム信号,11はライン信号,12はデータ
シフト信号であり、タイミング信号発生回路9はキヤラ
クタクロツク2に従い、フレーム信号10,ライン信号11,
データシフト信号12,交流駆動信号13を生成する。14は
中間調制御回路,15はフレーム信号10をクロツクとし
“0",“1",2をくり返しカウントする3進のフレームカ
ウンタ,16はフレームカウンタ15のカウント値であるフ
レームカウント値,24は中間調信号発生回路,25は中間調
信号で、中間調信号発生回路24は、フレームカウント値
16が“0"の時は中間調信号25を“ハイ”にし、それ以外
の時は、“ロー”にする。21は表示制御回路,22は8ビ
ツト幅の液晶表示データで、表示制御回路21は、表示デ
ータ6,属性データ8の情報より、通常表示に対しては
“ハイ”表示OFFに対しては“ロー",中間調表示に対し
ては中間調信号25の状態を液晶表示データ22に出力す
る。23は液晶表示データ22を可視情報として表示する64
0ドツト×200ラインの液晶表示パネルである。
第3図は、0〜3フレームの液晶表示データ22と液晶
表示パネル23の表示の様子を表す図である。
表示パネル23の表示の様子を表す図である。
第2図において、表示アドレス発生回路3より出力さ
れるメモリアドレス4の示す番地に格納されている表示
情報,属性情報が各々表示メモリ6,属性メモリ7より読
み出される。読み出された各々の情報は8ビツトであり
表示データ6,属性データ8として表示制御回路21に与え
られる。表示制御回路21は表示データ6,属性データ8の
各ビツトの状態に応じて、通常表示には“ハイ”を、中
間調表示には3フレームに1回“ハイ”になる中間調信
号25の状態,表示OFFには“ロー”の各々の状態を8ヒ
ツトの液晶表示データ22として液晶表示パネル23に出力
する。従つて、表示アドレス発生回路3は1画面分の表
示アドレスを順次発生するため、液晶表示パネル23へ
は、順次8ビツトずつ1画面分の表示データが液晶表示
データ22として与えられることになる。液晶表示パネル
23は、データシフトクロツク12に従つて、この液晶表示
データ22を順にラツチし、1ライン分のデータ640ドツ
トをラツチした後に1ラインに1クロツク出力するライ
ンクロツク11により可視情報として表示する。この動作
を200ライン分くり返し、1フレーム分の表示を行な
う。又、フレームの先頭はフレーム信号10により示さ
れ、液晶表示パネル23はフレーム信号10が“ハイ”の時
に、先頭ラインからの表示を行なう。
れるメモリアドレス4の示す番地に格納されている表示
情報,属性情報が各々表示メモリ6,属性メモリ7より読
み出される。読み出された各々の情報は8ビツトであり
表示データ6,属性データ8として表示制御回路21に与え
られる。表示制御回路21は表示データ6,属性データ8の
各ビツトの状態に応じて、通常表示には“ハイ”を、中
間調表示には3フレームに1回“ハイ”になる中間調信
号25の状態,表示OFFには“ロー”の各々の状態を8ヒ
ツトの液晶表示データ22として液晶表示パネル23に出力
する。従つて、表示アドレス発生回路3は1画面分の表
示アドレスを順次発生するため、液晶表示パネル23へ
は、順次8ビツトずつ1画面分の表示データが液晶表示
データ22として与えられることになる。液晶表示パネル
23は、データシフトクロツク12に従つて、この液晶表示
データ22を順にラツチし、1ライン分のデータ640ドツ
トをラツチした後に1ラインに1クロツク出力するライ
ンクロツク11により可視情報として表示する。この動作
を200ライン分くり返し、1フレーム分の表示を行な
う。又、フレームの先頭はフレーム信号10により示さ
れ、液晶表示パネル23はフレーム信号10が“ハイ”の時
に、先頭ラインからの表示を行なう。
以上説明した動作を繰り返すことで液晶表示パネル23
上に、表示メモリ5に格納した表示情報を表示するが、
今、表示メモリ5には、“A",“B"の文字を表す情報
が、属性メモリ7には、“A"の文字情報に対しては通常
表示を示す“1"が、“B"の文字に対しては中間調表示を
示す“0"が格納されているとする。この場合、表示制御
回路21は“A"に対しては毎フレーム“ハイ”を“B"に対
しては中間調信号25の状態を出力するため、第3図に示
すように、0フレームではフレームカウンタ15が“0"の
ため中間調信号25も“ハイ”で、“A",“B"共“ハイ”
となり液晶表示パネルに与えられるが、“1",2フレーム
では、中間調信号25は“ロー”となるため“B"の文字は
液晶表示パネル23へは与えられない。このため、液晶表
示パネル23へは、“B"の文字は3フレームに1回しか与
えられないため、毎フレーム与えられている“A"に比
べ、液晶表示パネル23上の実効電圧が下り、第3図に示
すように、中間調表示となる。
上に、表示メモリ5に格納した表示情報を表示するが、
今、表示メモリ5には、“A",“B"の文字を表す情報
が、属性メモリ7には、“A"の文字情報に対しては通常
表示を示す“1"が、“B"の文字に対しては中間調表示を
示す“0"が格納されているとする。この場合、表示制御
回路21は“A"に対しては毎フレーム“ハイ”を“B"に対
しては中間調信号25の状態を出力するため、第3図に示
すように、0フレームではフレームカウンタ15が“0"の
ため中間調信号25も“ハイ”で、“A",“B"共“ハイ”
となり液晶表示パネルに与えられるが、“1",2フレーム
では、中間調信号25は“ロー”となるため“B"の文字は
液晶表示パネル23へは与えられない。このため、液晶表
示パネル23へは、“B"の文字は3フレームに1回しか与
えられないため、毎フレーム与えられている“A"に比
べ、液晶表示パネル23上の実効電圧が下り、第3図に示
すように、中間調表示となる。
上記従来技術では、比較的広い面積を中間調表示する
場合について配慮されておらず、この場合中間調表示は
するもののフレーム単位での表示のON,OFFがフリツカと
して見えてしまう問題があつた。
場合について配慮されておらず、この場合中間調表示は
するもののフレーム単位での表示のON,OFFがフリツカと
して見えてしまう問題があつた。
本発明の目的は、かかる従来技術の問題を解消し、フ
リツカの発生しない中間調表示を可能とした液晶表示装
置を提供することにある。
リツカの発生しない中間調表示を可能とした液晶表示装
置を提供することにある。
上記の目的を達成するため、本発明の特徴とするとこ
ろは、 順次表示アドレスを出力する表示アドレス発生回路
と、 表示データを記憶する表示メモリと、 液晶表示パネル用の表示タイミング信号を発生する表
示タイミング信号発生回路を備え、 前記表示アドレス発生回路から供給される前記表示ア
ドレスにしたがって前記表示メモリから読みだされた表
示データを表示信号として出力する液晶表示装置の制御
回路において、 前記表示タイミング信号に応じて、液晶表示装置にお
ける表示フレーム数をカウントするフレームカウンタ
と、 該フレームカウンタのカウント値に応じて、少なくと
も1以上のビットがオンタイミングであってそれぞれの
オンタイミンクが各フレームで異なる複数ビットの第1
の中間調信号を発生する第1の中間調信号発生手段と、 第1の中間調信号のオン時間比率と異なるオン時間比
率を有し、前記フレームカウンタのカウント値に応じ
て、少なくとも1以上のビットがオンタイミングであっ
て、それぞれのオンタイミングが各フレームで異なる複
数ビットの第2の中間調信号を発生する第2の中間調信
号発生手段と、 前記表示メモリから読みだされた前記表示データに応
じて前記第1の中間調信号、前記第2の中間調信号、全
フレームがオンとなる信号および全フレームがオフとな
る信号うちいずれか1つを選択し、当該選択された中間
調信号を前記表示信号として出力する中間調制御手段を
備え、 前記中間調制御手段の出力する表示信号のいずれのフ
レームにおいても前記複数のビットにおいて、1ピット
以上オン、オフが存在することを特徴とする液晶表示装
置の制御回路にある。
ろは、 順次表示アドレスを出力する表示アドレス発生回路
と、 表示データを記憶する表示メモリと、 液晶表示パネル用の表示タイミング信号を発生する表
示タイミング信号発生回路を備え、 前記表示アドレス発生回路から供給される前記表示ア
ドレスにしたがって前記表示メモリから読みだされた表
示データを表示信号として出力する液晶表示装置の制御
回路において、 前記表示タイミング信号に応じて、液晶表示装置にお
ける表示フレーム数をカウントするフレームカウンタ
と、 該フレームカウンタのカウント値に応じて、少なくと
も1以上のビットがオンタイミングであってそれぞれの
オンタイミンクが各フレームで異なる複数ビットの第1
の中間調信号を発生する第1の中間調信号発生手段と、 第1の中間調信号のオン時間比率と異なるオン時間比
率を有し、前記フレームカウンタのカウント値に応じ
て、少なくとも1以上のビットがオンタイミングであっ
て、それぞれのオンタイミングが各フレームで異なる複
数ビットの第2の中間調信号を発生する第2の中間調信
号発生手段と、 前記表示メモリから読みだされた前記表示データに応
じて前記第1の中間調信号、前記第2の中間調信号、全
フレームがオンとなる信号および全フレームがオフとな
る信号うちいずれか1つを選択し、当該選択された中間
調信号を前記表示信号として出力する中間調制御手段を
備え、 前記中間調制御手段の出力する表示信号のいずれのフ
レームにおいても前記複数のビットにおいて、1ピット
以上オン、オフが存在することを特徴とする液晶表示装
置の制御回路にある。
また、本発明の特徴とするところは、 水平方向に配置されたN個(Nは2以上の整数)の表
示ドットからなる表示ブロックが多数配列された液晶表
示装置の駆動方法であって、 (1)連続する複数のフレームにおいて、表示ドットを
表示、非表示とし、 (2)前記表示ブロック内を一様な中間調表示を行うた
めに、 前記連続するフレームにおいて、同じ表示ブロック内の
それぞれの表示ドットが表示となるフレーム数と非表示
となるフレーム数の割合αを等しくし、かつ前記複数の
フレームのそれぞれのフレームにおいて、表示となる表
示ドットと、非表示となる表示ドットがそれぞれ1個以
上同時に存在するようにし、 (3)前記表示ブロック内が同じ明るさの中間調表示で
ある場合は、前記割合αを可変とし、複数の異なる中間
調表示を実現可能としたことを特徴とする液晶表示装置
の駆動方法にある。
示ドットからなる表示ブロックが多数配列された液晶表
示装置の駆動方法であって、 (1)連続する複数のフレームにおいて、表示ドットを
表示、非表示とし、 (2)前記表示ブロック内を一様な中間調表示を行うた
めに、 前記連続するフレームにおいて、同じ表示ブロック内の
それぞれの表示ドットが表示となるフレーム数と非表示
となるフレーム数の割合αを等しくし、かつ前記複数の
フレームのそれぞれのフレームにおいて、表示となる表
示ドットと、非表示となる表示ドットがそれぞれ1個以
上同時に存在するようにし、 (3)前記表示ブロック内が同じ明るさの中間調表示で
ある場合は、前記割合αを可変とし、複数の異なる中間
調表示を実現可能としたことを特徴とする液晶表示装置
の駆動方法にある。
さらに、本発明の特徴とするところは、水平方向に配
置されたN個(Nは2以上の整数)の表示ドットからな
る表示ブロックが多数配列された液晶表示装置の駆動方
法であって、 (1)連続する複数のフレームにおいて、表示ドットを
表示、非表示とし、 (2)前記表示ブロック内を一様な中間調表示を行うた
めに、 前記連続するフレームにおいて、同じ表示ブロック内の
各々の表示ドットが表示となるフレーム数と非表示とな
るフレーム数の割合αを等しくし、かつ前記各表示ブロ
ック内の表示となる表示ドットの数と、非表示となる表
示ドットの数が前記複数のフレームのそれぞれのフレー
ム間で1以上となるようにし、 (3)前記表示ブロック内が同じ明るさの中間調表示で
ある場合は、前記割合αを可変とし、複数の異なる中間
調表示を実現可能としたことを特徴とする液晶表示装置
の駆動方法にある。
置されたN個(Nは2以上の整数)の表示ドットからな
る表示ブロックが多数配列された液晶表示装置の駆動方
法であって、 (1)連続する複数のフレームにおいて、表示ドットを
表示、非表示とし、 (2)前記表示ブロック内を一様な中間調表示を行うた
めに、 前記連続するフレームにおいて、同じ表示ブロック内の
各々の表示ドットが表示となるフレーム数と非表示とな
るフレーム数の割合αを等しくし、かつ前記各表示ブロ
ック内の表示となる表示ドットの数と、非表示となる表
示ドットの数が前記複数のフレームのそれぞれのフレー
ム間で1以上となるようにし、 (3)前記表示ブロック内が同じ明るさの中間調表示で
ある場合は、前記割合αを可変とし、複数の異なる中間
調表示を実現可能としたことを特徴とする液晶表示装置
の駆動方法にある。
各ドツトの表示データの表示回数に応じた中間調表示
が得られ、表示ON,OFFのタイミングが、ドツトおよびラ
インで異なるため表示内容のフリツカが目立たない。
が得られ、表示ON,OFFのタイミングが、ドツトおよびラ
インで異なるため表示内容のフリツカが目立たない。
以下、本発明の一実施例を第1図,第4図から第6図
を用いて説明する。
を用いて説明する。
第1図は本発明による液晶表示装置の一実施例を示す
ブロツク図であつて、19はビツト中間調信号発生回路,2
0は8ビツト幅のビツト中間調信号であり、第2図に対
応する部分には同一の符号をつけている。第4図は、ビ
ツト中間調信号発生回路19がフレームカウント値16によ
り発生するビツト中間調信号20の状態を表す図で、斜線
部分が表示ONの“ハイ”の状態を表す。又、各フレーム
カウント値16の状態図の上に付けた数字は8ビツト幅の
ビツト中間調信号20のビツトを表している。第5図は表
示制御回路21の動作を説明する図で、表示データ6,属性
データ8,ビツト中間調信号20,液晶表示データ22の各ビ
ツトの“ハイ",“ロー”の状態を“1",“0"で表し、又
対応するビツトをその上に記してある。第6図は、横16
ドツト縦6ドツトを中間調表示した場合の各フレームで
の表示の様子を表す図である。
ブロツク図であつて、19はビツト中間調信号発生回路,2
0は8ビツト幅のビツト中間調信号であり、第2図に対
応する部分には同一の符号をつけている。第4図は、ビ
ツト中間調信号発生回路19がフレームカウント値16によ
り発生するビツト中間調信号20の状態を表す図で、斜線
部分が表示ONの“ハイ”の状態を表す。又、各フレーム
カウント値16の状態図の上に付けた数字は8ビツト幅の
ビツト中間調信号20のビツトを表している。第5図は表
示制御回路21の動作を説明する図で、表示データ6,属性
データ8,ビツト中間調信号20,液晶表示データ22の各ビ
ツトの“ハイ",“ロー”の状態を“1",“0"で表し、又
対応するビツトをその上に記してある。第6図は、横16
ドツト縦6ドツトを中間調表示した場合の各フレームで
の表示の様子を表す図である。
第1図において、ビツト中間調信号発生回路は、各フ
レームにおいて、“0"〜“2"の値をくり返し発生するフ
レームカウンタ15の出力であるフレームカウント値16の
値により第4図に示すビツト中間調信号20を発生する。
すなわち、第4図に示すように、3フレーム期間におい
て、8ビツト幅のビツト中間調信号の“0",“3",“6"ビ
ツトは、フレームカウント値16が“0"の時に“ハイ”状
態を、“1",“4",“7"のビツトはフレームカウント値16
が“1"の時“ハイ”状態を、“2",“5"のビツトはフレ
ームカウント値16が“2"の時“ハイ”の状態をとる。し
たがつて各ビツトは“ハイ”の状態をとるフレームカウ
ント値16の値は異なるものの、3フレームに1回“ハ
イ”となる。
レームにおいて、“0"〜“2"の値をくり返し発生するフ
レームカウンタ15の出力であるフレームカウント値16の
値により第4図に示すビツト中間調信号20を発生する。
すなわち、第4図に示すように、3フレーム期間におい
て、8ビツト幅のビツト中間調信号の“0",“3",“6"ビ
ツトは、フレームカウント値16が“0"の時に“ハイ”状
態を、“1",“4",“7"のビツトはフレームカウント値16
が“1"の時“ハイ”状態を、“2",“5"のビツトはフレ
ームカウント値16が“2"の時“ハイ”の状態をとる。し
たがつて各ビツトは“ハイ”の状態をとるフレームカウ
ント値16の値は異なるものの、3フレームに1回“ハ
イ”となる。
今、表示メモリ5,属性メモリ7より読み出された表示
データ“6"が全ビツト表示ONの“1",属性データ8が全
ビツト中間調表示を示す“0"であるとし、又ビツト中間
調信号20は“0"フレーム目の値でその8ビツトが(1,0,
0,1,0,0,1,0)であるとすると表示制御回路21は第5図
に示すように中間調表示の場合は、中間調表示信号20を
液晶表示データ22として出力するが、この際、液晶表示
データ20の8ビツトは各々中間調信号20のビツトと対応
している。したがつて、表示制御回路21は表示データ6,
属性データ8が(0,1)のビツトに対しては、そのビツ
トに対応する中間調表示信号20のビツトの値を液晶表示
データ22として出力する。したがつて、横16ドツト,縦
6ドツトを中間調表示する場合、液晶表示パネル23に与
えられる液面表示データ22の“0",“1",“2"の各フレー
ムでの値は第6図を示すように、約3ビツト単位に異な
つている。このため、各ドツトの縦方向単位に表示ONと
なるタイミングが異なるために広い面積で中間調表示し
てもフリツカが見えることはない。
データ“6"が全ビツト表示ONの“1",属性データ8が全
ビツト中間調表示を示す“0"であるとし、又ビツト中間
調信号20は“0"フレーム目の値でその8ビツトが(1,0,
0,1,0,0,1,0)であるとすると表示制御回路21は第5図
に示すように中間調表示の場合は、中間調表示信号20を
液晶表示データ22として出力するが、この際、液晶表示
データ20の8ビツトは各々中間調信号20のビツトと対応
している。したがつて、表示制御回路21は表示データ6,
属性データ8が(0,1)のビツトに対しては、そのビツ
トに対応する中間調表示信号20のビツトの値を液晶表示
データ22として出力する。したがつて、横16ドツト,縦
6ドツトを中間調表示する場合、液晶表示パネル23に与
えられる液面表示データ22の“0",“1",“2"の各フレー
ムでの値は第6図を示すように、約3ビツト単位に異な
つている。このため、各ドツトの縦方向単位に表示ONと
なるタイミングが異なるために広い面積で中間調表示し
てもフリツカが見えることはない。
以上説明した実施例では、3フレームに1回表示ONと
して説明したが、これに限る訳ではなく、フレームカウ
ンタ15をN進とし、ビツト中間調信号発生回路19を変え
ることで容易にN(Nは2以上の整数)フレームに1回
の表示ONも同様に実現できる。又、逆に、Nフレームに
1回の表示OFFも同様に実現できる。又、Nフレームに
M(MはN以下の整数)回表示ON,OFFする場合も同様に
実現できる。第7図に、5フレームに1回の表示ON,第
8図に8フレームに3回表示ONの場合において、ビツト
中間調信号19の発生するビツト中間調信号20を示す。第
1の実施例で示した第4図の3フレームに1回に表示ON
の場合は、“0"〜“2"の各フレームでの8ビツトの中間
調信号20を横に並べ3ドツトの単位に先頭をONとした3
×8=24ドツトを8ドツトずつ0フレーム,1フレーム,2
フレームに割当てたものであり、第7図の5フレームに
1回に表示ONの例は、“0"〜“4"の各フレームでの中間
調信号20を横に並べ5ドツトの単位に先頭をONとした5
×8=40ドツトを8ドツトずつ、“0",“4",“3",“2",
“1"のフレームに割当てたものである。又、第8図の8
フレームに3回表示ONとする例では、“0"フレームで決
めたパターンを8ビツトをトグルとして、1ビツトずつ
シフトして、順次“1",“2",…“7"フレームに割当てた
ものである。これらのパターンを発生する中間調信号発
生回路19は、3フレームに1回表示ONの場合は第9図に
示すように、論理積,論理和で構成されるデコーダの組
合せで実現できる。又、フレームカウント値16をアドレ
スとするパターン記憶装置でも実現できる。第9図で
は、デコーダA26はフレームカウント値16が“0"の時
“ハイ",デコーダB27はフレームカウント値16が“1"の
時“ハイ",デコーダC28はフレームカウント値16が“2"
の時“ハイ”となり各々の出力が8ビツトの中間調信号
20となつている。
して説明したが、これに限る訳ではなく、フレームカウ
ンタ15をN進とし、ビツト中間調信号発生回路19を変え
ることで容易にN(Nは2以上の整数)フレームに1回
の表示ONも同様に実現できる。又、逆に、Nフレームに
1回の表示OFFも同様に実現できる。又、Nフレームに
M(MはN以下の整数)回表示ON,OFFする場合も同様に
実現できる。第7図に、5フレームに1回の表示ON,第
8図に8フレームに3回表示ONの場合において、ビツト
中間調信号19の発生するビツト中間調信号20を示す。第
1の実施例で示した第4図の3フレームに1回に表示ON
の場合は、“0"〜“2"の各フレームでの8ビツトの中間
調信号20を横に並べ3ドツトの単位に先頭をONとした3
×8=24ドツトを8ドツトずつ0フレーム,1フレーム,2
フレームに割当てたものであり、第7図の5フレームに
1回に表示ONの例は、“0"〜“4"の各フレームでの中間
調信号20を横に並べ5ドツトの単位に先頭をONとした5
×8=40ドツトを8ドツトずつ、“0",“4",“3",“2",
“1"のフレームに割当てたものである。又、第8図の8
フレームに3回表示ONとする例では、“0"フレームで決
めたパターンを8ビツトをトグルとして、1ビツトずつ
シフトして、順次“1",“2",…“7"フレームに割当てた
ものである。これらのパターンを発生する中間調信号発
生回路19は、3フレームに1回表示ONの場合は第9図に
示すように、論理積,論理和で構成されるデコーダの組
合せで実現できる。又、フレームカウント値16をアドレ
スとするパターン記憶装置でも実現できる。第9図で
は、デコーダA26はフレームカウント値16が“0"の時
“ハイ",デコーダB27はフレームカウント値16が“1"の
時“ハイ",デコーダC28はフレームカウント値16が“2"
の時“ハイ”となり各々の出力が8ビツトの中間調信号
20となつている。
したがつて、デコーダ回路、又はパターン記憶装置で
の記憶パターンを変更することで各ドツトの間引きタイ
ミングを変え、容易に多種の組合せを実現できる。
の記憶パターンを変更することで各ドツトの間引きタイ
ミングを変え、容易に多種の組合せを実現できる。
次に、第1図の中間調制御回路14の第2の実施例を第
10図,第11図を用いて説明する。第10図において、フレ
ームカウンタ15はフレーム信号10によりフレーム数をカ
ウントアツプする3進カウンタである。キヤラクタカウ
ンタ17は、データシフト信号12でカウントアツプする3
進のカウンタであり、ライン信号11によりフレームカウ
ンタ15の出力であるフレームカウント値16をロードしカ
ウント初期値とする。キヤラクタカウンタ17はキヤラク
タカウント値18を出力する。ビツト中間調信号発生回路
19は、キヤラクタカウント値18より中間調信号20を発生
する。その関係は第4図で示した図でフレームカウント
値16をキヤラクタカウント値18に変えただけで、他は同
じである。したがつて第10図の中間調制御回路14の発生
する中間調信号20は、最初のタイミングではキヤラクタ
カウンタ17がフレームカウント値16にリセツトされてい
るため、キヤラクタカウント値18がフレームカウント値
16と等しくなり、フレームカウント値16の示すパターン
の中間調信号となり、次のタイミングではキヤラクタカ
ウンタ17がデータシフト信号によつて“1"カウントアツ
プするため(フレームカウント値16+1)の示すパター
ンの信号となる。
10図,第11図を用いて説明する。第10図において、フレ
ームカウンタ15はフレーム信号10によりフレーム数をカ
ウントアツプする3進カウンタである。キヤラクタカウ
ンタ17は、データシフト信号12でカウントアツプする3
進のカウンタであり、ライン信号11によりフレームカウ
ンタ15の出力であるフレームカウント値16をロードしカ
ウント初期値とする。キヤラクタカウンタ17はキヤラク
タカウント値18を出力する。ビツト中間調信号発生回路
19は、キヤラクタカウント値18より中間調信号20を発生
する。その関係は第4図で示した図でフレームカウント
値16をキヤラクタカウント値18に変えただけで、他は同
じである。したがつて第10図の中間調制御回路14の発生
する中間調信号20は、最初のタイミングではキヤラクタ
カウンタ17がフレームカウント値16にリセツトされてい
るため、キヤラクタカウント値18がフレームカウント値
16と等しくなり、フレームカウント値16の示すパターン
の中間調信号となり、次のタイミングではキヤラクタカ
ウンタ17がデータシフト信号によつて“1"カウントアツ
プするため(フレームカウント値16+1)の示すパター
ンの信号となる。
さらに次のタイミングでは(フレームカウント値16+
2)の示すパターンの信号となる。このため各フレーム
での中間調信号20は第11図に示すように最初のタイミン
グで出力される8ビツトのパターンは異なるが、その後
は3ビツトおきに“ON"となるパターンとなる。又、第1
0図でのキヤラクタカウンタ17はライン信号17で、毎ラ
イン先頭でフレームカウント値16をロードするため、同
一フレームでは毎ライン第11図のパターンとなる。又、
キヤラクタカウンタ17は“0",“1",“2"をくり返す3進
のカウンタであるから、第11図で示した24ビツト以降
は、第11図で示した24ビツトのくり返しとなることも容
易に推測できる。
2)の示すパターンの信号となる。このため各フレーム
での中間調信号20は第11図に示すように最初のタイミン
グで出力される8ビツトのパターンは異なるが、その後
は3ビツトおきに“ON"となるパターンとなる。又、第1
0図でのキヤラクタカウンタ17はライン信号17で、毎ラ
イン先頭でフレームカウント値16をロードするため、同
一フレームでは毎ライン第11図のパターンとなる。又、
キヤラクタカウンタ17は“0",“1",“2"をくり返す3進
のカウンタであるから、第11図で示した24ビツト以降
は、第11図で示した24ビツトのくり返しとなることも容
易に推測できる。
次に第3の実施例を第12図,第13図を用いて説明す
る。第12図は、第1図の中間調制御回路14と表示制御回
路21と間に入れ、中間調信号20をライン方向の制御を行
なうライン制御回路の実施例である。ビツトセレクタ31
は、フレーム信号10が“ハイ”の時ライン信号11でリセ
ツトされ、その後ライン信号11により、ライン数をカウ
ントする2進カウンタであるラインカウンタ33の出力
(ライン偶奇信号34)の“ロー",“ハイ”によりA側に
接続されたデータとB側に接続されたデータを選択し、
新中間調信号32として出力する。第12図において、ビツ
トセレクタ31のA側データ入力には中間調信号20を、そ
のままのビツト対応で接続し、B側データ入力には中間
調信号20のビツトを1ビツトシフトして接続し、B側デ
ータ入力の“0"ビツト入力には中間調信号20の“7"ビツ
トを接続している。したがつて、ライン偶奇信号34が偶
数ラインを示す“ロー”の場合は、ビツトセレクタ31の
出力である新中間調信号32はA側データ入力である中間
調信号20そのものとなり、ライン偶奇信号34が奇数ライ
ンを示す“ハイ”の時はB側データ入力である中間調信
号20をトグルシフトした値となる。したがつて、新中間
調信号32により発生する中間調表示での液晶表示データ
は、第14図に示すように、奇数ラインでのパターンが、
偶数ラインのパターンを右に1ビツトシフトしたパター
ンとなる。第12図では、ライン数をカウントするライン
カウンタを2進とし、その出力であるライン偶奇信号34
の値により中間調信号20をそのままのパターンと1ビツ
トトグルシフトしたパターンを切換え、新中間調信号と
したが、ラインカウンタ33を3進とし、その値により、
そのままのパターン,1ビツトトグルシフトしたパター
ン,2ビツトトグルシフトしたパターンを選択し、新中間
調信号32とすることも可能である。又、Nフレームに1
回“ON"、又は“OFF"する中間調表示では、シフトしな
いパターンと、1〜N−1ビツトトグルシフトしたパタ
ーンのN個のパターンをN進以下のラインカウンタ33の
出力により、切換新中間調信号32とすることも同様に実
現できる。
る。第12図は、第1図の中間調制御回路14と表示制御回
路21と間に入れ、中間調信号20をライン方向の制御を行
なうライン制御回路の実施例である。ビツトセレクタ31
は、フレーム信号10が“ハイ”の時ライン信号11でリセ
ツトされ、その後ライン信号11により、ライン数をカウ
ントする2進カウンタであるラインカウンタ33の出力
(ライン偶奇信号34)の“ロー",“ハイ”によりA側に
接続されたデータとB側に接続されたデータを選択し、
新中間調信号32として出力する。第12図において、ビツ
トセレクタ31のA側データ入力には中間調信号20を、そ
のままのビツト対応で接続し、B側データ入力には中間
調信号20のビツトを1ビツトシフトして接続し、B側デ
ータ入力の“0"ビツト入力には中間調信号20の“7"ビツ
トを接続している。したがつて、ライン偶奇信号34が偶
数ラインを示す“ロー”の場合は、ビツトセレクタ31の
出力である新中間調信号32はA側データ入力である中間
調信号20そのものとなり、ライン偶奇信号34が奇数ライ
ンを示す“ハイ”の時はB側データ入力である中間調信
号20をトグルシフトした値となる。したがつて、新中間
調信号32により発生する中間調表示での液晶表示データ
は、第14図に示すように、奇数ラインでのパターンが、
偶数ラインのパターンを右に1ビツトシフトしたパター
ンとなる。第12図では、ライン数をカウントするライン
カウンタを2進とし、その出力であるライン偶奇信号34
の値により中間調信号20をそのままのパターンと1ビツ
トトグルシフトしたパターンを切換え、新中間調信号と
したが、ラインカウンタ33を3進とし、その値により、
そのままのパターン,1ビツトトグルシフトしたパター
ン,2ビツトトグルシフトしたパターンを選択し、新中間
調信号32とすることも可能である。又、Nフレームに1
回“ON"、又は“OFF"する中間調表示では、シフトしな
いパターンと、1〜N−1ビツトトグルシフトしたパタ
ーンのN個のパターンをN進以下のラインカウンタ33の
出力により、切換新中間調信号32とすることも同様に実
現できる。
これまで述べてきた、中間調表示では、あるビツトに
着目するとN(Nは2以上の整数)フレームにM(Mは
N以下の整数)回表示ON又はOFFで中間調表示を行なつ
ている。そのため、液晶駆動では、フレームごとに、
+,−の電圧による交流駆動を行なつているため、Nが
偶数の時、例えば、4フレームに1回の表示ONでは、フ
レームで(ON,OFF,OFF,OFF)とした場合で、もし交流駆
動が(+,−,+,−)とした場合、+のみの電圧の駆
動となり、液晶が直流駆動となる。そこで、Nが偶数の
時は、N×L(Lは整数)フレームごとにカウントしな
いフレームを設け、すなわち、フレームカウント値16
を、例えば、上記4フレーム制御ではL=1とし(0,1,
2,3,3,0,1,2,3)とし、最初の表示ONでは+電圧,次の
表示ONでは−電圧での駆動とすることで交流駆動が実現
できる。
着目するとN(Nは2以上の整数)フレームにM(Mは
N以下の整数)回表示ON又はOFFで中間調表示を行なつ
ている。そのため、液晶駆動では、フレームごとに、
+,−の電圧による交流駆動を行なつているため、Nが
偶数の時、例えば、4フレームに1回の表示ONでは、フ
レームで(ON,OFF,OFF,OFF)とした場合で、もし交流駆
動が(+,−,+,−)とした場合、+のみの電圧の駆
動となり、液晶が直流駆動となる。そこで、Nが偶数の
時は、N×L(Lは整数)フレームごとにカウントしな
いフレームを設け、すなわち、フレームカウント値16
を、例えば、上記4フレーム制御ではL=1とし(0,1,
2,3,3,0,1,2,3)とし、最初の表示ONでは+電圧,次の
表示ONでは−電圧での駆動とすることで交流駆動が実現
できる。
以上これまで述べてきた中間調表示回路をX−2種類
(例えば1/8,1/5,1/3表示ON,1/8,1/5,1/3表示OFFの6種
類)用意し、全フレーム表示ON,全フレーム表示OFFを含
めX種(8種類)の階調表示が行えるようにする。表示
メモリを各カラーデータを記憶するカラーメモリとし、
カラーデータの示す色に従い、X種のうち1つの中間調
信号を選択して液晶表示データとすることでX階調(8
階調)表示が可能となる。
(例えば1/8,1/5,1/3表示ON,1/8,1/5,1/3表示OFFの6種
類)用意し、全フレーム表示ON,全フレーム表示OFFを含
めX種(8種類)の階調表示が行えるようにする。表示
メモリを各カラーデータを記憶するカラーメモリとし、
カラーデータの示す色に従い、X種のうち1つの中間調
信号を選択して液晶表示データとすることでX階調(8
階調)表示が可能となる。
又、これらの中間調表示回路,階調表示回路を液晶表
示パネルに設け、液晶表示パネルを中間調階調パネルと
することができる。以下、そのデータインターフエイス
の1実施例を第14図を用いて説明する。
示パネルに設け、液晶表示パネルを中間調階調パネルと
することができる。以下、そのデータインターフエイス
の1実施例を第14図を用いて説明する。
モノクロ液晶パネルは現在、上/下2分割方式を採用
しているのが主流であり、又各々のデータは上4ビツト
下用4ビツトである。そのため階調表示回路を液晶パネ
ルに設けると、そのデータインターフエイスは入力がカ
ラーデータとなり、例えば、8階調表示では、Red,Gree
n,Blueの色データが必要となり、上,下画面用各4×3
=12ビツト計24ビツトとなる。
しているのが主流であり、又各々のデータは上4ビツト
下用4ビツトである。そのため階調表示回路を液晶パネ
ルに設けると、そのデータインターフエイスは入力がカ
ラーデータとなり、例えば、8階調表示では、Red,Gree
n,Blueの色データが必要となり、上,下画面用各4×3
=12ビツト計24ビツトとなる。
そこで、第14図に示すように上側データと下側データ
とマルチプレクスし、液晶表示データ22とし、データシ
フト信号12の立下りエツジで上側データを、立下りエツ
ジで下側データをラツチすることで、カラーデータイン
ターフエイスのビツト幅を1/2にすることができる。
とマルチプレクスし、液晶表示データ22とし、データシ
フト信号12の立下りエツジで上側データを、立下りエツ
ジで下側データをラツチすることで、カラーデータイン
ターフエイスのビツト幅を1/2にすることができる。
又第15図に示すように、上側,下側のデータ共立下り
エツジとし、ライン信号11後のデータシフト信号12の1,
3,5……の奇数番目のクロツクで上側データ,2,4,6……
の偶数番目のクロツクで下側データをラツチすることで
も、第14図と同様、カラーデータインターフエイスのビ
ツト幅を1/2にすることが可能である。
エツジとし、ライン信号11後のデータシフト信号12の1,
3,5……の奇数番目のクロツクで上側データ,2,4,6……
の偶数番目のクロツクで下側データをラツチすることで
も、第14図と同様、カラーデータインターフエイスのビ
ツト幅を1/2にすることが可能である。
これまで述べた中間調表示回路を複数個設ける事によ
り多階調表示を行う事ができる。多階調表示を行う事に
より、カラー表示用の信号がモノクロ液晶表示装置に入
力された場合にも擬似的にカラー表示ができる。この場
合カラー表示の各色を多階調の各階調に割り当てる。
り多階調表示を行う事ができる。多階調表示を行う事に
より、カラー表示用の信号がモノクロ液晶表示装置に入
力された場合にも擬似的にカラー表示ができる。この場
合カラー表示の各色を多階調の各階調に割り当てる。
本発明によれば、中間調表示に際し、全面がオン、ま
たはオフとなるフレームの存在を無くすことができ、全
てのフレームにおいて、必ず、オン、オフが1つ以上存
在するため、より確実にちらつきを防止できる。
たはオフとなるフレームの存在を無くすことができ、全
てのフレームにおいて、必ず、オン、オフが1つ以上存
在するため、より確実にちらつきを防止できる。
また、本発明によれば、ビット、ラインごとにフレー
ム間引きのタイミングが異なるため、広い面積での中間
調表示においても、フレームごとの表示ON、OFFのちら
つきが目立たないという効果がある。
ム間引きのタイミングが異なるため、広い面積での中間
調表示においても、フレームごとの表示ON、OFFのちら
つきが目立たないという効果がある。
更に、ライン方向においてもフレーム間引きのタイミ
ングを異ならせるため、クロストークが発生しにくくな
るという効果がある。
ングを異ならせるため、クロストークが発生しにくくな
るという効果がある。
更に、また、フレーム間引き方式において、N(Nは
2以上の整数)フレームに1回の表示ON、又は表示OFF
を用いて、中間調表示するため表示ON、OFFのタイミン
グが均一となり、液晶に加わる実行電圧が均一となり、
フリッカが目立たないという効果がある。
2以上の整数)フレームに1回の表示ON、又は表示OFF
を用いて、中間調表示するため表示ON、OFFのタイミン
グが均一となり、液晶に加わる実行電圧が均一となり、
フリッカが目立たないという効果がある。
第1図は、本発明の一実施例の液晶表示装置のブロツク
図、第2図は従来の液晶表示装置のブロツク図、第3図
は中間調表示の時の液晶表示データと液晶表示パネルで
の表示の関係を表す図、第4図はフレーム数とビツト中
間調信号の関係を表す図、第5図は表示制御回路の動作
を表す図、第6図は中間調表示の各フレームでの表示の
様子を表す図である。第7図は5フレームに1回表示ON
のフレーム数とビツト中間調信号の関係を表す図、第8
図は8フレームに3回表示ONのフレーム数とビツト中間
調信号の関係を表す図で、第9図は、3フレームに1回
表示ONとするビツト中間調信号発生回路の構成を表す図
である。第10図は、中間調制御回路の第2の実施例を表
す図、第11図は、第10図の中間調制御回路の発生するビ
ツト中間調信号の様子を表す図、第12図はライン制御回
路の構成を表す図で、第13図は第12図のライン制御回路
を中間調制御回路に加えた時のフレーム数と新中間調信
号の様子を表す図である。第14図,第15図は、中間調制
御回路を液晶表示パネルに設け、さらに、液晶表示パネ
ルが上下、2分割方式時の液晶表示データとデータシフ
ト信号のインターフエイスの1例を表す図である。 符号の説明 1……発振器、2……キヤラクタクロツク、3……表示
アドレス発生回路、4……表示アドレス、5……表示メ
モリ、6……表示データ、7……属性メモリ、8……属
性データ、9……タイミング信号発生回路、10……フレ
ーム信号、11……ライン信号、12……データシフト信
号、14……中間調制御回路、15……フレームカウンタ、
16……フレームカウント値、17……キヤラクタカウン
タ、18……キヤラクタカウント値、19……ビツト中間調
信号発生回路、20……ビツト中間調信号、21……表示制
御回路、22……液晶表示データ、23……液晶表示パネ
ル、24……中間調信号発生回路、25……中間調信号、26
……デコーダA、27……デコーダB、28……デコーダ
C、29……NOT回路、30……論理積回路、31……ビツト
セレクタ、32……新中間調信号、33……ラインカウン
タ、34……ライン偶奇信号
図、第2図は従来の液晶表示装置のブロツク図、第3図
は中間調表示の時の液晶表示データと液晶表示パネルで
の表示の関係を表す図、第4図はフレーム数とビツト中
間調信号の関係を表す図、第5図は表示制御回路の動作
を表す図、第6図は中間調表示の各フレームでの表示の
様子を表す図である。第7図は5フレームに1回表示ON
のフレーム数とビツト中間調信号の関係を表す図、第8
図は8フレームに3回表示ONのフレーム数とビツト中間
調信号の関係を表す図で、第9図は、3フレームに1回
表示ONとするビツト中間調信号発生回路の構成を表す図
である。第10図は、中間調制御回路の第2の実施例を表
す図、第11図は、第10図の中間調制御回路の発生するビ
ツト中間調信号の様子を表す図、第12図はライン制御回
路の構成を表す図で、第13図は第12図のライン制御回路
を中間調制御回路に加えた時のフレーム数と新中間調信
号の様子を表す図である。第14図,第15図は、中間調制
御回路を液晶表示パネルに設け、さらに、液晶表示パネ
ルが上下、2分割方式時の液晶表示データとデータシフ
ト信号のインターフエイスの1例を表す図である。 符号の説明 1……発振器、2……キヤラクタクロツク、3……表示
アドレス発生回路、4……表示アドレス、5……表示メ
モリ、6……表示データ、7……属性メモリ、8……属
性データ、9……タイミング信号発生回路、10……フレ
ーム信号、11……ライン信号、12……データシフト信
号、14……中間調制御回路、15……フレームカウンタ、
16……フレームカウント値、17……キヤラクタカウン
タ、18……キヤラクタカウント値、19……ビツト中間調
信号発生回路、20……ビツト中間調信号、21……表示制
御回路、22……液晶表示データ、23……液晶表示パネ
ル、24……中間調信号発生回路、25……中間調信号、26
……デコーダA、27……デコーダB、28……デコーダ
C、29……NOT回路、30……論理積回路、31……ビツト
セレクタ、32……新中間調信号、33……ラインカウン
タ、34……ライン偶奇信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 衣川 清重 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 恒川 悟 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (56)参考文献 特開 昭61−205983(JP,A) 特開 昭62−251798(JP,A) 特開 昭63−40489(JP,A)
Claims (3)
- 【請求項1】順次表示アドレスを出力する表示アドレス
発生回路と、 表示データを記憶する表示メモリと、 液晶表示パネル用の表示タイミング信号を発生する表示
タイミング信号発生回路を備え、 前記表示アドレス発生回路から供給される前記表示アド
レスにしたがって前記表示メモリから読みだされた表示
データを表示信号として出力する液晶表示装置の制御回
路において、 前記表示タイミング信号に応じて、液晶表示装置におけ
る表示フレーム数をカウントするフレームカウンタと、 該フレームカウンタのカウント値に応じて、少なくとも
1以上のビットがオンタイミングであってそれぞれのオ
ンタイミンクが各フレームで異なる複数ビットの第1の
中間調信号を発生する第1の中間調信号発生手段と、 第1の中間調信号のオン時間比率と異なるオン時間比率
を有し、前記フレームカウンタのカウント値に応じて、
少なくとも1以上のビットがオンタイミングであって、
それぞれのオンタイミングが各フレームで異なる複数ビ
ットの第2の中間調信号を発生する第2の中間調信号発
生手段と、 前記表示メモリから読みだされた前記表示データに応じ
て前記第1の中間調信号、前記第2の中間調信号、全フ
レームがオンとなる信号および全フレームがオフとなる
信号うちいずれか1つを選択し、当該選択された中間調
信号を前記表示信号として出力する中間調制御手段を備
え、 前記中間調制御手段の出力する表示信号のいずれのフレ
ームにおいても前記複数のビットにおいて、1ピット以
上オン、オフが存在することを特徴とする液晶表示装置
の制御回路。 - 【請求項2】水平方向に配置されたN個(Nは2以上の
整数)の表示ドットからなる表示ブロックが多数配列さ
れた液晶表示装置の駆動方法であって、 (1)連続する複数のフレームにおいて、表示ドットを
表示、非表示とし、 (2)前記表示ブロック内を一様な中間調表示を行うた
めに、 前記連続するフレームにおいて、同じ表示ブロック内の
それぞれの表示ドットが表示となるフレーム数と非表示
となるフレーム数の割合αを等しくし、かつ前記複数の
フレームのそれぞれのフレームにおいて、表示となる表
示ドットと、非表示となる表示ドットがそれぞれ1個以
上同時に存在するようにし、 (3)前記表示ブロック内が同じ明るさの中間調表示で
ある場合は、前記割合αを可変とし、複数の異なる中間
調表示を実現可能としたことを特徴とする液晶表示装置
の駆動方法。 - 【請求項3】水平方向に配置されたN個(Nは2以上の
整数)の表示ドットからなる表示ブロックが多数配列さ
れた液晶表示装置の駆動方法であって、 (1)連続する複数のフレームにおいて、表示ドットを
表示、非表示とし、 (2)前記表示ブロック内を一様な中間調表示を行うた
めに、 前記連続するフレームにおいて、同じ表示ブロック内の
各々の表示ドットが表示となるフレーム数と非表示とな
るフレーム数の割合αを等しくし、かつ前記各表示ブロ
ック内の表示となる表示ドットの数と、非表示となる表
示ドットの数が前記複数のフレームのそれぞれのフレー
ム間で1以上となるようにし、 (3)前記表示ブロック内が同じ明るさの中間調表示で
ある場合は、前記割合αを可変とし、複数の異なる中間
調表示を実現可能としたことを特徴とする液晶表示装置
の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63053474A JP2875257B2 (ja) | 1988-03-09 | 1988-03-09 | 液晶表示装置の制御回路および駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63053474A JP2875257B2 (ja) | 1988-03-09 | 1988-03-09 | 液晶表示装置の制御回路および駆動方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP356697A Division JPH09190165A (ja) | 1997-01-13 | 1997-01-13 | 液晶表示装置の制御回路および駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01229295A JPH01229295A (ja) | 1989-09-12 |
JP2875257B2 true JP2875257B2 (ja) | 1999-03-31 |
Family
ID=12943852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63053474A Expired - Fee Related JP2875257B2 (ja) | 1988-03-09 | 1988-03-09 | 液晶表示装置の制御回路および駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2875257B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2764927B2 (ja) * | 1988-07-27 | 1998-06-11 | ブラザー工業株式会社 | 階調表示制御装置 |
JPH0436793A (ja) * | 1990-05-31 | 1992-02-06 | Seiko Instr Inc | 表示装置の階調表示回路 |
JP4662745B2 (ja) * | 2004-09-16 | 2011-03-30 | Necエンジニアリング株式会社 | 階調データ生成回路及び階調データ生成方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06103431B2 (ja) * | 1985-03-08 | 1994-12-14 | 株式会社アスキ− | デイスプレイコントロ−ラ |
JP2512297B2 (ja) * | 1986-08-06 | 1996-07-03 | セイコー電子工業株式会社 | カラ−液晶表示装置のインタ−フエ−ス回路 |
JPS62251798A (ja) * | 1986-04-25 | 1987-11-02 | セイコーインスツルメンツ株式会社 | カラ−液晶表示装置のインタ−フエ−ス回路 |
-
1988
- 1988-03-09 JP JP63053474A patent/JP2875257B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01229295A (ja) | 1989-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940001117B1 (ko) | 멀티레벨토운표시가 가능한 액정표시방법 및 시스템 | |
JPH0827601B2 (ja) | 液晶表示装置、及びその駆動方法 | |
JP2804059B2 (ja) | 液晶表示装置 | |
US5774101A (en) | Multiple line simultaneous selection method for a simple matrix LCD which uses temporal and spatial modulation to produce gray scale with reduced crosstalk and flicker | |
US6919872B2 (en) | Method and apparatus for driving STN LCD | |
JP2823614B2 (ja) | 階調表示方式および液晶表示装置 | |
JP2875257B2 (ja) | 液晶表示装置の制御回路および駆動方法 | |
KR930005369B1 (ko) | 많은색의 컬러 표시방법 및 장치 | |
US6980193B2 (en) | Gray scale driving method of liquid crystal display panel | |
JP4166936B2 (ja) | 液晶表示パネルの駆動方法 | |
US6850251B1 (en) | Control circuit and control method for display device | |
US20030085861A1 (en) | Gray scale driving method of liquid crystal display panel | |
JPH10116055A (ja) | 表示装置 | |
JP2609440B2 (ja) | 液晶表示装置の駆動装置及び方法 | |
JPH09190165A (ja) | 液晶表示装置の制御回路および駆動方法 | |
JPH10161610A (ja) | 液晶表示装置 | |
JP3170809B2 (ja) | 2値表示体の中間調作成法及び多階調表示装置 | |
JPH07334118A (ja) | 多階調表示装置 | |
JPH06161400A (ja) | 階調表示方式 | |
JP2733052B2 (ja) | 液晶表示装置の駆動方法及び駆動装置 | |
JP2942229B2 (ja) | 液晶表示装置 | |
JP2568014B2 (ja) | 液晶表示装置の駆動方法、及びその装置 | |
JP3146448B2 (ja) | 液晶表示装置 | |
JP3054149B2 (ja) | 液晶表示装置 | |
JP3015014B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |