JP2870014B2 - Ｅｃｌ回路 - Google Patents
Ｅｃｌ回路Info
- Publication number
- JP2870014B2 JP2870014B2 JP1106235A JP10623589A JP2870014B2 JP 2870014 B2 JP2870014 B2 JP 2870014B2 JP 1106235 A JP1106235 A JP 1106235A JP 10623589 A JP10623589 A JP 10623589A JP 2870014 B2 JP2870014 B2 JP 2870014B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitter
- resistor
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はECL回路に関し、特にそのエミッタフォロワ
出力回路部の回路構成に関する。
出力回路部の回路構成に関する。
従来、高速論理回路として多く用いられているもの
に、差動増幅回路とエミッタフォロワ出力回路を組合せ
たECL回路がある。このエミッタフォロワ出力回路部
は、差動増幅回路の出力をレベルシフトするものである
が、高速動作として次の働きをする。
に、差動増幅回路とエミッタフォロワ出力回路を組合せ
たECL回路がある。このエミッタフォロワ出力回路部
は、差動増幅回路の出力をレベルシフトするものである
が、高速動作として次の働きをする。
差動増幅回路出力が低電位レベル（以下ロウという）
から高電位レベル（以下ハイという）に変化した場合、
出力に接続された負荷容量は、エミッタフォロワ出力ト
ランジスタにより充電されるため、高速で立上がる。ま
た、差動増幅回路出力がハイからロウに変化した場合、
負荷容量は出力と低位側電源との間に接続された比較的
低インピーダンスの抵抗もしくは定電流源により放電さ
れ、高速に立下がり、このエミッタフォロワ出力回路の
働きにより、高速動作を実現している。
から高電位レベル（以下ハイという）に変化した場合、
出力に接続された負荷容量は、エミッタフォロワ出力ト
ランジスタにより充電されるため、高速で立上がる。ま
た、差動増幅回路出力がハイからロウに変化した場合、
負荷容量は出力と低位側電源との間に接続された比較的
低インピーダンスの抵抗もしくは定電流源により放電さ
れ、高速に立下がり、このエミッタフォロワ出力回路の
働きにより、高速動作を実現している。
第３図は従来の終端抵抗構成によるECL回路の一例の
回路図を示す。図において、入力トランジスタ8,9の各
ベースはそれぞれ入力端子1,2へ接続され、各エミッタ
は共通接続されて定電流源７を介して低位側電源５に接
続され、各コレクタは共通接続されて提供12を介して高
位側電源４に接続されている。また、比較トランジスタ
10のベースには基準電圧６が印加され、エミッタは入力
トランジスタ8,9のエミッタに接続され、コレクタは抵
抗13を介して高位側電源４に接続され、このコレクタか
ら出力信号を取出し差動増幅回路が構成される。
回路図を示す。図において、入力トランジスタ8,9の各
ベースはそれぞれ入力端子1,2へ接続され、各エミッタ
は共通接続されて定電流源７を介して低位側電源５に接
続され、各コレクタは共通接続されて提供12を介して高
位側電源４に接続されている。また、比較トランジスタ
10のベースには基準電圧６が印加され、エミッタは入力
トランジスタ8,9のエミッタに接続され、コレクタは抵
抗13を介して高位側電源４に接続され、このコレクタか
ら出力信号を取出し差動増幅回路が構成される。
一方、エミッタフォロワトランジスタ11のベースは、
差動増幅回路の出力である比較トランジスタ10のコレク
タに接続され、コレクタは高位側電源４に接続され、エ
ミッタは抵抗14を介して低位側電源５に接続され、エミ
ッタフォロワ出力回路がエミッタフォロワトランジスタ
11と抵抗14により構成され、ECL回路の出力は出力端子
３に接続される。
差動増幅回路の出力である比較トランジスタ10のコレク
タに接続され、コレクタは高位側電源４に接続され、エ
ミッタは抵抗14を介して低位側電源５に接続され、エミ
ッタフォロワ出力回路がエミッタフォロワトランジスタ
11と抵抗14により構成され、ECL回路の出力は出力端子
３に接続される。
この回路で、入力端子1,2の信号に対し出力端子３の
信号はOR論理となる。なお、負荷容量15は出力端子３の
負荷容量であり、次段のECL回路の入力端子へ接続する
配線の容量等を含む。
信号はOR論理となる。なお、負荷容量15は出力端子３の
負荷容量であり、次段のECL回路の入力端子へ接続する
配線の容量等を含む。
このECL回路の高速動作は、エミッタフォロワトラン
ジスタ11による負荷容量15の充電、抵抗14による負荷容
量15の放電により実現される。
ジスタ11による負荷容量15の充電、抵抗14による負荷容
量15の放電により実現される。
このようなECL回路を用いて集積回路を構成した場
合、エミッタフォロワ型出力トランジスタのエミッタと
低位側電源間に接続されるべき抵抗もしくは定電流源
が、存在しなくとも論理は正常に動作するが、立下がり
の動作速度度は極端に遅くなる。
合、エミッタフォロワ型出力トランジスタのエミッタと
低位側電源間に接続されるべき抵抗もしくは定電流源
が、存在しなくとも論理は正常に動作するが、立下がり
の動作速度度は極端に遅くなる。
第３図において、抵抗14が回路上ない場合でも比較ト
ランジスタ10のコレクタ電域がハイのとき出力端子３も
ハイとなる。ここで比較トランジスタ10のコレクタ電位
がロウに変化した時、出力端子３は次段のECL回路を駆
動できなくなりロウとなる。この場合、負荷容量15に蓄
積された電荷は次段のECL回路のベース入力電流により
放電させることになり抵抗14による低インピーダンスの
放電経路がないため応答は極めて遅くなる。
ランジスタ10のコレクタ電域がハイのとき出力端子３も
ハイとなる。ここで比較トランジスタ10のコレクタ電位
がロウに変化した時、出力端子３は次段のECL回路を駆
動できなくなりロウとなる。この場合、負荷容量15に蓄
積された電荷は次段のECL回路のベース入力電流により
放電させることになり抵抗14による低インピーダンスの
放電経路がないため応答は極めて遅くなる。
集積回路を製造する場合、信号配線の断線、コンタク
ト開孔不良等はある確率で必ず発生するものである。こ
の種の不良は通常、回路動作試験にて除去されるべきも
のであるが、第３図における抵抗14のみが回路接続され
ていないというような不良は、論理が正常となるため、
回路動作試験では除去できない。そのため、他の論理回
路では動作試験および消費電流試験を行なうことによ
り、回路の延長時間試験を省くことが可能であっても、
ECL回路では別に遅延時間試験を行なわない限り、この
種の不良を除去できないという問題がある。
ト開孔不良等はある確率で必ず発生するものである。こ
の種の不良は通常、回路動作試験にて除去されるべきも
のであるが、第３図における抵抗14のみが回路接続され
ていないというような不良は、論理が正常となるため、
回路動作試験では除去できない。そのため、他の論理回
路では動作試験および消費電流試験を行なうことによ
り、回路の延長時間試験を省くことが可能であっても、
ECL回路では別に遅延時間試験を行なわない限り、この
種の不良を除去できないという問題がある。
しかし、近年集積回路の大規模化に伴ない、ECL回路
により構成される集積回路内のエミッタフォロワ出力部
の数も多大なものとなっており、その全てに対し遅延時
間試験を行なうことは極めて難かしくなってきている。
により構成される集積回路内のエミッタフォロワ出力部
の数も多大なものとなっており、その全てに対し遅延時
間試験を行なうことは極めて難かしくなってきている。
本発明の目的は、このような問題を解決し、エミッタ
フォロワ出力部のエミッタと低位側電源間を接続してい
る低インピーダンス電流経路がなくなった場合、出力端
子のレベルが論理的にハイに固定となるようにし、回路
上の不具合を回路動作試験にて検出することを可能とし
たECL回路を提供することにある。
フォロワ出力部のエミッタと低位側電源間を接続してい
る低インピーダンス電流経路がなくなった場合、出力端
子のレベルが論理的にハイに固定となるようにし、回路
上の不具合を回路動作試験にて検出することを可能とし
たECL回路を提供することにある。
本発明の構成は、ECL回路部の出力側にエミッタフォ
ロワ型出力トランジスタを接続し、このエミッタフォロ
ワ型出力トランジスタのエミッタと低電位側電源との間
に終端抵抗あるいは定電流源が接続されて回路を構成す
るECL回路において、前記エミッタフォロワ型出力トラ
ンジスタのエミッタとベース間に、前記回路の動作レベ
ルに影響を与えない程度の電流を流す抵抗値の抵抗が接
続されたことを特徴とする。
ロワ型出力トランジスタを接続し、このエミッタフォロ
ワ型出力トランジスタのエミッタと低電位側電源との間
に終端抵抗あるいは定電流源が接続されて回路を構成す
るECL回路において、前記エミッタフォロワ型出力トラ
ンジスタのエミッタとベース間に、前記回路の動作レベ
ルに影響を与えない程度の電流を流す抵抗値の抵抗が接
続されたことを特徴とする。
第１図は本発明の第１の実施例の回路図である。本実
施例は、従来例の第３図と同じ素子、端子については共
通の番号で記載しており、入力端子1,2の信号に対し出
力端子３にORの出力論理が得られることも同様である。
本実施例は第３図に対してエミッタフォロワトランジス
タのエミッタとベース間に抵抗16が挿入された点が相違
している。この抵抗16の抵抗値は論理上支障ないように
抵抗14に対し十分な高抵抗値が選択される。
施例は、従来例の第３図と同じ素子、端子については共
通の番号で記載しており、入力端子1,2の信号に対し出
力端子３にORの出力論理が得られることも同様である。
本実施例は第３図に対してエミッタフォロワトランジス
タのエミッタとベース間に抵抗16が挿入された点が相違
している。この抵抗16の抵抗値は論理上支障ないように
抵抗14に対し十分な高抵抗値が選択される。
以下、この回路の動作を説明する。
今、定電流源７の電流値を0.5mA,抵抗12,13の抵抗値
を1.2KΩ，エミッタフォロワトランジスタ11のベースに
印加される論理振幅は600mVとし、また高位側電源４の
電位を0V、低位側電源５の電位を−5.2Vとする。また、
抵抗14,16の抵抗値をそれぞれ4KΩ,10KΩとし、正常に
製造された場合のエミッタフォロワトランジスタ11の順
方向電圧VFは800mVとする。
を1.2KΩ，エミッタフォロワトランジスタ11のベースに
印加される論理振幅は600mVとし、また高位側電源４の
電位を0V、低位側電源５の電位を−5.2Vとする。また、
抵抗14,16の抵抗値をそれぞれ4KΩ,10KΩとし、正常に
製造された場合のエミッタフォロワトランジスタ11の順
方向電圧VFは800mVとする。
ここで抵抗16がない場合は、エミッタフォロワトラン
ジスタ11のベースには比較トランジスタ10のコレクタ電
位がハイで0mV、振幅を600mVとしたのでロウで−600mV
の電位が印加されるが、抵抗16がある場合は、抵抗16の
両端電位が800mVであるので、0.08mAの電流が流れ、こ
の電流が抵抗13に加わることから96mVがハイおよびロウ
レベルに加算され、エミッタフォロワトランジスタ11の
ベースに印加されるハイは−96mV,ロウは−696mVとな
る。順方向電圧VFが800mVであるため、出力端子３のハ
イは−896mV,ロウは−1496mVとなり、このとき抵抗14に
流れる電流はハイ時が1.076mA、ロウ時が0.926mAとな
る。
ジスタ11のベースには比較トランジスタ10のコレクタ電
位がハイで0mV、振幅を600mVとしたのでロウで−600mV
の電位が印加されるが、抵抗16がある場合は、抵抗16の
両端電位が800mVであるので、0.08mAの電流が流れ、こ
の電流が抵抗13に加わることから96mVがハイおよびロウ
レベルに加算され、エミッタフォロワトランジスタ11の
ベースに印加されるハイは−96mV,ロウは−696mVとな
る。順方向電圧VFが800mVであるため、出力端子３のハ
イは−896mV,ロウは−1496mVとなり、このとき抵抗14に
流れる電流はハイ時が1.076mA、ロウ時が0.926mAとな
る。
このように抵抗16によりハイ，ロウのレベルシフト値
は変化するものの回路の基本動作は従来例と同じである
ため、回路動作の高速性は維持できる。
は変化するものの回路の基本動作は従来例と同じである
ため、回路動作の高速性は維持できる。
ここで抵抗14が製造上の不具合により、接続されない
場合を考える。
場合を考える。
この場合、出力端子３の負荷として、第１図と同じ回
路の入力端子１に相当するものが６回路接続されてお
り、全てのトランジスタのhFEが100であるとする。この
とき定電流源が0.5mAであるから、入力端子１のベース
電流は0.005mAとなり、また６個分の負荷であるから、
出力端子から流れ出す合計の負荷駆動電流は0.03mAとな
り、元々のエミッタフォロワ電流（約1mA）に比較し極
端に少なくなる。この電流は抵抗16に流れ、抵抗16の両
端電圧は300mVとなる。
路の入力端子１に相当するものが６回路接続されてお
り、全てのトランジスタのhFEが100であるとする。この
とき定電流源が0.5mAであるから、入力端子１のベース
電流は0.005mAとなり、また６個分の負荷であるから、
出力端子から流れ出す合計の負荷駆動電流は0.03mAとな
り、元々のエミッタフォロワ電流（約1mA）に比較し極
端に少なくなる。この電流は抵抗16に流れ、抵抗16の両
端電圧は300mVとなる。
この電圧ではエミッタフォロワトランジスタ11はオン
せず、抵抗16がない場合、前述と同様に比較トランジス
タ10のコレクタ電位がハイで0mV、ロウで−600mVの電位
が印加されるが、抵抗16がある場合は、抵抗13と抵抗16
を0.03mAの電流が流れるため、比較トランジスタ10のコ
レクタ電位はハイで−36mV、ロウで−636mVとなる。こ
の際抵抗16の両端電圧が300mVであるから、結局出力端
子３の８レベルはハイ時に−336mV,ロウ時に−936mVと
なり、論理的にロウと扱われない電位となり、すなわち
ハイ固定となる。従って、抵抗14が接続されていないこ
とを論理動作試験で検出可能となる。
せず、抵抗16がない場合、前述と同様に比較トランジス
タ10のコレクタ電位がハイで0mV、ロウで−600mVの電位
が印加されるが、抵抗16がある場合は、抵抗13と抵抗16
を0.03mAの電流が流れるため、比較トランジスタ10のコ
レクタ電位はハイで−36mV、ロウで−636mVとなる。こ
の際抵抗16の両端電圧が300mVであるから、結局出力端
子３の８レベルはハイ時に−336mV,ロウ時に−936mVと
なり、論理的にロウと扱われない電位となり、すなわち
ハイ固定となる。従って、抵抗14が接続されていないこ
とを論理動作試験で検出可能となる。
本実施例では、エミッタフォロワ用の抵抗14の終端電
位を低位側電位５の−5.2Vとしたが、回路構成上、エミ
ッタフォロワ終端用の別電源に終端する場合もあり、全
く同様の説明ができる。
位を低位側電位５の−5.2Vとしたが、回路構成上、エミ
ッタフォロワ終端用の別電源に終端する場合もあり、全
く同様の説明ができる。
第２図は本発明の第２の実施例の回路図である。本実
施例は、第１図の抵抗14を定電流源17に置き替えたもの
であり、その他の回路構成は全て第１図と同一である。
施例は、第１図の抵抗14を定電流源17に置き替えたもの
であり、その他の回路構成は全て第１図と同一である。
この場合、定電流源17の電流値を1mAとすれば、出力
端子３のハイ，ロウにかかわりなくこの電流値は一定で
あり、また抵抗14を定電流源17に置き替えれば、正常に
製造された場合の出力レベルの関係は、第１図の場合と
同様に説明できる。
端子３のハイ，ロウにかかわりなくこの電流値は一定で
あり、また抵抗14を定電流源17に置き替えれば、正常に
製造された場合の出力レベルの関係は、第１図の場合と
同様に説明できる。
このように第２の実施例においても、定電流源17が接
続されていない場合には出力端子３の電位はハイ固定と
なり、論理動作試験において、その不具合を検出可能と
なる。
続されていない場合には出力端子３の電位はハイ固定と
なり、論理動作試験において、その不具合を検出可能と
なる。
以上説明したように本発明は、ECL回路のエミッタフ
ォロワトランジスタのエミッタとベース間に抵抗を挿入
することにより、出力端子の負荷容量の放電用素子が回
路上接続されないような不具合が生じた場合でも、論理
動作試験だけによりその不具合を検出することができる
という効果がある。
ォロワトランジスタのエミッタとベース間に抵抗を挿入
することにより、出力端子の負荷容量の放電用素子が回
路上接続されないような不具合が生じた場合でも、論理
動作試験だけによりその不具合を検出することができる
という効果がある。
第１図，第２図は本発明の第１および第２の実施例の回
路図、第３図は従来のECL回路の一例の回路図である。 1,2……入力端子、３……出力端子、４……高位側電
源、５……低位側電源、６……基準電圧、7,17……定電
流源、8,9……入力トランジスタ、10……比較トランジ
スタ、11……エミッタフォロワトランジスタ、12,13,1
4,16……抵抗、15……負荷容量。
路図、第３図は従来のECL回路の一例の回路図である。 1,2……入力端子、３……出力端子、４……高位側電
源、５……低位側電源、６……基準電圧、7,17……定電
流源、8,9……入力トランジスタ、10……比較トランジ
スタ、11……エミッタフォロワトランジスタ、12,13,1
4,16……抵抗、15……負荷容量。
Claims (1)
- 【請求項１】ECL回路部の出力側にエミッタフォロワ型
出力トランジスタを接続し、このエミッタフォロワ型出
力トランジスタのエミッタと低電位側電源との間に終端
抵抗あるいは定電流源が接続されて回路を構成するECL
回路において、前記エミッタフォロワ型出力トランジス
タのエミッタとベース間に、前記回路の動作レベルに影
響を与えない程度の電流を流す抵抗値の抵抗が接続され
たことを特徴とするECL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106235A JP2870014B2 (ja) | 1989-04-25 | 1989-04-25 | Ｅｃｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106235A JP2870014B2 (ja) | 1989-04-25 | 1989-04-25 | Ｅｃｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284079A JPH02284079A (ja) | 1990-11-21 |
| JP2870014B2 true JP2870014B2 (ja) | 1999-03-10 |
Family
ID=14428462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106235A Expired - Lifetime JP2870014B2 (ja) | 1989-04-25 | 1989-04-25 | Ｅｃｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870014B2 (ja) |
-
1989
- 1989-04-25 JP JP1106235A patent/JP2870014B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02284079A (ja) | 1990-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0050008A2 (en) | Semiconductor device | |
| US5521536A (en) | Integrated circuit device having different signal transfer circuits for wirings with different lengths | |
| US4045690A (en) | High speed differential to ttl converter | |
| US5179293A (en) | Bipolar output stage switching circuit | |
| JP2870014B2 (ja) | Ｅｃｌ回路 | |
| US5343479A (en) | Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers | |
| US5041747A (en) | Delay regulation circuit | |
| US5371423A (en) | Tri-state-capable driver circuit | |
| US5923899A (en) | System for generating configuration output signal responsive to configuration input signal, enabling configuration, and providing status signal identifying enabled configuration responsive to the output signal | |
| KR940010422B1 (ko) | 테스트회로를 갖춘 반도체 집적회로장치 | |
| JP2760017B2 (ja) | 論理回路 | |
| JPS62247269A (ja) | ３−電圧レベル検出器 | |
| JPH03229177A (ja) | 第１、第２の回路を有する集積回路 | |
| EP0133215B1 (en) | Circuit for dc testing of logic circuits | |
| JPH03108912A (ja) | 電流切替形論理回路の出力回路 | |
| JP2826504B2 (ja) | 半導体集積回路 | |
| JP2778067B2 (ja) | 電流切換型論理回路 | |
| JPS62146014A (ja) | エミツタ結合論理回路 | |
| JP2808783B2 (ja) | 電流切り替え型差動論理回路 | |
| JPH0572646B2 (ja) | ||
| US5396182A (en) | Low signal margin detect circuit | |
| JP2806744B2 (ja) | 半導体集積回路 | |
| JP3144797B2 (ja) | データ一致検出回路を内蔵した半導体集積回路 | |
| JP3076267B2 (ja) | 半導体集積回路 | |
| JPS6330719B2 (ja) |