JP2865325B2 - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JP2865325B2 JP2865325B2 JP25487189A JP25487189A JP2865325B2 JP 2865325 B2 JP2865325 B2 JP 2865325B2 JP 25487189 A JP25487189 A JP 25487189A JP 25487189 A JP25487189 A JP 25487189A JP 2865325 B2 JP2865325 B2 JP 2865325B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- semiconductor laser
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、屈折率ガイド型半導体レーザ装置に関す
る。
る。
（従来の技術） 半導体レーザのエピタキシャル成長方法として従来の
液相エピタキシャル成長（LPE）に代わって、有機金属
気相成長法（MOCVD）や分子ビームエピタキシャル成長
法（MBE）などが広く使われるようになってきた。これ
らの成長方法はLPEに比較して量産性や制御性が格段に
優れているが、屈折率ガイド型半導体レーザの活性領域
周囲の厚い埋め込み領域の成長に適さないという問題が
あった。これは、成長速度が遅いこと、深い段差がある
平坦な埋め込み成長が困難であることなどによる。この
ような成長方法に適合したレーザ構造として、レーザ活
性層のヘテロpn接合とクラッド層のpn接合との拡散電位
差を利用した電流狭搾構造があげられる。しかしこのタ
イプのレーザでは、高注入時にクラッド層pn接合にかか
る電圧が拡散電位を越えてクラッド層pn接合がターンオ
ンしてしまい、大きなリーク電流が流れるという問題が
あった。以下この問題を具体的に説明する。
液相エピタキシャル成長（LPE）に代わって、有機金属
気相成長法（MOCVD）や分子ビームエピタキシャル成長
法（MBE）などが広く使われるようになってきた。これ
らの成長方法はLPEに比較して量産性や制御性が格段に
優れているが、屈折率ガイド型半導体レーザの活性領域
周囲の厚い埋め込み領域の成長に適さないという問題が
あった。これは、成長速度が遅いこと、深い段差がある
平坦な埋め込み成長が困難であることなどによる。この
ような成長方法に適合したレーザ構造として、レーザ活
性層のヘテロpn接合とクラッド層のpn接合との拡散電位
差を利用した電流狭搾構造があげられる。しかしこのタ
イプのレーザでは、高注入時にクラッド層pn接合にかか
る電圧が拡散電位を越えてクラッド層pn接合がターンオ
ンしてしまい、大きなリーク電流が流れるという問題が
あった。以下この問題を具体的に説明する。
第９図はこのような拡散電位差による電流狭搾構造を
持つ半導体レーザの断面図である。この半導体レーザ
は、キャリア密度３×1018cm-3のｎ型InP基板１上に積
層された厚さ１μｍ、キャリア密度１×1018cm-3のｎ型
InPバッファ兼クラッド層（第一半導体層）２と、その
上にストライプ状に形成された幅1.5μｍ、厚さ0.1μｍ
のアンドープIn1-xGaxAsyP1-y（波長1.3μｍ相当の組
成）からなる活性層（第三半導体層）３と、活性層３と
第一半導体層２の上の積層された厚さ１μｍ、キャリア
密度１×1018cm-3のｐ型InPクラッド層（第二半導体
層）６と、ｐ型InP層６の上に形成された厚さ0.5μｍ、
キャリア密度５×1018cm-3のｐ型In1-xGaxAsyP1-yコン
タクト層７と、基板１の下部に設けられたAuGe電極８
と、コンタクト層７の上に設けられたAuZn/Ti/Pt/Au電
極９とからなる。リーク電流を減らすため、ｎ型クラッ
ド層６から上は幅16μｍのメサ構造10にして、埋め込み
ヘテロ接合の面積を小さくしている。なお、図には明示
されていないが、共振器端面はへき開により形成されて
おり、共振器長は400μｍである。へき開面のうち出射
側には反射率0.1％の低反射率コーティングが施されて
おり、他方のへき開面には反射率90％の多層膜高反射率
コーティングが施されている。この半導体レーザ・チッ
プは適切なパッケージにマウントおよびボンディングさ
れている。発振波長は1.3μｍである。
持つ半導体レーザの断面図である。この半導体レーザ
は、キャリア密度３×1018cm-3のｎ型InP基板１上に積
層された厚さ１μｍ、キャリア密度１×1018cm-3のｎ型
InPバッファ兼クラッド層（第一半導体層）２と、その
上にストライプ状に形成された幅1.5μｍ、厚さ0.1μｍ
のアンドープIn1-xGaxAsyP1-y（波長1.3μｍ相当の組
成）からなる活性層（第三半導体層）３と、活性層３と
第一半導体層２の上の積層された厚さ１μｍ、キャリア
密度１×1018cm-3のｐ型InPクラッド層（第二半導体
層）６と、ｐ型InP層６の上に形成された厚さ0.5μｍ、
キャリア密度５×1018cm-3のｐ型In1-xGaxAsyP1-yコン
タクト層７と、基板１の下部に設けられたAuGe電極８
と、コンタクト層７の上に設けられたAuZn/Ti/Pt/Au電
極９とからなる。リーク電流を減らすため、ｎ型クラッ
ド層６から上は幅16μｍのメサ構造10にして、埋め込み
ヘテロ接合の面積を小さくしている。なお、図には明示
されていないが、共振器端面はへき開により形成されて
おり、共振器長は400μｍである。へき開面のうち出射
側には反射率0.1％の低反射率コーティングが施されて
おり、他方のへき開面には反射率90％の多層膜高反射率
コーティングが施されている。この半導体レーザ・チッ
プは適切なパッケージにマウントおよびボンディングさ
れている。発振波長は1.3μｍである。
電流注入レベルが低い場合は、活性層３を含むダブル
ヘテロpn接合２−３−６と、活性層６のない部分のホモ
pn接合２−６との拡散電位差により、電流は有効に活性
層pn接合内に閉じ込められる。しかしながら、電流注入
レベルを上げていくとpn接合にかかる電圧が高くなって
くるので、印加電圧がホモpn接合の拡散電位を越えるあ
たりから急激にホモpn接合のリーク電流が増加し始め
る。この特性を第３図に点線で示す。注入電流150mA近
辺からリーク電流が急増するので、光出力は140mW付近
で飽和してしまう。このように、拡散電位差により電流
狭搾を行う従来構造の半導体レーザには、高注入時に大
きなリーク電流が流れ、大きな光出力が得られないとい
う問題があった。
ヘテロpn接合２−３−６と、活性層６のない部分のホモ
pn接合２−６との拡散電位差により、電流は有効に活性
層pn接合内に閉じ込められる。しかしながら、電流注入
レベルを上げていくとpn接合にかかる電圧が高くなって
くるので、印加電圧がホモpn接合の拡散電位を越えるあ
たりから急激にホモpn接合のリーク電流が増加し始め
る。この特性を第３図に点線で示す。注入電流150mA近
辺からリーク電流が急増するので、光出力は140mW付近
で飽和してしまう。このように、拡散電位差により電流
狭搾を行う従来構造の半導体レーザには、高注入時に大
きなリーク電流が流れ、大きな光出力が得られないとい
う問題があった。
（発明の解決しようとする課題） 以上のように、従来の拡散電位差により電流狭搾を行
う半導体レーザでは、高注入時に大きなリーク電流が流
れ、大きな光出力が得られないという問題があった。
う半導体レーザでは、高注入時に大きなリーク電流が流
れ、大きな光出力が得られないという問題があった。
本発明の目的は、拡散電位差により電流狭搾を行う半
導体レーザにおいて、高注入時のリーク電流を低減し、
大きな光出力が得られる半導体レーザを提供することに
ある。
導体レーザにおいて、高注入時のリーク電流を低減し、
大きな光出力が得られる半導体レーザを提供することに
ある。
［発明の構成］ （課題を解決するための手段） 本発明は、第一導電型の第一半導体層（第一のクラッ
ド層）と第二導電型の第二半導体層（第二のクラッド
層）との間にストライプ状に形成されかつ第一および第
二半導体層よりも禁制帯幅の狭い第三半導体層（活性
層）と、第一及び第二半導体層を介して第三半導体層に
電流を注入する手段とを備えた埋め込みヘテロ構造の半
導体レーザ装置において、第一半導体層第二半導体層と
の間の領域であってかつストライプ状の活性層より外側
の領域（埋め込み領域）に、第一半導体層よりも禁制帯
幅が広くかつ第一半導体層とは格子定数が異なる厚さ25
nm以下のアンドープ第四半導体層［スードモルフィック
（pseudomorphic）層］が形成され、第四半導体層と第
二半導体層との間第四半導体層よりも禁制帯幅が狭い第
一導電型の第五半導体層とが形成され、第二半導体層と
第五半導体層とはpn接合を形成している半導体レーザ装
置である。
ド層）と第二導電型の第二半導体層（第二のクラッド
層）との間にストライプ状に形成されかつ第一および第
二半導体層よりも禁制帯幅の狭い第三半導体層（活性
層）と、第一及び第二半導体層を介して第三半導体層に
電流を注入する手段とを備えた埋め込みヘテロ構造の半
導体レーザ装置において、第一半導体層第二半導体層と
の間の領域であってかつストライプ状の活性層より外側
の領域（埋め込み領域）に、第一半導体層よりも禁制帯
幅が広くかつ第一半導体層とは格子定数が異なる厚さ25
nm以下のアンドープ第四半導体層［スードモルフィック
（pseudomorphic）層］が形成され、第四半導体層と第
二半導体層との間第四半導体層よりも禁制帯幅が狭い第
一導電型の第五半導体層とが形成され、第二半導体層と
第五半導体層とはpn接合を形成している半導体レーザ装
置である。
（作用） 第一半導体層と第二半導体層はクラッド層で、第三半
導体層（活性層）より禁制帯幅が大きく、活性層へ電子
と正孔を注入する役割と、活性層に光を閉じ込める役割
を合せ持つ。活性層への電流閉じ込めは、活性層とクラ
ッド層とで形成されたダブルヘテロpn接合と第二半導体
Ｉ層と第五半導体層の間に形成された埋め込みpn接合と
の間の拡散電位差により達成される。電流注入レベルが
低い場合は埋め込みpn接合がオンしないのでリーク電流
は流れない。電流注入レベルを上げていくと埋め込みpn
接合にかかる電圧が大きくなってリーク電流が流れ始め
る。このとき従来の半導体レーザでは急速にリーク電流
が増加してしまうが、本発明の半導体レーザでは第四半
導体層が障壁となるので、リーク電流の増加を抑えるこ
とができる。
導体層（活性層）より禁制帯幅が大きく、活性層へ電子
と正孔を注入する役割と、活性層に光を閉じ込める役割
を合せ持つ。活性層への電流閉じ込めは、活性層とクラ
ッド層とで形成されたダブルヘテロpn接合と第二半導体
Ｉ層と第五半導体層の間に形成された埋め込みpn接合と
の間の拡散電位差により達成される。電流注入レベルが
低い場合は埋め込みpn接合がオンしないのでリーク電流
は流れない。電流注入レベルを上げていくと埋め込みpn
接合にかかる電圧が大きくなってリーク電流が流れ始め
る。このとき従来の半導体レーザでは急速にリーク電流
が増加してしまうが、本発明の半導体レーザでは第四半
導体層が障壁となるので、リーク電流の増加を抑えるこ
とができる。
第四半導体層を障壁として使うためには、第四半導体
層の禁制帯幅を第一および第五半導体層の禁制帯幅より
十分に大きくする必要があるが、一般に第一半導体層に
格子整合する半導体層を用いると十分な障壁高さを得る
ことは難しい。しかし、格子整合がとれなくても半導体
層の層厚を十分に薄くすると、転位や非発光再結合中心
のような、素子特性に悪影響を及ぼす欠陥を導入するこ
となしに第四半導体層を弾性的に歪ませてやることがで
きる。このように弾性的に歪んだ薄膜層をスードモルフ
ィック（pseudomorphic）層と呼ぶ。この層の厚さの上
限は材料によって異なるが、一般的な化合物半導体を想
定すると、25nm程度までは致命的な欠陥を形成すること
なしに歪ませることが可能である。なお十分な障壁効果
を得るためには、トンネル電流が流れない程度の厚さが
必要である。本発明は、このような第四半導体層とし
て、禁制帯幅が大きなスードモルフィック層を用いてい
る。
層の禁制帯幅を第一および第五半導体層の禁制帯幅より
十分に大きくする必要があるが、一般に第一半導体層に
格子整合する半導体層を用いると十分な障壁高さを得る
ことは難しい。しかし、格子整合がとれなくても半導体
層の層厚を十分に薄くすると、転位や非発光再結合中心
のような、素子特性に悪影響を及ぼす欠陥を導入するこ
となしに第四半導体層を弾性的に歪ませてやることがで
きる。このように弾性的に歪んだ薄膜層をスードモルフ
ィック（pseudomorphic）層と呼ぶ。この層の厚さの上
限は材料によって異なるが、一般的な化合物半導体を想
定すると、25nm程度までは致命的な欠陥を形成すること
なしに歪ませることが可能である。なお十分な障壁効果
を得るためには、トンネル電流が流れない程度の厚さが
必要である。本発明は、このような第四半導体層とし
て、禁制帯幅が大きなスードモルフィック層を用いてい
る。
（実施例） 第１図は、本発明の第一実施例に係わる半導体レーザ
の概略断面図である。この半導体レーザは、キャリア密
度３×1018cm-3のｎ型InP基板１上に積層された厚さ１
μｍ、キャリア密度１×1018cm-3のｎ型InPバッファ兼
クラッド層（第一半導体層）２と、その上に幅1.5μｍ
のストライプ状に形成された厚さ0.1μｍのアンドープI
n1-xGaxAsyP1-y（波長1.3μｍ相当の組成）からなる活
性層（第三半導体層）３と、第一のクラッド層２上であ
って活性層３の外側の部分に形成された厚さ10nmのアン
ドープ・スードモルフィックIn0.5Ga0.5Ｐ層（第四半導
体層）４と、スードモルフィック層４の上に積層され
た、厚さ0.09μｍ、キャリア密度１×1018cm-3のｎ型In
P層（第五半導体層）５と、活性層３と第五半導体層５
の上に積層された、厚さ１μｍ、キャリア密度１×1018
cm-3のｐ型InPクラッド層（第二半導体層）６と、ｐ型I
nP層６の上に形成された、厚さ0.5μｍ、キャリア密度
５×1018cm-3のｐ型In1-xGaxAsyP1-yコンタクト層７
と、基板１の下部に設けられたAuGe電極８と、ｐ型コン
タクト層７の上に設けられたAuZn/Ti/Pt/Au電極9a、9b
とからなる。リーク電流を減らすため、ｎ型クラッド層
２から上は幅16μｍのメサ10にして、埋め込みヘテロ接
合の面積を小さくしている。
の概略断面図である。この半導体レーザは、キャリア密
度３×1018cm-3のｎ型InP基板１上に積層された厚さ１
μｍ、キャリア密度１×1018cm-3のｎ型InPバッファ兼
クラッド層（第一半導体層）２と、その上に幅1.5μｍ
のストライプ状に形成された厚さ0.1μｍのアンドープI
n1-xGaxAsyP1-y（波長1.3μｍ相当の組成）からなる活
性層（第三半導体層）３と、第一のクラッド層２上であ
って活性層３の外側の部分に形成された厚さ10nmのアン
ドープ・スードモルフィックIn0.5Ga0.5Ｐ層（第四半導
体層）４と、スードモルフィック層４の上に積層され
た、厚さ0.09μｍ、キャリア密度１×1018cm-3のｎ型In
P層（第五半導体層）５と、活性層３と第五半導体層５
の上に積層された、厚さ１μｍ、キャリア密度１×1018
cm-3のｐ型InPクラッド層（第二半導体層）６と、ｐ型I
nP層６の上に形成された、厚さ0.5μｍ、キャリア密度
５×1018cm-3のｐ型In1-xGaxAsyP1-yコンタクト層７
と、基板１の下部に設けられたAuGe電極８と、ｐ型コン
タクト層７の上に設けられたAuZn/Ti/Pt/Au電極9a、9b
とからなる。リーク電流を減らすため、ｎ型クラッド層
２から上は幅16μｍのメサ10にして、埋め込みヘテロ接
合の面積を小さくしている。
この半導体チップは３回のMOCVD成長により作成され
る。１回目の成長でｎ型クラッド層２、活性層３を成長
し、活性層３をSiO2膜をマスクとしてストライプ状に硫
酸／過酸化水素系エッチング液でエッチングする。そし
てそのSiO2膜をマスクとして、活性層３のない部分にス
ードモルフィック層４と第五半導体層５を成長する（２
回目の成長）。この選択成長の段差は小さいので、段差
付近に異常成長が起こることはない。次ぎにSiO2膜を除
去して、全体をｐ型クラッド層６とｐ型コンタクト層７
で平坦に埋める（３回目の成長）。エッチングによりメ
サ10を形成した後、表面全体をSiNx膜11でおおい、メサ
10上のSiNx膜11に開口を設け、リフトオフによりAuZn電
極9aを形成する。さらにTi/Pt/Auパッド9bと裏面のAuGe
電極８をそれぞれ蒸着し、へき開することによりこのレ
ーザ・チップが形成される。
る。１回目の成長でｎ型クラッド層２、活性層３を成長
し、活性層３をSiO2膜をマスクとしてストライプ状に硫
酸／過酸化水素系エッチング液でエッチングする。そし
てそのSiO2膜をマスクとして、活性層３のない部分にス
ードモルフィック層４と第五半導体層５を成長する（２
回目の成長）。この選択成長の段差は小さいので、段差
付近に異常成長が起こることはない。次ぎにSiO2膜を除
去して、全体をｐ型クラッド層６とｐ型コンタクト層７
で平坦に埋める（３回目の成長）。エッチングによりメ
サ10を形成した後、表面全体をSiNx膜11でおおい、メサ
10上のSiNx膜11に開口を設け、リフトオフによりAuZn電
極9aを形成する。さらにTi/Pt/Auパッド9bと裏面のAuGe
電極８をそれぞれ蒸着し、へき開することによりこのレ
ーザ・チップが形成される。
なお、図には明示されていないが、共振器端面はへき
開により形成されており、共振器長は400μｍである。
へき開面のうち出射側には反射率0.1％の低反射率コー
ティングが施されており、他方のへき開面には反射率90
％の多層膜高反射率コーティングが施されている。この
半導体レーザ・チップは適切なパッケージにマウントお
よびボンディングされている。発振波長は1.3μｍ、発
振閾値は12.4mAである。
開により形成されており、共振器長は400μｍである。
へき開面のうち出射側には反射率0.1％の低反射率コー
ティングが施されており、他方のへき開面には反射率90
％の多層膜高反射率コーティングが施されている。この
半導体レーザ・チップは適切なパッケージにマウントお
よびボンディングされている。発振波長は1.3μｍ、発
振閾値は12.4mAである。
次に、このレーザの埋め込み部の効果を、従来例と比
較して説明する。第２図（ａ）はこの半導体レーザの1.
2Vの電圧印加時における埋め込み部のバンド・ダイヤグ
ラム、第２図（ｂ）は従来の半導体レーザの1.2V印加時
における埋め込み部のバンド・ダイヤグラムである。φ
ｅはφｈは、それぞれ電子と正孔に対する擬フェルミポ
テンシャルである。スードモルフィックInGaP層４は伝
導帯Ecに大きな障壁を形成し、価電子帯Evの障壁は小さ
い。どちらのレーザでも埋め込みpn接合がターンオンし
ているが、本実施例（ａ）の場合はスードモルフィック
層４が電子に対する障壁として働くため、この部分で約
0.25Vの電圧降下が起っている。従って、埋め込みpn接
合５−６にかかる電圧（Vpn≒φｅ−φｈ≒0.95V）は従
来の埋め込みpn接合２−６にかかる電圧（Vpn≒φｅ−
φｈ≒1.20V）と比較して小さくなっている。従って、
第五半導体層を正孔に対する障壁と見なす事もできる。
このため、本実施例の半導体レーザの埋め込みpn接合を
流れる電流は従来例のレーザの場合と比べて大幅に低減
される。本実施例の半導体レーザと従来例の半導体レー
ザの電流対光出力特性を第３図で比較する。従来例の半
導体レーザ（点線）では150mA近辺からリーク電流が急
激に増加するので光出力は140mW付近で飽和する。一
方、本発明の半導体レーザ（実線）では若干のリーク電
流はあるものの、その増加はスードモルフィック障壁層
４の存在により抑制されるので、200mW以上の高出力動
作が可能になる。また、この結果、消費電力や熱の発生
も低減でき、信頼性も向上する。
較して説明する。第２図（ａ）はこの半導体レーザの1.
2Vの電圧印加時における埋め込み部のバンド・ダイヤグ
ラム、第２図（ｂ）は従来の半導体レーザの1.2V印加時
における埋め込み部のバンド・ダイヤグラムである。φ
ｅはφｈは、それぞれ電子と正孔に対する擬フェルミポ
テンシャルである。スードモルフィックInGaP層４は伝
導帯Ecに大きな障壁を形成し、価電子帯Evの障壁は小さ
い。どちらのレーザでも埋め込みpn接合がターンオンし
ているが、本実施例（ａ）の場合はスードモルフィック
層４が電子に対する障壁として働くため、この部分で約
0.25Vの電圧降下が起っている。従って、埋め込みpn接
合５−６にかかる電圧（Vpn≒φｅ−φｈ≒0.95V）は従
来の埋め込みpn接合２−６にかかる電圧（Vpn≒φｅ−
φｈ≒1.20V）と比較して小さくなっている。従って、
第五半導体層を正孔に対する障壁と見なす事もできる。
このため、本実施例の半導体レーザの埋め込みpn接合を
流れる電流は従来例のレーザの場合と比べて大幅に低減
される。本実施例の半導体レーザと従来例の半導体レー
ザの電流対光出力特性を第３図で比較する。従来例の半
導体レーザ（点線）では150mA近辺からリーク電流が急
激に増加するので光出力は140mW付近で飽和する。一
方、本発明の半導体レーザ（実線）では若干のリーク電
流はあるものの、その増加はスードモルフィック障壁層
４の存在により抑制されるので、200mW以上の高出力動
作が可能になる。また、この結果、消費電力や熱の発生
も低減でき、信頼性も向上する。
この構造は、pnpnサイリスタ類似構造による埋め込み
構造の内部のｐ型埋め込み層をスードモルフィック層４
で置き換えた構成と考えることもできる。しかし、pnpn
構造は一般に厚い埋め込み層により形成しなければなら
ないのに対し、本構造では薄い埋め込み成長でよく、MO
CVDやMBEのような成長方法によく適合する。また、サイ
リスタ類似構造は一旦ターンオンしてしまうと電流抑制
機能が無くなるのに対して、本発明の埋め込み構造はタ
ーンオン後も電流抑制機構が働く。
構造の内部のｐ型埋め込み層をスードモルフィック層４
で置き換えた構成と考えることもできる。しかし、pnpn
構造は一般に厚い埋め込み層により形成しなければなら
ないのに対し、本構造では薄い埋め込み成長でよく、MO
CVDやMBEのような成長方法によく適合する。また、サイ
リスタ類似構造は一旦ターンオンしてしまうと電流抑制
機能が無くなるのに対して、本発明の埋め込み構造はタ
ーンオン後も電流抑制機構が働く。
第４図を参照して、本発明の第二実施例に係る半導体
レーザを説明する。この実施例ではスードモルフィック
障壁層４は、ｐ型クラッド層６とｎ型InP層5bとで形成
されるpn接合の一方の側に複数（例えば２層）設けられ
ている。即ちスードモルフィック層4a上にｎ型InP層5a
が形成され、ｎ型InP層5a上にスードモルフィック層4b
が形成され、スードモルフィック層4b上にｎ型InP層5b
が形成されている。この様にしても先の実施例と同様な
効果を得ることができる。
レーザを説明する。この実施例ではスードモルフィック
障壁層４は、ｐ型クラッド層６とｎ型InP層5bとで形成
されるpn接合の一方の側に複数（例えば２層）設けられ
ている。即ちスードモルフィック層4a上にｎ型InP層5a
が形成され、ｎ型InP層5a上にスードモルフィック層4b
が形成され、スードモルフィック層4b上にｎ型InP層5b
が形成されている。この様にしても先の実施例と同様な
効果を得ることができる。
第５図を参照して、本発明の第三実施例に係る半導体
レーザを説明する。この実施例ではスードモルフィック
障壁層４は、ｐ型クラッド層6bとｎ型InP層５とで形成
されるpn接合の両側に設けられている。即ちスードモル
フィック層4a上にｎ型InP層５が形成され、ｎ型InP層５
上にｐ型クラッド層6bが形成され、ｐ型クラッド層6b上
にスードモルフィック層4bが形成されている。この様に
しても先の実施例と同様な効果を得ることができる。
レーザを説明する。この実施例ではスードモルフィック
障壁層４は、ｐ型クラッド層6bとｎ型InP層５とで形成
されるpn接合の両側に設けられている。即ちスードモル
フィック層4a上にｎ型InP層５が形成され、ｎ型InP層５
上にｐ型クラッド層6bが形成され、ｐ型クラッド層6b上
にスードモルフィック層4bが形成されている。この様に
しても先の実施例と同様な効果を得ることができる。
第６図を参照して、本発明の第四実施例に係る半導体
レーザを説明する。活性層３を流れるキャリアを妨害し
ないように注意すれば、スードモルフィック層４を活性
層３のある部分にまで延ばすことができる。例えば、第
１図の実施例を少し変更して、第６図に示すように、ス
ードモルフィック−InGaP層４を活性層３とｐ型クラッ
ド層６との間に設けても、正孔に対する障壁は低いの
で、活性層３を流れるキャリアへの影響を少なくでき
る。
レーザを説明する。活性層３を流れるキャリアを妨害し
ないように注意すれば、スードモルフィック層４を活性
層３のある部分にまで延ばすことができる。例えば、第
１図の実施例を少し変更して、第６図に示すように、ス
ードモルフィック−InGaP層４を活性層３とｐ型クラッ
ド層６との間に設けても、正孔に対する障壁は低いの
で、活性層３を流れるキャリアへの影響を少なくでき
る。
第７図を参照して、本発明の第五実施例に係る半導体
レーザを説明する。この実施例は、第５図の第三実施例
と第６図の第四実施例との組み合わせである。即ち、ｎ
型InP層５と活性層３の上にｐ型クラッド層6bが形成さ
れ、ｐ型クラッド層6b上にスードモルフィック層4bが形
成され、スードモルフィック層4b上にｐ型クラッド層6a
が形成されている。この様にしても先の実施例と同様な
効果を得ることができる。
レーザを説明する。この実施例は、第５図の第三実施例
と第６図の第四実施例との組み合わせである。即ち、ｎ
型InP層５と活性層３の上にｐ型クラッド層6bが形成さ
れ、ｐ型クラッド層6b上にスードモルフィック層4bが形
成され、スードモルフィック層4b上にｐ型クラッド層6a
が形成されている。この様にしても先の実施例と同様な
効果を得ることができる。
第８図を参照して、本発明の第六実施例に係る半導体
レーザを説明する。この実施例では、ｐ型InP基板１の
上に半導体レーザが形成されている。埋め込み部におい
て、第８図のようにスードモルフィック層４がｐ型クラ
ッド層２、５の中にくるように配置すれば、第１図の実
施例と同様の効果が期待できる。この実施例では、活性
層３の上に形成されたｎ型クラッド層6cが、ｐ型クラッ
ド層５により囲まれている。
レーザを説明する。この実施例では、ｐ型InP基板１の
上に半導体レーザが形成されている。埋め込み部におい
て、第８図のようにスードモルフィック層４がｐ型クラ
ッド層２、５の中にくるように配置すれば、第１図の実
施例と同様の効果が期待できる。この実施例では、活性
層３の上に形成されたｎ型クラッド層6cが、ｐ型クラッ
ド層５により囲まれている。
本発明は上述の実施例に限定されるものではなく、様
々な変形が可能である。例えば、活性層に接して光導波
層が形成されている場合、分布帰還型半導体レーザや分
布ブラッグ反射型半導体レーザ、活性層に量子井戸を有
する半導体レーザ、両端面に無反射コーティングを施し
た進行波形半導体レーザ増幅器、複数の電流注入電極を
有する軸方向不均一注入機能レーザ（波長可変レーザな
ど）、双安定レーザなど、様々な形態の半導体レーザに
応用できる。また、本発明のスードモルフィック障壁層
は電流閉じ込め層のほか、共振器端面近傍の活性層を取
り除いたいわゆる窓構造半導体レーザの窓の部分や、双
安定レーザや自動発振（パルセーション）レーザの可飽
和吸収層などにも応用することができる。
々な変形が可能である。例えば、活性層に接して光導波
層が形成されている場合、分布帰還型半導体レーザや分
布ブラッグ反射型半導体レーザ、活性層に量子井戸を有
する半導体レーザ、両端面に無反射コーティングを施し
た進行波形半導体レーザ増幅器、複数の電流注入電極を
有する軸方向不均一注入機能レーザ（波長可変レーザな
ど）、双安定レーザなど、様々な形態の半導体レーザに
応用できる。また、本発明のスードモルフィック障壁層
は電流閉じ込め層のほか、共振器端面近傍の活性層を取
り除いたいわゆる窓構造半導体レーザの窓の部分や、双
安定レーザや自動発振（パルセーション）レーザの可飽
和吸収層などにも応用することができる。
上記の実施例では第五半導体層と第一半導体層は同一
の材料からなるが、これらは必ずしも同一である必要は
ない。また、材料もInGaAsP/InP系に限定されるもので
はなく、InGaAlP/GaAs系、GaAlAs/GaAs系などにも応用
できる。スードモルフィック障壁層もInGaPに限定され
るものではなく、様々なIII−Ｖ族半導体、II−VI半導
体、SiCなどが利用できる。成長方法もMOCVDのほか、MB
E、ハイドライド気相成長、クロライド気相成長、CBE
（ケミカルビームエピタキシ）、MO−MBEなど様々な方
法が考えられる。
の材料からなるが、これらは必ずしも同一である必要は
ない。また、材料もInGaAsP/InP系に限定されるもので
はなく、InGaAlP/GaAs系、GaAlAs/GaAs系などにも応用
できる。スードモルフィック障壁層もInGaPに限定され
るものではなく、様々なIII−Ｖ族半導体、II−VI半導
体、SiCなどが利用できる。成長方法もMOCVDのほか、MB
E、ハイドライド気相成長、クロライド気相成長、CBE
（ケミカルビームエピタキシ）、MO−MBEなど様々な方
法が考えられる。
また、各実施例において、各半導体層の導電型を逆に
しても同様な効果を得ることができる。
しても同様な効果を得ることができる。
［発明の効果］ 本発明によれば、スードモルフィック層を設けたの
で、リーク電流が少なく高出力動作可能な半導体レーザ
が、制御性よく容易に得られる。
で、リーク電流が少なく高出力動作可能な半導体レーザ
が、制御性よく容易に得られる。
第１図は本発明の第一実施例の半導体レーザのレーザ・
ストライプに垂直な切断面による断面図、第２図は第一
実施例と従来例の半導体レーザの電流閉じ込め領域のバ
ンド・ダイヤグラム、第３図は第一実施例と従来例の半
導体レーザの電流対光出力特性の比較図、第４図は本発
明の第二実施例の半導体レーザの断面図、第５図は本発
明の第三実施例の半導体レーザの断面図、第６図は本発
明の第四実施例の半導体レーザの断面図、第７図は本発
明の第五実施例の半導体レーザの断面図、第８図は本発
明の第六実施例の半導体レーザの断面図、第９図は従来
例の半導体レーザの断面構造図である。 １……半導体基板、２……第一半導体層、３……第三半
導体層、４……第四半導体層、５……第五半導体層、６
……第二半導体層、８……電極、９……電極。
ストライプに垂直な切断面による断面図、第２図は第一
実施例と従来例の半導体レーザの電流閉じ込め領域のバ
ンド・ダイヤグラム、第３図は第一実施例と従来例の半
導体レーザの電流対光出力特性の比較図、第４図は本発
明の第二実施例の半導体レーザの断面図、第５図は本発
明の第三実施例の半導体レーザの断面図、第６図は本発
明の第四実施例の半導体レーザの断面図、第７図は本発
明の第五実施例の半導体レーザの断面図、第８図は本発
明の第六実施例の半導体レーザの断面図、第９図は従来
例の半導体レーザの断面構造図である。 １……半導体基板、２……第一半導体層、３……第三半
導体層、４……第四半導体層、５……第五半導体層、６
……第二半導体層、８……電極、９……電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01S 3/18
Claims (1)
- 【請求項１】第一導電型の第一半導体層と、 第二導電型の第二半導体層と、 前記第一半導体層と前記第二半導体層の間にストライプ
状に形成され前記第一および第二半導体層よりも禁制帯
幅の狭い第三半導体層と、 前記第一半導体層と前記第二半導体層との間の領域であ
って前記ストライプ状の第三半導体層を除いた領域に形
成され前記第一半導体層よりも禁制帯幅が広く前記第一
半導体層の格子定数とは異なる格子定数を有し厚さが25
nm以下のアンドープ第四半導体層と、 前記第四半導体層と前記第二半導体層との間に形成され
前記第四半導体層よりも禁制帯幅が狭い第一導電型の第
五半導体層と、 前記第一半導体層と前記第二半導体層を介して前記第三
半導体層に電流を注入する手段とを具備し、 前記第二半導体層と前記第五半導体層とはpn接合を形成
することを特徴とする半導体レーザ装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25487189A JP2865325B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25487189A JP2865325B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体レーザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03116991A JPH03116991A (ja) | 1991-05-17 |
| JP2865325B2 true JP2865325B2 (ja) | 1999-03-08 |
Family
ID=17270993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25487189A Expired - Fee Related JP2865325B2 (ja) | 1989-09-29 | 1989-09-29 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865325B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1493913B1 (en) | 2000-10-12 | 2005-12-28 | Yamaha Hatsudoki Kabushiki Kaisha | Fuel gas mixer |
-
1989
- 1989-09-29 JP JP25487189A patent/JP2865325B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| １９８９年電子情報通信学会秋季全国大会Ｃ１７８ ｐ．４−１１８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03116991A (ja) | 1991-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7638792B2 (en) | Tunnel junction light emitting device | |
| US4190813A (en) | Strip buried heterostructure laser | |
| JP3095545B2 (ja) | 面発光型半導体発光装置およびその製造方法 | |
| JPH03208388A (ja) | 半導体レーザ及びその製造方法と不純物拡散方法 | |
| US6865202B2 (en) | Semiconductor laser element | |
| JPH01239980A (ja) | 半導体レーザ装置 | |
| US4514896A (en) | Method of forming current confinement channels in semiconductor devices | |
| US6345064B1 (en) | Semiconductor laser having an improved current blocking layers and method of forming the same | |
| JPH05102600A (ja) | 半導体レーザ | |
| US5173913A (en) | Semiconductor laser | |
| JP2865325B2 (ja) | 半導体レーザ装置 | |
| US4447905A (en) | Current confinement in semiconductor light emitting devices | |
| JP2616185B2 (ja) | 半導体レーザ | |
| JPH0697592A (ja) | 半導体レーザ及びその製造方法 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JP2679974B2 (ja) | 半導体レーザ装置 | |
| JPS59145590A (ja) | 半導体レ−ザ装置 | |
| JP3505780B2 (ja) | 半導体発光素子 | |
| JPH0590706A (ja) | 半導体レーザ素子 | |
| JP3078553B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS62279688A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS622720B2 (ja) | ||
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JPH10261831A (ja) | 半導体レーザ | |
| JP2611486B2 (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |