JP2862121B2 - Image processing circuit - Google Patents
Image processing circuitInfo
- Publication number
- JP2862121B2 JP2862121B2 JP26274493A JP26274493A JP2862121B2 JP 2862121 B2 JP2862121 B2 JP 2862121B2 JP 26274493 A JP26274493 A JP 26274493A JP 26274493 A JP26274493 A JP 26274493A JP 2862121 B2 JP2862121 B2 JP 2862121B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image data
- data
- unit
- decompression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は画像処理回路に係り、画
像データの伸張処理等を高速で行うものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing circuit, and more particularly to an image processing circuit for performing high-speed image data expansion processing.
【０００２】[0002]
【従来の技術】光磁気ディスク、ハードディスクあるい
はフロッピィディスク等の記録媒体に圧縮して記録され
ている画像データを読み出し伸張処理する場合、通常、
記録媒体のデータ読み出し速度よりも伸張回路の処理速
度の方が早いため、記録媒体より読み出したデータを所
要量をメモリに溜めて処理回路に転送するという動作を
行っている。2. Description of the Related Art When reading and expanding image data compressed and recorded on a recording medium such as a magneto-optical disk, a hard disk or a floppy disk, usually,
Since the processing speed of the decompression circuit is faster than the data reading speed of the recording medium, an operation of storing a required amount of data read from the recording medium in a memory and transferring the data to the processing circuit is performed.
【０００３】[0003]
【発明が解決しようとする課題】上述のように、記録媒
体よりの圧縮データの読み出し速度よりもメモリの書き
込み、あるいは伸張処理回路の処理速度の方が早いとい
うことは、メモリの動作中に空き時間があることを意味
する。本発明はこのような点に鑑み、記録媒体よりメモ
リに所要量の圧縮データが取り込まれた時点でデータの
読み出しを開始し、伸張処理回路に転送して伸張処理を
開始するようにして、データの伸張処理を高速化するも
のを提供することにある。As described above, the fact that the writing speed of the memory or the processing speed of the decompression processing circuit is faster than the reading speed of the compressed data from the recording medium means that there is an empty space during the operation of the memory. It means you have time. In view of the above, the present invention starts reading data when a required amount of compressed data is taken from a recording medium into a memory, transfers the data to a decompression processing circuit, and starts decompression processing. Another object of the present invention is to provide a method for speeding up the decompression process.
【０００４】[0004]
【課題を解決するための手段】本発明は上述の課題を解
決するため、外部メモリより取り込まれた圧縮画像デー
タを記録するメモリ部と、メモリ部より読み出し転送さ
れた圧縮画像データを伸張処理する伸張プロセッサ部
と、伸張処理の制御信号を出力する画像処理制御部と、
メモリ部に記録されるデータ数を計数し、所要の計数値
にて信号出力する第１カウンタと、前記伸張プロセッサ
部に転送されるデータ数を計数し所要値を加算して出力
する第２カウンタと、前記外部メモリよりのデータ数を
第２カウンタよりの値と比較し、同数に達した場合に信
号出力する比較回路と、前記第１カウンタよりの信号に
てオン、前記比較回路よりの信号にてオフし、オンの期
間、前記画像処理制御部よりの伸張制御信号を前記伸張
プロセッサ部に送出するON／OFF 回路とで構成した画像
処理回路を提供するものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a memory unit for recording compressed image data taken from an external memory, and a decompression process for compressed image data read out and transferred from the memory unit. A decompression processor unit, an image processing control unit that outputs a control signal for decompression processing,
A first counter which counts the number of data recorded in the memory unit and outputs a signal at a required count value; and a second counter which counts the number of data transferred to the decompression processor unit, adds a required value, and outputs the result. A comparison circuit that compares the number of data from the external memory with a value from a second counter and outputs a signal when the number reaches the same number; and a signal from the first counter that turns on a signal from the comparison circuit. And an ON / OFF circuit for sending a decompression control signal from the image processing control section to the decompression processor section during the period of turning off and on.
【０００５】[0005]
【作用】以上のように構成したので、本発明による画像
処理回路においては、光磁気ディスク等の外部メモリに
記録されている圧縮画像データを伸張処理する場合、外
部メモリより読み出したデータをメモリに書き込み、書
き込みデータのアドレス数が所要量になったとき読み出
しを開始し、伸張プロセッサ部に転送して伸張処理を開
始する。そして、転送されるデータの数が書き込みデー
タのアドレス数よりも所要の値より少なくなった場合に
伸張処理を中断し、書き込みデータのアドレス数が所要
量になったとき、中断していた伸張処理を続行する。With the above arrangement, in the image processing circuit according to the present invention, when decompressing compressed image data recorded in an external memory such as a magneto-optical disk, data read from the external memory is stored in the memory. When the number of addresses for writing and writing data reaches a required amount, reading is started and transferred to the decompression processor to start decompression processing. The decompression process is interrupted when the number of data to be transferred becomes smaller than a required value than the number of write data addresses, and the decompression process is interrupted when the number of write data addresses reaches the required amount. To continue.
【０００６】[0006]
【実施例】以下、図面に基づいて本発明による画像処理
回路の実施例を詳細に説明する。図１は本発明による画
像処理回路の一実施例の要部ブロック図である。図にお
いて、１は外部メモリで、画像データの記録／再生が可
能な記録媒体、例えば、光磁気ディスク、ハードディス
クあるいはフロッピィディスク等で構成され、所要の圧
縮処理のなされた画像データ等を記録する。２はメモリ
部で、外部メモリ１より読み出された圧縮画像データ、
あるいは外部メモリ１に記録するための圧縮処理した画
像データ等を記録する。３はＤＭＡ（direct memory ac
cess）制御部、４はＣＰＵで、これらＤＭＡ制御部３若
しくはＣＰＵ４により、前記外部メモリ１およびメモリ
部２の間の書き込み・読み出し制御等を行う。５は圧縮
／伸張プロセッサ部で、圧縮画像データの伸張処理また
は非圧縮画像データの圧縮処理を行う。６は画像処理制
御部で、圧縮／伸張プロセッサ部５の制御を行うと共
に、圧縮／伸張プロセッサ部５で処理されたデータの前
記メモリ部２への書き込みを制御する。７はデータ入力
部で、非圧縮画像データ等を入力する。８はフレームメ
モリで、データ入力部７よりの画像データを記録する。
９はモニタで、フレームメモリ８より読み出された画像
データに基づいて画面に表示する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an image processing circuit according to the present invention will be described below in detail with reference to the drawings. FIG. 1 is a block diagram of a main part of an embodiment of an image processing circuit according to the present invention. In FIG. 1, reference numeral 1 denotes an external memory, which is composed of a recording medium capable of recording / reproducing image data, for example, a magneto-optical disk, a hard disk, a floppy disk, or the like, and records image data and the like which have undergone required compression processing. 2 is a memory unit, which is compressed image data read from the external memory 1,
Alternatively, compressed image data or the like for recording in the external memory 1 is recorded. 3 is DMA (direct memory ac)
cess) The control unit 4 is a CPU, and the DMA control unit 3 or the CPU 4 controls writing / reading between the external memory 1 and the memory unit 2 and the like. Reference numeral 5 denotes a compression / decompression processor which performs decompression processing of compressed image data or compression processing of uncompressed image data. Reference numeral 6 denotes an image processing control unit which controls the compression / decompression processor unit 5 and controls writing of the data processed by the compression / decompression processor unit 5 to the memory unit 2. Reference numeral 7 denotes a data input unit for inputting uncompressed image data and the like. Reference numeral 8 denotes a frame memory for recording image data from the data input unit 7.
Reference numeral 9 denotes a monitor for displaying on a screen based on the image data read from the frame memory 8.
【０００７】次に、本発明による画像処理回路の動作
を、図２に示す前記メモリ部２部分の要部詳細ブロック
図により説明する。まず、圧縮画像データを伸張処理す
る場合、ＤＭＡ制御部３若しくはＣＰＵ４の制御によ
り、外部メモリ１より読み出された圧縮データおよびア
ドレス等はデータ端子11より入力し、バッファ12にラッ
チされ、メモリ13にＩ／Ｏ（データ入出力動作）の期間
に順次入力し、１画像分を記録する。メモリ13に記録さ
れた圧縮画像データは読み出され、バッファ14にラッチ
され、データ端子15より圧縮／伸張プロセッサ部５へ送
出される。なお、メモリ13は、所要のメモリ切り換え用
クロック信号に基づいて、メモリ制御回路16を介しスイ
ッチ16の切り換えを行い、データ入出力（Ｉ／Ｏ）動
作、または圧縮／伸張（Ｃ／Ｄ）動作に切り換わる。Next, the operation of the image processing circuit according to the present invention will be described with reference to the detailed block diagram of the main part of the memory section 2 shown in FIG. First, when decompressing the compressed image data, under the control of the DMA controller 3 or the CPU 4, the compressed data and addresses read from the external memory 1 are input from the data terminal 11, latched in the buffer 12, and , And sequentially input during an I / O (data input / output operation) period to record one image. The compressed image data recorded in the memory 13 is read out, latched in the buffer 14, and sent out from the data terminal 15 to the compression / decompression processor unit 5. The memory 13 switches the switch 16 via the memory control circuit 16 based on a required memory switching clock signal, and performs a data input / output (I / O) operation or a compression / expansion (C / D) operation. Switch to.
【０００８】前記外部メモリ１よりの圧縮画像データの
読み出しにて、前記ＤＭＡ制御部３若しくはＣＰＵ４よ
りの１データごとのメモリアドレス信号がアドレス端子
18より入力し、Ｉ／Ｏインターフェース19を介して＋ｍ
回路20に入力し計数を行う。＋ｍ回路20は、入力信号の
数が所要値になったとき信号出力し、この信号によりON
／OFF 回路21はオンに切り換わり、端子22よりＣ／Ｄイ
ンターフェース23を介して入力される画像処理制御部６
よりの伸張制御信号を、端子24を介して圧縮／伸張プロ
セッサ部５に送出する。圧縮／伸張プロセッサ部５は、
この伸張制御信号に基づいてメモリ13より転送された圧
縮画像データの伸張処理を開始する。In reading the compressed image data from the external memory 1, a memory address signal for each data from the DMA control unit 3 or the CPU 4 is supplied to an address terminal.
Input from 18 and + m via I / O interface 19
It is input to the circuit 20 and counts. The + m circuit 20 outputs a signal when the number of input signals reaches a required value, and is turned on by this signal.
The / OFF circuit 21 is turned on, and the image processing control unit 6 input from the terminal 22 via the C / D interface 23
The expansion control signal is sent to the compression / expansion processor unit 5 via the terminal 24. The compression / decompression processor unit 5
The expansion processing of the compressed image data transferred from the memory 13 is started based on the expansion control signal.
【０００９】前記メモリ13より圧縮／伸張プロセッサ部
５に転送されるデータの数をカウンタ25で計数し、カウ
ンタ25よりの信号を＋ｎ回路26に印加し、予め設定した
所要の値を加算し、比較回路27に入力する。比較回路27
は、＋ｎ回路26よりの値を前記アドレス端子18よりバッ
ファ28を介し入力されるアドレス信号の数と比較し、＋
ｎ回路26よりの値がアドレス信号の数に等しくなった場
合に信号出力し、ON／OFF 回路21をオフに切り換え、圧
縮／伸張プロセッサ５への伸張制御信号送出を停止し、
伸張処理を中断する。その後、比較回路27により、前記
＋ｎ回路26よりの値と前記アドレス端子18よりのアドレ
ス信号の数との比較を続け、＋ｎ回路26よりの値が小さ
くなったとき信号出力し、前記ON／OFF 回路21をオンに
切り換え、圧縮／伸張プロセッサ部５に伸張制御信号を
出力し、中断されていた画像データの伸張処理を続行す
る。なお、スイッチ30は、伸張処理動作の間はオフにな
っている。The number of data transferred from the memory 13 to the compression / decompression processor section 5 is counted by a counter 25, a signal from the counter 25 is applied to a + n circuit 26, and a predetermined required value is added. Input to the comparison circuit 27. Comparison circuit 27
Compares the value from the + n circuit 26 with the number of address signals input from the address terminal 18 via the buffer 28,
When the value from the n circuit 26 becomes equal to the number of address signals, a signal is output, the ON / OFF circuit 21 is turned off, and the transmission of the decompression control signal to the compression / decompression processor 5 is stopped.
Interrupt the decompression process. Thereafter, the comparison circuit 27 continues to compare the value from the + n circuit 26 with the number of address signals from the address terminal 18. When the value from the + n circuit 26 becomes smaller, a signal is output. The circuit 21 is turned on to output a decompression control signal to the compression / decompression processor 5, and the decompression processing of the interrupted image data is continued. Note that the switch 30 is off during the decompression processing operation.
【００１０】そして、外部メモリ１よりメモリ13への圧
縮画像データの転送が終了した場合、ＣＰＵ４よりの転
送終了フラグに基づいて＋ｍ回路20の動作を禁止し、ON
／OFF 回路21をオンにし、メモリ13に残っている圧縮画
像データを全て圧縮／伸張プロセッサ部５に転送し伸張
処理を行う。圧縮／伸張プロセッサ部５は、圧縮画像デ
ータの終了コードに応じて伸張処理動作を停止する。以
上の動作により、外部メモリ１よりのデータの読み出し
速度と、圧縮／伸張プロセッサ部５の伸張処理速度が異
なっていても、圧縮画像データの伸張処理に支障を生じ
ない。When the transfer of the compressed image data from the external memory 1 to the memory 13 is completed, the operation of the + m circuit 20 is inhibited based on the transfer end flag from the CPU 4 and turned on.
The ON / OFF circuit 21 is turned on, and all the compressed image data remaining in the memory 13 is transferred to the compression / decompression processor unit 5 to perform decompression processing. The compression / decompression processor unit 5 stops the decompression processing according to the end code of the compressed image data. With the above operation, even if the reading speed of the data from the external memory 1 and the decompression processing speed of the compression / decompression processor unit 5 are different, there is no problem in the decompression processing of the compressed image data.
【００１１】なお、メモリ13のメモリ容量は、例えば、
１／10に圧縮されたハイビジョン信号を２画像分記録で
きるものに設定し、伸張処理された画像を確認するた
め、画像データをフレームメモリ８を介してモニタ９に
入力し、画面表示等している間に次の圧縮画像を取り込
めるようにする、あるいは圧縮率が１／10以下（１／５
以内）の場合に１画像で全容量を使用するようにする、
または、圧縮率が１／10以上の場合には２画像以上の圧
縮データを取り込むようにすることができる。The memory capacity of the memory 13 is, for example,
The high-definition signal compressed to 1/10 is set to be capable of recording two images, and the image data is input to the monitor 9 via the frame memory 8 to check the expanded image, and the image is displayed on the screen. While the next compressed image can be captured while the compression ratio is 1/10 or less (1/5
) To use the full capacity for one image,
Alternatively, when the compression ratio is 1/10 or more, compressed data of two or more images can be taken.
【００１２】次に、画像データの圧縮処理動作を説明す
る。非圧縮の画像データはデータ入力部７より入力し、
フレームメモリ８を介して圧縮／伸張プロセッサ部５に
入力し、画像処理制御部６よりの信号に応じて圧縮処理
を行う。圧縮された画像データは画像処理制御部６を介
しメモリ部２に入力し記録する。そして、メモリ部２の
データを外部メモリ１に書き込む場合、データのヘッダ
領域に記録するためのデータ量、データの圧縮率等の情
報を付して外部メモリ１に転送する。Next, the operation of compressing image data will be described. Uncompressed image data is input from the data input unit 7,
The image data is input to the compression / decompression processor unit 5 via the frame memory 8, and compression processing is performed according to a signal from the image processing control unit 6. The compressed image data is input to the memory unit 2 via the image processing control unit 6 and recorded. When writing the data in the memory unit 2 to the external memory 1, the data is transferred to the external memory 1 with information such as the data amount to be recorded in the header area of the data and the data compression ratio.
【００１３】すなわち、圧縮／伸張プロセッサ部５にて
圧縮処理された画像データはデータ端子15よりバッファ
14に入力し、ラッチされ、Ｃ／Ｄ期間にメモリ13に入力
し、書き込みを行い、入力データのアドレス数をカウン
タ25により計数し、バッファ29にラッチし、スイッチ17
を介しメモリ13のＣ／Ｄ期間にメモリ13に入力し、書き
込みを行う。そして、Ｉ／Ｏインターフェース19よりの
信号にてスイッチ３０をオンにし、カウンタ25に記録さ
た最終アドレスに基づく終了コードを送出し、メモリ13
に記録する。メモリ13への圧縮画像データの書き込み終
了後、Ｉ／Ｏインターフェース19を介しＣＰＵ４または
ＤＭＡ制御部３に制御信号を出力し、外部メモリ１を圧
縮画像データの書き込み動作に制御し、ＣＰＵ４を介し
データ長および圧縮率等の情報をデータヘッダ領域に追
加し、メモリ13の圧縮画像データを読み出し、外部メモ
リ１に転送して記録する。That is, the image data compressed by the compression / expansion processor 5 is buffered from the data terminal 15.
14, latched, input to the memory 13 during the C / D period, write is performed, the number of addresses of input data is counted by the counter 25, latched in the buffer 29, and
The data is input to the memory 13 during the C / D period of the memory 13 via the memory and written. Then, the switch 30 is turned on by a signal from the I / O interface 19, and an end code based on the last address recorded in the counter 25 is sent out.
To record. After the writing of the compressed image data to the memory 13 is completed, a control signal is output to the CPU 4 or the DMA control unit 3 via the I / O interface 19 to control the external memory 1 to write the compressed image data. Information such as the length and the compression ratio is added to the data header area, and the compressed image data in the memory 13 is read and transferred to the external memory 1 for recording.
【００１４】なおメモリ13の記録容量を圧縮画像の２画
像分の容量に設定し、フレームメモリ８のフレーム数を
適宜に設定しておくことにより、多画像を連続的に圧縮
処理する場合、例えば、先に処理された圧縮画像データ
を外部メモリ１に転送（Ｉ／Ｏ期間）しながら、これに
平行して次の画像データを圧縮処理（Ｃ／Ｄ期間）する
ことができるので、２画像目以降の画像圧縮処理速度を
上げることができる。また、圧縮率の異なる画像を２枚
書き込み、比較し選択して外部メモリに書き込むように
もできる。When the recording capacity of the memory 13 is set to the capacity of two compressed images and the number of frames of the frame memory 8 is set as appropriate, when multiple images are continuously compressed, for example, While the previously processed compressed image data is transferred to the external memory 1 (I / O period), the next image data can be subjected to the compression processing (C / D period) in parallel with this. The image compression processing speed after the eye can be increased. Alternatively, two images having different compression ratios can be written, compared, selected, and written to an external memory.
【００１５】[0015]
【発明の効果】以上に説明したように、本発明による画
像処理回路によれば、メモリ回路をデータの入出力動作
および画像伸張処理動作にクロックで切り換えて動作さ
せるもので、メモリに圧縮画像データが所要量入力され
た時点で伸張処理動作を開始するようにできるので、複
数の圧縮画像を連続的に伸張処理する場合に２枚目以降
の画像の処理結果を従来より早く得られる。また、メモ
リの記録容量を圧縮画像の約２画像分に設定し、Ｉ／Ｏ
期間とＣ／Ｄ期間とで使い分けることにより、伸張処理
した画像の確認を行いながら、これに平行して次の画像
の伸張処理を行う、あるいは、圧縮処理された画像の転
送と次の画像圧縮処理とを平行して行う等により処理速
度を上げることができる。。As described above, according to the image processing circuit of the present invention, the memory circuit is operated by switching between the data input / output operation and the image decompression processing by the clock, and the compressed image data is stored in the memory. Can be started when the required amount is input, so that when a plurality of compressed images are continuously expanded, the processing results of the second and subsequent images can be obtained earlier than before. Also, the recording capacity of the memory is set to about two compressed images, and the I / O
By selectively using the period and the C / D period, while confirming the decompressed image, the decompression process of the next image is performed in parallel with this, or the transfer of the compressed image and the next image compression The processing speed can be increased by performing the processing in parallel or the like. .
【図１】本発明による画像処理回路の一実施例の要部ブ
ロック図である。FIG. 1 is a block diagram of a main part of an embodiment of an image processing circuit according to the present invention.
【図２】本発明による画像処理回路のメモリ回路の要部
ブロック図である。FIG. 2 is a main block diagram of a memory circuit of the image processing circuit according to the present invention.
１ 外部メモリ ２ メモリ部 ３ ＤＭＡ制御部 ４ ＣＰＵ ５ 圧縮／伸張プロセッサ部 ６ 画像処理制御部 ７ データ入力部 ８ フレームメモリ 11 データ端子（圧縮画像データ入出力） 13 メモリ 15 データ端子（非圧縮画像データ入力） 16 メモリ制御回路 17 スイッチ 18 アドレス端子 20 ＋ｍ回路 21 ON／OFF 回路 22 端子（伸張制御信号入力） 24 端子（伸張制御信号出力） 25 カウンタ 26 ＋ｎ回路 27 比較回路 Reference Signs List 1 external memory 2 memory unit 3 DMA control unit 4 CPU 5 compression / decompression processor unit 6 image processing control unit 7 data input unit 8 frame memory 11 data terminal (compressed image data input / output) 13 memory 15 data terminal (uncompressed image data Input) 16 Memory control circuit 17 Switch 18 Address terminal 20 + m circuit 21 ON / OFF circuit 22 terminal (expansion control signal input) 24 terminal (expansion control signal output) 25 Counter 26 + n circuit 27 Comparison circuit
Claims (3)
ータを記録するメモリ手段と、メモリ手段よりの圧縮画
像データを伸張処理する伸張プロセッサ手段と、前記メ
モリ手段に記録されるデータの量に応じて前記伸張プロ
セッサ手段を伸張動作／伸張停止に制御する制御手段と
で構成した画像処理回路において、外部メモリより取り
込まれた圧縮画像データを記録するメモリ部と、メモリ
部より読み出し転送された圧縮画像データを伸張処理す
る伸張プロセッサ部と、伸張処理の制御信号を出力する
画像処理制御部と、メモリ部に記録されるデータ数を計
数し、所要の計数値にて信号出力する第１カウンタと、
前記伸張プロセッサ部に転送されるデータ数を計数し所
要値を加算して出力する第２カウンタと、前記外部メモ
リよりのデータ数を第２カウンタよりの値と比較し、同
数に達した場合に信号出力する比較回路と、前記第１カ
ウンタよりの信号にてオン、前記比較回路よりの信号に
てオフし、オンの期間、前記画像処理制御部よりの伸張
制御信号を前記伸張プロセッサ部に送出するON／OFF 回
路とで構成した画像処理回路。1. A memory means for recording compressed image data taken from an external memory, a decompression processor means for decompressing compressed image data from a memory means, and an amount of data recorded in the memory means. A memory unit for recording compressed image data fetched from an external memory; and a compressed image data read from the memory unit and transferred. A decompression processor unit that performs decompression processing, an image processing control unit that outputs a control signal for decompression processing, a first counter that counts the number of data recorded in the memory unit, and outputs a signal with a required count value;
A second counter that counts the number of data transferred to the decompression processor unit, adds a required value and outputs the result, and compares the number of data from the external memory with the value from the second counter. A comparison circuit for outputting a signal; turned on by a signal from the first counter; turned off by a signal from the comparison circuit; and sent a decompression control signal from the image processing control unit to the decompression processor during the on period. An image processing circuit composed of an ON / OFF circuit.
力部と、データ入力部よりの画像データを圧縮処理する
圧縮プロセッサ部とを設け、圧縮プロセッサ部よりの圧
縮画像データを前記メモリ部に記録した後、メモリ部の
圧縮画像データを読み出し、前記外部メモリに記録する
ようにした請求項１記載の画像処理回路。2. A data input unit for inputting uncompressed image data, and a compression processor unit for compressing image data from the data input unit, and recording the compressed image data from the compression processor unit in the memory unit. 2. The image processing circuit according to claim 1, wherein the compressed image data is read from the memory unit and recorded in the external memory.
画像分以上記録可能な容量に設定し、画像伸張処理時、
第１の圧縮画像データの伸張処理された画像をモニタ画
面に表示する等の間に第２の圧縮画像データの書き込み
を行えるようにし、また、画像圧縮処理時、圧縮プロセ
ッサ部にて圧縮処理され書き込まれた第１の圧縮画像デ
ータを外部メモリに転送する間に、圧縮プロセッサ部よ
りの第２の圧縮画像データの書き込みを行えるようにし
た請求項１記載の画像処理回路。3. The storage capacity of the memory unit is reduced to two compressed images.
Set the capacity to record more than the image, and
The second compressed image data can be written during displaying the expanded image of the first compressed image data on the monitor screen, and the like. 2. The image processing circuit according to claim 1, wherein the writing of the second compressed image data from the compression processor unit can be performed while transferring the written first compressed image data to the external memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26274493A JP2862121B2 (en) | 1993-10-20 | 1993-10-20 | Image processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26274493A JP2862121B2 (en) | 1993-10-20 | 1993-10-20 | Image processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07121726A JPH07121726A (en) | 1995-05-12 |
| JP2862121B2 true JP2862121B2 (en) | 1999-02-24 |
Family
ID=17379986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26274493A Expired - Lifetime JP2862121B2 (en) | 1993-10-20 | 1993-10-20 | Image processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862121B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050187433A1 (en) * | 2001-07-26 | 2005-08-25 | Given Imaging Ltd. | In-vivo imaging device providing constant bit rate transmission |
| JP4893154B2 (en) * | 2006-08-21 | 2012-03-07 | 富士通セミコンダクター株式会社 | Image processing apparatus and image processing method |
-
1993
- 1993-10-20 JP JP26274493A patent/JP2862121B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07121726A (en) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6044431A (en) | Data buffer using dummy data | |
| US5923815A (en) | Apparatus and method for decoding MPEG video data | |
| KR20000017360A (en) | Memory LSI with compressed data inputting and outputting function | |
| KR100497913B1 (en) | Data recording apparatus, reproducing apparatus, recording/reproducing method, and imaging apparatus | |
| US5745783A (en) | System for recording and/or reproducing data by disconnecting the recording and/or reproducing device from the data processing device upon reproduction of the data | |
| JP2862121B2 (en) | Image processing circuit | |
| CN100389436C (en) | Image processing apparatus | |
| US20020044766A1 (en) | Recording and reproduction of mixed moving and still images | |
| JPH0664600B2 (en) | Image display device | |
| US20060034547A1 (en) | Image processing apparatus | |
| JPH0193864A (en) | Picture processor | |
| JPH06276479A (en) | Video and audio information edit method | |
| JP3615435B2 (en) | Movie reproducing apparatus and buffer circuit used therefor | |
| JP3002203U (en) | Signal processor | |
| JPH07105053A (en) | Information processor | |
| JP2000244911A (en) | Signal processing circuit | |
| JP3119366B2 (en) | Image processing apparatus and method | |
| JPH06303439A (en) | Image data processor | |
| JPH04133174A (en) | Retrieval processing method for picture data | |
| JPH07141388A (en) | Electronic filing device | |
| JPH10327385A (en) | Recording and reproducing device | |
| JPH07298197A (en) | Recording/reproducing device | |
| JPS63300363A (en) | Image processing system | |
| JPH05344351A (en) | Image data processor | |
| JPH07107432A (en) | Still picture reproducing device |