JP2861381B2 - Image signal encoding apparatus and method - Google Patents
Image signal encoding apparatus and methodInfo
- Publication number
- JP2861381B2 JP2861381B2 JP31925990A JP31925990A JP2861381B2 JP 2861381 B2 JP2861381 B2 JP 2861381B2 JP 31925990 A JP31925990 A JP 31925990A JP 31925990 A JP31925990 A JP 31925990A JP 2861381 B2 JP2861381 B2 JP 2861381B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- minimum value
- bits
- dynamic range
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Color Television Systems (AREA)
Description
この発明は画像データの符号化回路に関する。 The present invention relates to an image data encoding circuit.
この発明は、画像データの符号化回路において、例え
ば最小値及びダイナミックレンジの組み合わせのうち、
最小値が全ビットを必要とし、ダイナミックレンジが全
ビットを必要としない組み合わせを、最小値が全ビット
を必要としないでダイナミックレンジが全ビットを必要
とする組み合わせに置き換えて伝送することにより、伝
送するビット数を減らすようにしたものである。The present invention provides an image data encoding circuit that includes, for example, a combination of a minimum value and a dynamic range.
Transmission is performed by replacing a combination that requires all bits with a minimum value and does not require all bits with a combination that requires a dynamic range with all bits without requiring a minimum value with all bits. The number of bits to be performed is reduced.
ビデオ信号の高能率符号化法として、本発明者等は、
適応型ダイナミックレンジ符号化法（以下、「ADRC法」
と呼ぶ）を提案した（1986年12月11日電子通信学会発表
MR86−43）。 このADRC法は、ビデオ信号の持つ時空間の強い相関性
を利用した符号化法である。すなわち、画像をブロック
に分割すると、各ブロックは、局所的な相関により小さ
なダイナミックレンジしか持たないことが多い。 そこで、ADRC法においては、例えば第４図に示すよう
に、画像をブロックに分割するとともに、そのブロック
ごとの最小値MIN及びダイナミックレンジDRを求める。
そして、ブロックごとに、各画素データと最小値MINと
の差分ΔＤを求め、この差分ΔＤを適応的に再符号化し
て各画素データをもとのビット数よりも少ないビット数
に圧縮する。そして、ブロックごとの最小値MIN及びダ
イナミックレンジDRをブロック単位で伝送するととも
に、再符号化された画素データを画素単位で伝送する。 この場合、画像をブロックに分割する方法として、水
平方向にのみ分割する方法（１次元ADRC法）、水平及び
垂直の方形の領域に分割する方法（２次元ADRC法）、複
数フレームにわたる空間的領域を考えて分割する方法
（３次元ADRC法）が提案されている（特開昭61−144989
号公報、特開昭61−144990号公報、特開昭62−92620号
公報など）。 そして、３次元ADRC法においては、ブロックごとに２
つフレーム間の動きの検出を行い、静止ブロックでは例
えば後ろのブロックの画素データを送らない。この方法
では、ブロックごとに１ビットの動き情報データを必要
とするが、静止ブロックでは、1/2のデータ圧縮ができ
る。 また、再符号化にあたって新たにビット数を割り当て
る場合、どのブロックでもビット数を一定とし、ブロッ
クごとにダイナミックレンジに対応して量子化のステッ
プ幅を変化させる方法（固定長ADRC法）と、ブロックご
とにそのダイナミックレンジに対応してビット数を変更
し、量子化のステップ幅を一定にする方法（可変長ADRC
法）とが提案されている（特開昭61−147689号公報な
ど）。 第５図は固定長ADRC法による符号化回路の一例を示
す。 すなわち、ビデオ信号が、入力端子11を通じてA/Dコ
ンバータ12に供給されて量子化ビット数が例えば８ビッ
トで画素データにA/D変換され、この画素データがブロ
ック分割回路13に供給されて例えば４画素×４ラインの
２次元の領域ごとにブロック分割される。そして、その
ブロックごの画素データが、最大値最小値検出回路14に
供給されてブロックごとの画素データの最大値MAX及び
最小値MINが検出される。 そして、この最大値MAX及び最小値MINが減算回路15に
供給されてダイナミックレンジDRが算出され、このダイ
ナミックレンジDRと、検出回路14からの最小値MINとが
フレーム化回路16に供給される。 さらに、分割回路13からの画素データが、検出回路14
の時間遅れを補償する遅延回路21を通じて減算回路22に
供給されるとともに、検出回路14からの最小値MINが減
算回路22に供給されて差分データΔＤが算出され、この
差分データΔＤと、ダイナミックレンジDRとが適応型エ
ンコーダ23に供給されて例えば４ビットの画素データDT
に再符号化（再量子化）され、この再符号化された画素
データDTがフレーム化回路16に供給される。 そして、フレーム化回路16においては、ブロックごと
の最小値MINとダイナミックレンジDRと、再符号化され
た画素データDTとが、所定のフォーマットの信号に合成
され、この信号が、出力端子17を通じて画像ファイル装
置などの伝送路（図示せず）に供給される。 なお、可変長ADRC法の場合には、ダイナミックレンジ
DRに対応して画素データDTのビット数が変更されるとと
もに、そのビット数を示すデータが、ブロック単位で伝
送される。 また、第６図は固定長ADRC法による復号回路の一例を
示す。 すなわち、伝送路からの信号が、入力端子31を通じて
フレーム分解回路32に供給されて画素データDTと、最小
値MINと、ダイナミックレンジDRとに分解され、その画
素データDT及びダイナミックレンジDRが適応型デコーダ
33に供給されて差分データΔＤがデコードされ、このデ
ータΔＤが加算回路34に供給されるとともに、分解回路
32からの最小値MINが加算回路34に供給されてもとの８
ビットの画素データが再生される。 そして、この画素データが、ブロック分解回路35に供
給されてもとの時間軸の順序の画素データに並べ換えら
れ、この並べ換えられた画素データがD/Aコンバータ36
に供給されてもとのビデオ信号にD/A変換され、このビ
デオ信号が出力端子37に取り出される。As a highly efficient encoding method for video signals, the present inventors have
Adaptive dynamic range coding (hereinafter referred to as "ADRC method")
(December 11, 1986 IEICE presentation)
MR86-43). The ADRC method is an encoding method that utilizes a strong temporal and spatial correlation of a video signal. That is, when an image is divided into blocks, each block often has only a small dynamic range due to local correlation. Therefore, in the ADRC method, for example, as shown in FIG. 4, an image is divided into blocks, and a minimum value MIN and a dynamic range DR for each block are obtained.
Then, for each block, a difference ΔD between each pixel data and the minimum value MIN is obtained, and this difference ΔD is adaptively re-encoded to compress each pixel data into a smaller number of bits than the original number of bits. Then, the minimum value MIN and the dynamic range DR of each block are transmitted in units of blocks, and the re-encoded pixel data is transmitted in units of pixels. In this case, as a method of dividing the image into blocks, a method of dividing the image only in the horizontal direction (one-dimensional ADRC method), a method of dividing the image into horizontal and vertical rectangular regions (two-dimensional ADRC method), a spatial region covering a plurality of frames (3D ADRC method) has been proposed.
JP-A-61-144990, JP-A-62-92620, etc.). And in the three-dimensional ADRC method, 2
A motion between frames is detected, and pixel data of, for example, a subsequent block is not sent in a still block. In this method, 1-bit motion information data is required for each block. However, for a still block, 1/2 data compression can be performed. When a new number of bits is allocated for re-encoding, the number of bits is fixed in each block and the quantization step width is changed for each block according to the dynamic range (fixed-length ADRC method). Method to change the number of bits corresponding to the dynamic range for each and to keep the quantization step width constant (variable length ADRC
(Japanese Patent Application Laid-Open No. 61-147689, etc.). FIG. 5 shows an example of an encoding circuit using the fixed-length ADRC method. That is, the video signal is supplied to the A / D converter 12 through the input terminal 11 and A / D-converted into pixel data with a quantization bit number of, for example, 8 bits. This pixel data is supplied to the block division circuit 13 and It is divided into blocks for each two-dimensional area of 4 pixels × 4 lines. Then, the pixel data of each block is supplied to the maximum / minimum value detection circuit 14, and the maximum value MAX and the minimum value MIN of the pixel data of each block are detected. Then, the maximum value MAX and the minimum value MIN are supplied to the subtraction circuit 15 to calculate the dynamic range DR. The dynamic range DR and the minimum value MIN from the detection circuit 14 are supplied to the framing circuit 16. Further, the pixel data from the dividing circuit 13 is
Is supplied to a subtraction circuit 22 through a delay circuit 21 for compensating a time delay of the data, and the minimum value MIN from the detection circuit 14 is supplied to a subtraction circuit 22 to calculate difference data ΔD. DR is supplied to the adaptive encoder 23 and, for example, 4-bit pixel data DT
Are re-encoded (re-quantized), and the re-encoded pixel data DT is supplied to the framing circuit 16. Then, in the framing circuit 16, the minimum value MIN and the dynamic range DR for each block, and the re-encoded pixel data DT are combined into a signal of a predetermined format, and this signal is output to the image output terminal 17. The data is supplied to a transmission path (not shown) such as a file device. In the case of the variable length ADRC method, the dynamic range
The number of bits of the pixel data DT is changed in accordance with DR, and data indicating the number of bits is transmitted in block units. FIG. 6 shows an example of a decoding circuit based on the fixed-length ADRC method. That is, a signal from the transmission path is supplied to the frame resolving circuit 32 through the input terminal 31 and decomposed into pixel data DT, a minimum value MIN, and a dynamic range DR, and the pixel data DT and the dynamic range DR are adaptive. decoder
33, the difference data ΔD is decoded, and this data ΔD is supplied to the addition circuit 34,
The minimum value MIN from 32 is supplied to the adding circuit 34 and
The bit pixel data is reproduced. Then, the pixel data is rearranged into pixel data in the order of the original time axis when supplied to the block decomposition circuit 35, and the rearranged pixel data is converted into a D / A converter 36.
The video signal is then D / A converted to the original video signal, and the video signal is taken out to the output terminal 37.
上述のように、ADRC法においては、ブロックごとにそ
の最小値MIN及びダイナミックレンジDRを伝送しなけれ
ばならないが、もとのビデオ信号を画素データにA/D変
換するとき、例えば８ビットで量子化しているので、最
小値MIN及びダイナミックレンジDRも８ビットのデータ
となる。 したがって、最小値MIN及びダイナミックレンジDR
で、合わせて16ビットのデータを伝送する必要がある。 この発明は、この伝送すべきビット数を少なくしよう
とするものである。As described above, in the ADRC method, the minimum value MIN and the dynamic range DR must be transmitted for each block. However, when the original video signal is A / D-converted into pixel data, for example, 8-bit quantization is performed. Therefore, the minimum value MIN and the dynamic range DR are also 8-bit data. Therefore, the minimum value MIN and the dynamic range DR
Therefore, it is necessary to transmit 16-bit data in total. The present invention seeks to reduce the number of bits to be transmitted.
いま、最小値MIN及びダイナミックレンジDRが８ビッ
トの場合で考えると、 DR＝MAX−MIN であるから、 DR＋MIN≦255 の関係式が成り立ち、データDR、MINの組み合わせ（DR,
MIN）は、第３図の斜線の領域Ａが存在範囲となる。 すなわち、最小値MIN及びダイナミックレンジDRが、
それぞれ８ビットであっても、これらの加算値（DR＋MI
N）は８ビットで示される最大値255を越えることはな
い。また、最小値MIN及びダイナミックレンジDRが同時
に８ビットを必要とすることもない。 そして、この領域Ａのうち、DR≧128の三角形の領域
のデータDR、MINを、右側の三角形の領域Ｂに移動させ
れば、データDR、MINを合わせて15ビットで表現できる
ことになる。 ただし、MIN≧128、かつ、DR＋MIN＝255のとき、すな
わち、ラインＣの領域は、移動先の領域と重なることに
なる。しかし、このラインＣの存在確率は小さいので、
ラインＤの領域、すなわち、DR＋MIN＝254の領域に置き
換えることができる。 この発明は、以上のような考察に基づいてデータDR、
MINを伝送するときのビット数を１ビット少なくするも
のである。 すなわち、もとのデータDR、MINが例えば８ビットと
すれば、符号化回路においては、 （１）MIN＜128のとき データDRは８ビットで伝送する データMINは７ビットで伝送する （２）MIN≧128のとき データDRとして（255−DR）を伝送する データMINとして（255−MIN）を伝送する ただし、DR＋MIN＝255のときは、データMINを１小さ
くする。………（３） ようにしたものである。 したがって、復号回路においては、 （４）DR＋MIN≦255のとき データDR、MINをそのまま使用する （５）DR＋MIN＞255のとき データDRとして（255−DR）を使用する データMINとして（255−MIN）を使用する ことになる。Now, assuming that the minimum value MIN and the dynamic range DR are 8 bits, since DR = MAX−MIN, the relational expression of DR + MIN ≦ 255 holds, and the combination of data DR and MIN (DR, MIN)
MIN) is the existence range of the hatched area A in FIG. That is, the minimum value MIN and the dynamic range DR are
Even if each bit is 8 bits, the sum (DR + MI
N) does not exceed the maximum value of 255 represented by 8 bits. Further, the minimum value MIN and the dynamic range DR do not require 8 bits at the same time. If the data DR and MIN of the triangular area of DR ≧ 128 in the area A are moved to the triangular area B on the right side, the data DR and MIN can be expressed by 15 bits in total. However, when MIN ≧ 128 and DR + MIN = 255, that is, the area of the line C overlaps with the destination area. However, since the existence probability of this line C is small,
It can be replaced with the area of line D, that is, the area of DR + MIN = 254. The present invention, based on the above considerations, data DR,
This is to reduce the number of bits when transmitting MIN by one bit. That is, assuming that the original data DR and MIN are, for example, 8 bits, in the encoding circuit: (1) When MIN <128, the data DR is transmitted by 8 bits The data MIN is transmitted by 7 bits (2) When MIN ≧ 128, (255−DR) is transmitted as data DR. (255−MIN) is transmitted as data MIN. However, when DR + MIN = 255, the data MIN is reduced by one. ……… (3) Therefore, in the decoding circuit, (4) When DR + MIN ≦ 255, the data DR and MIN are used as is. (5) When DR + MIN> 255, (255−DR) is used as the data DR. Will be used.
最小値MIN及びダイナミックレンジDRの組み合わせ
は、その組み合わせに対応して本来存在しない組み合わ
せに補き換えられて伝送され、伝送されるビット数がブ
ロックごとに１ビット少なくされる。The combination of the minimum value MIN and the dynamic range DR is transmitted in such a manner as to be replaced by a combination that does not exist originally in correspondence with the combination, and the number of transmitted bits is reduced by one bit for each block.
第１図において、41〜44は変換回路、45、47は比較回
路を示し、変換回路41〜44はデータDR、MINを（２）、
（３）項にしたがって変換するものである。 そして、検出回路14からの最小値MINが比較回路45に
供給されて基準値「128」と比較され、その比較出力S45
がスイッチ回路51、52にその制御信号として供給され
る。 そして、MIN＜128の場合、すなわち、（１）項の場合
には、スイッチ回路51、52は図の状態に切り換えられ
る。 したがって、減算回路15からのダイナミックレンジDR
が、スイッチ回路51を通じてそのままフレーム化回路16
に供給される。 また、検出回路14からの最小値MINが変換回路42に供
給されて上位１ビット（MSB）が削除されて（１）項の
データMINに変換され、このデータMINがスイッチ回路52
を通じてフレーム化回路16に供給される。 したがって、（１）項の場合には、ダイナミックレン
ジDRが８ビットで伝送され、最小値MINが７ビットで伝
送され、両方を合わせて15ビットで伝送される。 一方、MIN≧128の場合、すなわち、（２）、（３）項
の場合には、信号S45によりスイッチ回路51、52は図と
は逆の状態に切り換えられる。 さらに、検出回路14からの最小値MINと、減算回路15
からのダイナミックレンジDRとが加算回路46に供給され
てデータ（DR＋MIN）が求められ、このデータが比較回
路47において基準値「255」と比較され、その比較出力S
47がスイッチ回路53にその制御信号として供給される。 そして、DR＋MIN≠255の場合には、スイッチ回路53は
図の状態に切り換えられる。 したがって、MIN≧128で、DR＋MIN≠255の場合、すな
わち、（２）項のうち、（３）項を除く場合には、減算
回路15からのダイナミックレンジDRが、変換回路41に供
給されて（２）項のデータ（255−DR）に変換され、こ
のデータがスイッチ回路51を通じてフレーム化回路16に
供給される。 また、検出回路14からの最小値MINが、スイッチ回路5
3を通じて変換回路43に供給されて（２）項のデータ（2
55−MIN）に変換され、このデータがスイッチ回路52を
通じてフレーム化回路16に供給される。 したがって、（２）項のうち、（３）項を除く場合に
は、ダイナミックレンジDRが８ビットで伝送され、最小
値MINが７ビットで伝送され、両方を合わせて15ビット
で伝送される。 さらに、DR＋MIN＝255の場合には、信号S47によりス
イッチ回路53は図とは逆の状態に切り換えられる。 したがって、MIN≧128で、DR＋MIN＝255の場合、すな
わち、（２）項のうちの（３）項の場合には、減算回路
15からのダイナミックレンジDRが、変換回路41に供給さ
れて（２）項のデータ（255−DR）に変換され、このデ
ータがスイッチ回路51を通じてフレーム化回路16に供給
される。 また、検出回路14からの最小値MINが、変換回路44に
供給されて（３）項のデータ（MIN−１）に変換され、
このデータがスイッチ回路53を通じて変換回路43に供給
されて（２）項のデータ（255−MIN）に変換され、この
データがスイッチ回路52を通じてフレーム化回路16に供
給される。 したがって、（２）項のうちの（３）項の場合には、
ダイナミックレンジDRが８ビットで伝送され、最小値MI
Nが７ビットで伝送され、両方を合わせて15ビットで伝
送される。 第２図は上述の符号化回路と対になる復号回路の一例
を示す。 すなわち、第２図において、61、62は変換回路、64は
比較回路を示し、変換回路61、62はデータDR、MINを
（５）項にしたがって変換するものである。 そして、フレーム分解回路32からの最小値MIN及びダ
イナミックレンジDRが加算回路63に供給されてデータ
（DR＋MIN）が求められ、このデータが比較回路64にお
いて基準値「255」と比較され、その比較出力S64がスイ
ッチ回路71、72にその制御信号として供給される。 そして、DR＋MIN≦255の場合、すなわち、（４）項の
場合には、スイッチ回路71、72は図の状態に切り換えら
れる。 したがって、この場合には、フレーム分解回路32から
の最小値MIN及びダイナミックレンジDRが、スイッチ回
路71、72を通じて加算回路34及びデコーダ33に供給さ
れ、加算回路33からもとの８ビットの画素データが取り
出される。 また、DR＋MIN＞255の場合、すなわち、（５）項の場
合には、信号S64によりスイッチ回路71、72は図とは逆
の状態に切り換えられる。 したがって、この場合には、フレーム分解回路32から
の最小値MIN及びダイナミックレンジDRが、変換回路6
1、62に供給されて（５）項のデータ（255−MIN）、（2
55−DR）に変換され、すなわち、もとのデータMIN、DR
に変換され、これらデータがスイッチ回路71、72を通じ
て加算回路34及びデコーダ33に供給され、加算回路33か
らもとの８ビットの画素データが取り出される。 こうして、この発明によれば、最小値MIN及びダイナ
ミックレンジDRがそれぞれ８ビットであっても、最小値
MIN及びダイナミックレンジDRを伝送するとき、最小値M
IN及びダイナミックレンジDRの組み合わせのうち、最小
値MINが８ビットを必要とし、ダイナミックレンジDRが
８ビットを必要としないデータの組み合わせを、最小値
MINが８ビットを必要としないで、ダイナミックレンジD
Rが８ビットを必要とするデータの組み合わせに置き換
えて伝送しているので、伝送するビット数を１ビット減
らすことができる。 あるいは３次元ADRC法を行うとき、そのブロックごと
の１ビットの動き情報データを、減らした１ビットの代
わりに伝送することができる。 なお、上述において、最小値MINとダイナミックレン
ジDRとを逆にすることもできる。さらに、（２）、
（５）項における（255−DR）、（255−MIN）の代わり
に（DR−128）、（MIN−127）とすることもできる。ま
た、最小値MIN、最大値MAX、ダイナミックレンジDRのう
ちのいずれか２つのデータについて同様に符号化して伝
送することができる。In FIG. 1, reference numerals 41 to 44 denote conversion circuits, 45 and 47 denote comparison circuits, and the conversion circuits 41 to 44 store data DR and MIN in (2),
The conversion is performed in accordance with the item (3). Then, the minimum value MIN from the detection circuit 14 is supplied to the comparison circuit 45 and compared with the reference value “128”, and the comparison output S45
Is supplied to the switch circuits 51 and 52 as a control signal thereof. When MIN <128, that is, in the case of the item (1), the switch circuits 51 and 52 are switched to the states shown in the drawing. Therefore, the dynamic range DR from the subtraction circuit 15
However, through the switch circuit 51, the framing circuit 16
Supplied to Further, the minimum value MIN from the detection circuit 14 is supplied to the conversion circuit 42, where the upper one bit (MSB) is deleted and converted into the data MIN of the item (1).
Is supplied to the framing circuit 16. Therefore, in the case of the term (1), the dynamic range DR is transmitted by 8 bits, the minimum value MIN is transmitted by 7 bits, and both of them are transmitted by 15 bits. On the other hand, in the case of MIN ≧ 128, that is, in the case of the items (2) and (3), the switch circuits 51 and 52 are switched to the opposite states by the signal S45. Further, the minimum value MIN from the detection circuit 14 and the subtraction circuit 15
Is supplied to an addition circuit 46 to obtain data (DR + MIN). This data is compared with a reference value "255" in a comparison circuit 47, and its comparison output S
47 is supplied to the switch circuit 53 as a control signal. When DR + MIN ≠ 255, the switch circuit 53 is switched to the state shown in FIG. Therefore, when MIN ≧ 128 and DR + MIN ≠ 255, that is, when the term (3) is excluded from the term (2), the dynamic range DR from the subtraction circuit 15 is supplied to the conversion circuit 41 ( The data is converted to the data (255-DR) in the item 2), and this data is supplied to the framing circuit 16 through the switch circuit 51. The minimum value MIN from the detection circuit 14 is
The data (2) is supplied to the conversion circuit 43 through (3).
55-MIN), and this data is supplied to the framing circuit 16 through the switch circuit 52. Therefore, when the term (3) is excluded from the term (2), the dynamic range DR is transmitted by 8 bits, the minimum value MIN is transmitted by 7 bits, and the dynamic range DR is transmitted by 15 bits in total. Further, when DR + MIN = 255, the signal S47 switches the switch circuit 53 to a state opposite to that shown in the figure. Therefore, when MIN ≧ 128 and DR + MIN = 255, that is, in the case of item (3) of item (2), the subtraction circuit
The dynamic range DR from 15 is supplied to the conversion circuit 41 and converted into the data (255-DR) in the item (2), and this data is supplied to the framing circuit 16 through the switch circuit 51. Further, the minimum value MIN from the detection circuit 14 is supplied to the conversion circuit 44 and converted into the data (MIN-1) of the item (3).
This data is supplied to the conversion circuit 43 through the switch circuit 53, and is converted into the data (255-MIN) in the item (2). The data is supplied to the framing circuit 16 through the switch circuit 52. Therefore, in the case of item (3) of item (2),
The dynamic range DR is transmitted in 8 bits and the minimum value MI
N is transmitted in 7 bits, and both are transmitted in 15 bits. FIG. 2 shows an example of a decoding circuit paired with the above-mentioned encoding circuit. That is, in FIG. 2, reference numerals 61 and 62 denote conversion circuits, and reference numeral 64 denotes a comparison circuit. The conversion circuits 61 and 62 convert the data DR and MIN according to the item (5). Then, the minimum value MIN and the dynamic range DR from the frame decomposition circuit 32 are supplied to the addition circuit 63 to obtain data (DR + MIN). This data is compared with the reference value “255” in the comparison circuit 64, and the comparison output is obtained. S64 is supplied to the switch circuits 71 and 72 as a control signal thereof. Then, when DR + MIN ≦ 255, that is, in the case of the item (4), the switch circuits 71 and 72 are switched to the states shown in the figure. Therefore, in this case, the minimum value MIN and the dynamic range DR from the frame decomposition circuit 32 are supplied to the addition circuit 34 and the decoder 33 through the switch circuits 71 and 72, and the original 8-bit pixel data is supplied from the addition circuit 33. Is taken out. In the case of DR + MIN> 255, that is, in the case of the item (5), the switch circuits 71 and 72 are switched by the signal S64 to a state opposite to the state shown in the figure. Therefore, in this case, the minimum value MIN and the dynamic range DR from the frame decomposition circuit 32 are
The data (255-MIN) of (5) supplied to 1, 62, (2
55−DR), that is, the original data MIN, DR
These data are supplied to the adder circuit 34 and the decoder 33 through the switch circuits 71 and 72, and the original 8-bit pixel data is extracted from the adder circuit 33. Thus, according to the present invention, even when the minimum value MIN and the dynamic range DR are each 8 bits, the minimum value
When transmitting MIN and dynamic range DR, the minimum value M
Of the combinations of IN and dynamic range DR, the minimum value MIN requires 8 bits and the combination of data that dynamic range DR does not require 8 bits is the minimum value.
MIN does not require 8 bits, dynamic range D
Since R is transmitted by replacing it with a combination of data requiring 8 bits, the number of transmitted bits can be reduced by 1 bit. Alternatively, when the three-dimensional ADRC method is performed, 1-bit motion information data for each block can be transmitted instead of the reduced 1-bit. In the above description, the minimum value MIN and the dynamic range DR can be reversed. Furthermore, (2),
(DR-128) and (MIN-127) can be used instead of (255-DR) and (255-MIN) in the item (5). Also, any two of the minimum value MIN, the maximum value MAX, and the dynamic range DR can be encoded and transmitted in the same manner.
この発明によれば、最小値MIN及びダイナミックレン
ジDRが例えばそれぞれ８ビットであっても、最小値MIN
及びダイナミックレンジDRを伝送するとき、最小値MIN
及びダイナミックレンジDRの組み合わせのうち、最小値
MINが８ビットを必要とし、ダイナミックレンジDRが８
ビットを必要としないデータの組み合わせを、最小値MI
Nが８ビットを必要としないで、ダイナミックレンジDR
が８ビットを必要とするデータの組み合わせに置き換え
て伝送しているので、伝送するビット数を１ビット減ら
すことができる。 あるいは３次元ADRC法を行うとき、そのブロックごと
の１ビットの動き情報データを、減らした１ビットの代
わりに伝送することができる。According to the present invention, even if the minimum value MIN and the dynamic range DR are each 8 bits, for example, the minimum value MIN
Minimum value MIN when transmitting dynamic range DR
And the minimum value of the combinations of dynamic range DR
MIN requires 8 bits and dynamic range DR is 8
The combination of data that does not require bits is
N does not require 8 bits, dynamic range DR
Is replaced with a combination of data requiring 8 bits, and the number of bits to be transmitted can be reduced by 1 bit. Alternatively, when the three-dimensional ADRC method is performed, 1-bit motion information data for each block can be transmitted instead of the reduced 1-bit.
第１図はこの発明の一例を示す系統図、第２図は復号回
路の一例を示す系統図、第３図はこの発明を説明するた
めの特性図、第４図はADRC法を説明するための線図、第
５図及び第６図は従来例の系統図である。 12;A/Dコンバータ 13;ブロック分割回路 14;最大値最小値検出回路 16;フレーム化回路 23;適応型エンコーダ 41〜44;変換回路 45、47;比較回路FIG. 1 is a system diagram showing an example of the present invention, FIG. 2 is a system diagram showing an example of a decoding circuit, FIG. 3 is a characteristic diagram for explaining the present invention, and FIG. 4 is a diagram for explaining the ADRC method. 5 and FIG. 6 are system diagrams of a conventional example. 12; A / D converter 13; block division circuit 14; maximum / minimum value detection circuit 16; framing circuit 23; adaptive encoder 41 to 44; conversion circuits 45 and 47; comparison circuit
Claims (2)
素データからなるブロックに分割し、このブロックごと
に符号化する画像信号符号化装置であって、 上記ブロック内の画素データの最大値及び最小値、その
最大値及び最小値から規定されるダイナミックレンジを
検出する手段と、 上記検出された最大値もしくは最小値と各画素データと
の差分データを算出する手段と、 上記最大値及び上記最小値から規定されるダイナミック
レンジに対応して、各差分データを上記画素データのビ
ット数よりも少ないビット数に符号化し、符号化データ
を発生する手段と、 上記最大値、上記最小値及び上記ダイナミックレンジの
うちの少なくとも２つのデータを上記符号化データとと
もに伝送する手段と、 上記符号化データとともに伝送される２つのデータの一
方がｎビットのデータ、他方が（ｎ−ｍ）ビットのデー
タになるように変換する手段と からなる画像信号符号化装置。An image signal encoding apparatus for dividing a digital image signal into blocks each including a predetermined number of n-bit pixel data, and encoding each of the blocks. Means for detecting a dynamic range defined from the minimum value, the maximum value and the minimum value, means for calculating difference data between the detected maximum value or minimum value and each pixel data, and the maximum value and the minimum value Means for encoding each difference data into a smaller number of bits than the number of bits of the pixel data in accordance with a dynamic range defined from the value, and generating encoded data; Means for transmitting at least two data of the range together with the encoded data; two transmitted together with the encoded data While the n-bit data of the data and the other (n-m) the picture signal encoding apparatus comprising a means for converting to become bits of data.
素データからなるブロックに分割し、このブロックごと
に符号化する画像信号符号化方法であって、 上記ブロック内の画素データの最大値及び最小値、その
最大値及び最小値から規定されるダイナミックレンジを
検出し、 上記検出された最大値もしくは最小値と各画素データと
の差分データを算出し、 上記最大値及び上記最小値から規定されるダイナミック
レンジに対応して各差分データを上記画素データのビッ
ト数よりも少ないビット数に符号化して符号化データを
発生し、 上記符号化データとともに伝送される上記最大値、上記
最小値及び上記ダイナミックレンジのうちの２つのデー
タの一方がｎビットのデータ、他方が（ｎ−ｍ）ビット
のデータになるように変換する ようにした画像信号符号化方法。2. An image signal encoding method for dividing a digital image signal into blocks each including a predetermined number of n-bit pixel data, and encoding each block. Detect a minimum value, a dynamic range defined from the maximum value and the minimum value, calculate difference data between the detected maximum value or the minimum value and each pixel data, and define a difference data from the maximum value and the minimum value. The difference data is encoded into a smaller number of bits than the number of bits of the pixel data in accordance with the dynamic range to generate encoded data, and the maximum value, the minimum value, and the minimum value transmitted together with the encoded data are generated. One of the two data in the dynamic range is converted into n-bit data and the other is converted into (nm) -bit data. Picture signal encoding method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31925990A JP2861381B2 (en) | 1990-11-22 | 1990-11-22 | Image signal encoding apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31925990A JP2861381B2 (en) | 1990-11-22 | 1990-11-22 | Image signal encoding apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04189091A JPH04189091A (en) | 1992-07-07 |
| JP2861381B2 true JP2861381B2 (en) | 1999-02-24 |
Family
ID=18108201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31925990A Expired - Fee Related JP2861381B2 (en) | 1990-11-22 | 1990-11-22 | Image signal encoding apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861381B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524315A (en) * | 2006-01-24 | 2009-06-25 | ノキア コーポレイション | Image compression for computer graphics |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5218302B2 (en) | 2009-07-07 | 2013-06-26 | コニカミノルタビジネステクノロジーズ株式会社 | Image processing apparatus, image processing system, image processing method, and image processing program |
| JP5756989B2 (en) * | 2013-12-19 | 2015-07-29 | 株式会社アクセル | Encoder |
-
1990
- 1990-11-22 JP JP31925990A patent/JP2861381B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009524315A (en) * | 2006-01-24 | 2009-06-25 | ノキア コーポレイション | Image compression for computer graphics |
| US7873212B2 (en) | 2006-01-24 | 2011-01-18 | Nokia Corporation | Compression of images for computer graphics |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04189091A (en) | 1992-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3406546B2 (en) | Decoding method for continuous images | |
| KR950005665B1 (en) | High efficiency encoding system | |
| JP3888597B2 (en) | Motion compensation coding apparatus and motion compensation coding / decoding method | |
| US4805017A (en) | System for coding and transmitting motion image signals | |
| JPH06189281A (en) | Video signal encoding device using compression of adaptive frame/field format | |
| JP2880051B2 (en) | Video signal encoding device using 1D / 2D DCT | |
| JPH10136376A (en) | Inter-block prediction coding/decoding device and its method | |
| JP2861381B2 (en) | Image signal encoding apparatus and method | |
| JPH01144875A (en) | Image information transmission system | |
| JP2861379B2 (en) | Image data encoding method and circuit thereof | |
| JP2861380B2 (en) | Image signal encoding apparatus and method, image signal decoding apparatus and method | |
| JP2897082B2 (en) | Motion compensation variable length coding | |
| JPS6326951B2 (en) | ||
| JP2537246B2 (en) | Image coding method | |
| JPH0216887A (en) | Picture encodor | |
| JPH08149481A (en) | Device and method for encoding/decoding video signal | |
| KR100207391B1 (en) | Image coding system and moving information detecting method using adaptive vector quantization | |
| JP2570795B2 (en) | High-efficiency encoder for television signals. | |
| JPS6292620A (en) | High efficient encoder of television signal | |
| JPS6225577A (en) | Adaptive vector quantization system | |
| JP2743827B2 (en) | Digital video compression transmission system | |
| JP2570788B2 (en) | Decoding device for high efficiency coding of television signals | |
| KR100242832B1 (en) | Apparatus for generating quantization step value | |
| JP2698641B2 (en) | Color image data encoding method and decoding method | |
| JPS63177672A (en) | Picture encoding transmission system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071211 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081211 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091211 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |