JP2861175B2 - High efficiency coding apparatus and coding method - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン信号等の画像デ
ータの１画素当たりのビット数を圧縮するための高能率
符号化装置及び符号化方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high efficiency coding apparatus and a coding method for compressing the number of bits per pixel of image data such as digital television signals.

〔発明の概要〕[Summary of the Invention]

この発明は、ディジタル画像信号の２次元ブロック又
は時間的に連続するＮフレームの夫々に属するＮ個の領
域からなるブロック内に含まれる複数の画素データの最
大値及び最小値を求めると共に、最大値及び最小値から
ブロック毎の原ダイナミックレンジを検出する回路と、
原ダイナミックレンジに基づいて所定期間における発生
情報量を演算し、発生情報量が所定データ量以内におさ
まるように、各ブロックの第１の割り当てビット数を設
定するためのしきい値を制御し、各ブロックの第１の割
り当てビット数をしきい値と各ブロックの原ダイナミッ
クレンジとを比較した比較出力で設定する手段と、原ダ
イナミックレンジを第１の割り当てビット数と対応する
複数のレベル範囲に分割した時の最大のレベル範囲及び
最小のレベル範囲に夫々含まれる入力画像データを抽出
し、最大のレベル範囲に含まれる入力画像データの第１
の平均値及び最小のレベル範囲に含まれる入力画像デー
タの第２の平均値を形成する回路と、第１の平均値及び
第２の平均値から修整されたダイナミックレンジを算出
し、入力画像信号から第２の平均値を減算し、減算出力
を第２の割り当てビット数と修整されたダイナミックレ
ンジに応じて符号化する符号化回路と、修整されたダイ
ナミックレンジに基づいて所定期間における発生情報量
を演算し、発生情報量が所定データ量以内におさまるよ
うに、各ブロックの第２の割り当てビット数を設定する
ためのしきい値を制御し、符号化回路における各ブロッ
クの第２の割り当てビット数をしきい値と修整されたダ
イナミックレンジとを比較した比較出力で設定する回路
とを備え、修整されたダイナミックレンジと関連する情
報、符号化回路の出力コードを伝送するようにしたもの
で、 リンギング、インパルスノイズによるブロック歪の発
生を防止できると共に、可変長ADRCにより発生する情報
量の制御を正しく行うことができる。According to the present invention, a maximum value and a minimum value of a plurality of pixel data included in a two-dimensional block of a digital image signal or a block composed of N regions belonging to each of N frames temporally continuous are determined, and the maximum value is determined. And a circuit for detecting an original dynamic range for each block from the minimum value and
Calculating a generated information amount in a predetermined period based on the original dynamic range, and controlling a threshold value for setting a first allocated bit number of each block so that the generated information amount falls within the predetermined data amount; Means for setting a first allocated bit number of each block by a comparison output obtained by comparing a threshold value with an original dynamic range of each block; and setting the original dynamic range to a plurality of level ranges corresponding to the first allocated bit number. The input image data included in the maximum level range and the minimum level range at the time of division are extracted, and the first input image data included in the maximum level range is extracted.
A second average value of the input image data included in the average value and the minimum level range, and a dynamic range modified from the first average value and the second average value, and the input image signal is calculated. An encoding circuit for subtracting the second average value from the first and second bits, and encoding the subtracted output according to the second allocated number of bits and the modified dynamic range, and the amount of information generated in a predetermined period based on the modified dynamic range. And controls a threshold value for setting the second number of allocated bits of each block so that the amount of generated information falls within a predetermined data amount, and controls the second allocated bits of each block in the encoding circuit. A circuit for setting the number with a comparison output that compares the threshold value with the modified dynamic range, the information relating to the modified dynamic range and the coding circuit. Which was so as to transmit a force code, ringing, with the occurrence of block distortion due to impulse noise can be prevented, controlled amount of information generated by the variable-length ADRC can ensure correct.

〔従来の技術〕[Conventional technology]

ビデオ信号の符号化方法として、伝送帯域を狭くする
目的でもって、１画素当たりの平均ビット数又はサンプ
リング周波数を小さくするいくつかの高能率符号化方法
が知られている。As a video signal encoding method, there are known several high-efficiency encoding methods for reducing the average number of bits per pixel or the sampling frequency for the purpose of narrowing the transmission band.

本願出願人は、特願昭59−266407号明細書に記載され
ているような、２次元ブロック内に含まれる複数画素の
最大値及び最小値により規定されるダイナミックレンジ
を求め、このダイナミックレンジに適応した符号化を行
う高能率符号化装置を提案している。また、特願昭60−
232789号明細書に記載されているように、複数フレーム
に夫々含まれる領域の画素から形成された３次元ブロッ
クに関してダイナミックレンジに適応した符号化を行う
高能率符号化装置が提案されている。更に、特願昭60−
268817号明細書に記載されているように、量子化を行っ
た時に生じる最大歪が一定となるようなダイナミックレ
ンジに応じてビット数が変換する可変長符号化方法が提
案されている。The present applicant obtains a dynamic range defined by a maximum value and a minimum value of a plurality of pixels included in a two-dimensional block as described in Japanese Patent Application No. 59-266407, and this dynamic range A high-efficiency coding apparatus that performs adaptive coding has been proposed. In addition, Japanese Patent Application No. 60-
As described in the specification of Japanese Patent No. 232789, there has been proposed a high-efficiency encoding apparatus that performs encoding adaptive to a dynamic range with respect to a three-dimensional block formed from pixels in an area included in each of a plurality of frames. Furthermore, Japanese Patent Application No. 60-
As described in the specification of Japanese Patent No. 268817, there has been proposed a variable length coding method in which the number of bits is converted according to a dynamic range in which the maximum distortion generated when performing quantization is constant.

第７図は、先に提案されているダイナミックレンジに
適応した符号化方法（ADRCと称する）の説明に用いるも
のである。ダイナミックレンジDR（最大値MAXと最小値M
INの差）が例えば（８ライン×８画素＝64画素）からな
る２次元的なブロック毎に算出される。また、入力画素
データからそのブロック内で最小のレベル（最小値）が
除去される。この最小値除去後の画素データが代表レベ
ルに変換される。この量子化は、元の量子化ビット数よ
り少ないビット数例えば２ビットと対応する４個のレベ
ル範囲A0〜A3に検出されたダイナミックレンジDRを分割
し、ブロック内の各画素データが属するレベルを範囲を
検出し、このレベル範囲を示すコード信号を発生する処
理である。FIG. 7 is used to explain the previously proposed coding method (referred to as ADRC) adapted to the dynamic range. Dynamic range DR (maximum value MAX and minimum value M
IN difference) is calculated for each two-dimensional block composed of (8 lines × 8 pixels = 64 pixels), for example. Further, the minimum level (minimum value) in the block is removed from the input pixel data. The pixel data after the removal of the minimum value is converted to a representative level. This quantization divides the detected dynamic range DR into four level ranges A0 to A3 corresponding to a bit number smaller than the original quantization bit number, for example, 2 bits, and determines the level to which each pixel data in the block belongs. This is a process of detecting a range and generating a code signal indicating the level range.

第７図では、ブロックのダイナミックレンジDRが４個
のレベル範囲A0〜A3に分割されている。最小のレベル範
囲A0に含まれる画素データが（00）と符号化され、レベ
ル範囲A1に含まれる画素データが（01）と符号化され、
レベル範囲A2に含まれる画素データが（10）と符号化さ
れ、最大のレベル範囲A3に含まれる画素データが（11）
と符号化される。従って、各画素の８ビットのデータが
２ビットに圧縮されて伝送される。In FIG. 7, the dynamic range DR of the block is divided into four level ranges A0 to A3. Pixel data included in the minimum level range A0 is encoded as (00), pixel data included in the level range A1 is encoded as (01),
Pixel data included in the level range A2 is encoded as (10), and pixel data included in the maximum level range A3 is encoded as (11).
Is encoded. Therefore, the 8-bit data of each pixel is compressed to 2 bits and transmitted.

受信側では、受信されたコード信号が代表レベルL0〜
L3に復元される。この代表レベルL0〜L3は、レベル範囲
A0〜A3の夫々の中央のレベルである。On the reception side, the received code signal is
Restored to L3. This representative level L0 to L3 is the level range
It is the middle level of each of A0 to A3.

上述のダイナミックレンジに適応した符号化方法は、
リンギング、インパルス性の雑音によってブロック歪が
発生する問題があった。第８図はブロック歪の発生を説
明するための図である。第８図では、説明の簡単のた
め、１次元ブロック即ち、水平方向の所定数のサンプル
により形成されたブロックについてのデータの変化がア
ナログ波形として表されており、受信側の復元値が破線
で示されている。The encoding method adapted to the above dynamic range is as follows.
There is a problem that block distortion occurs due to ringing and impulse noise. FIG. 8 is a diagram for explaining the occurrence of block distortion. In FIG. 8, for the sake of simplicity, a change in data for a one-dimensional block, that is, a block formed by a predetermined number of samples in the horizontal direction is represented as an analog waveform, and the restored value on the receiving side is indicated by a broken line. It is shown.

ビデオカメラの撮像出力には、第８図に示すように、
レベル変化が急峻なエッジ付近で小レベルのリンギング
が発生していることが多い。このリンギングが含まれる
ブロックでは、リンギングのピーク値が最大値MAX1とし
て検出され、最小値MIN1とで決定されるダイナミックレ
ンジDR1に適応して符号化がされる。次のブロックで
は、リンギングが集束しているために、最大値がMAX2で
示すように下がり、最小値MIN2及び最大値MAX2で定まる
ダイナミックレンジDR2に適応して符号化がされる。従
って、これらの二つのブロック間で輝度レベルの差が生
じ、ブロック歪が発生する。インパルス性の雑音の場合
にも同様の理由でブロック歪が発生する。上述のブロッ
ク歪の輝度レベルの差は小さいが、ある程度の面積を持
つので、視覚的に目立つ問題があった。As shown in FIG. 8, the imaging output of the video camera
A small level of ringing often occurs near an edge where the level change is steep. In the block including the ringing, the peak value of the ringing is detected as the maximum value MAX1, and the coding is performed in accordance with the dynamic range DR1 determined by the minimum value MIN1. In the next block, since the ringing is converging, the maximum value decreases as indicated by MAX2, and encoding is performed in accordance with the dynamic range DR2 determined by the minimum value MIN2 and the maximum value MAX2. Therefore, a difference in luminance level occurs between these two blocks, and block distortion occurs. In the case of impulsive noise, block distortion occurs for the same reason. Although the difference between the luminance levels of the block distortion described above is small, it has a certain area, and thus has a problem that it is visually noticeable.

上述のリンギング、インパルス性のノイズによるブロ
ック歪の発生の問題を解決するために、本願出願人は、
特願昭61−202118号明細書に記載されているように、ブ
ロック構造に変換された入力データに対し前処理を行う
方式を提案している。即ち、ダイナミックレンジをADRC
の量子化ビット数で等分した時の最大レベル範囲（第７
図におけるA3）に含まれる入力データの値の平均値MA
X′と、最小のレベル範囲（第７図におけるA0）に含ま
れる入力データの平均値MIN′とを検出し、第９図に示
すように、これらの平均値MAX′と平均値MIN′とを夫々
復元レベルL3及びL0とするように量子化がされる。第７
図に示すように、代表レベルL0〜L3が最大値MAX及び最
小値MINを含まず、各レベル範囲の中央値とされる量子
化は、ノンエッジマッチングと称され、第９図に示すよ
うに、平均値MAX′及びMIN′を含む量子化は、エッジマ
ッチングと称される。In order to solve the above-mentioned problem of occurrence of block distortion due to ringing and impulsive noise, the present applicant has
As described in the specification of Japanese Patent Application No. 61-202118, there has been proposed a method of performing preprocessing on input data converted into a block structure. That is, the dynamic range is set to ADRC
The maximum level range when equally divided by the number of quantization bits (7th
Average value MA of input data values included in A3) in the figure
X 'and the average value MIN' of the input data included in the minimum level range (A0 in FIG. 7) are detected, and as shown in FIG. 9, these average values MAX 'and MIN' Are set to the restoration levels L3 and L0, respectively. Seventh
As shown in the figure, the quantization in which the representative levels L0 to L3 do not include the maximum value MAX and the minimum value MIN and are the median of each level range is called non-edge matching, as shown in FIG. , The mean values MAX ′ and MIN ′ are called edge matching.

上述のノンエッジマッチングで前処理して、エッジマ
ッチングで量子化するADRCは、第８図において、リンギ
ングが含まれているブロックでも、最大値がリンギング
のピークではなく、平均値MAX′に変えられ、同様に最
小値がMIN′に変えられる。このMAX′及びMIN′で定ま
る修整されたダイナミックレンジDR′の中でエッジマッ
チングの量子化がされるので、復元レベルが隣接ブロッ
クの復元レベルと差が少なくなり、ブロック歪の発生が
防止される。ADRC, which is pre-processed by the non-edge matching described above and quantized by the edge matching, in FIG. 8, even in a block including ringing, the maximum value is changed to an average value MAX ′ instead of a ringing peak. Similarly, the minimum value is changed to MIN '. Since the edge matching is quantized within the modified dynamic range DR 'determined by MAX' and MIN ', the difference between the restoration level and the restoration level of the adjacent block is reduced, and the occurrence of block distortion is prevented. .

上述のダイナミックレンジに適応したADRC符号化は、
伝送すべきデータ量を大幅に圧縮できるので、ディジタ
ルVTRに適用して好適である。特に、可変長ADRCは、圧
縮率を高くすることができる。しかし、可変長ADRCは、
伝送データの量が画像の内容によって変動するため、所
定量のデータを１トラックとして記録するディジタルVT
Rのような固定レートの伝送路を使用する時には、バッ
ファリングの処理が必要とされる。ADRC coding adapted to the above dynamic range
Since the amount of data to be transmitted can be greatly reduced, it is suitable for application to a digital VTR. In particular, the variable length ADRC can increase the compression ratio. However, variable length ADRC is
Since the amount of transmission data varies depending on the content of the image, a digital VT that records a predetermined amount of data as one track
When a fixed-rate transmission line such as R is used, a buffering process is required.

可変長ADRCのバッファリングの方式として、本願出願
人は、特願昭61−257586号明細書に記載されているよう
に、累積型のダイナミックレンジの度数分布を形成し、
この度数分布に対して、予め用意されている割り当てビ
ット数を定めるためのしきい値を適用し、所定期間例え
ば１フレーム期間の発生情報量を求め、発生情報量が目
標値を超えないように、制御するものを提案している。As a buffering method of the variable length ADRC, the present applicant forms a cumulative dynamic range frequency distribution as described in Japanese Patent Application No. 61-257586,
A threshold value for determining the number of allocated bits prepared in advance is applied to this frequency distribution, and the amount of information generated during a predetermined period, for example, one frame period, is calculated so that the amount of generated information does not exceed the target value. Proposes what to control.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述のように、ノンエッジマッチング量子化で前処理
を行い、次に、エッジマッチングで量子化を行うADRCに
対して、可変長ADRCを適用した場合、割り当てビット数
を設定するのに使用される原ダイナミックレンジDRと、
この割り当てビット数で符号化を行う時に使用され、受
信側に伝送される修整されたダイナミックレンジDR′と
が異なるために、エンコーダ側とデコーダ側との不整合
の問題が生じた。As described above, if pre-processing is performed by non-edge matching quantization and then variable-length ADRC is applied to ADRC that performs quantization by edge matching, it is used to set the number of allocated bits. Original dynamic range DR,
Since the modified dynamic range DR 'used when encoding with this allocated number of bits and transmitted to the receiving side is different, a problem of mismatch between the encoder side and the decoder side has arisen.

即ち、発生情報量を制御するために、ダイナミックレ
ンジDRの所定期間例えば１フレーム期間の度数分布表が
形成され、この度数分布表が累積度数分布表に変換さ
れ、累積度数分布表に対してT1、T2、T3、T4（T1＜T2＜
T3＜T4）のしきい値が適用される。（DR＜T1）の場合に
は、割り当てビット数ｎが０とされ（即ち、コード信号
が伝送されず）、（T1≦DR＜T2）の場合には、（ｎ＝
１）とされ、（T2≦DR＜T3）の場合には、（ｎ＝２）と
され、（T3≦DR＜T4）の場合には、（ｎ＝３）とされ、
（T4≦DR）の場合には、（ｎ＝４）とされる。That is, in order to control the amount of generated information, a frequency distribution table for a predetermined period, for example, one frame period of the dynamic range DR is formed, and this frequency distribution table is converted into a cumulative frequency distribution table. , T2, T3, T4 (T1 <T2 <
A threshold of T3 <T4) applies. In the case of (DR <T1), the allocated bit number n is set to 0 (that is, no code signal is transmitted), and in the case of (T1 ≦ DR <T2), (n =
1), (n = 2) if (T2 ≦ DR <T3), (n = 3) if (T3 ≦ DR <T4),
In the case of (T4 ≦ DR), (n = 4).

前述のように、（MAX′−MIN′＝DR′）とされ、この
修整されたダイナミックレンジDR′に基づいて、量子化
がされ、ダイナミックレンジDR′が伝送される。あるブ
ロックのダイナミックレンジに関して、（T2≦DR＜T3）
及び（T2≦DR′＜T3）の関係が成立していれば、エンコ
ーダ側では、（ｎ＝２）とされ、デコーダ側でも（ｎ＝
２）となり、問題が生じない。しかし、（DR＞DR′）で
あるので、（T1≦DR′＜T2）の場合には、デコータ側で
は、（ｎ＝１）と誤って判断し、正しいデコード動作が
されない問題が生じる。As described above, (MAX'-MIN '= DR'), and quantization is performed based on the modified dynamic range DR ', and the dynamic range DR' is transmitted. For the dynamic range of a block, (T2 ≦ DR <T3)
If the relationship of (T2 ≦ DR ′ <T3) holds, (n = 2) on the encoder side, and (n = 2) on the decoder side.
2) and no problem occurs. However, since (DR> DR ′), in the case of (T1 ≦ DR ′ <T2), the decoder erroneously determines that (n = 1), and a problem arises in that a correct decoding operation is not performed.

この問題の解決するために、本願出願人は、不整合が
発生することを示す付加コードを伝送する方法（特願平
１−189888号参照）を提案している。この方式では、付
加コードを伝送するために、伝送データの圧縮が不充分
となるおそれがある。In order to solve this problem, the present applicant has proposed a method of transmitting an additional code indicating that a mismatch occurs (see Japanese Patent Application No. 1-189888). In this method, the compression of transmission data may be insufficient to transmit the additional code.

また、原ダイナミックレンジDRを見て、バッファリン
グの処理を行うことで、しきい値T1〜T4を決定し、この
しきい値T1〜T4と原ダイナミックレンジDRとで最大値及
び最小値からの所定のレベル範囲を決定し、また、修整
されたダイナミックレンジDR′としきい値T1〜T4とから
符号化のための割り当てビット数を決定する方法（特願
平１−189889号参照）を提案している。この方法では、
原ダイナミックレンジDRに基づいてバッファリングがさ
れるので、必要以上にデータ量の圧縮がされ、伝送レー
トに無駄が生じるおそれがあった。Also, by looking at the original dynamic range DR and performing buffering processing, the thresholds T1 to T4 are determined, and the thresholds T1 to T4 and the original dynamic range DR are used to determine the maximum and minimum values. A method of determining a predetermined level range and determining the number of bits to be allocated for encoding from the modified dynamic range DR 'and threshold values T1 to T4 (see Japanese Patent Application No. 1-189889) is proposed. ing. in this way,
Since the buffering is performed based on the original dynamic range DR, the data amount is compressed more than necessary, and there is a possibility that the transmission rate may be wasted.

更に、原ダイナミックレンジDRを最大割り当てビット
数に基づいて最大値及び最小値からの所定のレベル範囲
を決定し、また、修整されたダイナミックレンジDR′に
よりバッファリングの処理を行うことで、しきい値T1〜
T4を決定し、このしきい値と修整されたダイナミックレ
ンジDR′により符号化を行う方法（特願平１−189886号
参照）を提案している。この方法では、修整されたダイ
ナミックレンジDR′を形成するのに、最大の割り当てビ
ット数を常に使用しているので、ダイナミックレンジDR
が小さいブロックでは、所定のレベル範囲がかなり狭い
ものとなり、ノンエッジマッチング量子化とエッジマッ
チング量子化のハイブリッド構成の利点が充分に発揮さ
れないおそれがあった。Furthermore, the original dynamic range DR is determined based on the maximum number of allocated bits in a predetermined level range from the maximum value and the minimum value, and the modified dynamic range DR ′ is used to perform buffering processing, thereby achieving a threshold. Value T1 ~
A method has been proposed in which T4 is determined and coding is performed using this threshold value and the modified dynamic range DR '(see Japanese Patent Application No. 1-189886). In this method, the maximum number of allocated bits is always used to form the modified dynamic range DR ′.
In a block having a small value, the predetermined level range becomes considerably narrow, and the advantage of the hybrid configuration of the non-edge matching quantization and the edge matching quantization may not be sufficiently exhibited.

従って、この発明の目的は、原ダイナミックレンジDR
に基づいてなされたバッファリングの処理で決定された
しきい値と原ダイナミックレンジDRとを比較することに
よりレベル範囲の設定を行い、修整されたダイナミック
レンジDR′に基づいてなされたバッファリング処理で決
定されたしきい値と修整されたダイナミックレンジDR′
とを比較することで決定された割り当てビット数により
量子化を行うことで、エンコーダ側とデコーダ側との不
整合の発生を防止した高能率符号化装置及び符号化方法
を提供することにある。Therefore, the object of the present invention is to provide an original dynamic range DR
The level range is set by comparing the threshold value determined in the buffering process based on the original dynamic range DR with the threshold value determined in the buffering process based on the modified dynamic range DR ′, and the buffering process performed based on the modified dynamic range DR ′ is performed. Determined threshold and modified dynamic range DR '
The present invention is to provide a high-efficiency coding apparatus and a coding method that prevent the occurrence of mismatch between the encoder side and the decoder side by performing quantization using the number of allocated bits determined by comparing.

また、この発明の他の目的は、付加コードを伝送する
必要がなく、また、伝送レートに無駄が生ぜず、更に、
ハイブリッド量子化の利点が充分に発揮できる高能率符
号化装置及び符号化方法を提供することにある。Another object of the present invention is that there is no need to transmit an additional code, and no waste occurs in the transmission rate.
An object of the present invention is to provide a high-efficiency coding apparatus and a coding method capable of fully exhibiting the advantages of hybrid quantization.

〔課題を解決するための手段〕[Means for solving the problem]

この発明は、ディジタル画像信号の２次元ブロック又
は時間的に連続するＮフレームの夫々に属するＮ個の領
域からなるブロック内に含まれる複数の画素データの最
大値MAX及び最小値MINを求めると共に、最大値MAX及び
最小値MINからブロック毎の原ダイナミックレンジDRを
検出する最大値、最小値検出回路３と、 原ダイナミックレンジDRに基づいて所定期間における
発生情報量を演算し、発生情報量が所定データ量以内に
おさまるように、各ブロックの第１の割り当てビット数
ｎを設定するためのしきい値T1〜T4を制御し、各ブロッ
クの第１の割り当てビット数ｎをしきい値T1〜T4と各ブ
ロックの原ダイナミックレンジDRとを比較した比較出力
で設定する手段16、18、19と、 原ダイナミックレンジDRを第１の割り当てビット数ｎ
と対応する複数のレベル範囲に分割した時の最大のレベ
ル範囲及び最小のレベル範囲に夫々含まれる入力画像デ
ータを抽出し、最大のレベル範囲に含まれる入力画像デ
ータの第１の平均値MAX′及び最小のレベル範囲に含ま
れる入力画像データの第２の平均値MIN′を形成する回
路５、６、７、８、10、11、12、13と、 第１の平均値MAX′及び第２の平均値MIN′から修整さ
れたダイナミックレンジDR′を算出し、入力画像信号か
ら平均値MIN′を減算し、減算出力を第２の割り当てビ
ット数ｎ′と修整されたダイナミックレンジDR′に応じ
て符号化する符号化回路23と、 修整されたダイナミックレンジDR′に基づいて所定期
間における発生情報量を演算し、発生情報量が所定デー
タ量以内におさまるように、各ブロックの第２の割り当
てビット数ｎ′を設定するためのしきい値T1′〜T4′を
制御し、符号化回路23における各ブロックの第２の割り
当てビット数ｎ′をしきい値T1′〜T4′と各ブロックの
修整されたダイナミックレンジDR′とを比較した比較出
力で設定する手段24、25、26とを備え、 修整されたダイナミックレンジDR′と関連する情報、
符号化回路23の出力コードを伝送するものである。ま
た、この発明は、このように、高能率符号化を行うよう
にした符号化方法である。The present invention obtains a maximum value MAX and a minimum value MIN of a plurality of pixel data included in a two-dimensional block of a digital image signal or a block composed of N regions belonging to each of N frames continuous in time, A maximum value / minimum value detection circuit 3 for detecting an original dynamic range DR for each block from the maximum value MAX and the minimum value MIN; and an amount of information generated in a predetermined period based on the original dynamic range DR. Thresholds T1 to T4 for setting the first allocated bit number n of each block are controlled so as to be within the data amount, and the first allocated bit number n of each block is set to the threshold value T1 to T4. , 18, and 19 for setting the original dynamic range DR using a comparison output obtained by comparing the original dynamic range DR of each block with the original dynamic range DR.
And extracting the input image data included in the maximum level range and the minimum level range when divided into a plurality of level ranges corresponding to the first level range, and extracting the first average value MAX ′ of the input image data included in the maximum level range. And a circuit 5, 6, 7, 8, 10, 11, 12, 13 for forming a second average value MIN 'of the input image data included in the minimum level range, and a first average value MAX' and a second average value MIN '. The modified dynamic range DR 'is calculated from the average value MIN', and the average value MIN 'is subtracted from the input image signal, and the subtracted output is determined according to the second assigned bit number n' and the modified dynamic range DR '. And an encoding circuit 23 for calculating the amount of information generated in a predetermined period based on the modified dynamic range DR '. The second allocation of each block is performed so that the generated information amount falls within the predetermined data amount. Set the number of bits n ' Threshold values T1 'to T4', and the second allocated bit number n 'of each block in the encoding circuit 23 is set to the threshold value T1' to T4 'and the modified dynamic range DR of each block. , Means for setting with a comparison output comparing with the modified dynamic range DR ′, information related to the modified dynamic range DR ′,
It transmits the output code of the encoding circuit 23. Further, the present invention is an encoding method for performing high-efficiency encoding as described above.

〔作用〕[Action]

テレビジョン信号は、水平方向、垂直方向並びに時間
方向に関する３次元的な相関を有しているので、定常部
では、同一のブロックに含まれる画素データのレベルの
変化幅が小さい。従って、ブロック内の画素データが共
有する最小レベルを除去した後のデータを元の量子化ビ
ット数より少ない量子化ビット数により量子化しても、
量子化歪は、殆ど生じない。Since the television signal has a three-dimensional correlation in the horizontal direction, the vertical direction, and the time direction, in the stationary part, the variation width of the level of the pixel data included in the same block is small. Therefore, even if the data after removing the minimum level shared by the pixel data in the block is quantized with a smaller number of quantization bits than the original number of quantization bits,
Almost no quantization distortion occurs.

また、最大値MAXとMAXから所定レベル低い値で規定さ
れる最大レベル範囲及び最小値MINとMINから所定レベル
高い値で規定される最小レベル範囲に夫々含まれる画素
データの平均値MAX′及びMIN′を検出し、この平均値を
新たに最大値及び最小値としてエッジマッチングの量子
化を行うことにより、リンギング、インパルス雑音等に
よりブロック歪が発生することが防止される。Further, average values MAX ′ and MIN of pixel data included in a maximum level range defined by a maximum level MAX and a predetermined level lower value and a minimum level range defined by a minimum level MIN and a minimum level value defined by a predetermined level higher value than MIN, respectively. ′ Is detected, and the average value is newly set as the maximum value and the minimum value to perform quantization of edge matching, thereby preventing the occurrence of block distortion due to ringing, impulse noise, or the like.

第１の割り当てビット数ｎと対応する最大のレベル範
囲及び最小のレベル範囲を設定するために、バッファリ
ング回路16が設けられている。バッファリング回路16
は、原ダイナミックレンジDRに基づいてしきい値T1〜T4
を決定し、このしきい値T1〜T4と原ダイナミックレンジ
DRとから第１の割り当てビット数ｎを決定する。従っ
て、ブロックのダイナミックレンジDRに適応してビット
数ｎが定まる。A buffering circuit 16 is provided for setting the maximum level range and the minimum level range corresponding to the first allocated bit number n. Buffering circuit 16
Are threshold values T1 to T4 based on the original dynamic range DR.
Determine this threshold T1-T4 and the original dynamic range
The first allocated bit number n is determined from DR. Therefore, the number n of bits is determined according to the dynamic range DR of the block.

発生情報量の演算と、発生情報量を所定量以下とする
ためのしきい値T1′〜T4′の設定は、修整されたダイナ
ミックレンジDR′に基づいてバッファリング回路26でな
される。この設定されたしきい値と修整されたダイナミ
ックレンジDR′とを比較した比較出力により、符号化回
路23の第２の割り当てビット数ｎ′が決定されるので、
エンコーダ側とデコーダ側との間で不整合が生じること
を防止できる。The calculation of the generated information amount and the setting of the threshold values T1 'to T4' for reducing the generated information amount to a predetermined amount or less are performed by the buffering circuit 26 based on the modified dynamic range DR '. The second output bit number n 'of the encoding circuit 23 is determined by the comparison output obtained by comparing the set threshold value with the modified dynamic range DR'.
It is possible to prevent mismatching between the encoder side and the decoder side.

〔実施例〕〔Example〕

以下、この発明の実施例について図面を参照して説明
する。この説明は、下記の順序に従ってなされる。Hereinafter, embodiments of the present invention will be described with reference to the drawings. This description is made in the following order.

a.送信側の構成 b.受信側の構成 c.バッファリング回路 d.変形例 a.送信側の構成 第１図は、この発明の送信側（記録側）の構成を全体
として示すものである。１で示す入力端子に例えば１サ
ンプルが８ビットに量子化されたディジタルビデオ信号
（ディジタル輝度信号）が入力される。このディジタル
ビデオ信号がブロック化回路２に供給される。a. Configuration on the transmission side b. Configuration on the reception side c. Buffering circuit d. Modification a. Configuration on the transmission side FIG. 1 shows the overall configuration on the transmission side (recording side) of the present invention. . For example, a digital video signal (digital luminance signal) in which one sample is quantized to 8 bits is input to an input terminal indicated by 1. This digital video signal is supplied to the blocking circuit 2.

ブロック化回路２により、入力ディジタルビデオ信号
が符号化の単位である２次元ブロック毎に連続する信号
に変換される。この実施例では、１ブロックが第２図に
示すように、（８ライン×８画素＝64画素）の大きさと
されている。ブロック化回路２の出力信号が最大値、最
小値検出回路３及び遅延回路４に供給される。最大値、
最小値検出回路３は、ブロック毎に最小値MIN、最大値M
AXを検出する。遅延回路４は、最大値及び最小値が検出
されるのに要する時間、入力データを遅延させる。遅延
回路４からの画素データが比較回路５及び比較回路６に
供給される。The blocking circuit 2 converts the input digital video signal into a continuous signal for each two-dimensional block which is a unit of encoding. In this embodiment, one block has a size of (8 lines × 8 pixels = 64 pixels) as shown in FIG. An output signal of the blocking circuit 2 is supplied to a maximum value / minimum value detection circuit 3 and a delay circuit 4. Maximum value,
The minimum value detection circuit 3 has a minimum value MIN and a maximum value M for each block.
Detect AX. The delay circuit 4 delays the input data by the time required for detecting the maximum value and the minimum value. Pixel data from the delay circuit 4 is supplied to the comparison circuits 5 and 6.

最大値、最小値検出回路３からの最大値MAXが減算回
路７に供給され、最小値MINが加算回路８に供給され
る。これらの減算回路７及び加算回路８には、ビットシ
フト回路９から可変長でノンエッジマッチング量子化を
した場合の１量子化ステップ幅の値Δが供給される。ビ
ットシフト回路９は、第１の割り当てビット数がｎの時
に、（DR/2ⁿ）の割算を行うように、ダイナミックレン
ジDRをｎビットシフトする構成とされている。減算回路
７からは、（MAX−Δ）のしきい値が得られ、加算回路
８からは、（MIN＋Δ）のしきい値が得られる。これら
の減算回路７及び加算回路８からのしきい値が比較回路
５及び６に夫々供給される。The maximum value MAX from the maximum value / minimum value detection circuit 3 is supplied to the subtraction circuit 7, and the minimum value MIN is supplied to the addition circuit 8. To the subtraction circuit 7 and the addition circuit 8, a value Δ of one quantization step width in the case of performing non-edge matching quantization with a variable length from the bit shift circuit 9 is supplied. The bit shift circuit 9 is configured to shift the dynamic range DR by n bits so as to perform the division of (DR / 2 ⁿ ) when the first assigned bit number is n. The threshold value of (MAX−Δ) is obtained from the subtraction circuit 7, and the threshold value of (MIN + Δ) is obtained from the addition circuit 8. The threshold values from the subtraction circuit 7 and the addition circuit 8 are supplied to comparison circuits 5 and 6, respectively.

比較回路５の出力信号がANDゲート10に供給され、比
較回路６の出力信号がANDゲート11に供給される。ANDゲ
ート10及び11には、遅延回路４からの入力データが供給
される。比較回路５の出力信号は、入力データがしきい
値より大きい時にハイレベルとなり、従って、ANDゲー
ト10の出力端子には、（MAX〜MAX−Δ）の最大レベル範
囲に含まれる入力データの画素データが抽出される。比
較回路６の出力信号は、入力データがしきい値より小さ
い時にハイレベルとなり、従って、ANDゲート11の出力
端子には、（MIN〜MIN＋Δ）の最小レベル範囲に含まれ
る入力データの画素データが抽出される。The output signal of the comparison circuit 5 is supplied to an AND gate 10, and the output signal of the comparison circuit 6 is supplied to an AND gate 11. Input data from the delay circuit 4 is supplied to the AND gates 10 and 11. The output signal of the comparison circuit 5 becomes high level when the input data is larger than the threshold value. Therefore, the output terminal of the AND gate 10 outputs the pixel of the input data included in the maximum level range of (MAX to MAX-Δ). The data is extracted. The output signal of the comparison circuit 6 becomes high level when the input data is smaller than the threshold value. Therefore, the output terminal of the AND gate 11 receives the pixel data of the input data included in the minimum level range of (MIN to MIN + Δ). Is extracted.

ANDゲート10の出力信号が平均化回路12に供給され、A
NDゲート11の出力信号が平均化回路13に供給される。こ
れらの平均化回路12及び13は、ブロック毎に平均値を算
出するもので、端子14からブロック周期のリセット信号
が平均化回路12及び13に供給されている。平均化回路12
からは、（MAX〜MAX−Δ）の最大レベル範囲に属する画
素データの平均値MAX′が得られ、平均化回路13から
は、（MIN〜MIN＋Δ）の最小レベル範囲に属する画素デ
ータの平均値MIN′が得られる。平均値MAX′から平均値
MIN′が減算回路15で減算され、減算回路15から修整さ
れたダイナミックレンジDR′が得られる。The output signal of the AND gate 10 is supplied to the averaging circuit 12, and A
The output signal of the ND gate 11 is supplied to the averaging circuit 13. These averaging circuits 12 and 13 calculate an average value for each block, and a reset signal of a block cycle is supplied to the averaging circuits 12 and 13 from a terminal 14. Averaging circuit 12
Obtains the average value MAX 'of the pixel data belonging to the maximum level range of (MAX-MAX-.DELTA.). The averaging circuit 13 outputs the average value of the pixel data belonging to the minimum level range of (MIN-MIN + .DELTA.). MIN 'is obtained. Average value from average value MAX '
MIN 'is subtracted by the subtraction circuit 15, and the modified dynamic range DR' is obtained from the subtraction circuit 15.

上述の第１の割り当てビット数ｎをブロック毎に最適
なものとするために、16で示すバッファリング回路が設
けられている。このバッファリング回路16は、原ダイナ
ミックレンジDRに基づいて発生情報量を所定値にするた
めのしきい値T1〜T4を決定する。バッファリング回路16
では、しきい値の組（T1、T2、T3、T4）が複数例えば32
組用意されており、これらのしきい値の組がパラメータ
コードPi（ｉ＝0,1,2,・・,31）により区別される。パ
ラメータコードPiの番号ｉが大きくなるに従って、発生
情報量が単調に減少するように、設定されている。但
し、発生情報量が減少するに従って復元画像の画質が劣
化する。In order to optimize the first number of allocated bits n for each block, a buffering circuit indicated by 16 is provided. The buffering circuit 16 determines thresholds T1 to T4 for setting the amount of generated information to a predetermined value based on the original dynamic range DR. Buffering circuit 16
Then, a plurality of sets of thresholds (T1, T2, T3, T4), for example, 32
A set of these threshold values is provided, and these threshold value sets are distinguished by parameter codes Pi (i = 0, 1, 2,..., 31). The amount of generated information is set to decrease monotonically as the number i of the parameter code Pi increases. However, as the amount of generated information decreases, the image quality of the restored image deteriorates.

バッファリング回路16からのしきい値T1〜T4と減算回
路17からのダイナミックレンジDRとが供給される比較回
路18では、ブロックのダイナミックレンジDRと各しきい
値とが夫々比較され、比較出力がビット数決定回路19に
供給され、そのブロックの割り当てビット数ｎが決定さ
れる。ビットシフト回路９は、この割り当てビット数ｎ
に応じてダイナミックレンジDRをシフトする。In the comparison circuit 18 to which the threshold values T1 to T4 from the buffering circuit 16 and the dynamic range DR from the subtraction circuit 17 are supplied, the dynamic range DR of the block is compared with each threshold value, and the comparison output is obtained. The number of bits is supplied to the bit number determination circuit 19, and the number n of bits allocated to the block is determined. The bit shift circuit 9 calculates the allocated bit number n
Shifts the dynamic range DR according to.

また、平均値MIN′が減算回路20に供給され、遅延回
路21を介された入力データから平均値MIN′が減算回路2
0において減算され、最小値除去後のデータPD1が形成さ
れる。遅延回路22を介されたデータPD1及び修整された
ダイナミックレンジDR′が量子化回路23に供給される。
この実施例では、量子化のための第２の割り当てビット
数ｎ′が０ビット（コード信号を伝送しない）、１ビッ
ト、２ビット、３ビット、４ビットの何れかとされる可
変長のADRCであって、エッジマッチング量子化がなされ
る。第２の割り当てビット数ｎ′は、ブロック毎にビッ
ト数決定回路24において決定され、ビット数ｎ′のデー
タが量子化回路23に供給される。Further, the average value MIN ′ is supplied to the subtraction circuit 20, and the average value MIN ′ is subtracted from the input data passed through the delay circuit 21 by the subtraction circuit 2.
Subtraction is performed at 0 to form data PD1 after the minimum value is removed. The data PD1 and the modified dynamic range DR ′ passed through the delay circuit 22 are supplied to the quantization circuit 23.
In this embodiment, a variable-length ADRC in which the second allocated bit number n 'for quantization is 0 bit (a code signal is not transmitted), 1 bit, 2 bits, 3 bits, or 4 bits. Thus, edge matching quantization is performed. The second allocated bit number n 'is determined by the bit number determination circuit 24 for each block, and data of the bit number n' is supplied to the quantization circuit 23.

ビット数決定回路24には、比較回路25の出力信号が供
給される。比較回路25には、減算回路15からの修整され
たダイナミックレンジDR′とバッファリング回路26から
のしきい値T1′〜T4′（T1′＜T2′＜T3′＜T4′）とが
供給される。ダイナミックレンジDR′としきい値T1′〜
T4′との大きさの関係に基づいて、割り当てビット数ｎ
が決定される。The output signal of the comparison circuit 25 is supplied to the bit number determination circuit 24. The comparison circuit 25 is supplied with the modified dynamic range DR 'from the subtraction circuit 15 and the threshold values T1' to T4 '(T1'<T2'<T3'<T4') from the buffering circuit 26. You. Dynamic range DR 'and threshold T1' ~
Based on the size relationship with T4 ', the number of allocated bits n
Is determined.

バッファリング回路26は、前述のバッファリング回路
16と同様のバッファリングを行う。即ち、（DR′＜T
1′）のブロックは、コード信号が伝送されず、ダイナ
ミックレンジDR′及び平均値MIN′のみが伝送され、（T
1′≦DR′＜T2′）のブロックは、（ｎ′＝１）とさ
れ、（T2′≦DR′＜T3′）のブロックは、（ｎ′＝２）
とされ、（T3′≦DR′＜T4′）のブロックは、（ｎ′＝
３）とされ、（DR′≧T4′）のブロックは、（ｎ′＝
４）とされる。このように決定された割り当てビット数
ｎ′と修整されたダイナミックレンジDR′とが量子化回
路23に供給される。量子化回路23では、ダイナミックレ
ンジDR′と割り当てビット数ｎ′とを用いて最小値除去
後のデータPDIがエッジマッチングの量子化によりコー
ド信号DTに変換される。量子化回路23は、例えばROMで
構成されている。The buffering circuit 26 includes the buffering circuit described above.
Buffering similar to 16 is performed. That is, (DR ′ <T
In the block of 1 ′), the code signal is not transmitted, only the dynamic range DR ′ and the average value MIN ′ are transmitted, and (T
The block of 1 ′ ≦ DR ′ <T2 ′) is set to (n ′ = 1), and the block of (T2 ′ ≦ DR ′ <T3 ′) is set to (n ′ = 2).
And the block of (T3 ′ ≦ DR ′ <T4 ′) is (n ′ =
3), and the block of (DR ′ ≧ T4 ′) is (n ′ =
4). The determined number of allocated bits n ′ and the modified dynamic range DR ′ are supplied to the quantization circuit 23. In the quantization circuit 23, the data PDI after removing the minimum value is converted into a code signal DT by edge matching quantization using the dynamic range DR 'and the number of allocated bits n'. The quantization circuit 23 is constituted by, for example, a ROM.

かかる可変長ADRCでは、しきい値T1′〜T4′を変える
ことで、発生情報量を制御すること（所謂バッファリン
グ）ができる。従って、１フィールド或いは１フレーム
当たりの発生情報量を所定値にすることができるしきい
値T1′〜T4′がバッファリング回路26で決定される。In such a variable length ADRC, the amount of generated information can be controlled (so-called buffering) by changing the threshold values T1 'to T4'. Accordingly, the buffering circuit 26 determines the threshold values T1 'to T4' at which the amount of generated information per field or frame can be set to a predetermined value.

遅延回路27及び28を夫々介して修整されたダイナミッ
クレンジDR′、平均値MIN′がフレーム化回路29に供給
され、また、コード信号DT及びしきい値の組を示すパラ
メータコードPi′がフレーム化回路29に供給される。フ
レーム化回路29の出力端子30には、シリアルデータに変
換された伝送データが取り出される。フレーム化回路29
では、必要に応じてエラー訂正符号の符号化が施される
と共に、同期信号が付加される。The modified dynamic range DR 'and average value MIN' are supplied to the framing circuit 29 via the delay circuits 27 and 28, respectively, and the parameter code Pi 'indicating the set of the code signal DT and the threshold value is framed. It is supplied to the circuit 29. From the output terminal 30 of the framing circuit 29, the transmission data converted into serial data is taken out. Framing circuit 29
In, an error correction code is encoded as necessary, and a synchronization signal is added.

b.受信側の構成 第３図は、受信（又は再生）側の構成を示す。入力端
子31からの受信データは、フレーム分解回路32に供給さ
れる。フレーム分解回路32により、コード信号DTと付加
コードDR′、MIN′、Pi′とが分離されると共に、エラ
ー訂正処理がなされる。b. Configuration on the receiving side FIG. 3 shows the configuration on the receiving (or reproducing) side. The data received from the input terminal 31 is supplied to the frame decomposition circuit 32. The frame decomposition circuit 32 separates the code signal DT from the additional codes DR ', MIN', and Pi ', and performs error correction.

コード信号DT、ダイナミックレンジDR′及びパラメー
タコードPi′が復号化回路33に供給される。復号化回路
33では、パラメータコードPi′で示されるしきい値の組
が発生し、しきい値の組が復号化回路33内の比較回路で
ダイナミックレンジDR′と比較されることで、割り当て
ビット数ｎ′が求められる。この割り当てビット数ｎ′
とダイナミックレンジDR′とコード信号DTとからエッジ
マッチングの復号がなされ、コード信号DTが代表レベル
に復号される。The code signal DT, the dynamic range DR ′ and the parameter code Pi ′ are supplied to the decoding circuit 33. Decoding circuit
At 33, a set of thresholds indicated by the parameter code Pi 'is generated, and the set of thresholds is compared with the dynamic range DR' by a comparison circuit in the decoding circuit 33, whereby the number of allocated bits n ' Is required. This allocated bit number n '
, The dynamic range DR 'and the code signal DT, edge matching is decoded, and the code signal DT is decoded to a representative level.

また、平均値MIN′が加算回路34に供給される。加算
回路34には、復号化回路33の出力信号が供給され、加算
回路34の出力信号がブロック分解回路35に供給される。
ブロック分解回路35は、送信側のブロック化回路２と逆
に、ブロックの順番の復元データをテレビジョン信号の
走査と同様の順番に変換するための回路である。ブロッ
ク分解回路35の出力端子36に復号されたビデオ信号が得
られる。Further, the average value MIN ′ is supplied to the adding circuit 34. The output signal of the decoding circuit 33 is supplied to the addition circuit 34, and the output signal of the addition circuit 34 is supplied to the block decomposition circuit 35.
The block decomposition circuit 35 is a circuit for converting the restored data in the order of blocks into the same order as the scanning of the television signal, contrary to the blocking circuit 2 on the transmission side. A decoded video signal is obtained at the output terminal 36 of the block decomposition circuit 35.

c.バッファリング回路 第４図は、バッファリング回路16の一例を示す。バッ
ファリング回路16には、度数分布表及び累積度数分布表
を作成するために、41で示すメモリ（RAM）が設けら
れ、このメモリ41に対してマルチプレクサ42を介してア
ドレスが供給される。マルチプレクサ42の一方の入力と
して入力端子43からダイナミックレンジDRが供給され、
その他方の入力としてアドレス発生回路50からのアドレ
スが供給される。メモリ41には、加算回路44の出力信号
が入力され、メモリ41の出力データとマルチプレクサ45
の出力とが加算回路44で加算される。c. Buffering Circuit FIG. 4 shows an example of the buffering circuit 16. The buffering circuit 16 is provided with a memory (RAM) 41 for creating a frequency distribution table and a cumulative frequency distribution table, and an address is supplied to the memory 41 via a multiplexer 42. The dynamic range DR is supplied from the input terminal 43 as one input of the multiplexer 42,
The address from the address generation circuit 50 is supplied as the other input. The output signal of the adding circuit 44 is input to the memory 41, and the output data of the memory 41 and the multiplexer 45
Are added by the adder circuit 44.

加算回路44の出力がレジスタ46に供給され、レジスタ
46の出力がマルチプレクサ45及び比較回路47に供給され
る。マルチプレクサ45には、レジスタ46の出力の他に０
及び＋１が供給されている。発生情報量の演算動作がさ
れると、レジスタ46の出力に例えば１フレーム期間に発
生する情報量Aiが求められる。The output of the adder circuit 44 is supplied to the register 46,
The output of 46 is supplied to the multiplexer 45 and the comparison circuit 47. In addition to the output of the register 46, the multiplexer 45
And +1 are provided. When the operation of the amount of generated information is performed, the amount of information Ai generated in one frame period is obtained from the output of the register 46, for example.

比較回路47では、発生情報量Aiと端子48からの目標値
Ｑとが比較され、比較回路47の出力信号がパラメータコ
ード発生回路49及びレジスタ51に供給される。パラメー
タコード発生回路49からのパラメータコードPiがアドレ
ス発生回路50及びレジスタ51に供給される。レジスタ51
に取り込まれたパラメータコードPiがROM52に供給され
る。ROM52は、アドレスとして入力されたパラメータコ
ードPiと対応するしきい値の組（T1i、T2i、T3i、T4i）
を発生する。このしきい値は、前述のように、比較回路
18に供給される。The comparison circuit 47 compares the generated information amount Ai with the target value Q from the terminal 48, and outputs the output signal of the comparison circuit 47 to the parameter code generation circuit 49 and the register 51. The parameter code Pi from the parameter code generation circuit 49 is supplied to the address generation circuit 50 and the register 51. Register 51
Is supplied to the ROM 52. The ROM 52 stores a set (T1i, T2i, T3i, T4i) of a parameter code Pi input as an address and a corresponding threshold value.
Occurs. This threshold is, as described above,
Supplied to 18.

第５図は、バッファリング回路16の動作を示すフロー
チャートである。最初のステップ61で、メモリ41、レジ
スタ46がゼロクリアされる。メモリ41のゼロクリアのた
めに、マルチプレクサ42がアドレス発生回路50で発生し
たアドレスを選択し、加算回路44の出力が常に０とされ
る。アドレスは、（0,1,2,・・・・,255）と変化し、メ
モリ41の全てのアドレスに０データが書き込まれる。FIG. 5 is a flowchart showing the operation of the buffering circuit 16. In a first step 61, the memory 41 and the register 46 are cleared to zero. To clear the memory 41 to zero, the multiplexer 42 selects the address generated by the address generation circuit 50, and the output of the addition circuit 44 is always set to 0. The address changes to (0, 1, 2,..., 255), and 0 data is written to all addresses of the memory 41.

次のステップ62で、メモリ41にバッファリングのされ
る単位期間である１フレームのダイナミックレンジDRの
度数分布表が作成される。マルチプレクサ42は、端子43
からのダイナミックレンジDRを選択し、マルチプレクサ
45が＋１を選択する。従って、１フレーム期間が終了し
た時、ダイナミックレンジDRと対応するメモリ41の各ア
ドレスに、各DRの発生度数が記憶される。このメモリ41
の度数分布表は、第６図Ａに示すように、DRを横軸と
し、度数を縦軸とするものである。In the next step 62, a frequency distribution table of the dynamic range DR of one frame, which is a unit period for buffering in the memory 41, is created. Multiplexer 42 is connected to terminal 43
Select the dynamic range DR from the multiplexer
45 selects +1. Therefore, when one frame period ends, the frequency of occurrence of each DR is stored in each address of the memory 41 corresponding to the dynamic range DR. This memory 41
As shown in FIG. 6A, the frequency distribution table has DR on the horizontal axis and frequency on the vertical axis.

次に、度数分布表が累積度数分布表に変換される（ス
テップ63）。累積度数分布表を作成する時には、マルチ
プレクサ42がアドレス発生回路50からのアドレスを選択
し、マルチプレクサ45がレジスタ46の出力を選択する。
アドレスが255から０に向かって順次ディクレメントす
る。メモリ41の読み出し出力が加算回路44に供給され、
加算回路44でレジスタ46の内容と加算される。加算回路
44の出力がメモリ41の読み出しアドレスと同一のアドレ
スに書き込まれると共に、レジスタ46の内容が加算回路
44の出力に更新される。メモリ41のアドレスが255とさ
れる初期状態では、レジスタ46がゼロクリアされてい
る。メモリ41の全アドレスに関して、度数が累積がされ
た時に、メモリ41には、第６図Ｂに示す累積度数分布表
が作成される。Next, the frequency distribution table is converted into a cumulative frequency distribution table (step 63). When creating the cumulative frequency distribution table, the multiplexer 42 selects the address from the address generation circuit 50, and the multiplexer 45 selects the output of the register 46.
The address is sequentially decremented from 255 to 0. The read output of the memory 41 is supplied to the addition circuit 44,
The content of the register 46 is added by the adding circuit 44. Adder circuit
The output of 44 is written to the same address as the read address of memory 41, and the contents of register 46 are added to the adder circuit.
Updated to 44 outputs. In an initial state where the address of the memory 41 is set to 255, the register 46 is cleared to zero. When frequencies are accumulated for all addresses in the memory 41, a cumulative frequency distribution table shown in FIG. 6B is created in the memory 41.

この累積度数分布表に対してしきい値の組（T1i、T2
i、T3i、T4i）が適用された時の発生情報量Aiが演算さ
れる（ステップ64）。発生情報量Aiの演算時には、マル
チプレクサ42がアドレス発生回路50の出力を選択し、マ
ルチプレクサ45がレジスタ46の出力を選択する。パラメ
ータコード発生回路49は、P0からP31に向かって順次変
化するパラメータコードを発生する。パラメータコード
Piがアドレス発生回路50に供給され、（T1i、T2i、T3
i、T4i）の各しきい値と対応するアドレスが順次発生す
る。各しきい値と対応するアドレスから読み出された値
が加算回路44とレジスタ46とで累算される。この累積値
がパラメータコードPiで指定されるしきい値の組が適用
された時の発生情報量Aiと対応している。つまり、第６
図Ｂに示す累積度数分布表において、しきい値T1、T2、
T3、T4と夫々対応するアドレスから読み出された値A1、
A2、A3、A4の合計値（A1＋A2＋A3＋A4）に対して、ブロ
ック内の画素数（64）を乗じた値は、発生情報量（ビッ
ト数）である。但し、画素数は、一定であるため、第４
図に示されるバッファリング回路21では、64の乗算処理
を省略している。A set of thresholds (T1i, T2
i, T3i, and T4i) are calculated (Step 64). When calculating the amount of generated information Ai, the multiplexer 42 selects the output of the address generation circuit 50, and the multiplexer 45 selects the output of the register 46. The parameter code generation circuit 49 generates a parameter code that sequentially changes from P0 to P31. Parameter code
Pi is supplied to the address generation circuit 50, and (T1i, T2i, T3
i, T4i), the addresses corresponding to the respective thresholds are sequentially generated. The value read from the address corresponding to each threshold value is accumulated by the adder circuit 44 and the register 46. This accumulated value corresponds to the generated information amount Ai when the set of thresholds specified by the parameter code Pi is applied. That is, the sixth
In the cumulative frequency distribution table shown in FIG. B, threshold values T1, T2,
The values A1, read from the addresses corresponding to T3 and T4, respectively.
The value obtained by multiplying the total value of A2, A3, and A4 (A1 + A2 + A3 + A4) by the number of pixels (64) in the block is the amount of generated information (the number of bits). However, since the number of pixels is constant, the fourth
In the buffering circuit 21 shown in the figure, 64 multiplication processes are omitted.

この発生情報量Aiが目標値Ｑと比較される（ステップ
65）。（Ai≦Ｑ）が成立する時に発生する比較回路47の
出力がパラメータコード発生回路49及びレジスタ51に供
給され、パラメータコードPiのインクリメントが停止さ
れると共に、そのパラメータコードPiがレジスタ51に取
り込まれる。レジスタ51からのパラメータコードPiとRO
M52で発生したしきい値の組とが出力される（ステップ6
6）。This generated information amount Ai is compared with the target value Q (step
65). The output of the comparison circuit 47 generated when (Ai ≦ Q) holds is supplied to the parameter code generation circuit 49 and the register 51, and the increment of the parameter code Pi is stopped, and the parameter code Pi is taken into the register 51. . Parameter codes Pi and RO from register 51
The set of thresholds generated in M52 is output (Step 6
6).

比較回路47における判定のステップ65で、（Ai≦Ｑ）
が成立しない時には、パラメータコードPiが次のものPi
＋１に変更され、Pi＋１に対応するアドレスがアドレス
発生回路50から発生する。上述と同様に発生情報量Ai＋
１が演算され、比較回路47で目標値Ｑと比較される。
（Ai≦Ｑ）が成立するまで、上述の動作が繰り返され
る。In step 65 of the determination in the comparison circuit 47, (Ai ≦ Q)
Does not hold, the parameter code Pi is
The address is changed to +1 and the address corresponding to Pi + 1 is generated from the address generation circuit 50. As described above, the generated information amount Ai +
1 is calculated and compared with the target value Q by the comparison circuit 47.
The above operation is repeated until (Ai ≦ Q) holds.

バッファリング回路26も、上述のバッファエング回路
16と同様の構成である。但し、バッファリング回路16で
は、修整されたダイナミックレンジDR′に基づいて発生
情報量の演算がされる。また、決定されたしきい値T1′
〜T4′と対応するパラメータコードPi′がフレーム化回
路29に対して出力される。The buffering circuit 26 is also the buffering circuit described above.
It has the same configuration as 16. However, the buffering circuit 16 calculates the amount of generated information based on the modified dynamic range DR '. Also, the determined threshold value T1 '
The parameter code Pi 'corresponding to ~ T4' is output to the framing circuit 29.

d.変形例 以上の説明では、コード信号DTとダイナミックレンジ
DR′と平均値MIN′とを送信している。しかし、付加コ
ードとしてダイナミックレンジDR′の代わりに平均値MA
X′または量子化ステップ幅を伝送しても良い。d. Modified example In the above description, the code signal DT and the dynamic range
DR ′ and the average value MIN ′ are transmitted. However, instead of the dynamic range DR 'as an additional code, the average value MA
X ′ or the quantization step width may be transmitted.

〔発明の効果〕〔The invention's effect〕

この発明に依れば、リンギング、インパルス性のノイ
ズ等を含むブロックにおけるブロック歪の発生を防止で
きる。この発明では、可変長ADRCにより効率良く符号化
を行うことができ、発生情報量の制御と量子化とに使用
されるダイナミックレンジが異なるために、割り当てビ
ット数がエンコーダ側とデコーダ側とで異なる不整合を
防止することができる。また、この発明は、付加コード
を必要とせず、データ圧縮が不充分になるおそれがな
い。更に、この発明は、伝送レートを有効に利用でき
る。より更に、この発明は、ブロックのダイナミックレ
ンジDRに応じた最大のレベル範囲及び最小のレベル範囲
を設定できるので、ハイブリッド符号化が効果的になさ
れる。According to the present invention, it is possible to prevent occurrence of block distortion in a block including ringing, impulsive noise, and the like. According to the present invention, encoding can be performed efficiently with variable-length ADRC, and the dynamic range used for controlling the amount of generated information and quantizing is different, so that the number of allocated bits differs between the encoder side and the decoder side. Mismatch can be prevented. Further, the present invention does not require an additional code, and there is no possibility that data compression becomes insufficient. Further, the present invention can effectively utilize the transmission rate. Further, according to the present invention, the maximum level range and the minimum level range according to the dynamic range DR of the block can be set, so that the hybrid coding is effectively performed.

【図面の簡単な説明】[Brief description of the drawings]

第１図はこの発明の一実施例のブロック図、第２図はブ
ロックの一例の略線図、第３図は受信側の構成の一例を
示すブロック図、第４図はバッファリング回路の一例の
ブロック図、第５図及び第６図はバッファリング回路の
説明に用いるフローチャート及び略線図、第７図、第８
図及び第９図は量子化動作及びブロック歪の発生の説明
に用いる略線図である。 図面における主要な符号の説明 1:入力端子、3:最大値、最小値検出回路、7:減算回路、
8:加算回路、9:ビットシフト回路、12、13:平均化回
路、16:バッファリング回路、23:量子化回路、24:量子
化回路に対する割り当てビット数を発生するビット数決
定回路、26:バッファリング回路、29:フレーム化回路、
30:出力端子。1 is a block diagram of an embodiment of the present invention, FIG. 2 is a schematic diagram of an example of a block, FIG. 3 is a block diagram showing an example of a configuration on a receiving side, and FIG. 4 is an example of a buffering circuit. 5 and 6 are flowcharts and schematic diagrams used to explain the buffering circuit, and FIGS.
FIG. 9 and FIG. 9 are schematic diagrams used to explain the quantization operation and the occurrence of block distortion. Explanation of main symbols in the drawing 1: input terminal, 3: maximum value, minimum value detection circuit, 7: subtraction circuit,
8: adder circuit, 9: bit shift circuit, 12, 13: averaging circuit, 16: buffering circuit, 23: quantization circuit, 24: bit number determination circuit that generates the number of bits allocated to the quantization circuit, 26: Buffering circuit, 29: framing circuit,
30: Output terminal.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】ディジタル画像信号の２次元ブロック又は
時間的に連続するＮフレームの夫々に属するＮ個の領域
からなるブロック内に含まれる複数の画素データの最大
値及び最小値を求めると共に、上記最大値及び上記最小
値から上記ブロック毎の原ダイナミックレンジを検出す
る手段と、 上記原ダイナミックレンジに基づいて所定期間における
発生情報量を演算し、上記発生情報量が所定データ量以
内におさまるように、各ブロックの第１の割り当てビッ
ト数を設定するためのしきい値を制御し、各ブロックの
上記第１の割り当てビット数を上記しきい値と各ブロッ
クの上記原ダイナミックレンジとを比較した比較出力で
設定する手段と、 上記原ダイナミックレンジを上記第１の割り当てビット
数と対応する複数のレベル範囲に分割した時の最大のレ
ベル範囲及び最小のレベル範囲に夫々含まれる入力画像
データを抽出し、上記最大のレベル範囲に含まれる入力
画像データの第１の平均値及び上記最小のレベル範囲に
含まれる入力画像データの第２の平均値を形成する手段
と、 上記第１の平均値及び上記第２の平均値から修整された
ダイナミックレンジを算出し、上記入力画像信号から上
記第２の平均値を減算し、上記減算出力を第２の割り当
てビット数と上記修整されたダイナミックレンジに応じ
て符号化する符号化手段と、 上記修整されたダイナミックレンジに基づいて所定期間
における発生情報量を演算し、上記発生情報量が所定デ
ータ量以内におさまるように、各ブロックの上記第２の
割り当てビット数を設定するためのしきい値を制御し、
上記符号化手段における各ブロックの上記第２の割り当
てビット数を上記しきい値と各ブロックの上記修整され
たダイナミックレンジとを比較した比較出力で設定する
手段とを備え、 上記修整されたダイナミックレンジと関連する情報、上
記符号化手段の出力コードを伝送するようにしたことを
特徴とする高能率符号化装置。1. The method according to claim 1, wherein a maximum value and a minimum value of a plurality of pixel data included in a two-dimensional block of the digital image signal or a block composed of N regions belonging to each of N temporally continuous frames are obtained. Means for detecting the original dynamic range for each block from the maximum value and the minimum value, and calculating the amount of information generated during a predetermined period based on the original dynamic range so that the amount of generated information falls within the predetermined amount of data. Controlling a threshold for setting a first number of allocated bits of each block, and comparing the first number of allocated bits of each block with the threshold and the original dynamic range of each block. Means for setting by output; and dividing the original dynamic range into a plurality of level ranges corresponding to the first number of allocated bits. Of the input image data included in the maximum level range and the minimum level range, and the first average value of the input image data included in the maximum level range and the input image data included in the minimum level range Means for forming a second average value, and calculating a modified dynamic range from the first average value and the second average value, subtracting the second average value from the input image signal, Encoding means for encoding the subtraction output according to a second allocated number of bits and the modified dynamic range; calculating an amount of information generated in a predetermined period based on the modified dynamic range; Controlling a threshold value for setting the second allocated number of bits of each block so that the amount falls within a predetermined data amount;
Means for setting the second number of allocated bits of each block in the encoding means with a comparison output obtained by comparing the threshold value with the modified dynamic range of each block, wherein the modified dynamic range is A high-efficiency encoding apparatus characterized in that information related to the above and an output code of the encoding means are transmitted. 【請求項２】ディジタル画像信号の２次元ブロック又は
時間的に連続するＮフレームの夫々に属するＮ個の領域
からなるブロック内に含まれる複数の画素データの最大
値及び最小値を求めると共に、上記最大値及び上記最小
値から上記ブロック毎の原ダイナミックレンジを検出す
るステップと、 上記原ダイナミックレンジに基づいて所定期間における
発生情報量を演算し、上記発生情報量が所定データ量以
内におさまるように、各ブロックの第１の割り当てビッ
ト数を設定するためのしきい値を制御し、各ブロックの
上記第１の割り当てビット数を上記しきい値と各ブロッ
クの上記原ダイナミックレンジとを比較した比較出力で
設定するステップと、 上記原ダイナミックレンジを上記第１の割り当てビット
数と対応する複数のレベル範囲に分割した時の最大のレ
ベル範囲及び最小のレベル範囲に夫々含まれる入力画像
データを抽出し、上記最大のレベル範囲に含まれる入力
画像データの第１の平均値及び上記最小のレベル範囲に
含まれる入力画像データの第２の平均値を形成するステ
ップと、 上記第１の平均値及び上記第２の平均値から修整された
ダイナミックレンジを算出し、上記入力画像信号から上
記第２の平均値を減算し、上記減算出力を第２の割り当
てビット数と上記修整されたダイナミックレンジに応じ
て符号化する符号化のステップと、 上記修整されたダイナミックレンジに基づいて所定期間
における発生情報量を演算し、上記発生情報量が所定デ
ータ量以内におさまるように、各ブロックの上記第２の
割り当てビット数を設定するためのしきい値を制御し、
上記符号化のステップにおける各ブロックの上記第２の
割り当てビット数を上記しきい値と各ブロックの上記修
整されたダイナミックレンジとを比較した比較出力で設
定するステップとを含み、 上記修整されたダイナミックレンジと関連する情報、上
記符号化のステップで生成された出力コードを伝送する
ようにしたことを特徴とする高能率符号化方法。2. The method according to claim 1, further comprising determining a maximum value and a minimum value of a plurality of pixel data included in a two-dimensional block of the digital image signal or a block including N regions belonging to each of N frames temporally continuous. Detecting an original dynamic range for each block from a maximum value and the minimum value; calculating an amount of information generated in a predetermined period based on the original dynamic range so that the amount of generated information falls within a predetermined data amount. Controlling a threshold for setting a first number of allocated bits of each block, and comparing the first number of allocated bits of each block with the threshold and the original dynamic range of each block. Setting at the output, the original dynamic range to a plurality of level ranges corresponding to the first number of allocated bits. The input image data included in the maximum level range and the minimum level range at the time of the division are extracted, and the first average value of the input image data included in the maximum level range and the input image data included in the minimum level range are included. Forming a second average value of the input image data; calculating a modified dynamic range from the first average value and the second average value; and calculating the second average value from the input image signal Performing a subtraction, encoding the subtracted output in accordance with the second allocated number of bits and the modified dynamic range, and calculating an amount of information generated in a predetermined period based on the modified dynamic range. Controlling a threshold value for setting the second number of allocated bits of each block so that the amount of generated information falls within a predetermined data amount;
Setting the second number of allocated bits for each block in the encoding step with a comparison output that compares the threshold value with the modified dynamic range of each block; A high-efficiency encoding method characterized by transmitting information related to a range and an output code generated in the encoding step.