JP2858484B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2858484B2 JP2858484B2 JP3022512A JP2251291A JP2858484B2 JP 2858484 B2 JP2858484 B2 JP 2858484B2 JP 3022512 A JP3022512 A JP 3022512A JP 2251291 A JP2251291 A JP 2251291A JP 2858484 B2 JP2858484 B2 JP 2858484B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- circuit
- consumption mode
- system reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にシステム・リセットの制御入力端子でシステ
ムのリセットと低消費電流モードを制御するための回路
に関する。 【０００２】 【従来の技術】従来のマイクロコンピュータでは、シス
テム・リセットの制御入力端子と低消費電流モードの制
御入力端子とを有し、システム・リセットの制御入力端
子でシステムのリセットおよび低消費電流モードの解
除、低消費電流モードの制御入力端子により内部のスタ
ンバイ制御回路に制御信号を与えることにより、マイク
ロコンピュータへのクロックを停止して、低消費電流モ
ードを実現していた。 【０００３】また、電源の投入時のシステム・リセット
と低消費電流モードの解除を識別するために、システム
制御回路に電源投入時にのみセットされるフラグを有し
ていた。 【０００４】 【発明が解決しようとする課題】前述した従来のマイク
ロコンピュータには次に示す欠点がある。 【０００５】まず、２つの制御入力端子でそれぞれの制
御を行うため、システム・リセットの制御入力端子には
外部にリセット用のＩＣ等を接続し、電源電圧が動作電
圧範囲に至った時点で、システム・リセットの制御入力
端子にアクティブ・レベルを解除する制御信号を与え、
かつ低消費電流モードを解除する時点でアクティブ・レ
ベルの制御信号をシステム・リセットの制御入力端子に
与える必要がある。 【０００６】また、低消費電流のモードの制御入力端子
にも、外部にリセット用のＩＣ等を接続し、電源電圧が
低下する時にはシステム・リセットの制御入力端子がア
クティブ・レベルに変化する電源電圧より若干高い電圧
で、アクティブ・レベルに変化する制御信号を低消費電
流モードの制御入力端子に与え、電源電圧が上がる時に
は電源電圧が動作電圧より高くなった時アクティブ・レ
ベルを解除する制御信号を低消費電流モードの制御入力
端子に与える必要がある。 【０００７】以上のように、動作電圧範囲の下限電圧〜
動作電圧の狭い電圧範囲の間でそれぞれ異なる電圧値で
２つの制御入力端子を制御する必要があるため、周辺回
路は複雑、制御は困難になるという欠点がある。 【０００８】本発明の目的は、前記欠点を解決し、簡単
な周辺回路を用いて、容易に制御できるようにしたマイ
クロコンピュータを提供することにある。 【０００９】 【課題を解決するための手段】本発明のマイクロコンピ
ュータは、電源投入時のシステム・リセットとスタンバ
イ状態対応の低消費電流モードの解除との識別用に電源
投入時にのみセットされるフラグを有しこのフラグがセ
ットされているときシステム・リセット信号の供給に応
答してシステムのリセットを制御し、前記フラグがセッ
トされていないとき低消費電流モード解除信号を出力す
るシステム制御回路と、スタンバイ制御信号の供給に応
答して前記低消費電流モードに移行し前記低消費電流モ
ード解除信号の供給に応答して前記低消費電流モードの
解除を制御するスタンバイ制御回路とを備えたマイクロ
コンピュータにおいて、前記システム・リセット信号と
前記スタンバイ制御信号との入力用の共通の制御入力端
子と、前記制御入力端子に供給を受けた入力制御信号が
所定レベルから立ち上がる立ち上がり制御信号であるこ
とを検出して前記システム・リセット信号を出力し前記
システム制御回路に供給する立ち上がり入力検出回路
と、前記入力制御信号が所定レベルから立ち下がる立ち
下がり制御信号であることを検出して立ち下がり検出信
号を出力する立ち下がり入力検出回路と、前記立ち下が
り検出信号の供給を受けて前記スタンバイ制御信号を出
力するノイズ除去回路とを備えて構成されている。 【００１０】 【実施例】図１は本発明の一実施例のマイクロコンピュ
ータのブロック図である。 【００１１】図１に示すように、本実施例のマイクロコ
ンピュータは、制御入力端子Ａと、制御入力端子Ａの立
ち上がり入力を検出し出力信号をシステム・リセット信
号としてシステム制御回路４に与える立ち上がり入力検
出回路１と、電源投入時のシステム・リセットとスタン
バイ状態対応の低消費電流モードの解除との識別用に電
源投入時にのみセットされるフラグを有しこのフラグが
セットされているときシステム・リセット信号の供給に
応答してシステムのリセットを制御し、フラグがセット
されていないとき低消費電流モード解除信号を出力する
システム制御回路４と、制御入力端子Ａの立ち下がり入
力を検出して立ち下がり検出信号を出力する立ち下がり
入力検出回路２と、立ち下がり検出信号を入力し低消費
電流モードに移行させる制御信号であるスタンバイ制御
信号を出力するノイズ除去回路３と、スタンバイ制御信
号により低消費電流モードに移行するよう制御し、低消
費電流モード解除信号の供給に応答して低消費電流モー
ドを解除するスタンバイ制御回路５とを備える。 【００１２】次に本実施例の動作について説明する。 【００１３】制御入力端子Ａから入力された制御信号
が、立ち下がり入力であるときには、立ち下がり入力検
出回路２によりこの立ち下がり入力が検出され、立ち下
がり検出信号としてノイズ除去回路３に供給される。ノ
イズ除去回路３はスタンバイ制御信号を出力して、スタ
ンバイ制御回路５に与え、低消費電流モードに移行す
る。 【００１４】また、制御入力端子Ａから入力された制御
信号が、立ち上がり入力であるときには、立ち上がり入
力検出回路１によりこのこの立ち上がり入力が検出さ
れ、システム・リセット信号としてシステム制御回路４
に与える。この時、システム制御回路４は内部のフラグ
を確認し、フラグがセットされていた場合は、システム
・リセット制御を行い、フラグがセットされていない場
合は、システム制御回路４からスタンバイ制御回路５に
低消費電流モード解除信号を与えることにより、低消費
電流モードを解除する制御を行い、マイクロコンピュー
タのブログラムを起動する。 【００１５】 【発明の効果】以上説明したように、本発明は、制御入
力端子の立ち上がり入力を検出しシステム・リセット信
号としてシステム制御回路に与える立ち上がり入力検出
回路と、制御入力端子の立ち下がり入力を検出して立ち
下がり検出信号を出力する立ち下がり入力検出回路とを
有し、立ち下がり検出信号をノイズ除去回路を介してス
タンバイ制御信号としてスタンバイ制御回路に与えて、
低消費電流モードに移行するよう制御するため、１つの
制御入力端子でシステム・リセットと低消費電流モード
の制御とが可能であり、外部で制御を行うため回路の簡
略化が可能となる効果がある。
関し、特にシステム・リセットの制御入力端子でシステ
ムのリセットと低消費電流モードを制御するための回路
に関する。 【０００２】 【従来の技術】従来のマイクロコンピュータでは、シス
テム・リセットの制御入力端子と低消費電流モードの制
御入力端子とを有し、システム・リセットの制御入力端
子でシステムのリセットおよび低消費電流モードの解
除、低消費電流モードの制御入力端子により内部のスタ
ンバイ制御回路に制御信号を与えることにより、マイク
ロコンピュータへのクロックを停止して、低消費電流モ
ードを実現していた。 【０００３】また、電源の投入時のシステム・リセット
と低消費電流モードの解除を識別するために、システム
制御回路に電源投入時にのみセットされるフラグを有し
ていた。 【０００４】 【発明が解決しようとする課題】前述した従来のマイク
ロコンピュータには次に示す欠点がある。 【０００５】まず、２つの制御入力端子でそれぞれの制
御を行うため、システム・リセットの制御入力端子には
外部にリセット用のＩＣ等を接続し、電源電圧が動作電
圧範囲に至った時点で、システム・リセットの制御入力
端子にアクティブ・レベルを解除する制御信号を与え、
かつ低消費電流モードを解除する時点でアクティブ・レ
ベルの制御信号をシステム・リセットの制御入力端子に
与える必要がある。 【０００６】また、低消費電流のモードの制御入力端子
にも、外部にリセット用のＩＣ等を接続し、電源電圧が
低下する時にはシステム・リセットの制御入力端子がア
クティブ・レベルに変化する電源電圧より若干高い電圧
で、アクティブ・レベルに変化する制御信号を低消費電
流モードの制御入力端子に与え、電源電圧が上がる時に
は電源電圧が動作電圧より高くなった時アクティブ・レ
ベルを解除する制御信号を低消費電流モードの制御入力
端子に与える必要がある。 【０００７】以上のように、動作電圧範囲の下限電圧〜
動作電圧の狭い電圧範囲の間でそれぞれ異なる電圧値で
２つの制御入力端子を制御する必要があるため、周辺回
路は複雑、制御は困難になるという欠点がある。 【０００８】本発明の目的は、前記欠点を解決し、簡単
な周辺回路を用いて、容易に制御できるようにしたマイ
クロコンピュータを提供することにある。 【０００９】 【課題を解決するための手段】本発明のマイクロコンピ
ュータは、電源投入時のシステム・リセットとスタンバ
イ状態対応の低消費電流モードの解除との識別用に電源
投入時にのみセットされるフラグを有しこのフラグがセ
ットされているときシステム・リセット信号の供給に応
答してシステムのリセットを制御し、前記フラグがセッ
トされていないとき低消費電流モード解除信号を出力す
るシステム制御回路と、スタンバイ制御信号の供給に応
答して前記低消費電流モードに移行し前記低消費電流モ
ード解除信号の供給に応答して前記低消費電流モードの
解除を制御するスタンバイ制御回路とを備えたマイクロ
コンピュータにおいて、前記システム・リセット信号と
前記スタンバイ制御信号との入力用の共通の制御入力端
子と、前記制御入力端子に供給を受けた入力制御信号が
所定レベルから立ち上がる立ち上がり制御信号であるこ
とを検出して前記システム・リセット信号を出力し前記
システム制御回路に供給する立ち上がり入力検出回路
と、前記入力制御信号が所定レベルから立ち下がる立ち
下がり制御信号であることを検出して立ち下がり検出信
号を出力する立ち下がり入力検出回路と、前記立ち下が
り検出信号の供給を受けて前記スタンバイ制御信号を出
力するノイズ除去回路とを備えて構成されている。 【００１０】 【実施例】図１は本発明の一実施例のマイクロコンピュ
ータのブロック図である。 【００１１】図１に示すように、本実施例のマイクロコ
ンピュータは、制御入力端子Ａと、制御入力端子Ａの立
ち上がり入力を検出し出力信号をシステム・リセット信
号としてシステム制御回路４に与える立ち上がり入力検
出回路１と、電源投入時のシステム・リセットとスタン
バイ状態対応の低消費電流モードの解除との識別用に電
源投入時にのみセットされるフラグを有しこのフラグが
セットされているときシステム・リセット信号の供給に
応答してシステムのリセットを制御し、フラグがセット
されていないとき低消費電流モード解除信号を出力する
システム制御回路４と、制御入力端子Ａの立ち下がり入
力を検出して立ち下がり検出信号を出力する立ち下がり
入力検出回路２と、立ち下がり検出信号を入力し低消費
電流モードに移行させる制御信号であるスタンバイ制御
信号を出力するノイズ除去回路３と、スタンバイ制御信
号により低消費電流モードに移行するよう制御し、低消
費電流モード解除信号の供給に応答して低消費電流モー
ドを解除するスタンバイ制御回路５とを備える。 【００１２】次に本実施例の動作について説明する。 【００１３】制御入力端子Ａから入力された制御信号
が、立ち下がり入力であるときには、立ち下がり入力検
出回路２によりこの立ち下がり入力が検出され、立ち下
がり検出信号としてノイズ除去回路３に供給される。ノ
イズ除去回路３はスタンバイ制御信号を出力して、スタ
ンバイ制御回路５に与え、低消費電流モードに移行す
る。 【００１４】また、制御入力端子Ａから入力された制御
信号が、立ち上がり入力であるときには、立ち上がり入
力検出回路１によりこのこの立ち上がり入力が検出さ
れ、システム・リセット信号としてシステム制御回路４
に与える。この時、システム制御回路４は内部のフラグ
を確認し、フラグがセットされていた場合は、システム
・リセット制御を行い、フラグがセットされていない場
合は、システム制御回路４からスタンバイ制御回路５に
低消費電流モード解除信号を与えることにより、低消費
電流モードを解除する制御を行い、マイクロコンピュー
タのブログラムを起動する。 【００１５】 【発明の効果】以上説明したように、本発明は、制御入
力端子の立ち上がり入力を検出しシステム・リセット信
号としてシステム制御回路に与える立ち上がり入力検出
回路と、制御入力端子の立ち下がり入力を検出して立ち
下がり検出信号を出力する立ち下がり入力検出回路とを
有し、立ち下がり検出信号をノイズ除去回路を介してス
タンバイ制御信号としてスタンバイ制御回路に与えて、
低消費電流モードに移行するよう制御するため、１つの
制御入力端子でシステム・リセットと低消費電流モード
の制御とが可能であり、外部で制御を行うため回路の簡
略化が可能となる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例のマイクロコンピュータのブ
ロック図である。 【符号の説明】 Ａ 制御入力端子 １ 立ち上がり入力検出回路 ２ 立ち下がり入力検出回路 ３ ノイズ除去回路 ４ システム制御回路 ５ スタンバイ制御回路
ロック図である。 【符号の説明】 Ａ 制御入力端子 １ 立ち上がり入力検出回路 ２ 立ち下がり入力検出回路 ３ ノイズ除去回路 ４ システム制御回路 ５ スタンバイ制御回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
G06F 1/26 - 1/32
G06F 1/24
G06F 15/78 510
Claims (1)
- (57)【特許請求の範囲】 【請球項１】 電源投入時のシステム・リセットとスタ
ンバイ状態対応の低消費電流モードの解除との識別用に
電源投入時にのみセットされるフラグを有しこのフラグ
がセットされているときシステム・リセット信号の供給
に応答してシステムのリセットを制御し、前記フラグが
セットされていないとき低消費電流モード解除信号を出
力するシステム制御回路と、スタンバイ制御信号の供給
に応答して前記低消費電流モードに移行し前記低消費電
流モード解除信号の供給に応答して前記低消費電流モー
ドの解除を制御するスタンバイ制御回路とを備えたマイ
クロコンピュータにおいて、前記システム・リセット信号と前記スタンバイ制御信号
との入力用の共通の制御入力端子と、 前記制御入力端子に供給を受けた入力制御信号が所定レ
ベルから立ち上がる立ち上がり制御信号であることを検
出して前記システム・リセット信号を出力し前記システ
ム制御回路に供給する立ち上がり入力検出回路と、 前記入力制御信号が所定レベルから立ち下がる立ち下が
り制御信号であることを検出して立ち下がり検出信号を
出力する立ち下がり入力検出回路と、 前記立ち下がり検出信号の供給を受けて前記スタンバイ
制御信号を出力するノイズ除去回路とを備えることを特
徴とするマイクロコンビュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022512A JP2858484B2 (ja) | 1991-02-18 | 1991-02-18 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022512A JP2858484B2 (ja) | 1991-02-18 | 1991-02-18 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04262412A JPH04262412A (ja) | 1992-09-17 |
| JP2858484B2 true JP2858484B2 (ja) | 1999-02-17 |
Family
ID=12084818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022512A Expired - Fee Related JP2858484B2 (ja) | 1991-02-18 | 1991-02-18 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858484B2 (ja) |
-
1991
- 1991-02-18 JP JP3022512A patent/JP2858484B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04262412A (ja) | 1992-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100793306B1 (ko) | 휴대용단말기에 있어서 리세트 회로 및 방법 | |
| JP2858484B2 (ja) | マイクロコンピュータ | |
| JPH02239719A (ja) | タイマ回路 | |
| JPH0833791B2 (ja) | 無停電電源装置のインタ−フエイス装置 | |
| JP2546051B2 (ja) | 電源投入装置 | |
| JP3389792B2 (ja) | 電気機器 | |
| JP3070112B2 (ja) | デジタルパネルメータ | |
| EP0997818A4 (en) | MONITORING DEVICE FOR COMPUTER | |
| JP2501666Y2 (ja) | ユニット２重化装置 | |
| JPH0527875A (ja) | 電子機器 | |
| JPH06253531A (ja) | Ｌｃｄバイアス電源回路 | |
| KR0154999B1 (ko) | 전원레벨 감지에 의한 리세트회로 | |
| JPH0318988Y2 (ja) | ||
| JP2515152B2 (ja) | 電子回路 | |
| JP2000105616A (ja) | 電子機器保護回路 | |
| JPH0510018B2 (ja) | ||
| JPS5952324A (ja) | 停電・復電検知回路 | |
| JPS5850409Y2 (ja) | 情報処理装置 | |
| JP2575979B2 (ja) | 時 計 | |
| JPH06195160A (ja) | マイクロコンピュータの外部割込みエッジ検出回路 | |
| JPH0542499Y2 (ja) | ||
| KR890003751B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서의 리세트, 데이타보호 및 자동 지스타트회로 | |
| JPH03204787A (ja) | マイクロコンピュータ | |
| JPS62172439A (ja) | プリント板未実装検出方式 | |
| JPH01201711A (ja) | 初期電源投入検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981104 |
|
| LAPS | Cancellation because of no payment of annual fees |