JP2858137B2 - コンピュータ出力装置 - Google Patents
コンピュータ出力装置Info
- Publication number
- JP2858137B2 JP2858137B2 JP1233064A JP23306489A JP2858137B2 JP 2858137 B2 JP2858137 B2 JP 2858137B2 JP 1233064 A JP1233064 A JP 1233064A JP 23306489 A JP23306489 A JP 23306489A JP 2858137 B2 JP2858137 B2 JP 2858137B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- frame
- pixel
- stored
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/024—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour registers, e.g. to control background, foreground, surface filling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
- User Interface Of Digital Computer (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路に関するものであり、更に詳しくい
えば、コンピユータ装置において出力表示フレームの間
のスイツチングを極めて迅速に行うために用いられる論
理回路に関するものである。
えば、コンピユータ装置において出力表示フレームの間
のスイツチングを極めて迅速に行うために用いられる論
理回路に関するものである。
ワークステーシヨンのようなコンピユータ装置がます
ます高度になるにつれて、映画とテレビジヨンに組合わ
せるアニメーシヨン特徴を得るためにコンピユータ装置
を便利に利用できることが明らかになつてきた。アニメ
ーシヨン化された出力を供給できるコンピユータは、他
のコンピユータとは異つてアニメーシヨン化された表示
の構成と修正を行えるから、テレビジヨンや映画よりも
異なる利点をもたらす。三次元表示を行うことができる
コンピユータの性能は、アニメーシヨン化される物体を
取扱うことができる装置に対する需要を高め、促進し
た。
ます高度になるにつれて、映画とテレビジヨンに組合わ
せるアニメーシヨン特徴を得るためにコンピユータ装置
を便利に利用できることが明らかになつてきた。アニメ
ーシヨン化された出力を供給できるコンピユータは、他
のコンピユータとは異つてアニメーシヨン化された表示
の構成と修正を行えるから、テレビジヨンや映画よりも
異なる利点をもたらす。三次元表示を行うことができる
コンピユータの性能は、アニメーシヨン化される物体を
取扱うことができる装置に対する需要を高め、促進し
た。
アニメーシヨン化された出力を得るためにコンピユー
タを利用する際における大きな問題は、小さく増分だけ
変化し、迅速な順序で相互に連続するフレームの表示を
必要とすることである。陰極線管（CRT）に図形材料の
１つのフレームを表示するためには、陰極線管またはそ
の他の情報表示装置上に出現させる各位置（画素）に対
する指示を格納する必要がある。大型かつ鮮鋭な表示で
は、陰極線管上の画素の数は、平均して水平方向に約10
00個、および垂直方向に同数であるから、格納すべき情
報についての画素の総数は約百万個である。陰極線管上
に何種類かの色と色合いを表示できる好適な装置におい
ては、それらの各画素は特定の色出力を指定する24ビツ
トのデジタル情報を含む。したがつて、出力すべき各フ
レームごとに約２千４百万ビツトの情報を格納する必要
がある。
タを利用する際における大きな問題は、小さく増分だけ
変化し、迅速な順序で相互に連続するフレームの表示を
必要とすることである。陰極線管（CRT）に図形材料の
１つのフレームを表示するためには、陰極線管またはそ
の他の情報表示装置上に出現させる各位置（画素）に対
する指示を格納する必要がある。大型かつ鮮鋭な表示で
は、陰極線管上の画素の数は、平均して水平方向に約10
00個、および垂直方向に同数であるから、格納すべき情
報についての画素の総数は約百万個である。陰極線管上
に何種類かの色と色合いを表示できる好適な装置におい
ては、それらの各画素は特定の色出力を指定する24ビツ
トのデジタル情報を含む。したがつて、出力すべき各フ
レームごとに約２千４百万ビツトの情報を格納する必要
がある。
しかし、陰極線管へ出力として供給するフレームの各
格納位置に約２千４百万ビツトを書込むためには十分に
長い時間がかかるばかりでなく、次のフレームを供給す
るためにそれらのビツトをクリヤするためには更に時間
がかかる。フレームの間の遅延は、２つの完全スクリー
ンビツトマツプされたメモリが設けられて、陰極線管の
出力へ交互に切替えられる二重バツフアされた装置を用
いることにより避けられている。その装置は２つの情報
フレームの呈示の間の時間を大幅に短縮するが、次のフ
レームに対して表示メモリに書込むことができるように
各表示メモリを迅速にクリヤする必要を無くすものでは
ない。したがつて、そのような二重バツフアされる装置
でもアニメーシヨンのために最適な出力を供給するには
動作が遅すぎる。
格納位置に約２千４百万ビツトを書込むためには十分に
長い時間がかかるばかりでなく、次のフレームを供給す
るためにそれらのビツトをクリヤするためには更に時間
がかかる。フレームの間の遅延は、２つの完全スクリー
ンビツトマツプされたメモリが設けられて、陰極線管の
出力へ交互に切替えられる二重バツフアされた装置を用
いることにより避けられている。その装置は２つの情報
フレームの呈示の間の時間を大幅に短縮するが、次のフ
レームに対して表示メモリに書込むことができるように
各表示メモリを迅速にクリヤする必要を無くすものでは
ない。したがつて、そのような二重バツフアされる装置
でもアニメーシヨンのために最適な出力を供給するには
動作が遅すぎる。
したがつて、本発明の目的は、映像をフレームごとに
切替えたり、コンピユータ出力装置の出力端子に生じさ
せる速度を向上させることである。
切替えたり、コンピユータ出力装置の出力端子に生じさ
せる速度を向上させることである。
本発明の別の目的は、コンピユータ装置においてフレ
ームの間で表示メモリのクリヤに伴う遅延の大部分を無
くすことである。
ームの間で表示メモリのクリヤに伴う遅延の大部分を無
くすことである。
本発明の別の目的は、コンピユータ装置においてフレ
ームの間で表示メモリと奥行きメモリをクリヤする必要
を無くすことである。
ームの間で表示メモリと奥行きメモリをクリヤする必要
を無くすことである。
本発明の更に別の目的は、コンピユータ装置の動作速
度を向上させることである。
度を向上させることである。
本発明は、コンピユータ装置における表示装置をクリ
ヤするために通常要する時間をほぼ無くすことにより、
個々のフレームをコンピユータ装置の出力端子へ切替え
ることができる速度を向上させるものである。この装置
は、関連する表示メモリ内の情報に対応する格納されて
いるフレームの指示を格納するために二重バツフアされ
たフレーム識別メモリを設けることによりそれを行うも
のである。表示メモリ内の各画素にはフレーム識別メモ
リ内の関連する対応する画素を有する。
ヤするために通常要する時間をほぼ無くすことにより、
個々のフレームをコンピユータ装置の出力端子へ切替え
ることができる速度を向上させるものである。この装置
は、関連する表示メモリ内の情報に対応する格納されて
いるフレームの指示を格納するために二重バツフアされ
たフレーム識別メモリを設けることによりそれを行うも
のである。表示メモリ内の各画素にはフレーム識別メモ
リ内の関連する対応する画素を有する。
表示メモリに書込まれているフレームを読出す時に
は、出力フレームレジスタ読出すべきフレームの指示を
フレーム番号として供給し、フレーム識別メモリと表示
メモリが陰極線管のリフレツシユのために走査されるに
つれて、そのフレーム番号はフレーム識別メモリ内の各
画素の値と比較される。選択されたフレーム内の画素だ
けが出力として表示メモリから陰極線管へ供給される。
出力フレーム識別レジスタ内の番号とフレーム識別メモ
リ内の番号が比較されない画素においては、情報を陰極
線管へ供給するために背景色発生器が起動される。これ
により、表示メモリを消去せず、フレーム識別メモリの
小さい部分だけを消去することにより表示メモリへのフ
レームからフレームへの書込みを継続できるようにされ
る。
は、出力フレームレジスタ読出すべきフレームの指示を
フレーム番号として供給し、フレーム識別メモリと表示
メモリが陰極線管のリフレツシユのために走査されるに
つれて、そのフレーム番号はフレーム識別メモリ内の各
画素の値と比較される。選択されたフレーム内の画素だ
けが出力として表示メモリから陰極線管へ供給される。
出力フレーム識別レジスタ内の番号とフレーム識別メモ
リ内の番号が比較されない画素においては、情報を陰極
線管へ供給するために背景色発生器が起動される。これ
により、表示メモリを消去せず、フレーム識別メモリの
小さい部分だけを消去することにより表示メモリへのフ
レームからフレームへの書込みを継続できるようにされ
る。
二次元出力表示装置で三次元図形を正確に表すことが
できるように、ある特定のフレームの画素をＺ軸に沿つ
て書込む奥行きを決定するために多少類似する付加論理
装置が設けられる。本発明により、Ｚバツフアを消去す
ることなしにＺバツフアのフレームからフレームへの使
用が許される。更に、同じ装置でウインドウを取扱うこ
とができるように、特定のフレームの画素を書込むウイ
ンドウを決定するために別の類似の論理装置が設けられ
る。
できるように、ある特定のフレームの画素をＺ軸に沿つ
て書込む奥行きを決定するために多少類似する付加論理
装置が設けられる。本発明により、Ｚバツフアを消去す
ることなしにＺバツフアのフレームからフレームへの使
用が許される。更に、同じ装置でウインドウを取扱うこ
とができるように、特定のフレームの画素を書込むウイ
ンドウを決定するために別の類似の論理装置が設けられ
る。
以下、図面を参照して本発明を詳しく説明する。
フレーム識別 まず、本発明に従つて情報を迅速に処理する表示出力
装置10が示されている第１図を参照する。この説明のた
めに、陰極線管（CRT）その他のコンピユータ出力装置
上に完全スクリーン表現として表示することを希望する
特定の図形構造またはデータ構造を含むことができる。
出力装置10は中央処理装置（CPU）（第１図には示され
ていない）の制御の下に動作する。
装置10が示されている第１図を参照する。この説明のた
めに、陰極線管（CRT）その他のコンピユータ出力装置
上に完全スクリーン表現として表示することを希望する
特定の図形構造またはデータ構造を含むことができる。
出力装置10は中央処理装置（CPU）（第１図には示され
ていない）の制御の下に動作する。
特定の図形フレームをCRT12のような出力装置に書込
みたい時には、表示すべき実際の情報が表示メモリに書
込まれる。出力装置10は第１の表示メモリＡ（13）と第
２の表示メモリＢ（14）を有する。２つの表示メモリを
並列に使用することによつて、アニメーシヨンを行うた
めに必要な表示のフレームの間で迅速な切替えを行うこ
とができる。それらのメモリの出力はマルチプレクサ15
で選択できる。実際の場合には、あるフレームが表示メ
モリＡに書込まれ、その間に表示メモリＢ内のフレーム
が出力として陰極線管へ供給される。次に表示メモリＡ
内の情報が出力として陰極線管へ供給され、その間に新
しいフレームが表示メモリＢに書込まれる。
みたい時には、表示すべき実際の情報が表示メモリに書
込まれる。出力装置10は第１の表示メモリＡ（13）と第
２の表示メモリＢ（14）を有する。２つの表示メモリを
並列に使用することによつて、アニメーシヨンを行うた
めに必要な表示のフレームの間で迅速な切替えを行うこ
とができる。それらのメモリの出力はマルチプレクサ15
で選択できる。実際の場合には、あるフレームが表示メ
モリＡに書込まれ、その間に表示メモリＢ内のフレーム
が出力として陰極線管へ供給される。次に表示メモリＡ
内の情報が出力として陰極線管へ供給され、その間に新
しいフレームが表示メモリＢに書込まれる。
従来の装置においては、新しい情報を表示メモリA,B
に書込むことができるように、書込みの前にそれらの表
示メモリをクリヤせねばならない。表示が多数の画素を
有し、この実施例では各画素に24ビツトの情報を格納し
ている場合に、そのクリヤのためには長い時間を要し、
アニメーシヨンにおけるそれの使用が実用的でなくなる
ような点まで装置の動作が遅くなることがある。
に書込むことができるように、書込みの前にそれらの表
示メモリをクリヤせねばならない。表示が多数の画素を
有し、この実施例では各画素に24ビツトの情報を格納し
ている場合に、そのクリヤのためには長い時間を要し、
アニメーシヨンにおけるそれの使用が実用的でなくなる
ような点まで装置の動作が遅くなることがある。
この時間を短くし、アニメーシヨンのために必要な切
替え速度を持たせるために、本発明の出力装置10は入力
フレーム識別（FID）レジスタ16と、一対のフレーム識
別（FID）メモリＡ（17）およびＢ（18）と、出力フレ
ーム識別（FID）レジスタ19と、背景色レジスタ20と、
制御レジスタ21とをも含む。各FIDメモリA,Bには同様な
名称の１つの表示メモリA,Bに組合わされる。装置10は
マルチプレクサ22と、比較器回路23と、書込み可能化論
理回路24と、論理回路25も含む。
替え速度を持たせるために、本発明の出力装置10は入力
フレーム識別（FID）レジスタ16と、一対のフレーム識
別（FID）メモリＡ（17）およびＢ（18）と、出力フレ
ーム識別（FID）レジスタ19と、背景色レジスタ20と、
制御レジスタ21とをも含む。各FIDメモリA,Bには同様な
名称の１つの表示メモリA,Bに組合わされる。装置10は
マルチプレクサ22と、比較器回路23と、書込み可能化論
理回路24と、論理回路25も含む。
装置10の動作は次の通りである。CPUは、FIDメモリＡ
（17）またはＢと、それに組合わされている表示メモリ
Ａ（13）またはＢ（14）のどれに書込むかを選択するた
めに、ホストデータバスを用いて値を制御レジスタ21に
書込む。
（17）またはＢと、それに組合わされている表示メモリ
Ａ（13）またはＢ（14）のどれに書込むかを選択するた
めに、ホストデータバスを用いて値を制御レジスタ21に
書込む。
それからCPUはフレーム識別番号を供給する。そのフ
レーム識別番号は、そのフレームに対して書込むべき全
ての情報に対して用いられる入力FIDレジスタ16に格納
される。好適な装置においては、16個のフレーム番号０
〜15が用いられる。入力フレーム識別レジスタがイニシ
ャライズされた後で、出力装置で表示する実際の情報が
CPUから選択された表示メモリＡまたはＢへ送られる。
各表示メモリA,Bはフルスクリーンの画素をマップされ
たメモリである。フレーム識別メモリA,Bもフルスクリ
ーンの画素をマップされたメモリである。各フレーム識
別メモリは入力FIDレジスタ16から入力を受け、出力を
マルチプレクサ22へ供給する。これによりフレーム識別
メモリを、アニメーシヨン化された図形映像を表示する
ために迅速に切替えることができる。
レーム識別番号は、そのフレームに対して書込むべき全
ての情報に対して用いられる入力FIDレジスタ16に格納
される。好適な装置においては、16個のフレーム番号０
〜15が用いられる。入力フレーム識別レジスタがイニシ
ャライズされた後で、出力装置で表示する実際の情報が
CPUから選択された表示メモリＡまたはＢへ送られる。
各表示メモリA,Bはフルスクリーンの画素をマップされ
たメモリである。フレーム識別メモリA,Bもフルスクリ
ーンの画素をマップされたメモリである。各フレーム識
別メモリは入力FIDレジスタ16から入力を受け、出力を
マルチプレクサ22へ供給する。これによりフレーム識別
メモリを、アニメーシヨン化された図形映像を表示する
ために迅速に切替えることができる。
CPUからのホストデータバス上の各入力情報部分は画
素アドレスと色情報（たとえばRGB色値）を伝える。表
示メモリＡとFIDメモリＡが選択されたと仮定すると、R
GB色値が表示メモリＡ内の適切な画素アドレスに書込ま
れ、フレーム識別番号がフレーム識別メモリＡ内の同じ
画素アドレスに書込まれる。好適な装置においては、フ
レーム識別番号は各画素に４ビツトの蓄積量を要し、RG
B色値は各画素に24ビツトの蓄積量を要する。
素アドレスと色情報（たとえばRGB色値）を伝える。表
示メモリＡとFIDメモリＡが選択されたと仮定すると、R
GB色値が表示メモリＡ内の適切な画素アドレスに書込ま
れ、フレーム識別番号がフレーム識別メモリＡ内の同じ
画素アドレスに書込まれる。好適な装置においては、フ
レーム識別番号は各画素に４ビツトの蓄積量を要し、RG
B色値は各画素に24ビツトの蓄積量を要する。
したがつて、任意の特定の完全フレームが表示メモリ
Ａに書込まれると、表示メモリＡは、その特定のフレー
ムについて選択されたアドレスされた位置に、RGB色値
で表示すべき表現を含む。（CRT12の左上に示されてい
るような）三角形を表示メモリＡに書込み、陰極線管12
（第１図）へ書込むと仮定すると、その三角形に対する
色値が表示メモリＡの適切な画素に置かれ、三角形指示
が識別番号としてフレーム識別メモリＡの同じ画素に置
かれる。
Ａに書込まれると、表示メモリＡは、その特定のフレー
ムについて選択されたアドレスされた位置に、RGB色値
で表示すべき表現を含む。（CRT12の左上に示されてい
るような）三角形を表示メモリＡに書込み、陰極線管12
（第１図）へ書込むと仮定すると、その三角形に対する
色値が表示メモリＡの適切な画素に置かれ、三角形指示
が識別番号としてフレーム識別メモリＡの同じ画素に置
かれる。
たとえば、フレーム零として三角形指示が格納された
とすると、色指示が三角形で表示メモリに供給され、番
号零が関連するFIDメモリ内の同じ三角形位置に格納さ
れる。CRTにフレーム零を表示する時になると、CPUがホ
ストデータバスを用いてフレーム識別番号、この場合に
は零、を出力フレーム識別レジスタ19（再び、好適な実
施例では４ビツトレジスタ）に格納する。CPUは、フレ
ーム識別メモリの出力と表示メモリの出力をそれぞれ制
御するマルチプレクサ22と15がメモリＡの出力を選択す
るためにセツトされる。次に、表示メモリＡ内の各画素
がそれの関連するマルチプレクサを介して出力まで走査
されると、フレーム識別値もその特定の画素に対するフ
レーム識別メモリＡから走査される。三角形が格納され
ている位置においてのみ、フレーム識別メモリからの値
は零である。したがつて、選択されたフレーム識別メモ
リからの出力と、出力フレーム識別レジスタ19からの出
力を比較する比較回路23が、フレーム零が書込まれたフ
レーム識別メモリＡの画素を示す信号を供給する。（す
なわち、フレーム識別番号零を有する三角形）。したが
つて、フレーム識別メモリＡが零フレーム番号を格納す
る位置において、比較回路は現在のフレームの一部であ
る画素を示す等しい出力を供給する。表示メモリＡ内の
画素に格納されているRGB色信号が論理回路25を介して
陰極線管へ供給される。一方、フレーム識別メモリＡ内
フレーム識別番号零を有する画素以外の全ての画素にお
いて、比較回路23は、画素が現在のフレームの一部でな
いことを示す等しくない出力を供給する。そして、背景
色レジスタ20から背景色が供給され、陰極線管12へ送ら
れる。
とすると、色指示が三角形で表示メモリに供給され、番
号零が関連するFIDメモリ内の同じ三角形位置に格納さ
れる。CRTにフレーム零を表示する時になると、CPUがホ
ストデータバスを用いてフレーム識別番号、この場合に
は零、を出力フレーム識別レジスタ19（再び、好適な実
施例では４ビツトレジスタ）に格納する。CPUは、フレ
ーム識別メモリの出力と表示メモリの出力をそれぞれ制
御するマルチプレクサ22と15がメモリＡの出力を選択す
るためにセツトされる。次に、表示メモリＡ内の各画素
がそれの関連するマルチプレクサを介して出力まで走査
されると、フレーム識別値もその特定の画素に対するフ
レーム識別メモリＡから走査される。三角形が格納され
ている位置においてのみ、フレーム識別メモリからの値
は零である。したがつて、選択されたフレーム識別メモ
リからの出力と、出力フレーム識別レジスタ19からの出
力を比較する比較回路23が、フレーム零が書込まれたフ
レーム識別メモリＡの画素を示す信号を供給する。（す
なわち、フレーム識別番号零を有する三角形）。したが
つて、フレーム識別メモリＡが零フレーム番号を格納す
る位置において、比較回路は現在のフレームの一部であ
る画素を示す等しい出力を供給する。表示メモリＡ内の
画素に格納されているRGB色信号が論理回路25を介して
陰極線管へ供給される。一方、フレーム識別メモリＡ内
フレーム識別番号零を有する画素以外の全ての画素にお
いて、比較回路23は、画素が現在のフレームの一部でな
いことを示す等しくない出力を供給する。そして、背景
色レジスタ20から背景色が供給され、陰極線管12へ送ら
れる。
信号を処理するこの装置にはいくつかの大きい利点が
ある。たとえば、この装置では、前景データを示す表示
メモリ内の位置だけに色値を格納すれば良い。背景色は
表示メモリに格納する必要はない。したがつて、各画素
に24ビツトの情報を格納しなければならない通常の装置
よりも速く情報の格納を続けることができる。更に重要
なことに、表示メモリに次のフレームを書込むために
は、フレームに対する情報が読出された後ではその表示
メモリを消去する必要はない。
ある。たとえば、この装置では、前景データを示す表示
メモリ内の位置だけに色値を格納すれば良い。背景色は
表示メモリに格納する必要はない。したがつて、各画素
に24ビツトの情報を格納しなければならない通常の装置
よりも速く情報の格納を続けることができる。更に重要
なことに、表示メモリに次のフレームを書込むために
は、フレームに対する情報が読出された後ではその表示
メモリを消去する必要はない。
たとえば、先に説明したようにフレーム零が処理され
た後で、特定のFIDメモリにより次に処理されるフレー
ムは次のフレーム番号（ここではフレーム番号１であ
る）を有する。したがって、FIDメモリおよび対応の表
示メモリへ書込まれる情報は、それらのメモリ内の情報
の上に単に書き込むだけで良い。その理由は、表示装置
12へ最終的に供給されるRGB色情報は、出力FIDレジスタ
19により選択されるフレーム番号１に対応する（表示メ
モリＢ内の）情報だけだからである。
た後で、特定のFIDメモリにより次に処理されるフレー
ムは次のフレーム番号（ここではフレーム番号１であ
る）を有する。したがって、FIDメモリおよび対応の表
示メモリへ書込まれる情報は、それらのメモリ内の情報
の上に単に書き込むだけで良い。その理由は、表示装置
12へ最終的に供給されるRGB色情報は、出力FIDレジスタ
19により選択されるフレーム番号１に対応する（表示メ
モリＢ内の）情報だけだからである。
表示メモリA,B（13,14）をクリヤする必要をなくすこ
の装置は、装置の動作速度を大幅に向上し、アニメーシ
ョンのために必要な迅速切換を行えるようにする。
の装置は、装置の動作速度を大幅に向上し、アニメーシ
ョンのために必要な迅速切換を行えるようにする。
FIDメモリＦとIDレジスタを使用することにより、フ
レームが変わる毎に表示メモリA,B（13,14）をクリヤす
る必要なしにコンピュータ出力装置を機能させることが
出来るが、FIDメモリA,B（17,18）は何らかのクリヤを
受けなければならない。言い換えると、CPUは、各表示
メモリに対してはRGB色情報を送るだけでよいが、各FID
メモリに対しては、フレーム識別（FID）の番号情報で
けでなくクリヤ情報も送らなければならない。
レームが変わる毎に表示メモリA,B（13,14）をクリヤす
る必要なしにコンピュータ出力装置を機能させることが
出来るが、FIDメモリA,B（17,18）は何らかのクリヤを
受けなければならない。言い換えると、CPUは、各表示
メモリに対してはRGB色情報を送るだけでよいが、各FID
メモリに対しては、フレーム識別（FID）の番号情報で
けでなくクリヤ情報も送らなければならない。
フレーム識別の番号に利用されるビット数（この実施
例では４ビット）によって、FIDメモリA,B（17,18）を
クリヤ情報でもってクリヤしない状態において書き込み
可能なフレームの総数が決定される。フレーム番号を記
録するために４ビットのデジタルメモリを用いると、全
部で16個のフレームを利用でき、16回使用する度にFID
メモリを少なくとも１回クリヤする必要がある。なお、
フレーム識別番号は４ビット数に限らず、したがって、
フレームの数は16より大きくても小さくても良い。たと
えば、３ビット数を用いれば８フレームを利用でき、５
ビット数を用いれば32フレームを利用でき、６ビット数
を用いれば64フレームを利用できる、と言う具合であ
る。
例では４ビット）によって、FIDメモリA,B（17,18）を
クリヤ情報でもってクリヤしない状態において書き込み
可能なフレームの総数が決定される。フレーム番号を記
録するために４ビットのデジタルメモリを用いると、全
部で16個のフレームを利用でき、16回使用する度にFID
メモリを少なくとも１回クリヤする必要がある。なお、
フレーム識別番号は４ビット数に限らず、したがって、
フレームの数は16より大きくても小さくても良い。たと
えば、３ビット数を用いれば８フレームを利用でき、５
ビット数を用いれば32フレームを利用でき、６ビット数
を用いれば64フレームを利用できる、と言う具合であ
る。
表示メモリＡ（13）と表示メモリＢ（14）が交互に動
作するのに対応して、FIDメモりＡ（17）とFIDメモりＢ
（18）も交互に動作する。
作するのに対応して、FIDメモりＡ（17）とFIDメモりＢ
（18）も交互に動作する。
好ましい実施例では、16個ののフレーム（従って、フ
レーム番号は0,1,2,・・・・15までとなる）が使用さ
れ、CPUによりフレーム毎のRGB色情報が表示メモリＡ
（13）と表示メモリＢ（14）に交互に書き込まれる。例
えば、前述のようにフレーム零のRGB色情報が表示メモ
リＡ（13）に書き込まれるものとすると、フレーム１の
RGB色情報が表示メモリＢ（14）に書き込まれ、フレー
ム３のRGB色情報が表示メモリＡ（13）に書き込まれ、
このようにして、表示メモリＡ（13）とFIDメモりＡ（1
7）との組は、0,2,4,6,8,10,12,14の計８フレーム（こ
こでは偶数番号のフレームと言う）を処理し、表示メモ
リＢ（14）とFIDメモりＢ（18）との組は、1,3,5,7,9,1
1,13,15の計８フレーム（ここでは奇数番号のフレーム
と言う）を処理する。双方のFIDメモりは16回使用する
度に少なくとも１回クリヤされなければならないから、
FIDメモりそれぞれは８回使用する度に少なくとも１回
クリヤされなければならない。
レーム番号は0,1,2,・・・・15までとなる）が使用さ
れ、CPUによりフレーム毎のRGB色情報が表示メモリＡ
（13）と表示メモリＢ（14）に交互に書き込まれる。例
えば、前述のようにフレーム零のRGB色情報が表示メモ
リＡ（13）に書き込まれるものとすると、フレーム１の
RGB色情報が表示メモリＢ（14）に書き込まれ、フレー
ム３のRGB色情報が表示メモリＡ（13）に書き込まれ、
このようにして、表示メモリＡ（13）とFIDメモりＡ（1
7）との組は、0,2,4,6,8,10,12,14の計８フレーム（こ
こでは偶数番号のフレームと言う）を処理し、表示メモ
リＢ（14）とFIDメモりＢ（18）との組は、1,3,5,7,9,1
1,13,15の計８フレーム（ここでは奇数番号のフレーム
と言う）を処理する。双方のFIDメモりは16回使用する
度に少なくとも１回クリヤされなければならないから、
FIDメモりそれぞれは８回使用する度に少なくとも１回
クリヤされなければならない。
前述のように、表示装置の画素の数が縦および横のそ
れぞれに例えば1000であるとすると、FIDメモりＡ（1
7）およびFIDメモりＢ（18）のそれぞれは、表示装置の
フルスクリーンの画素に対応するメモリであるから、10
00×1000＝1,000,000の画素数に対応し、各画素あたり
４ビットで構成されている。このようなメモリにクリヤ
値を集中して書き込むことはかなりの時間を要し、装置
の動作を遅くしてしまう。（クリヤ値については後述す
る。） 装置の動作を遅くすることなしにクリヤを行う有利な
やり方は、各フレームが出力装置に書き込まれた後で一
方のFIDメモリの少なくとも８分の１またはそれ以上を
クリヤすることである。たとえば、第８図はFIDメモリ
Ａ（17）を８個の水平条に分割してクリヤする例を示
す。上記した画素数1,000,000の例では、各水平条は、
1,000,000/8＝125,000画素に相当する。FIDメモリＢ（1
8）も同様に分割され、水平条は併せて16となる。そし
て、フレームの表示毎に１つの水平条分づつクリヤを行
う。そうすると、16個のフレームの表示が完了した後で
は、併せて16個の水平条全てのクリヤが完了する。
れぞれに例えば1000であるとすると、FIDメモりＡ（1
7）およびFIDメモりＢ（18）のそれぞれは、表示装置の
フルスクリーンの画素に対応するメモリであるから、10
00×1000＝1,000,000の画素数に対応し、各画素あたり
４ビットで構成されている。このようなメモリにクリヤ
値を集中して書き込むことはかなりの時間を要し、装置
の動作を遅くしてしまう。（クリヤ値については後述す
る。） 装置の動作を遅くすることなしにクリヤを行う有利な
やり方は、各フレームが出力装置に書き込まれた後で一
方のFIDメモリの少なくとも８分の１またはそれ以上を
クリヤすることである。たとえば、第８図はFIDメモリ
Ａ（17）を８個の水平条に分割してクリヤする例を示
す。上記した画素数1,000,000の例では、各水平条は、
1,000,000/8＝125,000画素に相当する。FIDメモリＢ（1
8）も同様に分割され、水平条は併せて16となる。そし
て、フレームの表示毎に１つの水平条分づつクリヤを行
う。そうすると、16個のフレームの表示が完了した後で
は、併せて16個の水平条全てのクリヤが完了する。
クリヤ動作をFIDメモリＡ（17）に関して説明すれ
ば、次のようである。フレーム零についての処理（RGB
色値を表示メモリＡ（13）の適切な画素アドレスに書き
込み且つフレーム識別番号（ここでは「零」）をFIDメ
モリＡ（17）の対応する画素アドレスに書き込むこと）
を最初に行う前に、FIDメモリＡ（17）の水平条それぞ
れの画素それぞれの位置にクリヤ値としてのフレーム識
別番号が書き込まれる。FIDメモリＡ（17）は、0,2,4,
6,8,10,12,14のフレームを取り扱うのであるから、FID
メモリＡ（17）におけるクリヤ値としては、奇数のフレ
ーム番号（1,3,5,7,9,11,13,15）を使用できる。例え
ば、第８図に示すように「15」をクリヤ値として使用で
きる。
ば、次のようである。フレーム零についての処理（RGB
色値を表示メモリＡ（13）の適切な画素アドレスに書き
込み且つフレーム識別番号（ここでは「零」）をFIDメ
モリＡ（17）の対応する画素アドレスに書き込むこと）
を最初に行う前に、FIDメモリＡ（17）の水平条それぞ
れの画素それぞれの位置にクリヤ値としてのフレーム識
別番号が書き込まれる。FIDメモリＡ（17）は、0,2,4,
6,8,10,12,14のフレームを取り扱うのであるから、FID
メモリＡ（17）におけるクリヤ値としては、奇数のフレ
ーム番号（1,3,5,7,9,11,13,15）を使用できる。例え
ば、第８図に示すように「15」をクリヤ値として使用で
きる。
FIDメモリＡ（17）においてフレーム零が処理されCRT
に表示された後でフレーム２についての処理が開始され
る前に、クリヤ値がFIDメモリＡ（17）の最も上の水平
条（125,000画素のすべて）に書き込まれる。フレーム
２についての表示動作の後では、クリヤ値がFIDメモリ
Ａ（17）の２番目の水平条に書き込まれる。フレームが
次々と表示された後でクリヤ値が同様に各水平条に書き
込まれる。したがって、次のフレーム零をFIDメモリＡ
（17）に書き込む時には、８個の水平条すべてに対して
クリヤ値の書き込みが終わっているから、FIDメモリＡ
（17）からフレーム零の識別番号である零値はすべて排
除されている。このように、FIDメモリＡ（17）には古
いフレーム零を示す識別番号は存在しないから、次のフ
レーム零の識別番号をFIDメモリＡ（17）に単に書き込
んでも、次のフレーム零についての情報が、古いフレー
ム零の識別番号によって歪むことはない。次の各フレー
ム識別番号が書き込まれると同様の結果が生じる。従っ
て、FIDメモリでは、新しいフレームが書き込まれる直
前までには、その新しいフレームと同じ識別番号ではあ
るが古いフレーム識別番号の全ての書き込みは既にクリ
ヤされている。古いフレーム識別番号についての書き込
みのクリヤは、クリヤ値の書き込みによって行われるも
のであり、特定の蓄積素子に特有の手段によって周知の
やり方で行われる。
に表示された後でフレーム２についての処理が開始され
る前に、クリヤ値がFIDメモリＡ（17）の最も上の水平
条（125,000画素のすべて）に書き込まれる。フレーム
２についての表示動作の後では、クリヤ値がFIDメモリ
Ａ（17）の２番目の水平条に書き込まれる。フレームが
次々と表示された後でクリヤ値が同様に各水平条に書き
込まれる。したがって、次のフレーム零をFIDメモリＡ
（17）に書き込む時には、８個の水平条すべてに対して
クリヤ値の書き込みが終わっているから、FIDメモリＡ
（17）からフレーム零の識別番号である零値はすべて排
除されている。このように、FIDメモリＡ（17）には古
いフレーム零を示す識別番号は存在しないから、次のフ
レーム零の識別番号をFIDメモリＡ（17）に単に書き込
んでも、次のフレーム零についての情報が、古いフレー
ム零の識別番号によって歪むことはない。次の各フレー
ム識別番号が書き込まれると同様の結果が生じる。従っ
て、FIDメモリでは、新しいフレームが書き込まれる直
前までには、その新しいフレームと同じ識別番号ではあ
るが古いフレーム識別番号の全ての書き込みは既にクリ
ヤされている。古いフレーム識別番号についての書き込
みのクリヤは、クリヤ値の書き込みによって行われるも
のであり、特定の蓄積素子に特有の手段によって周知の
やり方で行われる。
CRTへのフレームの各出力の後でFIDメモリＡ（17）ま
たはFIDメモリＢ（18）の８分の１をクリヤすること
（上記の例では125,000画素分をクリヤすること）は、C
RTへの各出力ごとに全表示メモリをクリヤすることを要
する従来の装置に比べると、大幅に速いことが当業者に
は明らかであろう。また、表示メモリでは各24ビットの
画素の全てをクリヤする必要があるが、FIDメモリでは
画素あたり４ビットをクリヤすれば良く、出力装置への
各書き込みの後毎にFIDメモリを完全にクリヤするもの
としても、この実施例の装置は16倍速くなる。FIDメモ
リＡ（17）またはFIDメモリＢ（18）の８分の１をクリ
ヤする好適な実施例においては、必要とする時間はFID
メモリ全体をクリヤするための時間の８分の１である。
したがって、本発明の装置においてクリヤするために用
いられる全時間は等しい表示メモリを有する従来の装置
でクリヤすに要する時間の48分の１である。この利点
は、より大きいビット数を有するFIDメモリを用いる
と、一層増大する。例えば、フレーム識別番号に５ビッ
ト数を用いた場合には、FIDメモリＡ（17）またはFIDメ
モリＢ（18）の15分の１づつをクリヤする手法を用いる
ことができ、そうすると、本発明により必要とされるク
リヤ時間は従来装置の90分の１で良い。また、フレーム
識別番号に６ビット数を用いた場合には、FIDメモリＡ
（17）またはFIDメモリＢ（18）の31分の１づつをクリ
ヤする手法を用いることができ、そうすると、本発明に
より必要とされるクリヤ時間は従来装置の186分の１で
良い。
たはFIDメモリＢ（18）の８分の１をクリヤすること
（上記の例では125,000画素分をクリヤすること）は、C
RTへの各出力ごとに全表示メモリをクリヤすることを要
する従来の装置に比べると、大幅に速いことが当業者に
は明らかであろう。また、表示メモリでは各24ビットの
画素の全てをクリヤする必要があるが、FIDメモリでは
画素あたり４ビットをクリヤすれば良く、出力装置への
各書き込みの後毎にFIDメモリを完全にクリヤするもの
としても、この実施例の装置は16倍速くなる。FIDメモ
リＡ（17）またはFIDメモリＢ（18）の８分の１をクリ
ヤする好適な実施例においては、必要とする時間はFID
メモリ全体をクリヤするための時間の８分の１である。
したがって、本発明の装置においてクリヤするために用
いられる全時間は等しい表示メモリを有する従来の装置
でクリヤすに要する時間の48分の１である。この利点
は、より大きいビット数を有するFIDメモリを用いる
と、一層増大する。例えば、フレーム識別番号に５ビッ
ト数を用いた場合には、FIDメモリＡ（17）またはFIDメ
モリＢ（18）の15分の１づつをクリヤする手法を用いる
ことができ、そうすると、本発明により必要とされるク
リヤ時間は従来装置の90分の１で良い。また、フレーム
識別番号に６ビット数を用いた場合には、FIDメモリＡ
（17）またはFIDメモリＢ（18）の31分の１づつをクリ
ヤする手法を用いることができ、そうすると、本発明に
より必要とされるクリヤ時間は従来装置の186分の１で
良い。
ウインドウ識別 第１図を参照して説明した出力装置は、多数のウイン
ドウを完全に用いるコンピユータ装置において便利に利
用できる。たとえば、第２図は、上記のフレーム識別装
置に、またはそれとは別に、利用できるウインドウ識別
出力装置30を示す。この装置30は出力信号をCRT12へ供
給するために利用できる。それらの出力信号はCRT上の
種々のウインドウに現われる。
ドウを完全に用いるコンピユータ装置において便利に利
用できる。たとえば、第２図は、上記のフレーム識別装
置に、またはそれとは別に、利用できるウインドウ識別
出力装置30を示す。この装置30は出力信号をCRT12へ供
給するために利用できる。それらの出力信号はCRT上の
種々のウインドウに現われる。
装置30は二重バツフアされた一対の表示メモリＡ（1
3）とＢ（14）を含む。各表示メモリは完全スクリーン
ビツトマツプされたメモリである。好適な実施例におい
ては、各表示メモリは、色情報格納のために各画素に対
して24ビツトの蓄積を含むことができる。装置30はウイ
ンドウ識別（WID）レジスタ34とWIDメモリ35も含む。好
適な実施例においては、そのWIDレジスタ34は情報の４
ビツトを含み、WIDメモリ35は画素ごとに情報の４ビツ
トを格納する完全スクリーンビツトマツプされたメモリ
である。ウインドウ識別（WID）比較器36はWIDレジスタ
34とWIDメモリ35から出力信号を受ける。装置30はマル
チプレクサ37と、可能化ロジツク38と、各表示メモリＡ
とＢを選択的に可能状態にする制御レジスタ39も含む。
3）とＢ（14）を含む。各表示メモリは完全スクリーン
ビツトマツプされたメモリである。好適な実施例におい
ては、各表示メモリは、色情報格納のために各画素に対
して24ビツトの蓄積を含むことができる。装置30はウイ
ンドウ識別（WID）レジスタ34とWIDメモリ35も含む。好
適な実施例においては、そのWIDレジスタ34は情報の４
ビツトを含み、WIDメモリ35は画素ごとに情報の４ビツ
トを格納する完全スクリーンビツトマツプされたメモリ
である。ウインドウ識別（WID）比較器36はWIDレジスタ
34とWIDメモリ35から出力信号を受ける。装置30はマル
チプレクサ37と、可能化ロジツク38と、各表示メモリＡ
とＢを選択的に可能状態にする制御レジスタ39も含む。
次に動作を説明する。ウインドウはCPUから供給され
る値により最初に選択される。それらの値は画素アドレ
スと、ウインドウの各画素に対するウインドウ識別番号
とを含む。ウインドウ識別番号はウインドウ識別メモリ
35内の特定のウインドウの対応する各画素へ書込まれ
る。第１のウインドウがウインドウ識別メモリに書込ま
れると、そのウインドウ内の各画素はそのウインドウに
対するウインドウ識別番号を運ぶ。第１のウインドウの
前方にある次のウインドウがウインドウ識別メモリに書
込まれると、第２のウインドウのうち第１のウインドウ
の上側の部分が第１のウインドウの重ね合わされる画素
の１番上に書込まれるから、第１のウインドウを自動的
にカバーして、クリツプする。望まれた全てのウインド
ウが書込まれた後で、第２図のCRT12の表示に示されて
いるように、ウインドウ識別メモリ35が指示を格納して
いる。
る値により最初に選択される。それらの値は画素アドレ
スと、ウインドウの各画素に対するウインドウ識別番号
とを含む。ウインドウ識別番号はウインドウ識別メモリ
35内の特定のウインドウの対応する各画素へ書込まれ
る。第１のウインドウがウインドウ識別メモリに書込ま
れると、そのウインドウ内の各画素はそのウインドウに
対するウインドウ識別番号を運ぶ。第１のウインドウの
前方にある次のウインドウがウインドウ識別メモリに書
込まれると、第２のウインドウのうち第１のウインドウ
の上側の部分が第１のウインドウの重ね合わされる画素
の１番上に書込まれるから、第１のウインドウを自動的
にカバーして、クリツプする。望まれた全てのウインド
ウが書込まれた後で、第２図のCRT12の表示に示されて
いるように、ウインドウ識別メモリ35が指示を格納して
いる。
特定のウインドウに対する表示メモリに情報を書込み
たい時は（ウインドウ操作を行う装置を１つの表示メモ
リと二重バツフアされた装置に使用できる）、情報はCP
Uからデータバスを介して表示メモリに書込まれる。こ
の情報は画素アドレスと、上記のRGB値と、ウインドウ
識別番号とを含む。ウインドウ識別番号はウインドウ識
別レジスタ34に格納されて、ウインドウ識別メモリ35の
その画素に格納されているウインドウ識別番号と比較さ
れる。ウインドウ識別メモリ35に格納されているウイン
ドウ識別番号がウインドウ識別レジスタ34内のその番号
と同じとすると、比較回路36は書込み可能化論理38にRG
B情報を選択された表示メモリのアドレスされた画素へ
書込むことができるようにする。ウインドウ識別番号が
ウインドウ識別メモリ内のその画素に格納されている番
号と同じでないとすると、RGB情報は表示メモリに格納
されない。したがつて、各特定のウインドウ内の選択さ
れた表示メモリのアドレスだけがそのウインドウに書込
む信号である。表示メモリに書込まれる信号は、特定の
表示メモリからマルチプレクサ37を介して陰極線管31
（第２図）へ最終的に送られる。
たい時は（ウインドウ操作を行う装置を１つの表示メモ
リと二重バツフアされた装置に使用できる）、情報はCP
Uからデータバスを介して表示メモリに書込まれる。こ
の情報は画素アドレスと、上記のRGB値と、ウインドウ
識別番号とを含む。ウインドウ識別番号はウインドウ識
別レジスタ34に格納されて、ウインドウ識別メモリ35の
その画素に格納されているウインドウ識別番号と比較さ
れる。ウインドウ識別メモリ35に格納されているウイン
ドウ識別番号がウインドウ識別レジスタ34内のその番号
と同じとすると、比較回路36は書込み可能化論理38にRG
B情報を選択された表示メモリのアドレスされた画素へ
書込むことができるようにする。ウインドウ識別番号が
ウインドウ識別メモリ内のその画素に格納されている番
号と同じでないとすると、RGB情報は表示メモリに格納
されない。したがつて、各特定のウインドウ内の選択さ
れた表示メモリのアドレスだけがそのウインドウに書込
む信号である。表示メモリに書込まれる信号は、特定の
表示メモリからマルチプレクサ37を介して陰極線管31
（第２図）へ最終的に送られる。
ここで説明しているウインドウ識別装置により更にい
くつかの利点が実現される。たとえば、多くのものがな
いと、このウインドウ識別装置では、特定のウインドウ
内の情報が表示の正しい領域に書込まれ、任意の特定の
ウインドウのうち、他のウインドウの背後の部分が適切
にクリツプされる。更に、ウインドウ識別メモリは完全
スクリーンビツトマツプされたメモリであるから、ウイ
ンドウは任意の形にできる。その形は、通常の場合にお
けるような単なる長方形のウインドウ以外の形を記述す
ることが可能である。
くつかの利点が実現される。たとえば、多くのものがな
いと、このウインドウ識別装置では、特定のウインドウ
内の情報が表示の正しい領域に書込まれ、任意の特定の
ウインドウのうち、他のウインドウの背後の部分が適切
にクリツプされる。更に、ウインドウ識別メモリは完全
スクリーンビツトマツプされたメモリであるから、ウイ
ンドウは任意の形にできる。その形は、通常の場合にお
けるような単なる長方形のウインドウ以外の形を記述す
ることが可能である。
奥行き情報 表示メモリをクリヤすることなしにその表示メモリの
フレームの間で迅速な切替えを行う第１図に示す装置
は、CRTの特定の表示に供給された各画素の奥行きを示
す出力を供給する装置を含む。奥行き情報を供給する装
置は従来種々のものが知られているが、通常のやり方
は、Ｚ軸（第３の次元軸）に沿う各画素の位置の表示上
に書込むべきその画素で指示を与えることである。
フレームの間で迅速な切替えを行う第１図に示す装置
は、CRTの特定の表示に供給された各画素の奥行きを示
す出力を供給する装置を含む。奥行き情報を供給する装
置は従来種々のものが知られているが、通常のやり方
は、Ｚ軸（第３の次元軸）に沿う各画素の位置の表示上
に書込むべきその画素で指示を与えることである。
第３図はこの情報を含む装置40を示す。この装置40は
第１図に示す装置に、Ｚ情報値すなわち奥行き情報値を
格納するＺバツフアメモリ41と、格納されているＺバツ
フア値を各特定の画素に対する新しい画素値と比較する
比較回路42と、FIDメモリの出力端子におけるマルチプ
レクサ43と、比較器44とを付加したものである。FIDメ
モリと、Ｚバツフアメモリと、表示メモリとへの書込み
を制御するためにも書込み可能化論理回路24が同様に利
用される。
第１図に示す装置に、Ｚ情報値すなわち奥行き情報値を
格納するＺバツフアメモリ41と、格納されているＺバツ
フア値を各特定の画素に対する新しい画素値と比較する
比較回路42と、FIDメモリの出力端子におけるマルチプ
レクサ43と、比較器44とを付加したものである。FIDメ
モリと、Ｚバツフアメモリと、表示メモリとへの書込み
を制御するためにも書込み可能化論理回路24が同様に利
用される。
表示メモリの場合のように、装置の動作速度を高くす
るためには、動作中のクリヤを必要としないＺバツフア
メモリ41を用いることが望ましい。通常のＺバツフアメ
モリは完全スクリーンビデオマツプされたメモリであつ
て、FIDメモリ,FIDメモリおよび表示メモリと同様に、
各画素アドレスに、画素をＺ軸に沿つてとる特定の位置
の指示を格納する。本発明の好適な実施例においては、
Ｚバツフアメモリは各画素に24ビツトを格納するから、
このメモリをクリヤするプロセスは装置の動作を大幅に
遅くする。
るためには、動作中のクリヤを必要としないＺバツフア
メモリ41を用いることが望ましい。通常のＺバツフアメ
モリは完全スクリーンビデオマツプされたメモリであつ
て、FIDメモリ,FIDメモリおよび表示メモリと同様に、
各画素アドレスに、画素をＺ軸に沿つてとる特定の位置
の指示を格納する。本発明の好適な実施例においては、
Ｚバツフアメモリは各画素に24ビツトを格納するから、
このメモリをクリヤするプロセスは装置の動作を大幅に
遅くする。
従来の装置においては、Ｚバツフアメモリは各フレー
ムの後で背景Ｚ値へまずクリヤされる。これが行われる
理由は、各フレームのためのＺバツフアメモリが各画素
のための最も前の値だけを格納するからである。背景は
表示できるもののうちで最も奥を示すから、どのフレー
ムが書込まれる前にもＺバツフアメモリは通常クリヤさ
れる。もしクリヤされなければ、任意の時に装置が動作
させられた後で、Ｚバツフアメモリはいくつかの以前の
バツフアからの情報を含み、どの画素を利用して、どの
画素を無視するかを知る必要がある。
ムの後で背景Ｚ値へまずクリヤされる。これが行われる
理由は、各フレームのためのＺバツフアメモリが各画素
のための最も前の値だけを格納するからである。背景は
表示できるもののうちで最も奥を示すから、どのフレー
ムが書込まれる前にもＺバツフアメモリは通常クリヤさ
れる。もしクリヤされなければ、任意の時に装置が動作
させられた後で、Ｚバツフアメモリはいくつかの以前の
バツフアからの情報を含み、どの画素を利用して、どの
画素を無視するかを知る必要がある。
新しい画素を表示メモリに書くべきかどうかを知るた
めには、フレーム識別メモリのその画素が書込まれてい
るフレーム内に情報を含んでいるかどうかを知る必要が
ある。この判定は、上記のように、入力フレーム識別レ
ジスタ16と、制御レジスタ21により選択される特定のFI
Dメモリ17または18を用いて装置40で行われる。入来す
るEID番号が、FIDメモリ内の指示されている画素に格納
されているFID番号と比較される。両者が等しいと、FID
比較器44が等しい出力を書込み可能化論理24へ供給す
る。それは、その画素に格納されている番号が書込まれ
ているフレームであること、したがつてその画素はこの
フレームに対して少くとも１回書込まれたことを示す。
FID番号が等しくなければ、このフレーム以前はその画
素は書込まれておらず、したがつて比較回路44は等しく
ない信号を書込み可能化論理へ供給する。その信号は、
入来情報を種々のメモリに書込ませる。この場合には、
選択された表示メモリが色表示信号を画素位置に受け、
選択されたFIDメモリが新しいフレーム番号を受け、Ｚ
値がＺバツフアメモリに書込まれる。
めには、フレーム識別メモリのその画素が書込まれてい
るフレーム内に情報を含んでいるかどうかを知る必要が
ある。この判定は、上記のように、入力フレーム識別レ
ジスタ16と、制御レジスタ21により選択される特定のFI
Dメモリ17または18を用いて装置40で行われる。入来す
るEID番号が、FIDメモリ内の指示されている画素に格納
されているFID番号と比較される。両者が等しいと、FID
比較器44が等しい出力を書込み可能化論理24へ供給す
る。それは、その画素に格納されている番号が書込まれ
ているフレームであること、したがつてその画素はこの
フレームに対して少くとも１回書込まれたことを示す。
FID番号が等しくなければ、このフレーム以前はその画
素は書込まれておらず、したがつて比較回路44は等しく
ない信号を書込み可能化論理へ供給する。その信号は、
入来情報を種々のメモリに書込ませる。この場合には、
選択された表示メモリが色表示信号を画素位置に受け、
選択されたFIDメモリが新しいフレーム番号を受け、Ｚ
値がＺバツフアメモリに書込まれる。
FID比較器44からの信号が等しくて、画素がこのフレ
ームに以前に書込まれたことを示したとすると、書込む
かどうかを判定するためにＺバツフア比較を必要とす
る。Ｚバツフア比較器42はＺバツフアメモリ内のその画
素位置におけるＺ値を調べ、それを新しいＺ値と比較す
る。比較の結果、Ｚ値がメモリに格納されているそれよ
り小さいか、それに等しいとすると、その新しい画素値
は同じ平面、または以前に書込まれた画素の前方におけ
る位置にある。したがつて、書込み可能化論理がその画
素を適切な表示メモリと、FIDメモリと、Ｚバツフアメ
モリとに書込むことができるようにされる。
ームに以前に書込まれたことを示したとすると、書込む
かどうかを判定するためにＺバツフア比較を必要とす
る。Ｚバツフア比較器42はＺバツフアメモリ内のその画
素位置におけるＺ値を調べ、それを新しいＺ値と比較す
る。比較の結果、Ｚ値がメモリに格納されているそれよ
り小さいか、それに等しいとすると、その新しい画素値
は同じ平面、または以前に書込まれた画素の前方におけ
る位置にある。したがつて、書込み可能化論理がその画
素を適切な表示メモリと、FIDメモリと、Ｚバツフアメ
モリとに書込むことができるようにされる。
表示メモリおよびその他のメモリに画素を書込むこと
ができるように書込み可能化論理を動作させるために、
FID比較器44とＺバツフア比較器42に使用する比較値を
示す真理値表が第４図に示されている。この真理値表に
おいては、比較器出力に対して、１は＝または＜＝状態
が真であることを示し、０は状態が真でないことを示
す。また、×は比較状態が用いられないことを示す。書
込み出力に対しては、０は書込みが起らないことを意味
し、１は書込みが起ることを示す。この表が示すよう
に、FID比較の結果としてFID番号が異なるものとする
と、Ｚバツフアの比較がどのようなものであつても、新
しいフレームが書込まれて、書込み可能化回路が動作さ
せられる。一方、FID番号が同じであることをFID比較が
示したとすると、Ｚバツフア比較の結果が書込み可能化
回路の動作を制御する。
ができるように書込み可能化論理を動作させるために、
FID比較器44とＺバツフア比較器42に使用する比較値を
示す真理値表が第４図に示されている。この真理値表に
おいては、比較器出力に対して、１は＝または＜＝状態
が真であることを示し、０は状態が真でないことを示
す。また、×は比較状態が用いられないことを示す。書
込み出力に対しては、０は書込みが起らないことを意味
し、１は書込みが起ることを示す。この表が示すよう
に、FID比較の結果としてFID番号が異なるものとする
と、Ｚバツフアの比較がどのようなものであつても、新
しいフレームが書込まれて、書込み可能化回路が動作さ
せられる。一方、FID番号が同じであることをFID比較が
示したとすると、Ｚバツフア比較の結果が書込み可能化
回路の動作を制御する。
第５図は、出力CRTに一対の二重バツフアされた表示
メモリにより表示されるフレームの間で極めて高速の切
替えを行うために、先に述べた本発明の素子を含む装置
50を示す。この装置は制御レジスタ21を含む。このレジ
スタはCPUからの入力信号をデータバスを介して受け、
ウインドウ識別回路と、Ｚバツフア回路と、フレーム識
別回路とを可能状態にするためにそれらの入力信号を送
る。制御レジスタは、入力または出力のような特定の任
意の動作のために、二重バツフアされた表示メモリ13,1
4と、フレーム識別メモリ17,18のいずれを選択すべきか
も選択する。
メモリにより表示されるフレームの間で極めて高速の切
替えを行うために、先に述べた本発明の素子を含む装置
50を示す。この装置は制御レジスタ21を含む。このレジ
スタはCPUからの入力信号をデータバスを介して受け、
ウインドウ識別回路と、Ｚバツフア回路と、フレーム識
別回路とを可能状態にするためにそれらの入力信号を送
る。制御レジスタは、入力または出力のような特定の任
意の動作のために、二重バツフアされた表示メモリ13,1
4と、フレーム識別メモリ17,18のいずれを選択すべきか
も選択する。
装置50は書込み可能化論理24も含む。これは、フレー
ム識別メモリと、Ｚバツフアメモリと、表示メモリとへ
情報を書込ませる中央制御装置として動作する。
ム識別メモリと、Ｚバツフアメモリと、表示メモリとへ
情報を書込ませる中央制御装置として動作する。
次に動作を説明する。回路のどの素子を可能状態とす
るかを示す値を制御レジスタ21が受ける。たとえば、特
定のプログラムをウインドウ比較回路、フレーム識別レ
ジスタ、またはＺバツフアメモリ回路で動作させ、また
は動作させない。このことは本当である。というのは、
特定のプログラムがウインドウの動作を行わせなかつた
り、三次元領域において動作しなかつたり、特定の瞬時
にアニメーシヨンを行わせるために用いられないことが
あるからである。以下の説明では、制御レジスタへ供給
される信号により３つのサブシステムが全て可能状態に
されていると仮定する。この装置50の基本的な動作は、
まず、データ信号が特定のウインドウ内にあるかどうか
を判定することであり、次に、データ信号が書込まれて
いる特定のフレームに入るかどうかを判定することであ
り、最後に、フレームに既に格納されているデータ信号
の前方のそのフレームに対してデータ信号を書込むかど
うかを判定することである。
るかを示す値を制御レジスタ21が受ける。たとえば、特
定のプログラムをウインドウ比較回路、フレーム識別レ
ジスタ、またはＺバツフアメモリ回路で動作させ、また
は動作させない。このことは本当である。というのは、
特定のプログラムがウインドウの動作を行わせなかつた
り、三次元領域において動作しなかつたり、特定の瞬時
にアニメーシヨンを行わせるために用いられないことが
あるからである。以下の説明では、制御レジスタへ供給
される信号により３つのサブシステムが全て可能状態に
されていると仮定する。この装置50の基本的な動作は、
まず、データ信号が特定のウインドウ内にあるかどうか
を判定することであり、次に、データ信号が書込まれて
いる特定のフレームに入るかどうかを判定することであ
り、最後に、フレームに既に格納されているデータ信号
の前方のそのフレームに対してデータ信号を書込むかど
うかを判定することである。
任意の動作における最初のステツプは、利用すべきウ
インドウをウインドウ識別メモリに格納することであ
る。これは、利用すべき各ウインドウを示すCPUからの
値をウインドウ識別メモリ35に書込むことにより行われ
る。
インドウをウインドウ識別メモリに格納することであ
る。これは、利用すべき各ウインドウを示すCPUからの
値をウインドウ識別メモリ35に書込むことにより行われ
る。
その後で、ある特定の画素を表示メモリ13または14へ
書込むことを望む時に、適切なＡまたはＢ表示メモリ
と、適切な関連するフレーム識別メモリ17または18を選
択するために値が制御レジスタ21に格納される。CPUは
現在のウインドウの値をWIDレジスタに書込み、現在の
フレームの値を入力FIDレジスタ16に書込む。ウインド
ウ識別回路においては、WIDレジスタ34内のウインドウ
番号がウインドウ識別メモリ35に格納されているウイン
ドウ識別番号と比較され、両者が等しければ（すなわ
ち、その画素における情報がウインドウ内にある）、可
能化信号が書込み可能化論理24へ送られる。
書込むことを望む時に、適切なＡまたはＢ表示メモリ
と、適切な関連するフレーム識別メモリ17または18を選
択するために値が制御レジスタ21に格納される。CPUは
現在のウインドウの値をWIDレジスタに書込み、現在の
フレームの値を入力FIDレジスタ16に書込む。ウインド
ウ識別回路においては、WIDレジスタ34内のウインドウ
番号がウインドウ識別メモリ35に格納されているウイン
ドウ識別番号と比較され、両者が等しければ（すなわ
ち、その画素における情報がウインドウ内にある）、可
能化信号が書込み可能化論理24へ送られる。
入力FID比較器44において入力FIDレジスタ内のフレー
ム番号が、制御レジスタにより選択されているフレーム
識別メモリに格納されているフレーム番号と比較され
る。もし両者が等しくなければ、次の画素がこのフレー
ムにまだ書込まれておらず、信号が書込み可能化論理24
へ直接加えられる。それにより書込み可能化論理（それ
がウインドウ識別比較回路から可能化信号を受けている
ならば）は各メモリへ書込み可能にされる。すなわち、
書込み可能化論理は、選択されている特定のFIDメモリ
と、Ｚバツフアメモリと、制御レジスタにより選択され
ている表示メモリとへ書込む。
ム番号が、制御レジスタにより選択されているフレーム
識別メモリに格納されているフレーム番号と比較され
る。もし両者が等しくなければ、次の画素がこのフレー
ムにまだ書込まれておらず、信号が書込み可能化論理24
へ直接加えられる。それにより書込み可能化論理（それ
がウインドウ識別比較回路から可能化信号を受けている
ならば）は各メモリへ書込み可能にされる。すなわち、
書込み可能化論理は、選択されている特定のFIDメモリ
と、Ｚバツフアメモリと、制御レジスタにより選択され
ている表示メモリとへ書込む。
ウインドウ識別比較から可能化信号が受けられなかつ
たとすると、FID比較器からの可能化信号は書込み可能
化論理をいずれかのメモリへ書込み可能にさせない。
たとすると、FID比較器からの可能化信号は書込み可能
化論理をいずれかのメモリへ書込み可能にさせない。
ウインドウ比較の結果として可能化信号が供給され、
FIDレジスタと選択されたFIDメモリにおける信号の比較
により画素識別が同じであることが示されたと仮定する
と、この画素がこのフレームのためのこのアドレスに既
に書込まれていることをそれは示す。そうすると、現在
の画素が既に格納されている画素の前方にあるかどうか
を判定するためにＺバツフア比較を行う必要がある。Ｚ
バツフア比較はCPUにより供給された値を、その画素に
対してＺバツフアメモリに格納されているＺ値と比較す
る。CPUにより供給されたＺ値がＺバツフアメモリに格
納されているものに等しいかそれより小さいとすると、
新しい画素すなわち現在の画素が格納されている画素の
前方にある。そして、書込み可能化論にFIDメモリと、
Ｚバツフアメモリと、選択された表示メモリとへ書込ま
せるために信号が供給される。
FIDレジスタと選択されたFIDメモリにおける信号の比較
により画素識別が同じであることが示されたと仮定する
と、この画素がこのフレームのためのこのアドレスに既
に書込まれていることをそれは示す。そうすると、現在
の画素が既に格納されている画素の前方にあるかどうか
を判定するためにＺバツフア比較を行う必要がある。Ｚ
バツフア比較はCPUにより供給された値を、その画素に
対してＺバツフアメモリに格納されているＺ値と比較す
る。CPUにより供給されたＺ値がＺバツフアメモリに格
納されているものに等しいかそれより小さいとすると、
新しい画素すなわち現在の画素が格納されている画素の
前方にある。そして、書込み可能化論にFIDメモリと、
Ｚバツフアメモリと、選択された表示メモリとへ書込ま
せるために信号が供給される。
第６図は、ウインドウ比較器回路と、フレーム識別比
較器と、Ｚバツフア比較器とにおける比較の結果が第５
図の書込み可能化回路をどのように制御するかを示す真
理値表である。
較器と、Ｚバツフア比較器とにおける比較の結果が第５
図の書込み可能化回路をどのように制御するかを示す真
理値表である。
装置50の第５図に示す回路の他の部分は、先に説明し
たのとほぼ同じであるから説明は省く。たとえば、CRT
に表示すべき画素が選択されたフレーム内の前景画素で
はないような位置に背景色を供給するために背景色レジ
スタ20が用いられる。出力フレーム識別番号と、選択さ
れたFIDメモリに格納されているフレーム識別番号の比
較により判定し、かつ適切な表示メモリまたは背景色レ
ジスタからの出力を可能状態にするために、前記したよ
うに出力FIDレジスタ19が用いられる。
たのとほぼ同じであるから説明は省く。たとえば、CRT
に表示すべき画素が選択されたフレーム内の前景画素で
はないような位置に背景色を供給するために背景色レジ
スタ20が用いられる。出力フレーム識別番号と、選択さ
れたFIDメモリに格納されているフレーム識別番号の比
較により判定し、かつ適切な表示メモリまたは背景色レ
ジスタからの出力を可能状態にするために、前記したよ
うに出力FIDレジスタ19が用いられる。
第１図はコンピユータ出力装置上に表示すべき個々のフ
レームを選択するための本発明の装置を示すブロツク
図、第２図はコンピユータ出力装置上に表示する個々の
ウインドウを選択する本発明の装置を示すブロツク図、
第３図はコンピユータ出力装置上に表示する三次元図形
を含む特定のフレームを選択するための本発明の装置を
示すブロツク図、第４図は第３図に示されている装置の
動作を説明するのに有用な真理値表、第５図はウインド
ウを選択する装置と、フレームを選択する装置と、コン
ピユータ出力装置へ供給する信号の奥行き寸法を選択す
る装置とを含む装置のブロツク図、第６図は第５図に示
されている装置の動作を説明するのに有用な真理値表、
第７図は本発明に従つて中央処理装置からホストアドレ
スバス上でアドレスできるレジスタとメモリを示すブロ
ツク図、第８図は本発明に従つてフレーム識別メモリを
クリヤするための動作を理解するのに有用な線図であ
る。 10……表示出力装置、13,14……表示メモリ、15,22,37,
43……マルチプレクサ、16……入力フレーム識別レジス
タ、17,18……フレーム識別メモリ、19……出力フレー
ム識別レジスタ、20……背景色レジスタ、21,39……制
御レジスタ、23……比較回路、24,38……書込み可能化
論理回路、25……論理回路、30……ウインドウ識別出力
装置、34……ウインドウ識別レジスタ、35……ウインド
ウ識別メモリ、36……ウインドウ識別比較器、41……Ｚ
バツフアメモリ、42……Ｚバツフア比較回路、44……フ
レーム識別比較器。
レームを選択するための本発明の装置を示すブロツク
図、第２図はコンピユータ出力装置上に表示する個々の
ウインドウを選択する本発明の装置を示すブロツク図、
第３図はコンピユータ出力装置上に表示する三次元図形
を含む特定のフレームを選択するための本発明の装置を
示すブロツク図、第４図は第３図に示されている装置の
動作を説明するのに有用な真理値表、第５図はウインド
ウを選択する装置と、フレームを選択する装置と、コン
ピユータ出力装置へ供給する信号の奥行き寸法を選択す
る装置とを含む装置のブロツク図、第６図は第５図に示
されている装置の動作を説明するのに有用な真理値表、
第７図は本発明に従つて中央処理装置からホストアドレ
スバス上でアドレスできるレジスタとメモリを示すブロ
ツク図、第８図は本発明に従つてフレーム識別メモリを
クリヤするための動作を理解するのに有用な線図であ
る。 10……表示出力装置、13,14……表示メモリ、15,22,37,
43……マルチプレクサ、16……入力フレーム識別レジス
タ、17,18……フレーム識別メモリ、19……出力フレー
ム識別レジスタ、20……背景色レジスタ、21,39……制
御レジスタ、23……比較回路、24,38……書込み可能化
論理回路、25……論理回路、30……ウインドウ識別出力
装置、34……ウインドウ識別レジスタ、35……ウインド
ウ識別メモリ、36……ウインドウ識別比較器、41……Ｚ
バツフアメモリ、42……Ｚバツフア比較回路、44……フ
レーム識別比較器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スズ―チエン・サン アメリカ合衆国 94042 カリフオルニ ア州・マウンテン ビユー・ピイ オウ ボツクス・585（番地なし) (56)参考文献 特開 昭63−118787（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 3/153 G09G 5/00
Claims (6)
- 【請求項１】表示手段の表示画面上に複数の個々のフレ
ーム情報を順次表示するコンピュータ出力装置であっ
て、 複数の画素位置を有していて前記フレーム情報を前記画
素位置に格納する第１のメモリを含む第１のメモリ手段
を備え、 前記第１のメモリ内の前記画素位置に対応する複数の画
素位置を有する第２のメモリを含む第２のメモリ手段を
備え、前記第２のメモリ内の各前記画素位置には複数の
ｎビットのフレーム標識のうちの１つが格納され、前記
複数のｎビットのフレーム標識のそれぞれによって、前
記複数のフレーム情報のうちで前記第１のメモリに格納
されている１のフレーム情報が特定でき、 前記第１のメモリ手段と前記第２のメモリ手段とに結合
された入力手段にして、前記第１のメモリには前記フレ
ーム情報を、前記第２のメモリには対応する前記フレー
ム標識を、それぞれ前記第１および第２のメモリ内で同
じ画素位置を占めるように、入力する入力手段を備え、 前記第２のメモリ手段に結合された第１の比較手段にし
て、前記第２のメモリ手段内の前記画素位置に格納され
ている前記フレーム標識と、前記表示画面上に表示すべ
き特定のフレームを示す標識とを比較する第１の比較手
段を備え、この第１の比較手段によって比較される双方
の標識が等しい場合には、前記第１のメモリ内の対応す
る画素位置に格納されている前記フレーム情報を前記表
示画面上に表示するよう構成され、 前記第２のメモリ手段に結合されたクリヤ手段にして、
前記フレーム情報が前記表示画面上に表示された後ごと
に、前記第２のメモリ手段に対してその連続した一部分
づつのクリヤを行うクリヤ手段を備える、 ことを特徴とするコンピュータ出力装置。 - 【請求項２】請求項１に記載のコンピュータ出力装置に
おいて、 前記第１のメモリ内の前記画素位置に対応する複数の画
素位置を有する第３のメモリを含んでいて、前記入力手
段に結合された第３のメモリ手段を備え、前記第３のメ
モリ内の各前記画素位置には、前記表示画面上に表示す
べきウィンドウを示す複数の標識のうちの１つが格納さ
れ、 前記第３のメモリ手段に結合された第２の比較手段にし
て、前記第３のメモリ手段内の前記画素位置に格納され
ているウィンドウを示す前記標識と、前記画面上に表示
すべき特定のウィンドウを示す標識とを比較する第２の
比較手段を備え、 前記入力手段は、前記第２の比較手段によって比較され
た双方の標識が等しい場合のみ、前記表示画面上に表示
すべき前記フレーム情報を前記第１のメモリ手段に入力
する ことを特徴とするコンピュータ出力装置。 - 【請求項３】表示手段の表示画面上に情報の３次元表示
を行うように複数の個々のフレーム情報を順次表示する
コンピュータ出力装置であって、 複数の画素位置を有していて前記フレーム情報を画素位
置に格納する第１のメモリを含む第１のメモリ手段を備
え、 前記第１のメモリ内の前記画素位置に対応する複数の画
素位置を有する第２のメモリを含む第２のメモリ手段を
備え、前記第２のメモリ内の各前記画素位置には複数の
ｎビットのフレーム標識のうちの１つが格納され、前記
複数のｎビットのフレーム標識のそれぞれによって、前
記複数のフレーム情報のうちで前記第１のメモリに格納
されている１のフレーム情報が特定でき、 前記第１のメモリ内の前記画素位置に対応する複数の画
素位置を有する第３のメモリを含んでいて、この第３の
メモリ内の各前記画素位置には奥行き情報が格納され
る、第３のメモリ手段を備え、 前記第１のメモリ手段と、前記第２のメモリ手段と、前
記第３のメモリ手段とに結合された入力手段にして、前
記フレーム情報と前記ｎビットのフレーム標識と前記奥
行き情報がそれぞれ前記第1,第2,第３のメモリ内で同じ
画素位置を占めるようにして、前記第１のメモリには前
記フレーム情報を条件付きで入力し、前記第２のメモリ
には前記ｎビットのフレーム標識を条件付きで入力し、
前記第３のメモリには前記奥行き情報を条件付きで入力
する入力手段を備え、 前記第２のメモリ手段に結合された第１の比較手段にし
て、前記第２のメモリ手段内の前記画素位置に格納され
ている前記フレーム標識と、前記表示画面上に表示すべ
き特定のフレームを示す標識とを比較する第１の比較手
段を備え、この第１の比較手段によって比較される双方
の標識が等しくない場合には、前記入力手段によって、
前記フレーム情報が前記第１のメモリ内の前記対応する
画素位置に格納され、前記フレーム標識が前記第２のメ
モリ内の前記画素位置に格納され、前記奥行き情報が前
記第３のメモリ内の前記画素位置に格納されるよう構成
され、 前記第３のメモリ手段と前記入力手段とに結合された第
２の比較手段にして、前記第１の比較手段によって比較
された双方の標識が等しい場合には、前記第３のメモリ
内に格納された前記奥行き情報と、前記入力手段によっ
て入力された前記奥行き情報とを比較して、前記格納さ
れた奥行き情報が前記入力手段によって入力された前記
奥行き情報より大きいかまたは等しいときには、前記入
力手段によって、前記フレーム情報が前記第１のメモリ
内の前記対応する画素位置に格納され、前記フレーム標
識が前記第２のメモリ内の前記画素位置に格納され、前
記奥行き情報が前記第３のメモリ内の前記画素位置に格
納されるようにする、第２の比較手段を備える、 ことを特徴とするコンピュータ出力装置。 - 【請求項４】請求項３に記載のコンピュータ出力装置に
おいて、 前記第２のメモリ手段と前記入力手段とに結合されてい
て、前記表示画面上に表示すべき特定のフレームの標識
と、前記第２のメモリ内の前記画素位置に格納されてい
る前記フレーム標識とを比較する第３の比較手段を備
え、この第３の比較手段によって比較される双方の標識
が等しい場合には、前記第１と第２のメモリ手段内の前
記対応する画素位置にそれぞれ格納されている前記フレ
ーム情報と前記奥行き情報が前記表示画面上に表示され
る、 ことを特徴とするコンピュータ出力装置。 - 【請求項５】表示手段上の表示画面における任意選択の
ウィンドウ内で情報の３次元表示を行うように複数の個
々のフレーム情報を順次表示するコンピュータ出力装置
であって、 複数の画素位置を有していて前記フレーム情報を画素位
置に格納する第１のメモリを含む第１のメモリ手段を備
え、 前記第１のメモリ内の前記画素位置に対応する複数の画
素位置を有する第２のメモリを含む第２のメモリ手段を
備え、前記第２のメモリ内の各前記画素位置には複数の
ｎビットのフレーム標識のうちの１つが格納され、前記
複数のｎビットのフレーム標識のそれぞれによって、前
記複数のフレーム情報のうちで前記第１のメモリに格納
されている１のフレーム情報が特定でき、 前記第１のメモリ内の前記画素位置に対応する複数の画
素位置を有する第３のメモリを含む第３のメモリ手段を
備え、前記第３のメモリ内の各前記画素位置に、前記表
示画面上に表示すべきウィンドウを示す複数のｎビット
のウィンドウ標識のうちの１つが格納され、 前記第１のメモリ内の前記画素位置に対応する複数の画
素位置を有する第４のメモリを含み、この第４のメモリ
内の各前記画素位置には奥行き情報が格納される、第４
のメモリ手段を備え、 前記第１のメモリ手段と、前記第２のメモリ手段と、前
記第３のメモリ手段と、前記第４のメモリ手段とに結合
された入力手段にして、前記フレーム情報，前記ｎビッ
トのフレーム標識，前記ウインドウ標識，前記奥行き情
報がそれぞれ前記第1,第2,第3,第４のメモリ内で同じ画
素位置を占めるようにして、前記第１のメモリに前記フ
レーム情報を条件付きで入力し、前記第２のメモリに前
記ｎビットのフレーム標識を条件付きで入力し、前記第
３のメモリに前記ウインドウ標識を入力し、前記第４の
メモリに前記奥行き情報を条件付きで入力する入力手段
を備え、 前記第３のメモリ手段に結合された第１の比較手段にし
て、前記第３のメモリ手段内の前記画素位置に格納され
ている前記ウィンドウ標識と、前記表示画面上に表示す
べき特定のウィンドウを示す標識とを比較する第１の比
較手段を備え、 前記第２のメモリ手段に結合された第２の比較手段にし
て、前記第２のメモリ手段内の前記画素位置に格納され
ている前記フレーム標識と、前記表示画面上に表示すべ
き特定のフレームを示す標識とを比較する第２の比較手
段を備え、この第２の比較手段で比較される双方の標識
が等しくなく且つ前記第１の比較手段で比較された双方
の標識が等しい場合には、前記フレーム情報が前記第１
のメモリ内の前記対応する画素位置に格納され、前記フ
レーム標識が前記第２のメモリ内の前記画素位置に格納
され、前記奥行き情報が前記第４のメモリ内の前記画素
位置に格納されるよう構成され、 前記第４のメモリ手段と前記入力手段とに結合された第
３の比較手段にして、前記第１の比較手段によって比較
された双方の標識が等しく且つ前記第２の比較手段によ
って比較された双方の標識が等しい場合には、前記第４
のメモリ手段内に格納されている前記奥行き情報と、前
記入力手段によって入力された前記奥行き情報とを比較
して、前記格納された奥行き情報が前記入力手段によっ
て入力された前記奥行き情報より大きいかまたは等しい
ときには、前記入力手段によって、前記フレーム情報が
前記第１のメモリ内の前記対応する画素位置に格納さ
れ、前記フレーム標識が前記第２のメモリ内の前記画素
位置に格納され、前記奥行き情報が前記第４のメモリ内
の前記画素位置に格納されるようにする、第３の比較手
段を備える、 ことを特徴とするコンピュータ出力装置。 - 【請求項６】請求項５に記載のコンピュータ出力装置に
おいて、 前記第２のメモリ手段に結合された第４の比較手段にし
て、前記表示画面上に表示すべき特定のフレームを示す
前記標識と、前記第２のメモリ手段内の前記画素位置に
格納されている前記フレーム標識とを比較する第４の比
較手段を備え、第４の比較手段によって比較された双方
の標識が等しいときには、前記第１のメモリ内の前記対
応する画素位置に格納されている前記フレーム情報が前
記表示画面上に表示される ことを特徴とするコンピュータ出力装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US25495788A | 1988-10-07 | 1988-10-07 | |
| US254,957 | 1988-10-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02123422A JPH02123422A (ja) | 1990-05-10 |
| JP2858137B2 true JP2858137B2 (ja) | 1999-02-17 |
Family
ID=22966239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1233064A Expired - Fee Related JP2858137B2 (ja) | 1988-10-07 | 1989-09-11 | コンピュータ出力装置 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2858137B2 (ja) |
| KR (1) | KR960003073B1 (ja) |
| CA (1) | CA1316271C (ja) |
| FR (1) | FR2637706B1 (ja) |
| GB (1) | GB2223651B (ja) |
| HK (1) | HK98793A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5061919A (en) * | 1987-06-29 | 1991-10-29 | Evans & Sutherland Computer Corp. | Computer graphics dynamic control system |
| US5050102A (en) * | 1989-04-28 | 1991-09-17 | Sun Microsystems, Inc. | Apparatus for rapidly switching between output display frames using a shared frame gentification memory |
| US5493637A (en) * | 1992-12-04 | 1996-02-20 | Network Computing Devices, Inc. | Video buffer recycling method and apparatus |
| US5519825A (en) * | 1993-11-16 | 1996-05-21 | Sun Microsystems, Inc. | Method and apparatus for NTSC display of full range animation |
| US5537156A (en) * | 1994-03-24 | 1996-07-16 | Eastman Kodak Company | Frame buffer address generator for the mulitple format display of multiple format source video |
| US6288722B1 (en) | 1996-10-17 | 2001-09-11 | International Business Machines Corporation | Frame buffer reconfiguration during graphics processing based upon image attributes |
| JP2976945B2 (ja) * | 1997-09-11 | 1999-11-10 | 日本電気株式会社 | 画像描画装置 |
| US7038689B2 (en) * | 2002-02-19 | 2006-05-02 | Intel Corporation | Sparse refresh double-buffering |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2113950B (en) * | 1982-01-15 | 1986-10-01 | Quantel Ltd | Image composition system |
| US4533910A (en) * | 1982-11-02 | 1985-08-06 | Cadtrak Corporation | Graphics display system with viewports of arbitrary location and content |
| US4554538A (en) * | 1983-05-25 | 1985-11-19 | Westinghouse Electric Corp. | Multi-level raster scan display system |
| GB8320357D0 (en) * | 1983-07-28 | 1983-09-01 | Quantel Ltd | Video graphic simulator systems |
| US4559533A (en) * | 1983-11-03 | 1985-12-17 | Burroughs Corporation | Method of electronically moving portions of several different images on a CRT screen |
| US4642626A (en) * | 1984-09-17 | 1987-02-10 | Honeywell Information Systems Inc. | Graphic display scan line blanking capability |
| JPS61151592A (ja) * | 1984-12-20 | 1986-07-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 表示装置 |
| US4755810A (en) * | 1985-04-05 | 1988-07-05 | Tektronix, Inc. | Frame buffer memory |
| GB2181928B (en) * | 1985-10-16 | 1989-10-25 | Philips Electronic Associated | Teletext television receivers |
| GB2191917A (en) * | 1986-06-16 | 1987-12-23 | Ibm | A multiple window display system |
| JPS63118787A (ja) * | 1986-11-07 | 1988-05-23 | 株式会社日立製作所 | 重ね合わせ表示方式 |
| GB2214038B (en) * | 1987-10-05 | 1991-07-03 | Int Computers Ltd | Image display system |
-
1989
- 1989-05-16 CA CA000599864A patent/CA1316271C/en not_active Expired - Fee Related
- 1989-05-18 GB GB8911381A patent/GB2223651B/en not_active Expired - Fee Related
- 1989-06-28 FR FR8908612A patent/FR2637706B1/fr not_active Expired - Fee Related
- 1989-08-17 KR KR1019890011709A patent/KR960003073B1/ko not_active IP Right Cessation
- 1989-09-11 JP JP1233064A patent/JP2858137B2/ja not_active Expired - Fee Related
-
1993
- 1993-09-23 HK HK987/93A patent/HK98793A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02123422A (ja) | 1990-05-10 |
| KR900007186A (ko) | 1990-05-09 |
| FR2637706A1 (fr) | 1990-04-13 |
| FR2637706B1 (fr) | 1994-03-18 |
| KR960003073B1 (ko) | 1996-03-04 |
| AU616966B2 (en) | 1991-11-14 |
| GB2223651A (en) | 1990-04-11 |
| AU3458189A (en) | 1990-04-12 |
| CA1316271C (en) | 1993-04-13 |
| HK98793A (en) | 1993-09-30 |
| GB8911381D0 (en) | 1989-07-05 |
| GB2223651B (en) | 1993-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3057370B2 (ja) | コンピュータ・デイスプレイ装置および方法 | |
| JP3413201B2 (ja) | ウィンドウ型及び他の表示オペレーションのためのグラフィックス制御プレーン | |
| US5091717A (en) | Apparatus for selecting mode of output in a computer system | |
| US5301272A (en) | Method and apparatus for address space aliasing to identify pixel types | |
| JP3428192B2 (ja) | ウインドウ表示処理装置 | |
| JP2912419B2 (ja) | コンピュータグラフィック装置とともに使用するためのダイナミックな制御システム | |
| JP3262508B2 (ja) | グラフィックス・ディスプレイ・サブシステム及び方法 | |
| US5043923A (en) | Apparatus for rapidly switching between frames to be presented on a computer output display | |
| WO1983002509A1 (en) | Method and apparatus for controlling the display of a computer generated raster graphic system | |
| US5838336A (en) | Method and system for displaying images on a display device | |
| JP2952780B2 (ja) | コンピユータ出力システム | |
| JP2858137B2 (ja) | コンピュータ出力装置 | |
| JPH1186029A (ja) | 画像描画装置 | |
| US4748442A (en) | Visual displaying | |
| JPS59114632A (ja) | 強調装置付表示装置 | |
| JPH08272344A (ja) | 高速画面表示装置及び方法 | |
| US6337690B1 (en) | Technique for reducing the frequency of frame buffer clearing | |
| JPH0713787B2 (ja) | デイスプレイ制御用回路 | |
| US5847700A (en) | Integrated apparatus for displaying a plurality of modes of color information on a computer output display | |
| EP0189567B1 (en) | Color display system | |
| KR0145709B1 (ko) | 컴퓨터 그래픽 시스템 | |
| JPS61206082A (ja) | 部分消去制御回路 | |
| JPS6298390A (ja) | デイスプレイ装置 | |
| JPS61183692A (ja) | 図形表示装置 | |
| JPH06208359A (ja) | フレーム・バッファに記憶されている画素データをコンピュータ装置の出力表示装置に表示する画素データへ翻訳する回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |