JP2856574B2 - Packet switching system and packet receiving device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、情報をパケット化して
伝送するパケット交換方式に係り、たとえば公衆通信網
やLAN (Local Area Network)などのパケット交換機に用
いて好適なパケット交換方式およびパケット受信装置に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a packet switching system for packetizing information and transmitting the packet. For example, the present invention relates to a packet switching system and a packet receiving system suitable for use in a packet switch such as a public communication network or a LAN (Local Area Network). Related to the device.

【０００２】[0002]

【従来の技術】近年、公衆電気通信網は、アナログネッ
トワークからデジタルネットワークへ移行しつつある。
また、企業等においても各種情報機器が接続される私的
ネットワーク(LAN) が普及しつつある。これらデジタル
ネットワークでは、情報を所定長のパケット毎に分割し
て伝送するパケット交換方式が有利に用いられる。2. Description of the Related Art In recent years, public telecommunications networks have been transitioning from analog networks to digital networks.
In addition, private networks (LANs) to which various information devices are connected are becoming widespread in companies and the like. In these digital networks, a packet switching system in which information is divided into packets of a predetermined length and transmitted is advantageously used.

【０００３】従来、このようなパケット交換方式のパケ
ット交換機には、蓄積交換方式が多く採用されていた。
この交換方式のパケット交換機は、基本的には回線から
ビットシリアルに到着するパケットデータをバイト単位
に組み上げて、メモリに格納した後に、宛先情報である
パケットヘッダを解読して、目的の回線に送出する。網
内にて、このようにパケットの蓄積、転送を繰り返して
受信端末に送信する。この場合、パケットは国際電気通
信諮問委員会(CCITT) 勧告X.25の規定に基づいた最大4k
バイトの可変長のパケットであり、このパケット形態に
て網内を転送していた。また、この蓄積交換方式では、
蓄積、転送処理をそれぞれのパケット交換機に備えた制
御プロセッサのプログラム制御により行なっていた。Conventionally, a store-and-forward method has been often used in such packet-switching packet switches.
Basically, this switching type packet switch assembles packet data that arrives bit-serial from a line in byte units, stores it in memory, decodes the packet header that is destination information, and sends it out to the target line. I do. In the network, the accumulation and transfer of the packet are repeated and transmitted to the receiving terminal. In this case, the packet can be up to 4k according to the provisions of the International Telecommunications Consultative Committee (CCITT) Recommendation X.25
It is a variable-length packet of bytes, and has been transmitted in the network in this packet format. Also, in this store-and-forward method,
The storage and transfer processes are performed under program control of a control processor provided in each packet switch.

【０００４】具体的には、回線からのパケットデータは
フラグシーケンス(F) に包まれてビットシリアルにパケ
ット交換機へ入力される。このシリアルデータは、制御
プロセッサのプログラム制御によってキャラクタに組み
上げられてダイレクトメモリアクセス(DMA) 方式により
直接メモリに格納される。同時に、制御プロセッサのプ
ログラム制御によって、X.25のレイヤ２のプロトコル処
理が行なわれてパケット毎の誤り制御が行なわれる。次
に、制御プロセッサは、それぞれのパケットのヘッダの
宛先を示す番号、パケットの順番を示す番号を解析し
て、送出先やパケット種別を判別する。このパケット
は、その制御情報によって網内を転送され、相手端末の
収容されているパケット交換機へ転送される。パケット
網内が輻輳している場合は、各中継交換機で輻輳のない
交換機へ迂回され、着信の交換機へ到着する。パケット
の迂回や再送訂正のためパケットの到着順序が逆転する
場合があるため、着信の交換機の制御プロセッサは、各
パケットのヘッダに付与されている順序番号に従ってパ
ケットを並べ替え（順序制御）、相手端末に対して順序
のそろったパケットを転送する。このように、従来のパ
ケット交換機は、そのパケット処理を制御プロセッサの
プログラム制御により行っていた。[0004] Specifically, packet data from a line is wrapped in a flag sequence (F) and input to the packet switch in a bit serial manner. This serial data is assembled into characters under program control of the control processor and stored directly in the memory by the direct memory access (DMA) method. At the same time, X.25 layer 2 protocol processing is performed by program control of the control processor, and error control is performed for each packet. Next, the control processor analyzes the number indicating the destination of the header of each packet and the number indicating the order of the packets, and determines the transmission destination and the packet type. This packet is transferred in the network according to the control information, and transferred to the packet switch in which the other terminal is accommodated. When the packet network is congested, each relay exchange switches to a non-congested exchange and arrives at the destination exchange. Since the packet arrival order may be reversed due to packet detour or retransmission correction, the control processor of the terminating exchange switches the packets according to the sequence number assigned to the header of each packet (order control), and Forward the ordered packets to the terminal. As described above, in the conventional packet switch, the packet processing is performed by the program control of the control processor.

【０００５】[0005]

【発明が解決しようとする課題】ところで、最近では公
衆網、地域網、構内網を含むネットワーク(BISDN) の開
発、研究が進められており、このネットワークに適合し
た交換方式として、非同期転送モード(ATM) 交換方式が
注目されてきた。このATM 交換方式は、従来のパケット
よりもさらに短いデータ長で、かつ固定長のフレーム、
いわゆるセル単位にて情報をパケット化して、これらを
高速なスイッチングによって転送していくものである。
これは既存の回線交換モードにも統合可能なパケットモ
ード技術である。Recently, a network (BISDN) including a public network, a regional network, and a private network (BISDN) has been developed and studied. As an exchange method suitable for this network, an asynchronous transfer mode (BISDN) has been proposed. (ATM) switching methods have attracted attention. This ATM switching method has a shorter data length than a conventional packet and has a fixed length frame,
Information is packetized in so-called cell units, and these are transferred by high-speed switching.
This is a packet mode technology that can be integrated into existing circuit switching modes.

【０００６】しかしながら、上述した従来のパケット交
換方式では、パケットの入出力処理を制御プロセッサに
よるプログラム制御によって行なっていたので、プロセ
ッサの命令速度とメモリのアクセス競合によってパケッ
ト処理能力を大きくできないという欠点があった。した
がって、パケット交換機をATM 網等の高速スイッチング
網に接続する場合、従来のパケット交換機での遅延時間
が大きく、ATM 交換方式の利点が生かされなくなるとい
う欠点があった。また、音声、データ、画像等の信号を
統合して交換する統合パケット交換機においては、超高
速処理装置および超高速メモリを使用しない限り処理不
可能であるという問題があった。However, in the above-described conventional packet switching system, the input / output processing of the packet is performed by program control by the control processor. Therefore, there is a disadvantage that the packet processing capability cannot be increased due to the instruction speed of the processor and the contention of memory access. there were. Therefore, when a packet switch is connected to a high-speed switching network such as an ATM network, there is a disadvantage that the delay time in the conventional packet switch is large and the advantage of the ATM switching system cannot be utilized. Further, there is a problem that an integrated packet switch for integrating and exchanging signals such as voice, data, and images cannot be processed unless an ultra-high-speed processing device and an ultra-high-speed memory are used.

【０００７】そこで、本出願人は特願平03-052970 にお
いて、ATM 交換網にも接続可能な実時間性に優れたパケ
ット交換方式として、CCITT 勧告X.25のパケットをさら
に固定長のフレームに分割して、これら固定長フレーム
単位にてハードウェア処理によって高速にスイッチング
して送出する、プログラム制御にほとんど依存しない高
速なパケット交換方式を提案した。[0007] In view of this, the present applicant has disclosed in Japanese Patent Application No. 03-052970 a packet of CCITT recommendation X.25 into a fixed-length frame as a packet switching method with excellent real-time performance that can be connected to an ATM switching network. We have proposed a high-speed packet switching system that divides and sends out these fixed-length frames in units of high-speed hardware processing and hardly depends on program control.

【０００８】しかし、このようなパケット交換方式にお
いては、固定長パケットに変換する前のフレーム長が長
い場合に、たとえばATM 交換網を介してこれらパケット
を転送する際には、瞬時に大量のパケットが送出される
ため、受信側のパケット交換機の負荷が一時的に著しく
増加するという欠点があった。また、この場合、受信側
のパケット交換機に複数の局からパケットが送られてき
た場合、処理がさらに困難になるという問題があった。
したがって、このような固定長パケットを取り扱う場
合、受信側のパケット交換機に工夫が必要となり、ま
た、既存のパケット交換網にも接続可能な受信方式およ
び受信装置の開発が望まれている。However, in such a packet switching system, when the frame length before conversion into a fixed length packet is long, for example, when these packets are transferred through an ATM switching network, a large number of packets are instantaneously transmitted. Is transmitted, the load on the packet switch on the receiving side temporarily increases remarkably. Further, in this case, when packets are sent from a plurality of stations to the packet switch on the receiving side, there is a problem that processing becomes more difficult.
Therefore, when handling such fixed-length packets, it is necessary to devise a packet switch on the receiving side, and it is desired to develop a receiving method and a receiving apparatus that can be connected to an existing packet switching network.

【０００９】本発明は上記課題を解消して、固定長のフ
レームにパケット化されて送信されたパケットが複数の
局から送られてきた場合でも、これらパケットを迅速に
元の形態のパケットに再生することができるパケット交
換方式およびパケット受信装置を提供することを目的と
する。[0009] The present invention solves the above-mentioned problems, and even if packets transmitted in a fixed length frame are sent from a plurality of stations, these packets are quickly reproduced into the original form packets. It is an object of the present invention to provide a packet switching system and a packet receiving apparatus that can perform the packet switching.

【００１０】[0010]

【課題を解決するための手段】本発明によるパケット交
換方式は上述の課題を解決するために、送信側にて可変
長の送信情報を固定長フレームに区切り、これら固定長
フレームに宛先符号、発信元符号および順序符号を含ん
だヘッダを付加して固定長パケットを形成して送信し、
受信側パケット装置ではこれら固定長パケットを網を介
して受信し、それぞれ元の形態の送信情報を再生するパ
ケット交換方式において、受信側パケット装置は、受信
した固定長パケットを元の形態に再生するパケット再生
手段と、該再生手段にて再生されたパケットおよび再生
情報を蓄積する記憶手段と、これら再生情報の初期設定
および再生パケットをアクセスする制御プロセッサとを
備え、再生情報は、受信したパケットを蓄積する受信バ
ッファのアドレス情報、受信バッファの大きさ情報、受
信コマンドの接続情報、受信パケットの接続情報および
受信パケットの先頭アドレス情報を含む受信コマンド
と、この受信コマンドの先頭アドレス情報および最終ア
ドレス情報を含む受信コマンドキューポインタと、受信
完了パケットの先頭アドレス情報と最終アドレス情報を
含む受信パケットキューポインタと、送信元別に受信し
た固定長パケットを識別する受信識別情報とからなり、
パケット再生手段は、固定長パケットの受信時に、受信
コマンド、受信コマンドキューポインタ、受信パケット
キューポインタおよび受信識別情報をそれぞれハード的
にラッチして、それぞれの情報を受信した固定長パケッ
トに基づいて書き換えていくことにより、受信した固定
長パケットの連結および識別する再生情報を生成して、
前記記憶手段に蓄積させることを特徴とする。In order to solve the above-mentioned problems, the packet switching system according to the present invention divides variable-length transmission information into fixed-length frames on the transmitting side, and transmits the fixed-length frames with a destination code and a transmission code. A header including the original code and the order code is added to form a fixed-length packet and transmitted,
In the packet switching system in which the receiving-side packet device receives these fixed-length packets via the network and reproduces the original form of transmission information, the receiving-side packet device reproduces the received fixed-length packets in the original form. Packet reproducing means, storage means for storing packets reproduced by the reproducing means and reproduction information, and a control processor for initializing the reproduction information and accessing the reproduced packets; Receive buffer address information, receive buffer size information, receive command connection information, receive packet connection information, and receive packet start address information, and receive command start address information and final address information Command queue pointer containing the Consists of a reception packet queue pointer including dress information and end address information, and receiving identification information identifying the fixed length packet received to another transmission source,
When receiving the fixed-length packet, the packet reproducing means latches the received command, the received command queue pointer, the received packet queue pointer, and the received identification information in hardware, and rewrites each information based on the received fixed-length packet. By generating the reproduction information for linking and identifying the received fixed-length packets,
It is characterized in that it is stored in the storage means.

【００１１】この場合、受信コマンドは、所定の容量の
受信バッファ毎に複数設定するとよい。In this case, a plurality of reception commands may be set for each reception buffer having a predetermined capacity.

【００１２】また、受信識別情報は、送信元別に複数設
定される。A plurality of pieces of reception identification information are set for each transmission source.

【００１３】さらに、パケット再生手段は、固定長パケ
ット受信時に、固定長パケットのヘッダをラッチして、
そのヘッダに基づいて受信した固定長パケットが自局宛
のパケットか否かを判定した後に、それぞれの再生情報
を記憶手段から読み出してパケットの再生処理を行な
う。Further, the packet reproducing means, upon receiving the fixed length packet, latches the header of the fixed length packet,
After determining whether the received fixed-length packet is a packet addressed to the own station based on the header, each piece of reproduction information is read out from the storage means and a packet reproduction process is performed.

【００１４】この場合、パケット再生手段は、ラッチし
た固定長パケットのヘッダに基づいて前記受信識別情報
を選択するとよい。In this case, it is preferable that the packet reproducing means selects the reception identification information based on the header of the latched fixed-length packet.

【００１５】また、パケット再生手段は、ヘッダをラッ
チした後に、受信コマンドキューポインタのアドレスを
指定して、先頭の受信コマンドを指定する先頭ポインタ
をラッチして、再生処理を行なうとよい。Further, it is preferable that the packet reproducing means specifies the address of the reception command queue pointer after latching the header, and latches the head pointer specifying the head reception command to perform the reproduction processing.

【００１６】一方、送信側にて可変長の送信情報を固定
長フレームに区切り、これら固定長フレームに宛先符
号、発信元符号および順序符号を含んだヘッダを付加し
て固定長パケットを形成して送信し、これら固定長パケ
ットを網を介して受信してそれぞれ元の形態の送信情報
を再生するパケット受信装置において、このパケット受
信装置は、受信した固定長パケットを元の形態に再生す
るパケット再生手段と、該再生手段にて再生されたパケ
ットおよび再生情報を蓄積する記憶手段と、これら再生
情報の初期設定および再生パケットをアクセスする制御
プロセッサとを備え、記憶手段は、再生情報として、受
信したパケットを蓄積する受信バッファのアドレス情
報、受信バッファの大きさ情報、受信コマンドの接続情
報、受信パケットの接続情報および受信パケットの先頭
アドレス情報を含む受信コマンドを記憶する受信コマン
ドテーブルと、この受信コマンドテーブルの先頭アドレ
ス情報および最終アドレス情報を含む受信コマンドキュ
ーポインタを記憶する第１のキューポインタテーブル
と、受信完了パケットの先頭アドレス情報と最終アドレ
ス情報を含む受信パケットキューポインタを記憶する第
２のキューポインタテーブルと、送信元別に受信した固
定長パケットを識別する受信識別情報を記憶する受信識
別テーブルを備え、パケット再生手段は、記憶手段に設
定された受信コマンド、受信コマンドキューテーブル、
受信パケットキューポインタおよび受信識別情報のそれ
ぞれの情報をラッチして書き換えるラッチ手段を備えた
ことを特徴とする。On the other hand, the transmitting side divides variable-length transmission information into fixed-length frames and adds a header including a destination code, a source code and a sequence code to these fixed-length frames to form fixed-length packets. In a packet receiving apparatus that transmits and receives these fixed-length packets via a network and reproduces the original form of transmission information, the packet receiving apparatus reproduces the received fixed-length packets in the original form. Means, storage means for accumulating packets and reproduction information reproduced by the reproduction means, and a control processor for initializing the reproduction information and accessing the reproduction packets, wherein the storage means receives the reproduction information as reproduction information. Address information of the receive buffer that stores the packet, size information of the receive buffer, connection information of the receive command, connection of the received packet A reception command table storing information and a reception command including the start address information of the reception packet; a first queue pointer table storing reception command queue pointers including the start address information and the end address information of the reception command table; A second queue pointer table for storing a reception packet queue pointer including the start address information and the last address information of the completed packet; and a reception identification table for storing reception identification information for identifying fixed-length packets received by each transmission source. The packet reproducing unit includes a reception command set in the storage unit, a reception command queue table,
A latch means for latching and rewriting the information of the reception packet queue pointer and the reception identification information is provided.

【００１７】[0017]

【作用】本発明のパケット交換方式およびパケット受信
装置によれば、固定長パケットの受信時に、パケット再
生手段にて、受信バッファに対応する受信コマンドと、
そのアドレス情報を含む受信コマンドキューポインタ
と、受信完了パケットのアドレス情報を含む受信パケッ
トキューポインタの各情報をハード的にラッチしてそれ
ぞれ受信した固定長パケットに基づいて書き換えて、受
信したパケットを受信バッファに再生しつつ蓄積させる
ので、高速に再生を行ない得る。According to the packet switching system and the packet receiving apparatus of the present invention, when a fixed-length packet is received, the packet reproducing means outputs a reception command corresponding to the reception buffer,
The received command queue pointer including the address information and the received packet queue pointer including the address information of the reception completed packet are latched by hardware and rewritten based on the received fixed length packet, and the received packet is received. Since the data is accumulated while being reproduced in the buffer, the reproduction can be performed at high speed.

【００１８】[0018]

【実施例】次に、添付図面を参照して本発明によるパケ
ット交換方式の一実施例を詳細に説明する。Next, an embodiment of a packet switching system according to the present invention will be described in detail with reference to the accompanying drawings.

【００１９】図１に本発明のパケット交換方式に適用さ
れるパケット受信装置の一実施例を示す。この実施例に
おけるパケット交換方式は、送信側交換機にて送信端末
から供給される可変長の情報、たとえばCCITT 勧告X.25
のパケットをさらにそれより短かいデータ長でかつ固定
長のフレームに区切ってパケット化した固定長パケット
を網たとえばATM(非同期転送モード）網を介して受信す
るパケット受信方式に特徴を有している。特に、このパ
ケット受信方式では、受信した固定長パケットをハード
ウェアにて元の形態、たとえばCCITT 勧告X.25のパケッ
トに復元し、パケット形態端末または既存のパケット網
に送出する。なお、送信側のパケット交換機について
は、特願平03-052970 号を参照されたい。また、図１で
は本実施例に関係のある構成要素が記載され、本実施例
に直接関係のない交換機の他の構成要素は略して記載さ
れていない。FIG. 1 shows an embodiment of a packet receiving apparatus applied to the packet switching system of the present invention. In the packet switching system in this embodiment, the variable length information supplied from the transmitting terminal at the transmitting side exchange, for example, CCITT Recommendation X.25
The packet receiving method is characterized in that a fixed-length packet obtained by further dividing a packet into a fixed-length frame having a shorter data length and receiving the same via a network, for example, an ATM (Asynchronous Transfer Mode) network is characterized. . In particular, in this packet receiving method, the received fixed-length packet is restored to the original form by hardware, for example, a packet of CCITT Recommendation X.25, and is transmitted to a packet form terminal or an existing packet network. For the packet switch on the transmitting side, refer to Japanese Patent Application No. 03-052970. In FIG. 1, components related to the present embodiment are described, and other components of the exchange not directly related to the present embodiment are not illustrated.

【００２０】この図においてパケット受信装置は、固定
長パケットを受信して元の形態のパケットに再生するパ
ケット再生回路100 と、このパケット再生回路100 のパ
ケット再生のためのデータテーブルおよび再生したパケ
ットを蓄積するための受信バッファを有するデータメモ
リ104 と、このデータメモリ104 のデータテーブルの設
定を行なう制御プロセッサ102 とを備えている。パケッ
ト再生回路100 には、入力側に、パケットを受信するた
めの受信バス400 と、制御プロセッサ102 に接続された
プロセッサアドレスバス402 およびプロセッサデータバ
ス404 とを収容し、出力側に、データメモリ104 に接続
されたメモリアドレスバス406 およびメモリデータバス
408 をそれぞれ収容している。このような接続により、
パケット再生回路100 は、制御プロセッサ102 によって
データメモリ104 にあらかじめ設定されたデータテーブ
ルの各データをパケット受信時に後述する各ラッチ回路
に取り込んで、受信した固定長パケットをハード的に元
の形態のパケットに再生する。In this figure, a packet receiving apparatus includes a packet reproducing circuit 100 for receiving a fixed-length packet and reproducing the packet in the original form, a data table for packet reproduction of the packet reproducing circuit 100 and a reproduced packet. A data memory 104 having a receiving buffer for storing the data is provided, and a control processor 102 for setting a data table of the data memory 104 is provided. The packet reproducing circuit 100 has a receiving bus 400 for receiving a packet on the input side, a processor address bus 402 and a processor data bus 404 connected to the control processor 102, and has a data memory 104 on the output side. Address bus 406 and memory data bus connected to
408 each. With such a connection,
The packet reproducing circuit 100 fetches each data of the data table preset in the data memory 104 by the control processor 102 into each latch circuit described later when receiving the packet, and converts the received fixed-length packet into a packet of the original form in hardware. To play.

【００２１】データメモリ104 に設定される各データテ
ーブルについて説明すると、図２〜図５に示すようにデ
ータメモリ104 には、それぞれ受信バッファ毎に設定さ
れるコマンドアドレスが書き込まれる受信コマンドテー
ブル200 と、このコマンドテーブル200 のアドレスポイ
ンタが設定される受信コマンドキューポインタテーブル
210 と、受信バッファのアドレスポインタが設定される
受信パケットキューポインタテーブル220と、受信した
それぞれパケットの連係を示す受信識別テーブル230 と
が形成されている。The respective data tables set in the data memory 104 will be described. As shown in FIGS. 2 to 5, the data memory 104 includes a reception command table 200 in which a command address set for each reception buffer is written. The receive command queue pointer table in which the address pointer of the command table 200 is set
210, a reception packet queue pointer table 220 in which an address pointer of a reception buffer is set, and a reception identification table 230 indicating a link between the received packets.

【００２２】受信コマンドテーブル200 は、制御プロセ
ッサ102 によってデータメモリ104の任意のアドレスに
複数個設定されてパケット受信時にパケット再生回路10
0 により更新されるテーブルであり、受信したパケット
の格納先を示す。このコマンドテーブル200 には、図２
に示すように、次に連結される受信完了した固定長パケ
ットに対応する受信コマンドテーブル200 のアドレスを
示す次受信パケットアドレス(NRPA)201 と、再生パケッ
トが複数のコマンドテーブル200 を使用しているときに
先頭のコマンドテーブル200 のアドレスを示す受信パケ
ット先頭アドレス(RPHA)202 と、このコマンドテーブル
200 の次に繋がるコマンドテーブル200のアドレスを示
す次受信コマンドアドレス(NRCA)204 と、このコマンド
テーブル200 にて用意した受信バッファの先頭アドレス
を示す受信バッファ先頭アドレス(RBHA)206 と、次に受
信する固定長パケットの情報部が書き込まれる受信バッ
ファのアドレスを示す受信バッファアドレス(RBFA)208
と、固定長パケットを受信してその情報部を受信バッフ
ァに書き込むたびに１減じられて受信テーブルが何フレ
ーム分の受信バッファを用意しているかを示す受信ブロ
ックカウンタ(RBKC)209 がそれぞれ設定される。次受信
パケットアドレス201 および次受信コマンドアドレス20
4 に書き込まれた内容が"0" の場合には、それぞれ次に
繋がるアドレスがないことを示す。つまり、このテーブ
ル200 にて再生パケットが完結することを示す。受信バ
ッファアドレス208 は、固定長パケットを受信してその
情報部を受信バッファに書き込むたびに更新される。つ
まり、この受信バッファアドレス208 は、次に連係する
固定長パケットを格納すべき受信バッファを示す。A plurality of reception command tables 200 are set at arbitrary addresses in the data memory 104 by the control processor 102, and the packet reproduction circuit 10
This table is updated with 0, and indicates the storage destination of the received packet. This command table 200 contains
As shown in the figure, the next received packet address (NRPA) 201 indicating the address of the received command table 200 corresponding to the fixed-length packet that has been received next and completed, and the reproduced packet uses a plurality of command tables 200 When the received packet start address (RPHA) 202 indicates the address of the first command table 200, this command table
Next reception command address (NRCA) 204 indicating the address of the command table 200 connected to the next of the 200, and this command
A reception buffer start address (RBHA) 206 indicating the start address of the reception buffer prepared in the table 200, and a reception buffer address (RBFA) 208 indicating the address of the reception buffer in which the information part of the next fixed length packet to be received is written.
Each time a fixed-length packet is received and its information portion is written to the reception buffer, the reception block counter (RBKC) 209 is set to indicate the number of frames of the reception buffer prepared in the reception table. You. Next received packet address 201 and next received command address 20
If the content written to 4 is "0", it indicates that there is no next connected address. That is, this table 200 indicates that the reproduction packet is completed. The reception buffer address 208 is updated each time a fixed length packet is received and its information part is written to the reception buffer. That is, the reception buffer address 208 indicates a reception buffer in which a fixed-length packet to be linked next is to be stored.

【００２３】図３に示す受信コマンドキューポインタテ
ーブル210 は、データメモリ104 の固定アドレスに設定
されている。このポインタテーブル210 は、設定された
受信コマンドテーブル200 のうちの先頭のコマンドテー
ブル200 のアドレスを示す受信コマンド先頭ポインタ(R
CHP)212 と、設定された受信コマンドテーブル200 のう
ちの最終のコマンドテーブル200 のアドレスを示す受信
コマンド最終ポインタ(RCTP)214 とが書き込まれる。受
信コマンド先頭ポインタ212 は、パケット再生回路100
がこの先頭ポインタ212 の示す受信コマンドテーブル20
0 を使用した場合に、そのテーブル200 の次受信コマン
ドアドレス204 の値にて更新される。つまり、受信コマ
ンド先頭ポインタ212 は、パケット受信時に使用される
受信コマンドテーブルを示す。受信コマンド最終ポイン
タ214 は、新たに受信コマンドテーブル200 が設定され
る場合に、新たに設定されるコマンドテーブル200 のア
ドレスにて更新され、同時にこの最終ポインタ214 が更
新前に示すコマンドテーブル200 の次受信コマンドアド
レス204 が更新後のアドレスにて更新される。つまり、
この受信コマンド最終ポインタ214 は受信コマンドテー
ブル200 がいずれのアドレスまで用意されているかを示
す。The reception command queue pointer table 210 shown in FIG. 3 is set to a fixed address of the data memory 104. The pointer table 210 is a reception command head pointer (R) indicating the address of the head command table 200 of the set reception command table 200.
CHP) 212 and a received command final pointer (RCTP) 214 indicating the address of the last command table 200 among the set received command tables 200. The reception command head pointer 212 is
Is the reception command table 20 indicated by the head pointer 212.
When 0 is used, it is updated with the value of the next reception command address 204 of the table 200. That is, the reception command head pointer 212 indicates a reception command table used at the time of packet reception. When a new received command table 200 is set, the received command final pointer 214 is updated with the address of the newly set command table 200, and at the same time, the final pointer 214 is updated next to the command table 200 indicated before the update. The received command address 204 is updated with the updated address. That is,
This reception command final pointer 214 indicates to which address the reception command table 200 is prepared.

【００２４】図４に示す受信パケットキューポインタテ
ーブル220 もデータメモリ104 の固定アドレスに設定さ
れている。このパケットキューポインタテーブル220 に
は、受信パケット先頭ポインタ(RPHP)222 と、受信パケ
ット最終ポインタ(RPTP)224とが設定される。受信パケ
ット先頭ポインタ222 は、受信完了した固定長パケット
のうちの先頭パケットのコマンドテーブル200 のアドレ
スを示す。この先頭ポインタ222 は、固定長パケットが
受信バッファより取り込まれた場合に、そのパケットに
対応する先頭のコマンドテーブル200 の次受信パケット
アドレス201 の値にて更新される。受信パケット最終ポ
インタ224 は受信完了した固定長パケットのうちの最終
パケットのコマンドテーブル200 のアドレスを示す。パ
ケット再生回路100 は、新たに受信完了パケットが生じ
た場合、この最終ポインタ224 の示すコマンドテーブル
200 の次受信パケットアドレス201 と最終ポインタ224
を新たに生じた受信完了パケットのテーブルアドレスに
て更新する。The received packet queue pointer table 220 shown in FIG. 4 is also set to a fixed address of the data memory 104. In the packet queue pointer table 220, a received packet start pointer (RPHP) 222 and a received packet end pointer (RPTP) 224 are set. The received packet head pointer 222 indicates the address of the command packet 200 of the head packet of the fixed-length packets that have been received. When a fixed-length packet is fetched from the reception buffer, the head pointer 222 is updated with the value of the next reception packet address 201 of the head command table 200 corresponding to the packet. The received packet end pointer 224 indicates the address of the command table 200 of the last packet among the fixed-length packets that have been received. When a new reception completion packet is generated, the packet reproducing circuit 100
200 next received packet address 201 and last pointer 224
Is updated with the table address of the newly generated reception completion packet.

【００２５】図５に示す受信識別テーブル230 は、送信
元別にデータメモリ104 の固定アドレスに設定されてい
る。このテーブル230 は、途中ビット(Hビット)232と、
チェーンビット(Cビット)234と、前受信コマンドアドレ
ス(LRCA)236 とがそれぞれ設定される。途中ビット232
は、その値が"0" であれば、使用中のコマンドテーブル
200 がないという意味を示し、このときコマンドキュー
ポインタテーブル210の先頭ポインタ212 に示すコマン
ドテーブル200 が使用される。途中ビット232が"1" で
あれば、使用中のコマンドテーブル200 があるという意
味を示し、このテーブル230 の前受信コマンドアドレス
236 の示すテーブルが使用される。チェーンビット234
は、固定長パケットの受信時に、その値が"0" であれ
ば、その固定長パケットの情報部が再生パケットの先頭
フレームであることを示し、その値が"1" であれば、そ
の固定長パケットの情報部が再生パケットの先頭フレー
ムではないことを示す。前受信コマンドアドレス236
は、送信元別に前回固定長パケットを受信したときに使
用したコマンドテーブル200 のアドレスを示す。The reception identification table 230 shown in FIG. 5 is set to a fixed address in the data memory 104 for each transmission source. This table 230 includes an intermediate bit (H bit) 232,
A chain bit (C bit) 234 and a previous reception command address (LRCA) 236 are set. Intermediate bit 232
Is the command table in use if its value is "0"
This means that there is no 200. At this time, the command table 200 indicated by the head pointer 212 of the command queue pointer table 210 is used. If the bit 232 on the way is “1”, it means that there is a command table 200 in use, and the previous received command address of this table 230
The table shown in 236 is used. Chain bit 234
If the value is "0" at the time of receiving a fixed-length packet, it indicates that the information part of the fixed-length packet is the first frame of the reproduced packet, and if the value is "1", the fixed-length packet is the fixed frame. Indicates that the information part of the long packet is not the first frame of the reproduced packet. Previous receive command address 236
Indicates the address of the command table 200 used when the fixed-length packet was received last time for each transmission source.

【００２６】図６に本実施例のパケット交換方式におい
て受信される固定長パケットのフレーム構成例を示す。
この固定長パケットは、パケットの宛先を示す受信宛先
番号(DA)302 、パケットの送信元を示す送信元番号(SA)
304 およびモアビット(Mビット)306とを含むヘッダと、
固定長のフレームデータが収容された情報部308 とから
構成されている。モアビット306 は、その値が"01"であ
れば再生パケットの先頭フレームを示しており、モアビ
ット306 が"00"であれば再生パケットの途中フレームで
あることを示し、モアビット306 が"10"であれば再生パ
ケットの最終フレームであることを示す。FIG . 6 shows an example of a frame configuration of a fixed-length packet received in the packet switching system of the present embodiment.
This fixed-length packet has a destination number (DA) 302 indicating the destination of the packet and a source number (SA) indicating the source of the packet.
A header including 304 and a more bit (M bit ) 306 ;
And an information section 308 containing fixed-length frame data. If the value of the more bit 306 is "01", it indicates the first frame of the reproduction packet. If the value of the more bit 306 is "00", it indicates that the frame is an intermediate frame of the reproduction packet. If 306 is "10", it indicates that it is the last frame of the reproduction packet.

【００２７】再び図１に戻って、パケット再生回路100
の内部構成を詳細に説明する。このパケット再生回路10
0 は、受信バス400 からドライバD1を介して受信した固
定長パケットを一時記憶する入力バッファ110 と、受信
した固定長パケットのヘッダをラッチするヘッダラッチ
回路112 とを備えている。ヘッダラッチ回路112 にラッ
チされたヘッダ部は、宛先比較回路114 に送られる。宛
先比較回路114 は、制御プロセッサ102 により設定され
た受信宛先アドレスと、受信した固定長パケットの受信
宛先を比較する比較回路であり、受信した固定長パケッ
トが自局宛か否かを判断する回路である。Returning again to FIG. 1, the packet reproducing circuit 100
Will be described in detail. This packet reproduction circuit 10
0 includes an input buffer 110 for temporarily storing fixed-length packets received from the receiving bus 400 via the driver D1, and a header latch circuit 112 for latching a header of the received fixed-length packets. The header latched by the header latch circuit 112 is sent to the destination comparison circuit 114. The destination comparison circuit 114 is a comparison circuit that compares the reception destination address set by the control processor 102 with the reception destination of the received fixed-length packet, and determines whether the received fixed-length packet is addressed to its own station. It is.

【００２８】また、制御プロセッサ102 のアドレスバス
402 およびデータバス404 は、このパケット再生回路10
0 の競合回路116 を介してデータメモリ104 のアドレス
バス406 およびデータバス408 に接続されている。この
競合回路116 は、制御プロセッサ102 とパケット再生回
路100 とが同時にデータメモリ104 をアクセスするとき
にパケット再生回路100 のアクセスが終了するまで制御
プロセッサ102 を待機させる競合制御を行なう回路であ
る。この競合回路116 はパケット再生回路100中の各回
路用のタイミング信号を出力する制御回路118 にて制御
される。The address bus of the control processor 102
402 and the data bus 404
It is connected to the address bus 406 and the data bus 408 of the data memory 104 via the 0 competition circuit 116. The contention circuit 116 is a circuit for performing contention control in which the control processor 102 waits until the access of the packet reproduction circuit 100 is completed when the control processor 102 and the packet reproduction circuit 100 simultaneously access the data memory 104. The competing circuit 116 is controlled by a control circuit 118 which outputs a timing signal for each circuit in the packet reproducing circuit 100.

【００２９】さらに、ヘッダラッチ回路112 にてラッチ
されたヘッダは、受信テーブルアドレス作成回路120 に
送られる。この受信テーブルアドレス作成回路120 は、
ラッチ回路112 から受けたヘッダにより、データメモリ
104 の受信識別テーブル230のアドレスを指定する。こ
の受信テーブルアドレス作成回路120 とともに、パケッ
ト再生回路100 は、パケット受信時にデータメモリ104
中の固定アドレスである受信コマンドキューポインタ21
0 のアドレスを指定する受信コマンドキューポインタア
ドレス作成回路122 と、データメモリ104 中の固定アド
レスである受信パケットキューポインタ220 のアドレス
を指定する受信パケットキューポインタアドレス作成回
路124 とを備えている。これらアドレス作成回路120、12
2、124 はそれぞれデータメモリアドレスバス406 を介し
てデータメモリ104 に接続されている。Further, the header latched by the header latch circuit 112 is sent to the reception table address creation circuit 120. This reception table address creation circuit 120
The data memory is determined by the header received from the latch circuit 112.
104, the address of the reception identification table 230 is designated. Together with the reception table address creation circuit 120, the packet reproduction circuit 100
Receive command queue pointer 21 which is a fixed address inside
A reception command queue pointer address creation circuit 122 for designating an address of 0 and a reception packet queue pointer address creation circuit 124 for designating the address of the reception packet queue pointer 220 which is a fixed address in the data memory 104 are provided. These address generation circuits 120 and 12
2 and 124 are connected to the data memory 104 via the data memory address bus 406, respectively.

【００３０】また、このパケット再生回路100 は、デー
タメモリ104 に接続されたデータバス408 に、データメ
モリ104 に設定された各テーブル200 〜230 の内容をラ
ッチして更新するための複数のラッチ回路およびそれら
のテーブルを指定するためのアドレス作成回路を備えて
いる。これらラッチ回路によってデータメモリ104 の各
データをラッチして、受信した固定長パケットをデータ
メモリ104 の受信バッファに送信元別に元の形態のパケ
ットに再生することができる。以下、これら各回路につ
いて説明する。The packet reproducing circuit 100 includes a plurality of latch circuits for latching and updating the contents of each of the tables 200 to 230 set in the data memory 104 on a data bus 408 connected to the data memory 104. And an address creation circuit for designating those tables. Each data in the data memory 104 is latched by these latch circuits, and the received fixed-length packet can be reproduced in the receiving buffer of the data memory 104 into the original form packet for each transmission source. Hereinafter, each of these circuits will be described.

【００３１】受信バッファアドレスラッチ回路128 は、
受信コマンドテーブル200 の受信バッファアドレス208
の内容をラッチするラッチ回路である。このラッチ回路
128は、ドライバD2を介してデータメモリアドレスバス4
06 に接続されて、受信した固定長パケットの情報部を
記憶する受信バッファアドレスを指定する。また、この
ラッチ回路128 の出力は、加算回路144 を介してその内
容に"1" が加算されてデータバス408 に供給される。
受信ブロックカウンタラッチ回路130 は、受信コマンド
テーブル200 の受信ブロックカウンタ209 の内容をラッ
チするラッチ回路である。このラッチ回路130 の出力
は、減算回路146 を介してその内容から"1" が減じられ
てデータバス406 に供給される。受信コマンド先頭ポイ
ンタラッチ回路132 は、受信コマンド先頭ポインタ212
の内容をラッチするラッチ回路であり、その出力は受信
コマンドアドレス回路142 に供給される。The reception buffer address latch circuit 128
Receive buffer address 208 of receive command table 200
Is a latch circuit for latching the contents of the above. This latch circuit
128 is the data memory address bus 4 via the driver D2
06, the information section of the received fixed-length packet
Specify the receive buffer address to be stored . The output of the latch circuit 128 is supplied to the data bus 408 through the addition circuit 144 by adding "1" to its content.
The reception block counter latch circuit 130 is a latch circuit for latching the contents of the reception block counter 209 of the reception command table 200. The output of the latch circuit 130 is supplied to the data bus 406 by subtracting "1" from its content via a subtraction circuit 146. The reception command head pointer latch circuit 132 includes a reception command head pointer 212.
The output of which is supplied to a received command address circuit 142.

【００３２】前受信コマンドラッチ回路134 は、受信識
別テーブル230 の前受信コマンドアドレス236 の内容を
ラッチするラッチ回路であり、その出力は受信コマンド
アドレス作成回路142 に供給される。この受信コマンド
アドレス作成回路142 は、受信コマンド先頭ポインタラ
ッチ回路132 の内容、または前受信コマンドアドレスラ
ッチ回路134 の内容により受信コマンドテーブル200 の
アドレスを指定する回路であり、ドライバD5を介してデ
ータバス408 に接続され、ドライバD6を介してアドレス
バス406 に接続されている。The previous reception command latch circuit 134 is a latch circuit for latching the contents of the previous reception command address 236 of the reception identification table 230, and its output is supplied to the reception command address creation circuit 142. The reception command address creation circuit 142 is a circuit for designating the address of the reception command table 200 based on the contents of the reception command head pointer latch circuit 132 or the contents of the previous reception command address latch circuit 134, and the data bus via the driver D5. 408 and to the address bus 406 via the driver D6.

【００３３】次受信コマンドアドレスラッチ回路136
は、受信コマンドテーブル200 の次受信コマンドアドレ
ス204 の内容をラッチするラッチ回路であり、ドライバ
D7を介してデータバス408 に接続されている。受信パケ
ット先頭アドレスラッチ回路138 は、受信コマンドテー
ブル200 の受信パケット先頭アドレス202 をラッチする
回路であり、ドライバD8を介してデータバス408 に接続
されている。受信コマンド先頭アドレスラッチ回路140
は、受信コマンドテーブル200 の受信パケット先頭ポイ
ンタの内容をラッチするラッチ回路であり、ドライバD9
を介してデータバス408 に接続され、かつドライバD11
を介してアドレスバス406 に接続されている。受信パケ
ット先頭ポインタラッチ回路148 は、受信パケットキュ
ーポインタ220 の受信パケット先頭ポインタ222 の内容
をラッチするラッチ回路である。受信パケット最終ポイ
ンタラッチ回路150 は受信パケットキューポインタ220
の受信パケット最終ポインタ224 の内容をラッチするラ
ッチ回路であり、その出力はドライバD10 を介してアド
レスバス406 に供給される。途中ビットラッチ回路152
は、受信識別テ−ブル230 の途中ビット232 の内容をラ
ッチするラッチ回路である。チエーンビットラッチ回路
154 は受信識別テーブル230 のチェーンビット234 の内
容をラッチするラッチ回路である。これらラッチ回路お
よびアドレス作成回路により、パケット再生回路100 は
データメモリ104 の各データをハード的にラッチおよび
更新していくことにより受信した固定長パケットを所定
の受信バッファにて連結していく。Next received command address latch circuit 136
Is a latch circuit that latches the content of the next reception command address 204 of the reception command table 200,
It is connected to data bus 408 via D7. The reception packet head address latch circuit 138 is a circuit that latches the reception packet head address 202 of the reception command table 200, and is connected to the data bus 408 via the driver D8. Receive command start address latch circuit 140
Is the first packet of the received packet in the received command table 200.
This is a latch circuit that latches the contents of the
And the driver D11
Is connected to the address bus 406 via the. The reception packet head pointer latch circuit 148 is a latch circuit for latching the contents of the reception packet head pointer 222 of the reception packet queue pointer 220. The received packet final pointer latch circuit 150
The output of the latch circuit latches the contents of the received packet final pointer 224, and the output is supplied to the address bus 406 via the driver D10. Intermediate bit latch circuit 152
Is a latch circuit for latching the contents of the intermediate bit 232 of the reception identification table 230. Chain bit latch circuit
A latch circuit 154 latches the contents of the chain bit 234 of the reception identification table 230. With these latch circuits and the address creation circuit, the packet reproducing circuit 100 connects the fixed length packets received by latching and updating the data in the data memory 104 by hardware in a predetermined receiving buffer.

【００３４】このような構成において、本実施例におけ
るパケット交換方式を上記パケット受信装置の受信動作
に基づいて説明する。この動作例では図７に示すように
ノード１およびノード２からそれぞれパケットを受信す
るノード３のパケット受信装置における受信動作を例に
挙げて説明する。この場合、図８に示すようにノード１
からは、３つの固定長パケットF10,F11,F12 からなる情
報がそれぞれ送られ、ノード３ではこれを１パケットに
組み立てる。またノード２からは、１固定長パケットに
て完結するパケットF20 をノード１からの固定長パケッ
トF11 とF12 との間にて送信する。In such a configuration, the packet switching system in the present embodiment will be described based on the receiving operation of the packet receiving device. This operation example will be described by taking as an example a reception operation in the packet receiving device of the node 3 that receives packets from the node 1 and the node 2 as shown in FIG. In this case, as shown in FIG.
, Information comprising three fixed-length packets F10, F11, and F12 is sent, and the node 3 assembles them into one packet. The node 2 transmits a packet F20 completed in one fixed-length packet between the fixed-length packets F11 and F12 from the node 1.

【００３５】まず始めに、ノード３における初期状態の
設定から説明する。たとえば、データメモリ104 の受信
バッファに対応する受信コマンドテーブル200 を初期状
態で図９に示すようにRC1 〜RC4 のように４個用意して
おく。制御プロセッサ102 は最初に使用する第１の受信
コマンドテーブル(RC1)200の次受信コマンドアドレス(N
RCA)204 に２番目に使用する第２の受信コマンドテーブ
ル(RC2)200のアドレス"RA2" を設定し、第２の受信コマ
ンドテーブル(RC2)200の次受信コマンドアドレス(NRCA)
204 に３番目に使用する第３の受信コマンドテーブル(R
C3)200のアドレス"RA3" を設定し、第３の受信コマンド
テーブル(RC3)200の次受信コマンドアドレス(NRCA)204
に４番目に使用する第４の受信コマンドテーブル(RC4)2
00のアドレス"RA4" を設定する。そして、第４の受信コ
マンドテーブル(RC4)200の次受信コマンドアドレス(NRC
A)204 に次に使用する受信コマンドテーブル200がない
という意味で"0" を設定しておく。First, the setting of the initial state in the node 3 will be described. For example, as shown in FIG. 9, four reception command tables 200 corresponding to the reception buffers of the data memory 104 are prepared in the initial state as shown in FIG. The control processor 102 transmits the next received command address (N) of the first received command table (RC1) 200 used first.
RCA) 204 is set to the address "RA2" of the second reception command table (RC2) 200 to be used secondly, and the next reception command address (NRCA) of the second reception command table (RC2) 200 is set.
The third received command table (R
C3) The address “RA3” of 200 is set, and the next reception command address (NRCA) 204 of the third reception command table (RC3) 200 is set.
4th received command table (RC4) 2 used for 4th
Set the address "RA4" of 00. Then, the next reception command address (NRC) of the fourth reception command table (RC4) 200
A) “0” is set in the meaning that there is no reception command table 200 to be used next in 204.

【００３６】次に、用意した受信コマンドテーブル200
のうち先頭の第１の受信コマンドテーブル(RC1)200のア
ドレス"RA1" を受信コマンドキューポインタテーブル21
0 の受信コマンド先頭ポインタ(RCHP)212 に設定し、同
様に最終の受信コマンドテーブル(RC4)200のアドレス"R
A4" を受信コマンド最終ポインタ(RCTP)214 に設定して
おく。また、各受信コマンドテーブル200 の受信バッフ
ァ先頭アドレス(RBHA)206 と、受信バッファアドレス(R
BFA)208 とに、それぞれの受信コマンドテーブル200 の
使用する受信バッファの先頭アドレスBA10〜BA40をそれ
ぞれ設定して、各受信コマンドテーブル200 の受信ブロ
ックカウンタ(RBKC)209 に１つの固定長パケットの情報
部308 が書き込まれる受信バッファのエリアを１ブロッ
クとしてそのブロック数をそれぞれ設定しておく。図に
おいてはそれぞれ"2" が設定されており、それぞれの受
信バッファには、固定長パケットの２フレーム分のデー
タが格納可能となっている。Next, the prepared reception command table 200
Of the first received command table (RC1) 200 at the beginning of the received command queue pointer table 21
0 is set in the receive command start pointer (RCHP) 212, and the address "R" of the final receive command table (RC4) 200 is similarly set.
A4 "is set in the receive command end pointer (RCTP) 214. The receive buffer start address (RBHA) 206 and the receive buffer address (R
BFA) 208, the start addresses BA10 to BA40 of the receive buffer used in each receive command table 200 are set, and the information of one fixed length packet is stored in the receive block counter (RBKC) 209 of each receive command table 200. The area of the receiving buffer in which the unit 308 is written is set as one block, and the number of blocks is set. In the figure, "2" is set for each, and data for two frames of fixed-length packets can be stored in each reception buffer.

【００３７】次いで、受信パケットキューポインタ220
の受信パケット先頭ポインタ(RPHP)222 と受信パケット
最終ポインタ(RPTP)224 とに、受信完了パケットがない
という意味で"0" を設定しておく。次に、すべての受信
識別テーブル230 のＨビット232 、Ｃビット234 、前受
信コマンドアドレス(LRCA)236 に使用中の受信コマンド
テーブル200 がないという意味で"0" を設定しておく。
最後に、ノード３の受信アドレスをパケット再生回路10
0の宛先比較回路116 などに設定する。Next, the reception packet queue pointer 220
In the received packet start pointer (RPHP) 222 and the received packet end pointer (RPTP) 224, “0” is set in the sense that there is no reception completed packet. Next, "0" is set in the H bit 232, the C bit 234, and the previous reception command address (LRCA) 236 of all the reception identification tables 230, meaning that there is no reception command table 200 in use.
Finally, the receiving address of the node 3 is stored in the packet reproducing circuit 10.
It is set in the destination comparison circuit 116 of 0 or the like.

【００３８】この状態にて各パケットの受信動作を図14
〜図21のフローチャートを参照して説明する。まず、パ
ケット再生回路100 は、ステップS1にてパケット受信待
ち状態にある。この場合、データメモリ104 の各テーブ
ル200 〜230 は図９の状態である。次に、ステップS2に
移り、パケットを受信したか否かが判定される。ここ
で、最初の固定長パケットF10 をノード１から受信する
と、受信した固定長パケットF10 は、入力バッファ110
に一時格納され、その固定長パケットのヘッダ部がヘッ
ダラッチ回路112 にラッチされ、ステップS3に移る。ス
テップS3では、ヘッダラッチ回路112 にラッチされたヘ
ッダ部が、宛先比較回路114 にて設定された受信宛先ア
ドレスと比較される。この場合、受信宛先がノード３な
ので自局宛のパケットと判断されて、ステップS4に移
る。The receiving operation of each packet in this state is shown in FIG.
This will be described with reference to the flowcharts of FIG. First, the packet reproduction circuit 100 is in a packet reception waiting state in step S1. In this case, the tables 200 to 230 of the data memory 104 are in the state shown in FIG. Next, the process proceeds to step S2, where it is determined whether a packet has been received. Here, when the first fixed-length packet F10 is received from the node 1, the received fixed-length packet F10 is input to the input buffer 110.
The header portion of the fixed-length packet is latched by the header latch circuit 112, and the process proceeds to step S3. In step S3, the header section latched by the header latch circuit 112 is compared with the reception destination address set by the destination comparison circuit 114 . In this case, since the receiving destination is the node 3, it is determined that the packet is addressed to the own station, and the process proceeds to step S4.

【００３９】ステップS4では、パケット再生回路100
は、データメモリ104 の受信コマンドキューポインタテ
ーブル210 から受信コマンド先頭ポインタ(RCHP)212 を
読み出して、その内容を受信コマンド先頭ポインタラッ
チ回路132 にラッチする。次いで、受信したパケットの
ヘッダ部の送信元アドレス(SA)が"1" なので受信識別テ
ーブル230 のアドレスが"RT1" と判定されて（ステップ
S5) 、その内容(Hビット=0、Cビット=0、LRCA=0)を途中ビ
ットラッチ回路152 、チェーンビットラッチ回路154 、
前受信コマンドアドレスラッチ回路134 にそれぞれ読み
出してラッチする（ステップS6) 。In step S4, the packet reproducing circuit 100
Reads the received command head pointer (RCHP) 212 from the received command queue pointer table 210 of the data memory 104, and latches the content in the received command head pointer latch circuit 132. Next, since the source address (SA) in the header of the received packet is "1", the address in the reception identification table 230 is determined to be "RT1" (step
S5), the contents (H bit = 0, C bit = 0, LRCA = 0) are transferred to the intermediate bit latch circuit 152, the chain bit latch circuit 154,
The data is read out and latched by the previous reception command address latch circuit 134 (step S6).

【００４０】次いで、図15に移り、途中ビットラッチ回
路152 の内容が判定されて（ステップS7) 、その内容が
初期設定のままであるので、"0" と判定されて、受信パ
ケットの送信アドレスからのパケットに関しては使用中
の受信コマンドテーブル200はないと判断されてステッ
プS8に移る。ステップS8では、現在受信中のパケットが
使用する受信コマンドテーブル200 は、受信コマンド先
頭ポインタラッチ回路132 の内容が示す受信コマンドテ
ーブル200 なので、受信コマンド先頭ポインタラッチ回
路132 の内容を受信コマンドアドレス作成回路142 に記
憶する。Next, moving to FIG. 15, the contents of the bit latch circuit 152 are determined on the way (step S7), and since the contents remain at the initial setting, it is determined to be "0" and the transmission address of the received packet is determined. It is determined that there is no in-use reception command table 200 for the packet from, and the process moves to step S8. In step S8, since the received command table 200 used by the packet currently being received is the received command table 200 indicated by the contents of the received command head pointer latch circuit 132, the contents of the received command head pointer latch circuit 132 are stored in the received command address generation circuit. Stored in 142.

【００４１】次いで、ステップS10 に移り、次に使用す
る受信コマンドテーブル200 のアドレスは、現在使用中
の第１の受信コマンドテーブル200 の次受信コマンドア
ドレス204 に設定されているので、第１の受信コマンド
テーブル200 が指定されて、そのアドレス作成回路142
の内容"RA1" が示す第１の受信コマンドテーブル200の
次受信コマンドアドレス(NRCA)204 を読み出して、その
内容"RA2" を次受信コマンドアドレスラッチ回路136 に
ラッチする（ステップS11 ）。次に、次受信コマンドア
ドレスラッチ回路136 の内容"RA2" を受信コマンドキュ
ーポインタ210の受信コマンド先頭ポインタ212 へ書き
込む（ステップS12)。Next, the process proceeds to step S10, where the address of the next reception command table 200 to be used next is set to the next reception command address 204 of the currently used first reception command table 200. When the command table 200 is specified, the address creation circuit 142
The next reception command address (NRCA) 204 of the first reception command table 200 indicated by the content "RA1" is read, and the content "RA2" is latched by the next reception command address latch circuit 136 (step S11). Next, the content "RA2" of the next received command address latch circuit 136 is written to the received command head pointer 212 of the received command queue pointer 210 (step S12).

【００４２】続いて図16に移り、受信コマンドアドレス
作成回路142の内容"RA1" が示す受信コマンドテーブル2
00 が指定され（ステップS13)、その受信バッファアド
レス(RBFA)208 の内容(BA10)を読み出して、受信バッフ
ァアドレスラッチ回路128 にラッチし（ステップS14)、
また受信ブロックカウンタ(RBKC)209 の内容"2" を読み
出して受信ブロックカウンタラッチ回路130 にラッチし
（ステップS15)、さらに受信パケット先頭アドレス(RPH
A)202 を読み出して受信パケット先頭アドレスラッチ回
路138 にラッチする（ステップS16)。Subsequently, referring to FIG. 16, the reception command table 2 indicated by the content “RA1” of the reception command address creation circuit 142
00 is specified (step S13), the content (BA10) of the reception buffer address (RBFA) 208 is read out, and latched in the reception buffer address latch circuit 128 (step S14).
Further, the content "2" of the reception block counter (RBKC) 209 is read out and latched by the reception block counter latch circuit 130 (step S15), and further, the reception packet start address (RPH) is read.
A) 202 is read and latched in the received packet head address latch circuit 138 (step S16).

【００４３】次いで、受信した固定長パケットF10 の情
報部308 の内容("D10") を、受信バッファアドレスラッ
チ回路128 の内容"BA10"が示す（ステップS17)受信バッ
ファへ書き込む（ステップS18)。そして、受信バッファ
アドレスラッチ回路128 の内容を受信フレームの情報部
308 の大きさ分だけ更新し、この場合１固定長フレーム
分更新し、その次の受信バッファのアドレス"BA11"を受
信コマンドアドレス作成回路142 の内容"RA1" が示す第
１の受信コマンドテーブル(RC1)200の受信バッファアド
レス (RBFA)208に書き込み（ステップS19)、受信ブロッ
クカウンタラッチ回路130 の内容"2" から減算回路146
を介して１減じて、その内容"1" を受信ブロックカウン
タ(RBKC)209 に書き込む（ステップS20)。Next, the contents ("D10") of the information section 308 of the received fixed-length packet F10 are written into the reception buffer indicated by the contents "BA10" of the reception buffer address latch circuit 128 (step S17) (step S18). Then, the contents of the reception buffer address latch circuit 128 are stored in the information
308, and in this case, is updated by one fixed-length frame, and the next reception buffer address "BA11" is stored in the first reception command table (RA1) indicated by the content "RA1" of the reception command address creation circuit 142. (RC1) 200 is written to the reception buffer address (RBFA) 208 (step S19), and the subtraction circuit 146 is subtracted from the content "2" of the reception block counter latch circuit 130.
, And the content "1" is written into the reception block counter (RBKC) 209 (step S20).

【００４４】次に図17に移って、途中ビットラッチ回路
152 の内容が判定されて（ステップS21)、ステップS22
またはステップS23 へ移る。ここでは途中ビットラッチ
回路152 の内容が"0" なのでステップS22 に移り、チェ
ーンビットラッチ回路154 の内容が判定される。ここで
はチェーンビットラッチ回路154 の内容が"0" なのでス
テップS24 に移り、受信コマンド先頭ポインタラッチ回
路132 の内容"RA1" を受信パケット先頭アドレスラッチ
回路138 にラッチする。Turning next to FIG. 17, a bit latch circuit on the way is shown.
152 is determined (step S21), and step S22 is performed.
Alternatively, the process proceeds to step S23. Here, since the content of the bit latch circuit 152 is "0", the process proceeds to step S22, where the content of the chain bit latch circuit 154 is determined. In this case, since the contents of the chain bit latch circuit 154 are "0", the flow shifts to step S24 to execute the reception command head pointer latch time.
Latch the contents of path 132 "RA1" into the received packet start address
Latch into circuit 138.

【００４５】次に受信パケット先頭アドレスラッチ回路
138 の内容を受信コマンドアドレス作成回路142 の内
容"RA1" が示す（ステップS25)受信コマンドテーブル(R
C1)200の受信パケット先頭ポインタ(RPHA)202 へ書き込
む（ステップS26 ) 。次いで図18に移り、チェーンビッ
トラッチ回路154 の内容が判定されて（ステップS27)、
ここではチェーンビットラッチ回路154 の内容が"0" な
ので、ステップS30 に移り、受信コマンドアドレス作成
回路142 の内容"RA1" が示す第１の受信コマンドテーブ
ル(RC1)200の次受信コマンドアドレス(NRCA)204 に"0"
を書き込む（ステップS31)。これにより、受信コマンド
テーブル(RC1)200には次につながる受信コマンドテーブ
ル200 がないことを示す。Next, the received packet head address latch circuit
138 is indicated by the content "RA1" of the reception command address creation circuit 142 (step S25).
C1) Write the received packet head pointer (RPHA) 202 of 200 (step S26). Next, the processing proceeds to FIG. 18 , where the contents of the chain bit latch circuit 154 are determined (step S27).
Here, since the contents of the chain bit latch circuit 154 are "0", the flow proceeds to step S30, and the next reception command address (NRCA) of the first reception command table (RC1) 200 indicated by the contents "RA1" of the reception command address creation circuit 142. ) 204 to "0"
Is written (step S31). This indicates that the reception command table (RC1) 200 does not include the next reception command table 200.

【００４６】次に、受信パケットのヘッダ部を記憶した
ヘッダラッチ回路112 のモアビットの内容が判定される
（ステップS32)。ここでは、モアビットが"01"、すなわ
ちパケット先頭フレームなので、チェーンビットラッチ
回路154 に"1" を設定して（ステップS33)、受信パケッ
トの送信元アドレス(SA=1)からのパケットに関しては受
信途中のパケットが存在することを示す。Next, the content of the more bit of the header latch circuit 112 storing the header portion of the received packet is determined (step S32). Here, since the more bit is “01”, that is, the first frame of the packet, “1” is set in the chain bit latch circuit 154 (step S33), and the packet from the source address (SA = 1) of the received packet is received. Indicates that an intermediate packet exists.

【００４７】次に、図19に移りステップS34 にて受信ブ
ロックカウンタラッチ回路130 の内容が"0" またはヘッ
ダラッチ回路112 のモアビットが"10"であるか否かが判
定される。ここでは、ラッチ回路130 の内容が"0" また
はモアビットが"10"ではないので、ステップS35 に移
り、途中ビットラッチ回路152 に"1" が設定される。こ
れにより、受信パケットの送信元アドレスからのパケッ
トに関しては使用中の受信コマンドテーブル200 が存在
し、次に送信元アドレス(SA=1)のノードよりパケットを
受信した場合は受信識別テーブル230 の前受信コマンド
アドレス234 の内容が示すアドレスの受信コマンドテー
ブル200 を使用することを示す。Next, referring to FIG. 19, in step S34, it is determined whether the content of the reception block counter latch circuit 130 is "0" or the more bit of the header latch circuit 112 is "10". Here, since the content of the latch circuit 130 is not "0" or the more bit is not "10", the process proceeds to step S35, and "1" is set in the bit latch circuit 152 on the way. As a result, for the packet from the source address of the received packet, there is a receiving command table 200 in use, and when a packet is received next from the node having the source address (SA = 1), the received command table 200 This indicates that the reception command table 200 of the address indicated by the content of the reception command address 234 is to be used.

【００４８】次に途中ビットラッチ回路152 の内容"1"
、チェーンビットラッチ回路154 の内容"1" および受
信コマンドアドレス作成回路142 の内容"RA1" を、受信
パケットのヘッダ部の送信元アドレス(SA=1)に対応した
受信識別テーブル230 のアドレス"RT1" のＨビット、Ｃ
ビット、前受信コマンドアドレス(LRCA)236 に書き込む
ステップS37,S38,S39)。そして、ヘッダラッチ回路112
のモアビット＝"10"、すなわち最終フレームではないこ
とを判定して（ステップS40)、図14のステップS1に戻
り、次パケット受信待ち状態になる。このパケットF10
の受信後のデータメモリ104 の各データテーブル200 〜
230 の内容および受信バッファの状態は図10に示すよう
になる。Next, the contents "1" of the bit latch circuit 152 in the middle
The contents "1" of the chain bit latch circuit 154 and the contents "RA1" of the reception command address creation circuit 142 are converted into the address "RT1" of the reception identification table 230 corresponding to the source address (SA = 1) of the header part of the reception packet. H bit of ", C
Step S37, S38, S39 to write the bit, the previous reception command address (LRCA) 236 ). Then, the header latch circuit 112
Is determined to be not the final frame (step S40), and the process returns to step S1 in FIG. 14 to wait for the next packet. This packet F10
Each data table 200-
The contents of 230 and the state of the reception buffer are as shown in FIG.

【００４９】この状態にて、次にノード３が固定長パケ
ットＦ11をノード１から受信すると（ステップS2) 、ヘ
ッダ部の受信宛先アドレスが３なので自分宛のフレーム
と判断する（ステップS3) 。次いで、受信コマンドキュ
ーポインタテーブル210 の受信コマンド先頭ポインタ(R
CHP)212 を読み出して、その内容"RA2" を受信コマンド
先頭ポインタラッチ回路132 にラッチする（ステップS
4) 。次にヘッダ部の送信元アドレスが(SA=1)なので、
受信識別テーブル230 のアドレスは"RT1" であり（ステ
ップS5) 、その内容を途中ビットラッチ回路152 、チェ
ーンビットラッチ回路154 、前受信コマンドアドレスラ
ッチ回路134 にそれぞれラッチする（ステップS6) 。In this state, when the node 3 next receives the fixed-length packet F11 from the node 1 (step S2), it determines that the frame is addressed to itself because the destination address of the header is 3 (step S3). Next, the reception command head pointer (R
CHP) 212 and the content "RA2" is latched in the received command head pointer latch circuit 132 (step S).
Four) . Next, since the source address of the header is (SA = 1),
The address of the reception identification table 230 is "RT1" (step S5), and the contents are latched in the intermediate bit latch circuit 152, the chain bit latch circuit 154, and the previous reception command address latch circuit 134 (step S6).

【００５０】次いで図15に移り、途中ビットラッチ回路
152 の内容が判定されて（ステップS7) 、ここでは途中
ビットラッチ回路152 の内容が"1" なので、ステップS9
に移る。ステップS9では、受信フレームの送信元アドレ
スからのパケットに関しては使用中の受信コマンドテー
ブル200 が存在すると判断されて、現在受信中の固定長
パケットが使用する受信コマンドテーブル200 は前受信
コマンドアドレスラッチ回路134 の内容が示す第１の受
信コマンドテーブル(RC1)200なので、前受信コマンドア
ドレスラッチ回路134 の内容"RA1" をアドレス作成回路
142 に送る。Turning next to FIG. 15, a bit latch circuit on the way is shown.
The content of the bit 152 is determined (step S7). Since the content of the bit latch circuit 152 is "1" in this case, step S9 is performed.
Move on to In step S9, it is determined that the in-use reception command table 200 exists for the packet from the transmission source address of the reception frame, and the reception command table 200 used by the currently received fixed-length packet is stored in the previous reception command address latch circuit. Since the content of 134 is the first received command table (RC1) 200, the content of the previous received command address latch circuit 134, "RA1", is stored in the address generation circuit.
Send to 142.

【００５１】次に、図16に移って、アドレス作成回路14
2 の内容"RA1" が示す第１の受信コマンドテーブル(RC
1)200を指定して（ステップS13)、その受信バッファア
ドレス(RBFA)208 の内容"BA11"を読み出して受信バッフ
ァアドレスラッチ回路128 にラッチし（ステップS14)、
また受信ブロックカウンタ(RBKC)209 の内容"1" を読み
出して受信ブロックカウンタラッチ回路130 にラッチし
て（ステップS15)、さらに受信パケット先頭アドレス(R
PHA)202 を読み出して受信パケット先頭アドレスラッチ
回路138 にラッチする（ステップS16)。Next, referring to FIG.
1 received command table (RC
1) 200 is specified (step S13), the content "BA11" of the reception buffer address (RBFA) 208 is read and latched by the reception buffer address latch circuit 128 (step S14)
Further, the content "1" of the reception block counter (RBKC) 209 is read out and latched in the reception block counter latch circuit 130 (step S15), and the reception packet start address (R
PHA) 202 is read out and latched in the received packet head address latch circuit 138 (step S16).

【００５２】次に受信した固定長パケットF11 の情報部
308 の内容("BA11")を受信バッファアドレスラッチ回路
128 の内容"BA11"が示す受信バッファのアドレスに書き
込む（ステップS18)。そして、受信バッファアドレスラ
ッチ回路128 の内容"BA11"を受信フレームの情報部の大
きさ分だけ更新し、１固定長フレーム分先のアドレス"B
A12"を受信バッファアドレス(RBFA)に書き込み（ステッ
プS19)、受信ブロックカウンタラッチ回路130 の内容を
減算回路146 を減じて１減じて、その内容"0"を受信ブ
ロックカウンタ(RBKC)209 に書き込む（ステップS20)。
この結果、図11に示すように受信コマンドテーブル(RC
1)200の受信ブロックカウンタ(RBKC)209の内容が"0" と
なり、受信コマンドテーブル(RC1)200にはこれに続く受
信バッファが用意されていないことを示す。Information section of next received fixed length packet F11
308 contents ("BA11") receive buffer address latch circuit
The content is written into the address of the reception buffer indicated by the content "BA11" of 128 (step S18). Then, the content "BA11" of the reception buffer address latch circuit 128 is updated by the size of the information portion of the reception frame, and the address "B" one frame ahead of the fixed length frame is updated.
A12 "is written to the reception buffer address (RBFA) (step S19), the content of the reception block counter latch circuit 130 is reduced by 1 by subtracting the value of the subtraction circuit 146, and the content" 0 "is written to the reception block counter (RBKC) 209. (Step S20).
As a result, as shown in FIG. 11, the reception command table (RC
1) The content of the reception block counter (RBKC) 209 of “200” becomes “0”, indicating that the reception buffer following the reception command table (RC1) 200 is not prepared.

【００５３】次に図17に移り、途中ビットラッチ回路15
2 の内容が判定され（ステップS21)ここではその内容
が"0" ではないので、ステップS23 に移る。ステップS2
3 においては受信フレームのヘッダ部を記憶したヘッダ
ラッチ回路112 のモアビットが判定され、ここではその
内容が"10"ではないので、図19のステップS34 に移る。
ここでは、受信ブロックカウンタラッチ回路130 の内容
が"0" であるので、ステップS36 に移る。ステップS36
では、Ｈビットラッチ回路152 に"0" を設定し、受信フ
レームの送信元アドレスよりのパケットに関しては使用
中の受信コマンドテーブル200 が存在せず、次に同じ送
信元アドレスよりのフレームを受信した場合は受信コマ
ンド先頭ポインタ(RCHP)212 の内容"RA2" が示すアドレ
ス受信コマンドテーブル200 を使用することを示す。次
にステップS37,S38,S39 に移り、Ｈビットラッチ回路15
2 の内容"0" 、Ｃビットラッチ回路154 の内容"1" 、受
信コマンドテーブルアドレス作成回路142 の内容"RA1"
を受信フレームの送信元アドレスに対応した受信識別テ
ーブル230 のアドレス"RT1" のＨビット、Ｃビット、前
受信コマンドアドレス(LRCA)236 にそれぞれ書き込む。
そして、ヘッダラッチ回路112 のモアビット＝"10"、す
なわち受信した固定長パケットが最終フレームではない
ので図14に戻り、次フレーム受信待ち状態（ステップS
1) になる。このときのデータメモリ104 の各データテ
ーブル200 〜230 の内容および受信バッファの状態を図
11に示す。Next, referring to FIG. 17, the bit latch circuit 15
The content of No. 2 is determined (step S21). Since the content is not "0" here, the process proceeds to step S23. Step S2
In step 3, the more bit of the header latch circuit 112 storing the header portion of the received frame is determined. Since the content is not "10" here, the flow shifts to step S34 in FIG.
Here, since the content of the reception block counter latch circuit 130 is "0", the flow proceeds to step S36. Step S36
Then, the H-bit latch circuit 152 is set to "0", the received command table 200 is not used for the packet from the source address of the received frame, and the next frame from the same source address is received. The case indicates that the address reception command table 200 indicated by the content “RA2” of the reception command head pointer (RCHP) 212 is used. Next, the process proceeds to steps S37, S38 and S39, where the H-bit latch circuit 15
2, the content "1" of the C-bit latch circuit 154, the content "RA1" of the reception command table address creation circuit 142.
Is written to the H bit and C bit of the address “RT1” and the previous received command address (LRCA) 236 of the reception identification table 230 corresponding to the source address of the received frame.
Then, since the more bit of the header latch circuit 112 is "10", that is, the received fixed-length packet is not the last frame, the process returns to FIG.
1) At this time, the contents of the data tables 200 to 230 of the data memory 104 and the state of the reception buffer are shown.
See Figure 11.

【００５４】この状態にて、ノード２から固定長パケッ
トF20 がノード３のパケット受信装置に送られてくる
と、この装置は、パケット受信を検出して（ステップS
2) 、ヘッダ部の受信宛先アドレスが"3" なので自分宛
のフレームと判断する（ステップS3) 。次に受信コマン
ド先頭ポインタ(RCHP)212 を読み出してその内容を受信
コマンド先頭ポインタラッチ回路132 にラッチする（ス
テップS4) 。In this state, when the fixed-length packet F20 is sent from the node 2 to the packet receiving device of the node 3, this device detects the reception of the packet (Step S).
2) Since the receiving destination address in the header is "3", it is determined that the frame is addressed to itself (step S3). Next, the received command head pointer (RCHP) 212 is read out and its contents are latched by the received command head pointer latch circuit 132 (step S4).

【００５５】次にヘッダ部の送信元アドレス(SA)が"2"
なので受信識別テーブル230 のアドレスは"RT2" であり
（ステップS5) 、その内容(H=0,C=0,LRCA=0)を途中ビッ
トラッチ回路152 、チェーンビットラッチ回路154 、前
受信コマンドアドレスラッチ回路134 にそれぞれラッチ
する（ステップS6) 。Next, the source address (SA) in the header is "2".
Therefore, the address of the reception identification table 230 is "RT2" (step S5), and the contents (H = 0, C = 0, LRCA = 0) are stored in the middle bit latch circuit 152, the chain bit latch circuit 154, the previous reception command address. The data is latched by the latch circuits 134 (step S6).

【００５６】次に、図15に移りＨビットラッチ回路152
の内容を判定する（ステップS7) 。ここでは、その内容
が"0" なのでステップS8に移る。ステップS8では受信パ
ケットの送信元アドレス(SA=2)からのパケットに関して
は、使用中の受信コマンドテーブル200 はないと判断し
て、現在受信中の固定長パケットF20 が使用する受信コ
マンドテーブル200 は受信コマンド先頭ポインタラッチ
回路132 の内容"RA2"にて示される受信コマンドテーブ
ル(RC2)200なので、受信コマンド先頭ポインタラッチ回
路132 の内容"RA2" を受信コマンドテーブルアドレス作
成回路142 に送る。Turning now to FIG. 15, the H-bit latch circuit 152
Is determined (step S7). Here, since the content is "0", the process proceeds to step S8. In step S8, for the packet from the source address of the received packet (SA = 2), it is determined that there is no in-use reception command table 200, and the reception command table 200 used by the currently received fixed-length packet F20 is Since the reception command table (RC2) 200 is indicated by the contents "RA2" of the reception command head pointer latch circuit 132, the contents "RA2" of the reception command head pointer latch circuit 132 are sent to the reception command table address creation circuit 142.

【００５７】次に使用する受信コマンドテーブル200 の
アドレスは現在使用中の受信コマンドテーブル200 の次
受信コマンドアドレス(NRCA)204 に設定されているの
で、受信コマンドテーブルアドレス作成回路142 の内
容"RA2" が示す（ステップS10)受信コマンドテーブル(R
C2)200の次受信コマンドアドレス(NRCA)204 を読み出し
てその内容"RA3" を次受信コマンドアドレスラッチ回路
136 にラッチする（ステップS11)。次に、次受信コマン
ドアドレスラッチ回路136 の内容"RA3" を受信コマンド
先頭ポインタ(RCHP)212 に書き込む（ステップS12)。Since the address of the next reception command table 200 to be used is set to the next reception command address (NRCA) 204 of the currently used reception command table 200, the content "RA2" of the reception command table address creation circuit 142 is set. (Step S10) indicates the received command table (R
C2) Read the next received command address (NRCA) 204 of 200 and write the contents "RA3" to the next received command address latch circuit.
136 (step S11). Next, the content "RA3" of the next reception command address latch circuit 136 is written into the reception command head pointer (RCHP) 212 (step S12).

【００５８】次いで、図16に移り受信コマンドテーブル
アドレス作成回路142 の内容"RA2"が示す受信コマンド
テーブル(RC2)200を指定して（ステップS13)、その受信
バッファアドレス(RBFA)208 の内容"BA20"を読み出して
受信バッファアドレスラッチ回路128 にラッチし（ステ
ップS14)、受信コマンドテーブル(RC2)200の受信ブロッ
クカウンタ(RBKC)209 の内容"2" を読み出して受信ブロ
ックカウンタラッチ回路130 にラッチし（ステップS1
5)、さらに受信パケット先頭アドレス(RPHA)202を読み
出して受信パケット先頭アドレスラッチ回路138 にラッ
チする（ステップS16)。Next, referring to FIG. 16, the reception command table (RC2) 200 indicated by the contents "RA2" of the reception command table address creation circuit 142 is specified (step S13), and the contents of the reception buffer address (RBFA) 208 are stored. BA20 "is read and latched by the reception buffer address latch circuit 128 (step S14), and the contents" 2 "of the reception block counter (RBKC) 209 of the reception command table (RC2) 200 are read and latched by the reception block counter latch circuit 130. (Step S1
5) Further, the received packet start address (RPHA) 202 is read and latched by the received packet start address latch circuit 138 (step S16).

【００５９】次に受信した固定長パケットF20 の情報部
308 の内容("D20") を受信バッファアドレスラッチ回路
128 の内容"BA20"が示す受信バッファへ書き込む。そし
て受信バッファアドレスラッチ回路128 の内容を受信パ
ケットの情報部の大きさ分だけ更新し、受信コマンドテ
ーブルアドレス作成回路142 の内容"RA2" が示す受信コ
マンドテーブル(RC2)200の受信バッファアドレス(RBFA)
208 に書き込み（ステップS19)、受信ブロックカウンタ
ラッチ回路130 の内容"2" を減算回路146 を介して１減
じて、その内容"1" を同コマンドテーブル(RC2)200の受
信ブロックカウンタ(RBKC)209 に書き込む（ステップS2
0)。Information section of the next received fixed length packet F20
308 contents ("D20") receive buffer address latch circuit
Write to the receive buffer indicated by the content 128 "BA20". Then, the content of the reception buffer address latch circuit 128 is updated by the size of the information part of the received packet, and the reception buffer address (RBFA) of the reception command table (RC2) 200 indicated by the content “RA2” of the reception command table address creation circuit 142 is updated. )
In step 208, the content "2" of the reception block counter latch circuit 130 is reduced by 1 through the subtraction circuit 146, and the content "1" is subtracted from the reception block counter (RBKC) of the command table (RC2) 200. 209 (Step S2
0).

【００６０】次に図17に移り、途中ビットラッチ回路15
2 の判定が行なわれ（ステップS21)ここでは、その内容
が"0" であるのでステップS22 に移る。ステップS22 で
は、チェーンビットラッチ回路154 の内容が判定され、
ここではその内容が"0" なので、ステップS24 に移る。
ステップS24 では受信コマンド先頭ポインタラッチ回路
132 の内容"RA2" を受信パケット先頭アドレスラッチ回
路138 にラッチする。次に受信パケット先頭アドレスラ
ッチ回路138 の内容"RA2" を受信コマンドアドレス作成
回路142 の内容"RA2" が示す（ステップS25)受信コマン
ドテーブル(RC2)200の受信パケット先頭アドレス(RPHA)
202 へ書き込む。Turning next to FIG. 17, the bit latch circuit 15
The determination of 2 is performed (step S21). Here, since the content is "0", the process proceeds to step S22. In step S22, the contents of the chain bit latch circuit 154 are determined,
In this case, the content is "0", so that the process proceeds to step S24.
In step S24, the received command head pointer latch circuit
The content "RA2" of 132 is latched in the received packet head address latch circuit 138. Next, the contents of the received packet head address latch circuit 138, "RA2", are created as a receive command address.
The received packet start address (RPHA) of the received command table (RC2) 200 indicated by the content "RA2" of the circuit 142 (step S25)
Write to 202.

【００６１】次に図18に移り、チェーンビットラッチ回
路154 の判定が行なわれ（ステップS27)、ここではその
内容が"0" なので、ステップS30 へ移る。ステップS30
では受信コマンドアドレス作成回路142 の内容"RA2" が
示す受信コマンドテーブル(RC2)200を指定して、その次
受信コマンドアドレス(NRCA)204 に"0" を書き込み（ス
テップS31)、受信コマンドテーブル(RC2)200には、次に
つながる受信コマンドテーブル200 がないことを示す。Referring next to FIG. 18, the chain bit latch circuit 154 makes a determination (step S27). Since the content is "0" here, the flow proceeds to step S30. Step S30
Then, the reception command table (RC2) 200 indicated by the content "RA2" of the reception command address creation circuit 142 is designated, "0" is written into the next reception command address (NRCA) 204 (step S31), and the reception command table (RC1) is written. RC2) 200 indicates that there is no next received command table 200.

【００６２】次に受信パケットのヘッダ部を記憶したヘ
ッダラッチ回路112 のモアビットが"01"か否かが判定さ
れて（ステップS32)、ここではその内容が"10"なので、
図19に移る。図19のステップS34 ではモアビットが"10"
なので、ステップS36 に移り、途中ビットラッチ回路15
2 に"0" を設定して、受信パケットの送信元アドレス(S
A=2)からのパケットに関しては使用中の受信コマンドテ
ーブル200 が存在せず、次に同じ送信元アドレスからの
パケットを受信した場合は、受信コマンド先頭ポインタ
(RCHP)212 の内容が示すアドレスの受信コマンドテーブ
ル200 を使用することを示す。[0062] is then determined Moabitto whether "01" of the header latch circuit 112 which stores the header portion of the received packet (step S32), where the contents of "10" of the a,
It moves to FIG . In step S34 of FIG. 19, the more bit is "10".
Therefore, the process proceeds to step S36, where the bit latch circuit 15
2 is set to "0" and the source address (S
For the packet from A = 2), there is no receive command table 200 in use, and if a packet from the same source address is received next,
(RCHP) Indicates that the received command table 200 of the address indicated by the content of 212 is to be used.

【００６３】次に途中ビットラッチ回路152 の内容"0"
、チェーンビットラッチ回路154 の内容"0" 、受信コ
マンドテーブルアドレス作成回路142 の内容"RA2" を受
信パケットの送信元アドレス(SA=2)に対応した受信識別
テーブル230 のアドレス"RT2"のＨビット232 、Ｃビッ
ト234 、前受信コマンドアドレス(LRCA)236 にそれぞれ
書き込む（ステップS37,S38,S39)。Next, the contents "0" of the intermediate bit latch circuit 152
The content "0" of the chain bit latch circuit 154 and the content "RA2" of the reception command table address creation circuit 142 are set to the H of the address "RT2" of the reception identification table 230 corresponding to the source address (SA = 2) of the received packet. The data is written to the bit 232, the C bit 234, and the previous reception command address (LRCA) 236 , respectively (steps S37, S38, S39) .

【００６４】次にステップS40 に進み、ヘッダラッチ回
路112 にラッチしたパケットのモアビットが"10"すなわ
ち再生パケットの最終フレームなので、図20のステップ
S400に移る。ステップS400では、受信コマンドテーブル
アドレス作成回路142 の内容"RA2" が示す受信コマンド
テーブル(RC2)200を指定する。そして、その受信パケッ
ト先頭アドレス(RPHA)202 の内容"RA2" を読み出して受
信パケット先頭アドレスラッチ回路138 にラッチし（ス
テップS41 ）、現在受信中のパケットの先頭フレームを
受信したときに使用した受信コマンドテーブル200 のア
ドレスが"RA2"である受信コマンドテーブル(RC2)200で
あることを示す。[0064] Then the process proceeds to step S40, Moabitto packet latched to the header latch circuit 112 is "10" that is, final frame of the playback packet, the steps of FIG. 20
Move to S400 . In step S400 , a reception command table (RC2) 200 indicated by the content "RA2" of the reception command table address creation circuit 142 is designated. Then, the content “RA2” of the received packet start address (RPHA) 202 is read and received.
The received command is latched by the received packet head address latch circuit 138 (step S41), and the received command table 200 used when the head frame of the packet currently being received is received has the address "RA2" in the received command table (RC2) 200. Indicates that there is.

【００６５】次に受信パケット先頭アドレスラッチ回路
138 の内容"RA2" が示す（ステップS42)受信コマンドテ
ーブル(RC2)200の次受信パケットアドレス(NRPA)201
に"0"を書き込み（ステップS43)、先頭フレームが受信
コマンドテーブル(RC2)200を使用したパケットが受信完
了したパケットの最終であることを示す。次に、受信パ
ケット最終ポインタ(RPTP)224 を読み出してその内容"
0" を受信パケット最終ポインタラッチ回路150 にラッ
チし（ステップS44 ）、受信パケット先頭ポインタ(RPH
P)を読み出してその内容"0" を受信パケット先頭ポイン
タラッチ回路148 にラッチする（ステップS45)。Next, a received packet head address latch circuit
The next received packet address (NRPA) 201 of the received command table (RC2) 200 indicated by the content "RA2" of the 138 (step S42)
Is written (step S43), and the first frame indicates that the packet using the reception command table (RC2) 200 is the end of the packet whose reception has been completed. Next, the received packet last pointer (RPTP) 224 is read and the content is read.
0 "is latched in the received packet end pointer latch circuit 150 (step S44), and the received packet head pointer (RPH
P) is read out and its content "0" is latched in the received packet head pointer latch circuit 148 (step S45).

【００６６】次に図21に移り、受信パケット先頭ポイン
タラッチ回路148 の内容が"0" なので（ステップS46)、
受信コマンド先頭アドレスラッチ回路140 の内容"RA2"
を受信パケット先頭ポインタ(RPHP)222 と受信パケット
最終ポインタ(RPTP)224 に書き込む（ステップS47,S5
0)。これにより、受信完了したパケットの先頭パケット
の受信コマンドテーブル200 のアドレスは"RA2" であ
り、受信完了したパケットの最終パケットの受信コマン
ドテーブル200 のアドレスも"RA2" であることを示す。
次にチェーンビットラッチ回路154 に"0" を設定して
（ステップS51)、受信パケットの送信元アドレス(SA=2)
からのパケットに関しては受信途中のパケットが存在し
ないことを示す。そして、送信元アドレスに対応したア
ドレスの受信識別テーブル230 のＨビット232 に途中ビ
ットラッチ回路152 の内容"0" を書き込み、Ｃビット23
4 にチェーンビットラッチ回路154 の内容"0" を書き込
み、さらに、前受信コマンドアドレス(LRCA)236 に"0"
を書き込んで、受信識別テーブル230 を初期化して、送
信元アドレス(SA=2)のノードからのパケット受信動作を
終了し、次のフレームの受信待ち状態になる。この状態
におけるデータメモリ104の各データテーブル200 〜230
の内容および受信バッファの状態を図12に示す。Referring next to FIG. 21, since the content of the received packet head pointer latch circuit 148 is "0" (step S46),
Contents of received command start address latch circuit 140 "RA2"
Is written into the received packet start pointer (RPHP) 222 and the received packet end pointer (RPTP) 224 (steps S47 and S5).
0). This indicates that the address of the reception command table 200 of the first packet of the packet whose reception has been completed is "RA2", and that the address of the reception command table 200 of the last packet of the packet whose reception has been completed is also "RA2".
Next, "0" is set in the chain bit latch circuit 154 (step S51), and the source address of the received packet (SA = 2)
Indicates that there is no packet being received. Then, the content “0” of the bit latch circuit 152 is written into the H bit 232 of the reception identification table 230 of the address corresponding to the source address, and the C bit 23 is written.
4 is written with the contents "0" of the chain bit latch circuit 154, and "0" is written to the previous reception command address (LRCA) 236.
Is written to initialize the reception identification table 230, end the packet reception operation from the node of the source address (SA = 2), and wait for the reception of the next frame. Each data table 200 to 230 of the data memory 104 in this state
FIG. 12 shows the contents of the reception buffer and the state of the reception buffer.

【００６７】この状態にて、ノード３のパケット受信装
置が前々回の固定長パケットF11 に続く固定長パケット
Ｆ12をノード１から受信すると、上記と同様に、この装
置はパケット受信を検出し（ステップS2) 、ヘッダ部の
受信宛先アドレス(DA)が"3"なので、自分宛のパケット
と判断する（ステップS3) 。次に受信コマンドキューポ
インタテーブル210 の受信コマンド先頭ポインタ(RCHP)
212 を読み出して、その内容"RA3" を受信コマンド先頭
ポインタラッチ回路132 にラッチする。次にヘッダ部の
送信元アドレス(SA)が"1" なので、受信識別テーブル23
0 のアドレスが"RT1" であり（ステップS5) 、その内容
（Ｈビット="0"、 Ｃビット="1"、前受信コマンドアドレ
ス(LRCA)="RA1") を途中ビットラッチ回路152 、チェー
ンビットラッチ回路154 、前受信コマンドアドレスラッ
チ回路134 にそれぞれラッチする（ステップS6) 。In this state, when the packet receiving device of the node 3 receives the fixed-length packet F12 following the fixed-length packet F11 two times before from the node 1, the device detects the packet reception as described above (step S2). Since the destination address (DA) in the header is "3", it is determined that the packet is addressed to itself (step S3). Next, the reception command head pointer (RCHP) in the reception command queue pointer table 210
212 is read, and the content "RA3" is latched in the received command head pointer latch circuit 132. Next, since the source address (SA) in the header is "1", the reception identification table 23
The address of "0" is "RT1" (step S5), and its contents (H bit = "0", C bit = "1", previous reception command address (LRCA) = "RA1") are stored in the middle bit latch circuit 152, The chain bit latch circuit 154 latches in the previous reception command address latch circuit 134 (step S6).

【００６８】次いで、図15に移り、ステップS7において
途中ビットラッチ回路152 の内容が"0" なので、受信パ
ケットの送信元アドレス(SA=1)からのパケットに関して
は使用中の受信コマンドテーブル200 はないと判断し
て、ステップS8に進み、現在受信中の固定長パケットが
使用する受信コマンドテーブル200 は受信コマンド先頭
ポインタラッチ回路132 の内容"RA3" が示す受信コマン
ドテーブル200 なので、受信コマンド先頭ポインタラッ
チ回路の内容"RA3" を受信コマンドテーブルアドレス作
成回路142 に送る。Next, referring to FIG. 15, since the contents of the intermediate bit latch circuit 152 are "0" in step S7, the received command table 200 in use for the packet from the source address (SA = 1) of the received packet is It is determined that there is no received command, and the process proceeds to step S8. Since the received command table 200 used by the currently received fixed-length packet is the received command table 200 indicated by the content "RA3" of the received command head pointer latch circuit 132, the received command head pointer The contents "RA3" of the latch circuit are sent to the reception command table address creation circuit 142.

【００６９】次に使用する受信コマンドテーブル200 の
アドレスは現在使用中の受信コマンドテーブル200 の次
受信コマンドアドレス(NRCA)204 に設定されているの
で、受信コマンドテーブルアドレス作成回路142 の内
容"RA3" が示す受信コマンドテーブル(RC3) 200 を指定
して（ステップS10)、その次受信コマンドアドレス(NRC
A)204 を読み出して、その内容"RA4" を次受信コマンド
アドレスラッチ回路136 にラッチする（ステップS11)。
次に次受信コマンドアドレスラッチ回路136 の内容"RA
4" を受信コマンド先頭ポインタ(RCHP)へ書き込む（ス
テップS12)。Since the address of the next used reception command table 200 is set to the next reception command address (NRCA) 204 of the currently used reception command table 200, the content "RA3" of the reception command table address creation circuit 142 is set. Is specified (step S10), and the next received command address (NRC
A) 204 is read out and its content "RA4" is latched in the next received command address latch circuit 136 (step S11).
Next, the content of the next reception command address latch circuit 136 "RA
4 "is written to the received command head pointer (RCHP) (step S12).

【００７０】次に、図16に移り、受信コマンドテーブル
アドレス作成回路142 の内容"RA3"が示す受信コマンド
テーブル(RC3)200を指定して（ステップS13)、その受信
バッファアドレス(RBFA)208 の内容"BA30"を読み出して
受信バッファアドレスラッチ回路128 にラッチして（ス
テップS14)、また受信ブロックカウンタ(RBKC)209 の内
容"2" を読み出して受信ブロックカウンタラッチ回路13
0 にラッチして（ステップS15)、さらに同受信コマンド
テーブル(RC3)200の受信パケット先頭アドレス(RPHA)を
読み出して受信パケット先頭アドレスラッチ回路138 に
ラッチする（ステップS16)。Next, referring to FIG. 16, the reception command table (RC3) 200 indicated by the contents "RA3" of the reception command table address creation circuit 142 is designated (step S13), and the reception buffer address (RBFA) 208 The content "BA30" is read and latched by the reception buffer address latch circuit 128 (step S14), and the content "2" of the reception block counter (RBKC) 209 is read and the reception block counter latch circuit 13 is read.
The received packet start address (RPHA) of the received command table (RC3) 200 is read out and latched by the received packet start address latch circuit 138 (step S16).

【００７１】次に、受信した固定長フレーム(F12) の情
報部308 の内容("D12") を受信バッファアドレスラッチ
回路128 の内容"BA30"が示す（ステップS17)受信バッフ
ァへ書き込む（ステップS18)。そして、受信バッファア
ドレスラッチ回路128 の内容を受信パケットの情報部30
8 の大きさ分だけ更新して、その内容"BA31"を受信コマ
ンドテーブルアドレス作成回路142 の内容"RA3" が示す
受信コマンドテーブル(RC3)200の受信バッファアドレス
(RBFA)208 に書き込み（ステップS19)、次いで受信ブロ
ックカウンタラッチ回路130 の内容を減算回路144 を介
して１減じて、その内容"1" を同コマンドテーブル(RC
3)200の受信ブロックカウンタ(RBKC)209へ書き込む（ス
テップS20)。Next, the contents ("D12") of the information section 308 of the received fixed-length frame (F12) are written into the reception buffer indicated by the contents "BA30" of the reception buffer address latch circuit 128 (step S17) (step S18). ). Then, the contents of the receiving buffer address latch circuit 128 are stored in the information
8 and updates the content “BA31” to the receive buffer address of the receive command table (RC3) 200 indicated by the content “RA3” of the receive command table address creation circuit 142.
(RBFA) 208 (step S19), then the content of the reception block counter latch circuit 130 is reduced by 1 via the subtraction circuit 144, and the content "1" is stored in the command table (RC
3) Write into the reception block counter (RBKC) 209 of 200 (step S20).

【００７２】次に図17のステップS21 に移り、途中ビッ
トラッチ回路152 の内容が"0" であることが判定され、
続いてステップS22 にてチェーンビットラッチ回路154
の内容が"1" であることが判定される。ここで、前受信
コマンドアドレスラッチ回路134 の内容"RA1" が示す受
信コマンドテーブル(RC1)200を指定して（ステップS24
1）、その受信パケット先頭アドレス(RPHA)202 の内容
を受信パケット先頭アドレスラッチ回路138 にラッチす
る（ステップS242) 。そして、ステップS25 では受信パ
ケット先頭アドレスラッチ回路138 の内容"RA1" を受信
コマンドアドレス回路の内容"RA3" が示す受信コマンド
テーブル(RC3)200の受信パケット先頭アドレス(RPHA)20
2 へ書き込み（ステップS26)、現在受信中のパケットの
先頭フレームが受信したときに使用した受信コマンドテ
ーブル200 のアドレス"RA1" であることを示す。Next, the flow shifts to step S21 in FIG. 17, where it is determined that the content of the bit latch circuit 152 is "0".
Subsequently, in step S22, the chain bit latch circuit 154
It Ru is determined which is the content is "1". Here, before receiving
The reception indicated by the content "RA1" of the command address latch circuit 134
Specify the communication command table (RC1) 200 (step S24
1), the contents of the received packet start address (RPHA) 202
Is latched in the received packet head address latch circuit 138.
(Step S242). Then, in step S25, the reception
Receives the contents "RA1" of the packet head address latch circuit 138
Received packet start address (RPHA) 20 of the received command table (RC3) 200 indicated by the content "RA3" of the command address circuit
2 (step S26), indicating that the first frame of the packet currently being received is the address "RA1" of the reception command table 200 used when the packet was received.

【００７３】次に図18に移り、チェーンビットラッチ回
路154 の内容が"1" であるので（ステップS27)、受信コ
マンド先頭ポインタラッチ回路132 の内容"RA3" を前受
信コマンドアドレスラッチ回路134 の内容"RA1" が示す
（ステップS28)受信コマンドテーブル(RC1)200の次受信
コマンドアドレス(NRCA)204 へ書き込んで（ステップS2
9)、現在受信中のパケットにおいて前回パケットを受信
したときに使用した第１の受信コマンドテーブル(RC1)
200 の次に使用した受信コマンドテーブル200は第３の
受信コマンドテーブル(RC3)200であることを示す。Next, referring to FIG. 18, since the content of the chain bit latch circuit 154 is "1" (step S27), the content "RA3" of the received command head pointer latch circuit 132 is stored in the previous received command address latch circuit 134 . The content is written into the next reception command address (NRCA) 204 of the reception command table (RC1) 200 indicated by the content "RA1" (step S28) (step S2).
9), the first received command table (RC1) used when the previous packet was received in the packet currently being received
200 indicates that the received command table 200 used is the third received command table (RC3) 200.

【００７４】次に、受信コマンドテーブルアドレス作成
回路142 の内容"RA3" の示す（ステップS30)受信コマン
ドテーブル(RC3)200の次受信コマンドアドレス(NRCA)20
4 に"0" を書き込んで（ステップS31)、受信コマンドテ
ーブル(RC3)200には次につながる受信コマンドテーブル
200 がないことを示す。次に受信パケットのヘッダ部を
記憶したヘッダラッチ回路112 のモアビットが"10"なの
で（ステップS32、ステップS34)、途中ビットラッチ回路
152 に"0" を設定して（ステップS36)、受信パケットの
送信元アドレス(SA=1)からのパケットに関しては使用中
の受信コマンドテーブルRCが存在せず、次に同じ送信ア
ドレスよりのフレームを受信した場合は受信コマンド先
頭ポインタ(RCHP)212 の内容が示すアドレスの受信コマ
ンドテーブル200 を使用することを示す。Next, the next reception command address (NRCA) 20 of the reception command table (RC3) 200 indicated by the content "RA3" of the reception command table address creation circuit 142 (step S30).
"0" is written in step 4 (step S31), and the next received command table is stored in the received command table (RC3) 200.
Indicates that there is no 200. Next, since the more bit of the header latch circuit 112 storing the header portion of the received packet is "10" (steps S32 and S34), the bit latch circuit in the middle is used.
152 is set to "0" (step S36), and for the packet from the source address of the received packet (SA = 1), there is no receiving command table RC in use, and the next frame from the same transmission address Command is received when
This indicates that the reception command table 200 of the address indicated by the content of the head pointer (RCHP) 212 is to be used.

【００７５】次に途中ビットラッチ回路152 の内容"0"
、チェーンビットラッチ回路154 の内容"1" 、受信コ
マンドアドレス作成回路142 の内容"RA3" を受信パケッ
トの送信元アドレス(SA=1)に対応した受信識別テーブル
230 のアドレス"RT1" のＨビット232 、Ｃビット234 、
前受信コマンドアドレス(LRCA)236 にそれぞれ書き込む
（ステップS37,S38,S39)。Next, the contents "0" of the bit latch circuit 152 in the middle
, The contents of the chain bit latch circuit 154 "1", the received co
The contents "RA3" of the command address generation circuit 142 are stored in the reception identification table corresponding to the source address (SA = 1) of the received packet.
H bit 232, C bit 234 of 230 address "RT1",
Each is written to the previous reception command address (LRCA) 236 (steps S37, S38, S39).

【００７６】次にヘッダラッチ回路112 のモアビット
が"10"、すなわちパケットの最終フレームなので（ステ
ップS40)図20のステップS400に移る。ここでは受信コマ
ンドアドレス作成回路142 の内容"RA3" が示す受信コマ
ンドテーブル(RC3)200の受信パケット先頭ポインタ(RPH
A)202 の内容"RA1" を読み出して受信コマンド先頭アド
レスラッチ回路140 にラッチして（ステップS41)、現在
受信中のパケットの先頭フレームを受信したときに使用
した受信コマンドテーブル200 のアドレスが"RA1" であ
る受信コマンドテーブル(RC1)200であることを示す。Next, since the more bit of the header latch circuit 112 is "10", that is, the last frame of the packet (step S40), the flow shifts to step S400 in FIG. Here is the received frame
Of the received packet start pointer (RPH) of the received command table (RC3) 200 indicated by the content "RA3" of the command address creation circuit 142.
A) The content "RA1" of 202 is read out and latched by the reception command start address latch circuit 140 (step S41), and the address of the reception command table 200 used when the head frame of the packet currently being received is received is " RA1 "is the received command table (RC1) 200.

【００７７】次に受信コマンド先頭アドレスラッチ回路
140 の内容"RA1" が示す（ステップS42)受信コマンドテ
ーブル(RC1)200の次受信パケットアドレス(NRPA)201
に"0"を書き込み（ステップS43)、先頭フレームにて使
用した第１の受信コマンドテーブル(RC1) 200 に続く、
この第３の固定長パケットが受信完了したパケットの最
終であることを示す。次に受信パケット最終ポインタ(R
PTP)224 を読み出してその内容"RA2" を受信パケット最
終ポインタラッチ回路150 にラッチし（ステップS44)、
次いで受信パケット先頭ポインタ(RPHP)222 を読み出し
てその内容"RA2"を受信パケット先頭ポインタラッチ回
路148 にラッチする（ステップS45)。Next, the received command head address latch circuit
The next received packet address (NRPA) 201 of the received command table (RC1) 200 indicated by the content "RA1" of 140 (step S42)
Is written (step S43), following the first received command table (RC1) 200 used in the first frame.
This indicates that the third fixed-length packet is the last packet that has been received. Next, the received packet last pointer (R
PTP) 224, and the content "RA2" is latched by the received packet final pointer latch circuit 150 (step S44),
Next, the received packet head pointer (RPHP) 222 is read, and the content “RA2” is latched by the received packet head pointer latch circuit 148 (step S45).

【００７８】次に、図21のステップS46 に進み、このス
テップでは受信パケット先頭ポインタラッチ回路148 の
内容が"0" ではないので、ステップS48 に移り、受信コ
マンド先頭アドレスラッチ回路140 の内容"RA1" を受信
パケット最終ポインタラッチ回路の内容"RA2" が示す受
信コマンドテーブル(RC2) の次受信パケットアドレス(N
RPA)201 へ書き込み（ステップS49)、パケットF20 が使
用した受信コマンドテーブル(RC2)200の次に受信完了し
たパケットF12 が第１の受信コマンドテーブル(RC1)200
を使用したパケットに続くパケットであることを示す。[0078] Then, the process proceeds to step S46 of FIG. 21, since the contents of the received packet head pointer latch circuit 148 in step is not "0", the flow proceeds to step S48, the received co
The contents of the command start address latch circuit 140, "RA1", and the contents of the received packet end pointer latch circuit, "RA2", indicate the next received packet address (N
RPA) 201 (step S49), the received command table (RC2) 200 used by the packet F20 and the packet F12 that has been completely received next to the first received command table (RC1) 200
Indicates that the packet follows the packet using.

【００７９】次に受信コマンド先頭アドレスラッチ回路
140 の内容"RA1" を受信パケット最終ポインタ(RPTP)へ
書き込んで（ステップS50)、受信完了したパケットのう
ち最終パケットの受信コマンドテーブル200 のアドレス
は"RA1" であることを示す。次にチェーンビットラッチ
回路154 に"0" を設定して（ステップS51)、受信パケッ
トの送信元アドレス(SA=1)からのパケットに関しては、
受信途中のパケットが存在しないことを示す。Next, the received command head address latch circuit
The content "RA1" of 140 is written into the received packet final pointer (RPTP) (step S50), indicating that the address of the last packet of the received packet in the received command table 200 is "RA1". Next, "0" is set to the chain bit latch circuit 154 (step S51), and for the packet from the source address (SA = 1) of the received packet,
Indicates that there is no packet being received.

【００８０】そして送信元アドレス(SA=1)に対応したア
ドレス"RT1" の受信テーブル230 のＨビット232 に途中
ビットラッチ回路152 の内容"0" を書き込み、Ｃビット
234にチェーンビットラッチ回路154 の内容"0" を書き
込み、さらに前受信コマンドアドレス(LRCA)236 に"0"
を書き込んで（ステップS52 ）受信テーブル230 を初期
化して、送信元アドレス(SA=1)のノードからのパケット
受信動作を終了し、次フレームの受信待状態になる。こ
のときのデータメモリ104 の各データテーブル230 〜23
0 の内容および受信バッファの状態を図13に示す。Then, the content “0” of the bit latch circuit 152 is written into the H bit 232 of the reception table 230 of the address “RT1” corresponding to the source address (SA = 1), and the C bit
The content “0” of the chain bit latch circuit 154 is written to 234, and “0” is written to the previous reception command address (LRCA) 236.
Is written (step S52), the reception table 230 is initialized, the packet reception operation from the node of the transmission source address (SA = 1) is completed, and the reception standby state for the next frame is set. At this time, each data table 230 to 23 of the data memory 104
FIG. 13 shows the contents of 0 and the state of the reception buffer.

【００８１】このようにして、複数の局から送信された
固定長パケットをハード的に送信元別に元の形態のパケ
ットに再生して、この再生したパケットをパケット形態
端末または既存のパケット交換網に送出していく。この
場合、制御プロセッサ102 は受信完了したパケットがあ
るか否かを判断するために受信パケットキューポインタ
テーブル220 の受信パケット先頭ポインタ(RPHP)222 を
定周期で読みに行く。受信パケット先頭ポインタ(RPHP)
222 の内容が"0" であれば、受信完了したパケットは存
在しないとみなす。受信パケット先頭ポインタ(RPHP)22
2 の内容が"0"でなければ、受信完了したパケットすな
わち再生完了したパケットが存在することがわかる。た
とえば上記動作例の場合、図13に示すように受信パケッ
トキューポインタテーブル220 の受信パケット先頭ポイ
ンタ(RPHP)222 の内容を読み、その内容が"RA2" なの
で、"RA2" が示す第２の受信コマンドテーブル(RC2)200
の次受信コマンドアドレス(NRCA)204 を読んで、この次
受信コマンドアドレス(NRCA)204 の内容が"0" なので、
受信コマンドテーブル(RC2)200の受信バッファ先頭アド
レス(RBHA)206 の内容"BA20"と受信バッファアドレス(R
BFA)208 の内容"BA21"と間にて指定された受信バッファ
のアドレスに書き込まれているデータが再生パケットで
あることが判断される。In this way, fixed-length packets transmitted from a plurality of stations are reproduced in hardware into original packets for each transmission source, and the reproduced packets are transmitted to a packet-type terminal or an existing packet switching network. Send out. In this case, the control processor 102 reads the received packet head pointer (RPHP) 222 of the received packet queue pointer table 220 at regular intervals in order to determine whether there is a packet whose reception has been completed. Received packet start pointer (RPHP)
If the content of 222 is "0", it is assumed that the packet that has been received is not present. Received packet start pointer (RPHP) 22
If the content of 2 is not "0", it is understood that there is a packet whose reception has been completed, that is, a packet whose reproduction has been completed. For example, in the case of the above operation example, as shown in FIG. 13, the content of the received packet head pointer (RPHP) 222 of the received packet queue pointer table 220 is read, and since the content is "RA2", the second reception indicated by "RA2" is performed. Command table (RC2) 200
The next reception command address (NRCA) 204 is read and the content of this next reception command address (NRCA) 204 is "0".
The contents "BA20" of the reception buffer start address (RBHA) 206 of the reception command table (RC2) 200 and the reception buffer address (R
It is determined that the data written to the address of the reception buffer specified between the content "BA21" of the BFA) 208 is a reproduced packet.

【００８２】また、その次に受信完了したパケットは、
始めに受信完了したパケットに対応する受信コマンドテ
ーブル200 たとえば第２のテーブルRC2 の次受信パケッ
トアドレス(NRPA)の内容"RA1" が示す受信コマンドテー
ブル(RC1)200を先頭の受信コマンドテーブル200 とする
再生パケットであり、この場合受信コマンドテーブル(R
C1)200の次受信コマンドアドレス(NRCA)204 が"RA3" な
ので、受信コマンドテーブル(RC1)200の受信バッファ先
頭アドレス(RBHA)206 の内容"BA10"と受信バッファアド
レス(RBFA)208 の内容"BA12"との間にて指定される受信
バッファのアドレスに書き込まれているデータ、および
受信コマンドテーブル(RC3)200の受信バッファ先頭アド
レス(RBHA)206 の内容"BA30"と受信バッファアドレス(R
BFA)208の内容"BA31"との間に書き込まれているデータ
が連続する再生パケットであることが判断できる。そし
て、その次に受信完了したパケットは受信コマンドテー
ブル(RC1)200の次受信パケットアドレス(NRPA)が"0" な
ので存在しないと判断される。すなわち受信コマンドテ
ーブル(RC1) を使用したパケットが受信完了したパケッ
トのうち最終であると判断される。The next packet that has been received is:
The reception command table 200 corresponding to the packet which has been received first, for example, the reception command table (RC1) 200 indicated by the content "RA1" of the next reception packet address (NRPA) of the second table RC2 is set as the first reception command table 200. This is a playback packet, and in this case, the received command table (R
C1) Since the next reception command address (NRCA) 204 of 200 is "RA3", the contents of the reception buffer start address (RBHA) 206 of the reception command table (RC1) 200 "BA10" and the contents of the reception buffer address (RBFA) 208 " The data written to the address of the receive buffer specified between "BA30" and the contents "BA30" of the receive buffer start address (RBHA) 206 of the receive command table (RC3) 200 and the receive buffer address (R
It can be determined that the data written between the content “BA31” of the BFA) 208 is a continuous reproduced packet. Then, since the next received packet address (NRPA) of the received command table (RC1) 200 is "0", it is determined that there is no packet that has been received next. That is, it is determined that the packet using the reception command table (RC1) is the last of the packets that have been received.

【００８３】このように、制御プロセッサ102 は固定長
パケットの受信後に、その再生パケットをアクセスする
だけであり、固定長パケットの受信時には、パケット再
生回路100 の複数のラッチ回路およびアドレス作成回路
の動作にてハード的にパケットの再生を行なっていくの
で、制御プロセッサのプログラム制御に依存している場
合に比べてそのパケットの再正を高速に行なうことがで
きる。したがって、固定長パケットによって受信量が一
時的に増加した場合でも、複数の局からパケットが送信
された場合でも、即座に応答することができる。As described above, the control processor 102 merely accesses the reproduced packet after receiving the fixed-length packet. When the fixed-length packet is received, the control processor 102 operates the plurality of latch circuits and the address generation circuit of the packet reproducing circuit 100. , The packet is reproduced in a hardware manner, so that the packet can be re-corrected at a higher speed than in the case where the packet is relied on the program control of the control processor. Therefore, it is possible to respond immediately even when the reception amount is temporarily increased due to the fixed-length packet or when packets are transmitted from a plurality of stations.

【００８４】なお、本実施例では、ATM 網を介して固定
長パケットが伝送されてくる場合を説明したが、これに
限定されるものではなく、たとえば高速な処理装置を用
いた高速パケット網などの実時間性に優れた交換網でよ
く、特に本発明では固定長パケットを受信する通信機器
に適用可能である。また、動作例では、２局から受信す
る場合を例に挙げて説明したが、その数は任意でよく、
また、固定長パケットの連続する再生パケットの長さも
任意でよい。In this embodiment, the case where fixed-length packets are transmitted via the ATM network has been described. However, the present invention is not limited to this. For example, a high-speed packet network using a high-speed processing device is used. A switching network having excellent real-time performance may be used. In particular, the present invention is applicable to a communication device that receives fixed-length packets. Further, in the operation example, the case of receiving from two stations has been described as an example, but the number may be arbitrary,
In addition, the length of the continuous reproduction packet of the fixed length packet may be arbitrary.

【００８５】[0085]

【発明の効果】以上説明したように本発明のパケット交
換方式およびパケット受信装置によれば、固定長パケッ
トにて送信された複数のパケットを複数のラッチ回路お
よびアドレス作成手段によりハード的に送信元別にパケ
ットに再生するため、ソフトが発信元の情報形態で処理
することができ、パケットの処理速度が従来のソフトウ
ェアによるパケット交換方式より大幅に高速化される。As described above, according to the packet switching system and the packet receiving apparatus of the present invention, a plurality of packets transmitted as fixed-length packets can be transmitted to a source by hardware using a plurality of latch circuits and address creation means. Separately, since the packet is reproduced, the software can process the packet in the information format of the transmission source, and the processing speed of the packet is greatly increased as compared with the packet switching method using the conventional software.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明によるパケット交換方式が適用されるパ
ケット受信装置の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a packet receiving apparatus to which a packet switching system according to the present invention is applied.

【図２】本実施例のパケット受信装置におけるデータメ
モリに設定される受信コマンドテーブルの構成を示す領
域図である。FIG. 2 is an area diagram showing a configuration of a reception command table set in a data memory in the packet reception device according to the embodiment.

【図３】本実施例のパケット受信装置におけるデータメ
モリに設定される受信コマンドキューポインタテーブル
の構成を示す領域図である。FIG. 3 is an area diagram showing a configuration of a reception command queue pointer table set in a data memory in the packet receiving device of the present embodiment.

【図４】本実施例のパケット受信装置におけるデータメ
モリに設定される受信パケットキューポインタテーブル
の構成を示す領域図である。FIG. 4 is an area diagram showing a configuration of a received packet queue pointer table set in a data memory in the packet receiving device of the present embodiment.

【図５】本実施例のパケット受信装置におけるデータメ
モリに設定される受信識別テーブルの構成を示す領域図
である。FIG. 5 is an area diagram showing a configuration of a reception identification table set in a data memory in the packet receiving device of the present embodiment.

【図６】本実施例によるパケット交換方式にて伝送され
る固定長パケットの構成を示す信号構造図である。FIG. 6 is a signal structure diagram showing a configuration of a fixed-length packet transmitted by the packet switching system according to the embodiment.

【図７】本実施例におけるパケット交換方式の動作例を
示す方式図である。FIG. 7 is a system diagram showing an operation example of a packet switching system in the embodiment.

【図８】本実施例におけるパケット交換方式の動作例に
使用される固定長パケットの内容を示すフォーマット図
である。FIG. 8 is a format diagram showing contents of a fixed-length packet used in an operation example of the packet switching system in the embodiment.

【図９】本実施例における各テーブルおよび受信バッフ
ァの初期設定を示す図である。FIG. 9 is a diagram showing initial settings of each table and a reception buffer in the embodiment.

【図１０】本実施例において第１の固定長パケットを受
信した場合の各テーブルおよび受信バッファの状態を示
す図である。FIG. 10 is a diagram illustrating a state of each table and a reception buffer when a first fixed-length packet is received in the embodiment.

【図１１】本実施例において第２の固定長パケットを受
信した場合の各テーブルおよび受信バッファの状態を示
す図である。FIG. 11 is a diagram illustrating a state of each table and a reception buffer when a second fixed-length packet is received in the embodiment.

【図１２】本実施例において第３の固定長パケットを受
信した場合の各テーブルおよび受信バッファの状態を示
す図である。FIG. 12 is a diagram illustrating a state of each table and a reception buffer when a third fixed-length packet is received in the present embodiment.

【図１３】本実施例において第４の固定長パケットを受
信した場合の各テーブルおよび受信バッファの状態を示
す図である。FIG. 13 is a diagram illustrating a state of each table and a reception buffer when a fourth fixed-length packet is received in the present embodiment.

【図１４】本実施例におけるパケット受信装置の動作を
説明するためのフローチャートである。FIG. 14 is a flowchart for explaining the operation of the packet receiving device in the embodiment.

【図１５】本実施例におけるパケット受信装置の動作を
説明するためのフローチャートである。FIG. 15 is a flowchart for explaining the operation of the packet receiving device in the embodiment.

【図１６】本実施例におけるパケット受信装置の動作を
説明するためのフローチャートである。FIG. 16 is a flowchart for explaining the operation of the packet receiving device in the present embodiment.

【図１７】本実施例におけるパケット受信装置の動作を
説明するためのフローチャートである。FIG. 17 is a flowchart for explaining the operation of the packet receiving device in the embodiment.

【図１８】本実施例におけるパケット受信装置の動作を
説明するためのフローチャートである。FIG. 18 is a flowchart for explaining the operation of the packet receiving device in the present embodiment.

【図１９】本実施例におけるパケット受信装置の動作を
説明するためのフローチャートである。FIG. 19 is a flowchart for explaining the operation of the packet receiving device in the present embodiment.

【図２０】本実施例におけるパケット受信装置の動作を
説明するためのフローチャートである。FIG. 20 is a flowchart for explaining the operation of the packet receiving device in the present embodiment.

【図２１】本実施例におけるパケット受信装置の動作を
説明するためのフローチャートである。FIG. 21 is a flowchart for explaining the operation of the packet receiving device in the present embodiment.

【符号の説明】[Explanation of symbols]

100 パケット再生回路 102 制御プロセッサ 104 データメモリ 110 入力バッファ 112 ヘッダラッチ回路 114 宛先比較回路 116 競合回路 118 制御回路 120 受信コマンドテーブルアドレス作成回路 122 受信コマンドキューポインタテーブルアドレス作成
回路 124 受信パケットキューポインタアドレス作成回路 128 受信バッファアドレスラッチ回路 130 受信ブロックカウンタラッチ回路 132 受信コマンド先頭ポインタラッチ回路 134 前受信コマンドアドレスラッチ回路 136 次受信コマンドアドレスラッチ回路 138 受信パケット先頭アドレスラッチ回路 140 受信コマンド先頭アドレスラッチ回路 142 受信コマンドアドレス作成回路 144 加算回路 146 減算回路 148 受信パケット先頭ポインタラッチ回路 150 受信パケット先集ポインタラッチ回路 152 途中ビットラッチ回路 154 チェーンビットラッチ回路 200 受信コマンドテーブル 210 受信コマンドキューポインタテーブル 220 受信パケットキューポインタテーブル 230 受信識別テーブル100 Packet reproduction circuit 102 Control processor 104 Data memory 110 Input buffer 112 Header latch circuit 114 Destination comparison circuit 116 Competition circuit 118 Control circuit 120 Receive command table address creation circuit 122 Receive command queue pointer table address creation circuit 124 Receive packet queue pointer address creation Circuit 128 Receive buffer address latch circuit 130 Receive block counter latch circuit 132 Receive command start pointer latch circuit 134 Previous receive command address latch circuit 136 Next receive command address latch circuit 138 Receive packet start address latch circuit 140 Receive command start address latch circuit 142 Receive Command address creation circuit 144 Addition circuit 146 Subtraction circuit 148 Received packet head pointer latch circuit 150 Received packet destination pointer latch circuit 152 Intermediate bit latch circuit 154 Chain bit latch circuit 200 Receive command table 210 Receive command queue pointer table 220 Receive packet queue pointer table 230 Receive identification table

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 送信側にて可変長の送信情報を固定長フ
レームに区切り、該固定長フレームに宛先符号、発信元
符号および順序符号を含んだヘッダを付加して固定長パ
ケットを形成して送信し、受信側パケット装置ではこれ
ら固定長パケットを網を介して受信し、それぞれ元の形
態の送信情報を再生するパケット交換方式において、 前記受信側パケット装置は、受信した固定長パケットを
元の形態に再生するパケット再生手段と、該再生手段に
て再生されたパケットおよび再生情報を蓄積する記憶手
段と、該再生情報の初期設定および再生パケットをアク
セスする制御プロセッサとを備え、 前記再生情報は、受信したパケットを蓄積する受信バッ
ファのアドレス情報、受信バッファの大きさ情報、受信
コマンドの接続情報、受信パケットの接続情報および受
信パケットの先頭アドレス情報を含む受信コマンドと、
該受信コマンドの先頭アドレス情報および最終アドレス
情報を含む受信コマンドキューポインタと、受信完了パ
ケットの先頭アドレス情報と最終アドレス情報を含む受
信パケットキューポインタと、送信元別に受信した固定
長パケットを識別する受信識別情報とからなり、 前記パケット再生手段は、固定長パケットの受信時に、
前記受信コマンド、受信コマンドキューポインタ、受信
パケットキューポインタおよび受信識別情報をそれぞれ
ハード的にラッチして、それぞれの情報を受信した固定
長パケットに基づいて書き換えていくことにより、受信
した固定長パケットの連結および識別する再生情報を生
成して、前記記憶手段に蓄積させることを特徴とするパ
ケット交換方式。1. A transmitting side divides variable-length transmission information into fixed-length frames and adds a header including a destination code, a source code, and a sequence code to the fixed-length frames to form fixed-length packets. In the packet switching system for transmitting and receiving these fixed-length packets via a network at the receiving-side packet device and reproducing the transmission information in the original form, the receiving-side packet device converts the received fixed-length packets to the original fixed-length packets. Packet reproducing means for reproducing in a form, storage means for accumulating packets reproduced by the reproducing means and reproduction information, and a control processor for initial setting of the reproduction information and accessing the reproduced packets, wherein the reproduction information is , Address information of the receive buffer that stores received packets, size information of the receive buffer, connection information of the received command, connection of the received packet. A reception command including the head address information of the information and the received packet,
A reception command queue pointer including the start address information and the end address information of the reception command, a reception packet queue pointer including the start address information and the end address information of the reception completion packet, and a reception for identifying the fixed length packet received for each transmission source. The packet reproducing means, when receiving a fixed-length packet,
The received command, the received command queue pointer, the received packet queue pointer, and the received identification information are each hard-latched, and each information is rewritten based on the received fixed-length packet. A packet switching system, wherein reproduction information for connection and identification is generated and stored in the storage means. 【請求項２】 請求項１に記載のパケット交換方式にお
いて、前記受信コマンドは、所定の容量の受信バッファ
毎に複数設定されることを特徴とするパケット交換方
式。2. The packet switching system according to claim 1, wherein a plurality of said reception commands are set for each reception buffer having a predetermined capacity. 【請求項３】 請求項１に記載のパケット交換方式にお
いて、前記受信識別情報は、送信元別に複数設定される
ことを特徴とするパケット交換方式。3. The packet switching system according to claim 1, wherein a plurality of said reception identification information are set for each transmission source. 【請求項４】 請求項１に記載のパケット交換方式にお
いて、前記パケット再生手段は、固定長パケット受信時
に、固定長パケットのヘッダをラッチして、そのヘッダ
に基づいて受信した固定長パケットが自局宛のパケット
か否かを判定した後に、それぞれの再生情報を記憶手段
から読み出してパケットの再生処理を行なうことを特徴
とするパケット交換方式。4. The packet switching system according to claim 1, wherein said packet reproducing means latches a header of the fixed-length packet when receiving the fixed-length packet, and receives the fixed-length packet based on the header. A packet switching system wherein after determining whether or not a packet is addressed to a station, each piece of reproduction information is read out from a storage means and a packet reproduction process is performed. 【請求項５】 請求項４に記載のパケット交換方式にお
いて、前記パケット再生手段は、ラッチした固定長パケ
ットのヘッダに基づいて前記受信識別情報を選択するこ
とを特徴とするパケット交換方式。5. The packet switching system according to claim 4, wherein said packet reproducing means selects said reception identification information based on a header of a fixed-length packet latched. 【請求項６】 請求項４に記載のパケット交換方式にお
いて、前記パケット再生手段は、ヘッダをラッチした後
に、受信コマンドキューポインタのアドレスを指定し
て、先頭の受信コマンドを指定する先頭ポインタをラッ
チして、再生処理を行なうことを特徴とするパケット交
換方式。6. The packet switching system according to claim 4, wherein said packet reproducing means specifies an address of a reception command queue pointer after latching a header, and latches a head pointer specifying a head reception command. A packet switching method for performing a reproducing process. 【請求項７】 送信側にて可変長の送信情報を固定長フ
レームに区切り、該固定長フレームに宛先符号、発信元
符号および順序符号を含んだヘッダを付加して固定長パ
ケットを形成して送信し、これら固定長パケットを網を
介して受信してそれぞれ元の形態の送信情報を再生する
パケット受信装置において、該パケット受信装置は、 受信した固定長パケットを元の形態に再生するパケット
再生手段と、該再生手段にて再生されたパケットおよび
再生情報を蓄積する記憶手段と、該再生情報の初期設定
および再生パケットをアクセスする制御プロセッサとを
備え、 前記記憶手段は、再生情報として、受信したパケットを
蓄積する受信バッファのアドレス情報、受信バッファの
大きさ情報、受信コマンドの接続情報、受信パケットの
接続情報および受信パケットの先頭アドレス情報を含む
受信コマンドを記憶する受信コマンドテーブルと、該受
信コマンドテーブルの先頭アドレス情報および最終アド
レス情報を含む受信コマンドキューポインタを記憶する
第１のキューポインタテーブルと、受信完了パケットの
先頭アドレス情報と最終アドレス情報を含む受信パケッ
トキューポインタを記憶する第２のキューポインタテー
ブルと、送信元別に受信した固定長パケットを識別する
受信識別情報を記憶する受信識別テーブルを備え、 前記パケット再生手段は、前記記憶手段に設定された受
信コマンド、受信コマンドキューポインタ、受信パケッ
トキューポインタおよび受信識別情報のそれぞれの情報
をラッチして書き換えるラッチ手段を備えたことを特徴
とするパケット受信装置。7. The transmission side divides variable-length transmission information into fixed-length frames and adds a header including a destination code, a source code, and a sequence code to the fixed-length frames to form fixed-length packets. In a packet receiving apparatus for transmitting and receiving these fixed-length packets via a network and reproducing the transmission information in the original form, the packet receiving apparatus reproduces the received fixed-length packets in the original form. Means for storing packets and reproduction information reproduced by the reproduction means, and a control processor for initializing the reproduction information and accessing the reproduction packets. The storage means receives reception information as reproduction information. Address information of the receive buffer that stores the received packet, size information of the receive buffer, connection information of the received command, connection information of the received packet, A reception command table for storing a reception command including the head address information of the reception packet; a first queue pointer table for storing a reception command queue pointer including the head address information and the end address information of the reception command table; A second queue pointer table for storing a reception packet queue pointer including the first address information and the last address information of the packet, and a reception identification table for storing reception identification information for identifying a fixed-length packet received for each transmission source. A packet receiving apparatus, comprising: a latching unit that latches and rewrites a reception command, a reception command queue pointer , a reception packet queue pointer, and reception identification information set in the storage unit.