JP2855868B2 - Laser trimming alignment mark, semiconductor device, and method of manufacturing semiconductor device - Google Patents
Laser trimming alignment mark, semiconductor device, and method of manufacturing semiconductor deviceInfo
- Publication number
- JP2855868B2 JP2855868B2 JP3047024A JP4702491A JP2855868B2 JP 2855868 B2 JP2855868 B2 JP 2855868B2 JP 3047024 A JP3047024 A JP 3047024A JP 4702491 A JP4702491 A JP 4702491A JP 2855868 B2 JP2855868 B2 JP 2855868B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- reflection
- film
- alignment mark
- position detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置の製造工程
中に用いられるレーザトリミング用の位置合わせマーク
と、この位置合わせマークを有する半導体装置と、半導
体装置の製造方法とに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an alignment mark for laser trimming used in a semiconductor device manufacturing process.
When a semiconductor device having the alignment mark, and to a method of manufacturing a semiconductor device.
【０００２】一般に、半導体装置の製造工程における縮
小投影露光時のウェーハとマスクパターンの位置合わせ
や、レーザトリミング装置を用いて素子パターン上のレ
ーザフューズを切断する場合の位置合わせ等は、高精度
が要求される。2. Description of the Related Art In general, alignment of a wafer and a mask pattern at the time of reduced projection exposure in a semiconductor device manufacturing process, alignment of cutting a laser fuse on an element pattern by using a laser trimming device, and the like are performed with high accuracy. Required.
【０００３】[0003]
【従来の技術】例えば、レーザトリミング装置を用いて
素子パターン上のレーザフューズを切断する場合、ウェ
ハをトリミング装置上でアライメントする必要があり、
また製造段階で生じた素子パターンの伸縮により素子パ
ターンの座標系が変動し、レーザトリミング装置の有す
る座標系と一致しない場合が生じる。ウェーハ上の素子
パターンの設計データの座標系と、レーザトリミング装
置の座標系を一致させないと、設計データから求めたフ
ューズ切断位置の座標が変動しているため正確な位置に
レーザ光を照射することができず、レーザフューズの切
断不良を発生させる原因となる。2. Description of the Related Art For example, when a laser fuse on an element pattern is cut using a laser trimming device, it is necessary to align the wafer on the trimming device.
Further, the coordinate system of the element pattern fluctuates due to expansion and contraction of the element pattern in the manufacturing stage, and may not coincide with the coordinate system of the laser trimming device. If the coordinate system of the design data of the element pattern on the wafer and the coordinate system of the laser trimming device do not match, the coordinates of the fuse cutting position obtained from the design data will fluctuate, so that the laser beam will be irradiated to the correct position. And it may cause a laser fuse cutting failure.
【０００４】そこで、レーザトリミング装置の有する座
標系を正確に素子パターンの座標系と一致させるため
に、各素子パターン内の数箇所に位置合わせマークが形
成されている。従来の位置合わせマークは反射率の高い
Ａｌ層で形成され、通常Ｌ字型又はＩ字型の凸型平面形
状をしている。各位置合わせマークの周囲のバックグラ
ンドは、何も他の不透明層がないフィールド領域であ
る。Therefore, in order to accurately match the coordinate system of the laser trimming device with the coordinate system of the element pattern, alignment marks are formed at several places in each element pattern. The conventional alignment mark is formed of an Al layer having a high reflectance, and usually has an L-shaped or I-shaped convex planar shape. The background around each alignment mark is a field area without any other opaque layers.
【０００５】レーザ光を素子パターンのＸ方向またはＹ
方向に走査させ、位置合わせマークと周囲のバックグラ
ンドとの垂直反射光強度の変化から位置合わせマークを
検出する。位置合わせマークの座標から素子パターンの
Ｘ，Ｙ，θ方向の位置決め補正を行い、レーザトリミン
グ装置の座標系と素子パターンの座標系とを一致させて
から、レーザフューズの正確な切断位置の座標を決定す
る。[0005] The laser beam is irradiated in the X direction or Y direction of the element pattern.
The position of the alignment mark is detected from the change in the vertical reflected light intensity between the alignment mark and the surrounding background. After correcting the positioning of the element pattern in the X, Y, and θ directions from the coordinates of the alignment mark, and matching the coordinate system of the laser trimming device with the coordinate system of the element pattern, the coordinates of the accurate cutting position of the laser fuse are calculated. decide.
【０００６】[0006]
【発明が解決しようとする課題】通常、位置合わせマー
クのＡｌ層上やフィールド領域上には、ＰＳＧ或いはプ
ラズマ窒化膜等のカバー膜が形成されている。Ａｌ層上
やフィールド酸化膜上にカバー膜が形成されていると、
カバー膜上でもレーザ光の垂直反射が起こる。すると、
コヒーレント光であるレーザ光はＡｌ層上での垂直反射
とカバー膜上での垂直反射及びフィールド酸化膜上での
垂直反射とカバー膜上での垂直反射によりそれぞれ干渉
する。従って、Ａｌ層上の垂直反射率及びフィールド酸
化膜上の垂直反射率は、レーザ光を垂直反射するカバー
膜の膜厚に依存することになる。カバー膜の膜厚によっ
てはＡｌ層上の垂直反射率とフィールド酸化膜上の垂直
反射率が同程度になり、位置合わせマークとその周囲の
バックグランドとのコントラストが悪化し、位置合わせ
が不可能となる場合もある。Usually, a cover film such as PSG or a plasma nitride film is formed on the Al layer of the alignment mark or on the field region. If a cover film is formed on the Al layer or the field oxide film,
Vertical reflection of laser light also occurs on the cover film. Then
Laser light, which is coherent light, interferes with the vertical reflection on the Al layer, the vertical reflection on the cover film, the vertical reflection on the field oxide film, and the vertical reflection on the cover film. Therefore, the vertical reflectance on the Al layer and the vertical reflectance on the field oxide film depend on the thickness of the cover film that reflects the laser light vertically. Depending on the thickness of the cover film, the vertical reflectance on the Al layer and the vertical reflectance on the field oxide film become almost the same, and the contrast between the alignment mark and the background surrounding the mark deteriorates, making it impossible to align. In some cases,
【０００７】このためＡｌ層上のカバー膜をエッチング
で取り去る方法も用いられているが、その場合素子パタ
ーン内の任意の位置へ位置合わせマークを配置できない
という制約がある。For this reason, a method of removing the cover film on the Al layer by etching is also used, but in that case, there is a restriction that an alignment mark cannot be arranged at an arbitrary position in the element pattern.
【０００８】本発明は、レーザトリミングを行う際、そ
の位置合わせマークにおけるターゲットパターンとバッ
クグランド（背景部）とで垂直反射光強度を異ならせ
て、カバー膜の厚さにかかわらずコントラスト差を大き
くし、ＳＮ比を改善して正確な位置合わせのできるレー
ザトリミング用位置合わせマーク、該位置合わせマーク
を有する半導体装置、及び半導体装置の製造方法を提供
することを目的とする。According to the present invention, when performing laser trimming,
At different vertical reflected light intensity de target pattern definitive alignment mark and the back <br/> click ground (background)
Therefore , regardless of the thickness of the cover film, the contrast difference is increased, the S / N ratio is improved, and the laser can be accurately aligned.
Alignment mark for trimming, the alignment mark
It is an object of the present invention to provide a semiconductor device having the above, and a method for manufacturing the semiconductor device.
【０００９】[0009]
【課題を解決するための手段】上記目的は、以下の構成
からなる本発明のレーザトリミング用位置合わせマー
ク、半導体装置、及び半導体装置の製造方法によって達
成される。本発明のレーザトリミング用位置合わせマー
クは、位置検出光を垂直反射させる高反射領域と、該高
反射領域に隣接して配置され前記位置検出光を散乱させ
て垂直反射を減少させる低反射領域とを備えるレーザト
リミング用位置合わせマークにおいて、前記高反射領域
に位置し、前記位置検出光のスポット径よりも大きなサ
イズの平坦面を有する第１の光反射膜と、前記低反射領
域に位置し、前記スポット径よりも小さな幅を有する複
数の第２の光反射膜と、前記第１、第２の光反射膜を覆
い、前記第１の光反射膜上で平坦面となり、前記複数の
第２の光反射膜上で該複数の第２の光反射膜の凹凸に対
応する凹凸面となる透明なカバー膜と、を備えることを
特徴とする。 The above object is achieved by the following constitutions.
Alignment marker for laser trimming according to the present invention comprising:
Click, semiconductor device, and thus is achieved a method of manufacturing a semiconductor device. Alignment marker for laser trimming of the present invention
The high reflection area for vertically reflecting the position detection light and the high reflection area
The position detection light is disposed adjacent to the reflection area and scatters the position detection light.
Laser with a low reflection region to reduce vertical reflection
In the trimming alignment mark, the high reflection area
And larger than the spot diameter of the position detection light.
A first light reflecting film having a flat surface of
Area having a width smaller than the spot diameter.
A number of second light reflecting films, and covering the first and second light reflecting films.
A flat surface on the first light reflecting film,
The second light reflecting film has a plurality of second light reflecting films on the second light reflecting film.
And a transparent cover film that becomes a corresponding uneven surface.
Features.
【００１０】前記複数の第２の光反射膜は、前記位置検
出光の走査方向に対して垂直方向に伸びたストライプ状
に形成したり、あるいは、ドットパターンや市松形状パ
ターンに形成することが可能である。更には、ストライ
プ状に形成された段差形成用の膜の上部にストライプ状
の反射膜を傾斜して形成したり、あるいは、ドット状に
形成された段差形成用の膜の上部に、その中央部で凹凸
を有する反射膜をコンタクトさせて形成することも可能
である。 [0010] The plurality of second light-reflective films may be positioned by the position detection.
Stripes extending in the direction perpendicular to the scanning direction of emitted light
Or a dot pattern or checkerboard pattern
It can be formed into turns. Furthermore, strike
Stripe on top of the step-forming film
The reflective film is formed at an angle, or
At the center of the formed film for forming steps
Can also be formed by contacting a reflective film with
It is.
【００１１】本発明の半導体装置は、位置検出光を垂直
反射させる高反射領域と、該高反射領域に隣接して配置
され前記位置検出光を散乱させて垂直反射を減少させる
低反射領域とからなり、前記高反射領域と前記低反射領
域のどちらか一方をターゲットパターンとし他方を背景
部とするレーザトリミング用位置合わせマークを有する
半導体装置において、該位置合わせマークが、前記高反
射領域に位置し、前記位置検出光のスポット径よりも大
きなサイズの平坦面を有する第１の光反射膜と、前記低
反射領域に位置し、前記スポット径よりも小さな幅を有
する複数の第２の光反射膜と、前記第１、第２の光反射
膜を覆い、前記第１の光反射膜上で平坦面となり、前記
複数の第２の光反射膜上で該複数の第２の光反射膜の凹
凸に対応する凹凸面となる透明なカバー膜と、を備える
ことを特徴とする。 According to the semiconductor device of the present invention, the position detection light is vertically
A high-reflection area to be reflected, and disposed adjacent to the high-reflection area
Scatter the position detection light to reduce vertical reflection
A high reflection area and a low reflection area.
One of the areas is the target pattern and the other is the background
With alignment marks for laser trimming
In the semiconductor device, the alignment mark may
And is larger than the spot diameter of the position detection light.
A first light reflecting film having a flat surface of a suitable size;
It is located in the reflection area and has a width smaller than the spot diameter.
A plurality of second light reflecting films, and the first and second light reflecting films
Covering the film, forming a flat surface on the first light reflecting film,
The recesses of the plurality of second light reflecting films are formed on the plurality of second light reflecting films.
A transparent cover film that becomes an uneven surface corresponding to the convexity
It is characterized by the following.
【００１２】本発明の半導体装置の製造方法は、半導体
基板上のフューズ部分を形成する工程と、前記フューズ
部分以外の領域に高反射率の光反射膜を形成する工程
と、該光反射膜をパターニングして、位置検出光のスポ
ット径よりも大きなサイズの平坦面を有する第１の光反
射膜と、前記スポット径よりも小さな幅を有する複数の
第２の光反射膜とを形成する工程と、前記第１の光反射
膜上及び前記複数の第２の光反射膜上に、前記第１の光
反射膜上で平坦面となり、前記複数の第２の光反射膜上
で該複数の第２の光反射膜の凹凸に対応する凹凸面とな
る透明なカバー膜を形成することにより、前記第１の光
反射膜の存在する領域を前記位置検出光を垂直反射させ
る高反射領域とし、前記複数の第２の光反射膜の存在す
る領域を前記位置検出光を散乱させて垂直反射を減少さ
せる低反射領域とする工程と、前記高反射領域及び前記
低反射領域に位置検出光を略垂直に照射して、その垂直
反射光強度から前記フューズの装置上座標での位置を算
出する工程と、該フューズにレーザ光を照射して切断す
る工程と、を有することを特徴とする。 According to the method of manufacturing a semiconductor device of the present invention,
Forming a fuse portion on the substrate;
Step of forming a light-reflecting film with high reflectivity in a region other than the portion
And patterning the light reflecting film to allow the position detecting light
The first light source having a flat surface of a size larger than the
And a plurality of films having a width smaller than the spot diameter.
Forming a second light reflecting film; and forming the first light reflecting film.
The first light on the film and on the plurality of second light reflecting films;
A flat surface is formed on the reflection film, and the flat surface is formed on the plurality of second light reflection films.
With this, an uneven surface corresponding to the unevenness of the plurality of second light reflecting films is formed.
By forming a transparent cover film, the first light
The position detection light is vertically reflected in the area where the reflective film is present.
A high reflection area, where the plurality of second light reflection films are present.
Scatter the position detection light to reduce vertical reflection.
Making a low reflection area, and the high reflection area and the
The position detection light is irradiated almost vertically to the low reflection area,
Calculate the position of the fuse on the device coordinates from the reflected light intensity.
And cutting the fuse by irradiating the fuse with laser light.
And
【００１３】[0013]
【作用】本発明のレーザトリミング用位置合わせマーク
及びこの位置合わせマークを有する半導体装置において
は、位置合わせマークにおける高反射領域と低反射領域
を上記のような独自の構成としてあるため、これら高反
射領域と低反射領域のうちの一方をターゲットパターン
とし他方をバックグランドとして使用することで、それ
らの垂直反射光強度を大きく異ならせることが可能とな
り、その結果、カバー膜の厚さにかかわらず反射率のコ
ントラスト差を著しく大きくすることができるようにな
る。The alignment mark for laser trimming of the present invention
And a high reflection area and a low reflection area in the alignment mark .
Is a unique configuration as described above,
One of the reflection area and the low reflection area as the target pattern
By using the other as background
It is possible to make the vertical reflected light intensity greatly different.
As a result, regardless of the thickness of the cover film, the reflectance
Trust difference can be significantly increased.
You .
【００１４】また、本発明の半導体装置の製造方法にお
いては、上記のような大きなコントラスト差を可能にし
た位置合わせマークを用いて、半導体基板上のフューズ
の位置（すなわちトリミング位置）を高精度に算出し、
この位置にレーザ光を正確に照射してフューズを切断す
ることができる。そのため、トリミングの不良ひいては
半導体装置の製造不良を発生させない。[0014] In the method of manufacturing the semi-conductor device of the present invention enables a large contrast differences, as described above
Fuse on the semiconductor substrate using the alignment mark
Position (ie, trimming position) is calculated with high accuracy,
This position is irradiated with laser light to cut the fuse.
Can be Therefore, a trimming defect and a semiconductor device manufacturing defect do not occur.
【００１５】[0015]
【実施例】本発明の位置合わせマークの第１の実施例を
図１を用いて説明する。同図(a)は本実施例による位置
合わせマーク１の平面図、同図(b) は本実施例による位
置合わせマーク１のＡ−Ａ断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of an alignment mark according to the present invention will be described with reference to FIG. FIG. 2A is a plan view of the alignment mark 1 according to the present embodiment, and FIG. 2B is a cross-sectional view of the alignment mark 1 along AA of the present embodiment.
【００１６】半導体基板１２上にフィールド酸化膜１０
が形成され、フィールド酸化膜１０上部にＰＳＧ層８が
形成されている。ＰＳＧ層８上部に位置検出用ターゲッ
ト２と垂直反射率減少領域３が形成されている。位置検
出用ターゲット２のレーザ光走査方向の幅は、レーザ光
のスポット径の約２倍程度とする。垂直反射率減少領域
３は、レーザ光走査方向に対して垂直方向に伸びたＡｌ
層４のストライプ構造で形成されている。ストライプ構
造のＡｌ層４の幅はレーザスポット径の１／３以下また
は２μｍ以下、Ａｌ層４間のギャップの幅はレーザスポ
ット径の１／２以下または３μｍ以下とする。A field oxide film 10 is formed on a semiconductor substrate 12.
Is formed, and the PSG layer 8 is formed on the field oxide film 10. The position detection target 2 and the vertical reflectance reduction region 3 are formed on the PSG layer 8. The width of the position detection target 2 in the laser light scanning direction is about twice the spot diameter of the laser light. The vertical reflectance reduction region 3 is formed of Al extending in a direction perpendicular to the laser beam scanning direction.
The layer 4 has a stripe structure. The width of the Al layer 4 having the stripe structure is 1/3 or less or 2 μm or less of the laser spot diameter, and the width of the gap between the Al layers 4 is 1/2 or less or 3 μm or less of the laser spot diameter.
【００１７】位置検出用ターゲット２と垂直反射率減少
領域３の上部に、例えばＰＳＧ或いはプラズマ窒化膜等
のカバー膜６が形成されている。ストライプ構造のＡｌ
層４により垂直反射率減少領域３のカバー膜６は凹凸形
状になっている。カバー膜６の厚さは、Ａｌ層４間のギ
ャップの幅との関係では、カバー膜厚はギャップ幅の１
／２倍程度が最良であるが、同程度でもよい。A cover film 6 such as a PSG or a plasma nitride film is formed on the position detection target 2 and the vertical reflectance reduction region 3. Al with stripe structure
Due to the layer 4, the cover film 6 in the vertical reflectance reduction region 3 has an uneven shape. In relation to the thickness of the cover film 6 and the width of the gap between the Al layers 4, the cover film thickness is one of the gap width.
The best is about / 2 times, but may be about the same.
【００１８】本実施例では位置検出用のレーザ光源は、
波長1030〜1060nm、スポット径６μｍφの赤外線レーザ
（図示せず）を用いている。従って、本実施例において
は、位置検出用ターゲット２のレーザ光走査方向の幅12
μｍ、ストライプ構造のＡｌ層４の幅はレーザスポット
径の１／６の１μｍ、Ａｌ層４間のギャップの幅はレー
ザスポット径の約１／４の1.4 μｍ、カバー膜厚はギャ
ップ幅の１／２の0.7μｍとしている。In this embodiment, the laser light source for position detection is
An infrared laser (not shown) having a wavelength of 1030 to 1060 nm and a spot diameter of 6 μmφ is used. Therefore, in this embodiment, the width 12 of the position detection target 2 in the laser beam scanning direction is
μm, the width of the Al layer 4 having a stripe structure is 1 μm which is 1/6 of the laser spot diameter, the width of the gap between the Al layers 4 is 1.4 μm which is about 1/4 of the laser spot diameter, and the cover film thickness is 1 μm of the gap width. /0.7 μm.
【００１９】次に動作を説明する。走査された位置検出
用のレーザ光が垂直反射率減少領域３に到達すると、レ
ーザ光はカバー膜６及びストライプ構造のＡｌ層４で反
射する。垂直反射率減少領域３のカバー膜６の表面は、
ストライプ構造のＡｌ層４により凹凸形状になってい
る。従って、カバー膜６の凹凸形状の表面及びＡｌ層４
のエッジ部分でレーザ光は散乱され、垂直に反射する部
分が著しく減少する。また、Ａｌ層４はレーザ光のスポ
ット径に比して十分細いストライプであるので、Ａｌ層
４の平坦部分よりエッジ部分での散乱の割合が大きく、
垂直反射率は下がる。Next, the operation will be described. When the scanned laser beam for position detection reaches the vertical reflectance reduction region 3, the laser beam is reflected by the cover film 6 and the Al layer 4 having a stripe structure. The surface of the cover film 6 in the vertical reflectance reduction region 3 is
The Al layer 4 having a stripe structure has an uneven shape. Therefore, the uneven surface of the cover film 6 and the Al layer 4
The laser light is scattered at the edge portion of, and the vertically reflected portion is significantly reduced. In addition, since the Al layer 4 is a stripe that is sufficiently narrower than the spot diameter of the laser beam, the ratio of scattering at the edge portion is larger than that at the flat portion of the Al layer 4.
Vertical reflectance decreases.
【００２０】レーザ光が位置検出用ターゲット２に到達
すると、位置検出用ターゲット２面はレーザビーム径に
対し広い面積を有し、かつレーザ光に垂直であるので垂
直反射率は高い。位置検出用ターゲット２のカバー膜６
表面での反射により、カバー膜６の膜厚に応じた垂直反
射率の変動はあるが、位置検出用ターゲット２の垂直反
射光の方が垂直反射率減少領域３で垂直に反射されてく
る光強度により非常に大きいものとなる。このようにし
て、位置検出用ターゲット２と垂直反射率減少領域３の
垂直反射率の差が大きくなるため常にコントラストの良
い反射率波形を得ることができる。When the laser beam reaches the target 2 for position detection, the surface of the target 2 for position detection has a large area with respect to the laser beam diameter and is perpendicular to the laser beam, so that the vertical reflectance is high. Cover film 6 of target 2 for position detection
Although the vertical reflectance varies depending on the thickness of the cover film 6 due to the reflection on the surface, the vertical reflected light of the position detection target 2 is reflected vertically in the vertical reflectance reduced area 3. It becomes very large depending on the strength. In this manner, the difference between the vertical reflectance of the position detection target 2 and the vertical reflectance of the vertical reflectance reduction region 3 becomes large, so that a reflectance waveform with good contrast can be always obtained.
【００２１】また、本実施例は、凹凸（段差）を有する
カバー膜６の形成に、あえて反射率の高いＡｌ層４を用
いたことも特徴としている。位置検出用ターゲット２の
Ａｌと同じ層に形成することにより、位置検出用ターゲ
ット２の製造工程で同時に垂直反射率減少領域３のＡｌ
層４を形成できるから、製造プロセス上に誤差要因を無
くすことができる。The present embodiment is also characterized in that an Al layer 4 having a high reflectivity is used for forming the cover film 6 having irregularities (steps). By forming it on the same layer as Al of the position detection target 2, the Al of the vertical reflectance reduction region 3 is simultaneously formed in the manufacturing process of the position detection target 2.
Since the layer 4 can be formed, an error factor in the manufacturing process can be eliminated.
【００２２】さらに、Ａｌ層は他の材料に比して厚く形
成することができるので、カバー膜６の凹凸の湾曲を大
きくすることができる。多結晶シリコンなどは、0.5 μ
ｍ程度の厚さまでしか形成できないが、Ａｌを用いると
１μｍ程度まで厚く形成できる。このためカバー膜６表
面でレーザ光を散乱させる効果が大きくなる。従って、
反射率の高いＡｌを用いても問題はなく、むしろ都合が
よい。Further, since the Al layer can be formed thicker than other materials, the curvature of the unevenness of the cover film 6 can be increased. 0.5 μm for polycrystalline silicon, etc.
It can be formed only to a thickness of about m, but can be formed to a thickness of about 1 μm when Al is used. Therefore, the effect of scattering the laser light on the surface of the cover film 6 is increased. Therefore,
There is no problem even if Al having high reflectivity is used, and it is rather convenient.
【００２３】本発明の位置合わせマークの第２の実施例
を図２を用いて説明する。同図(a)は本実施例による位
置合わせマーク１１の平面図、同図(b) は本実施例によ
る位置合わせマーク１１のＢ−Ｂ断面図である。A second embodiment of the alignment mark according to the present invention will be described with reference to FIG. FIG. 2A is a plan view of the alignment mark 11 according to the embodiment, and FIG. 2B is a cross-sectional view of the alignment mark 11 according to the embodiment along BB.
【００２４】本実施例は、垂直反射率減少領域３のＡｌ
層４をドット形状に形成したことを特徴とする。Ａｌ層
４をドット形状にすることにより、第１の実施例のスト
ライプ形状のＡｌ層４よりＡｌ層４の平坦部の面積が減
少し、エッジ部分が増加し、さらに上部のカバー膜６の
凹凸をより多くすることができる。従って、第１の実施
例のストライプ形状のＡｌ層４よりさらに優れた垂直反
射率減少効果が生じる。In this embodiment, the vertical reflectance reduction region 3 is made of aluminum.
It is characterized in that the layer 4 is formed in a dot shape. By making the Al layer 4 into a dot shape, the area of the flat portion of the Al layer 4 is reduced, the edge portion is increased, and the unevenness of the upper cover film 6 is further reduced as compared with the striped Al layer 4 of the first embodiment. Can be more. Therefore, a more excellent vertical reflectance reduction effect than the stripe-shaped Al layer 4 of the first embodiment occurs.
【００２５】ドット構造のＡｌ層４の幅はレーザスポッ
ト径の１／３以下または２μｍ以下、Ａｌ層４間のギャ
ップの幅はレーザスポット径の１／２以下又は３μｍ以
下とする等の条件は第１の実施例と同様である。The conditions for the width of the Al layer 4 having a dot structure to be 1/3 or less or 2 μm or less of the laser spot diameter and the width of the gap between the Al layers 4 to be 1/2 or less or 3 μm or less of the laser spot diameter are as follows. This is the same as the first embodiment.
【００２６】本発明の位置合わせマークの第３の実施例
を図３を用いて説明する。本実施例による位置合わせマ
ーク２１は、垂直反射率減少領域３のＡｌ層４を市松形
状に形成したことを特徴とする。市松形状に形成するこ
とにより第２の実施例と同様な垂直反射率減少効果が得
られる。A third embodiment of the alignment mark according to the present invention will be described with reference to FIG. The alignment mark 21 according to the present embodiment is characterized in that the Al layer 4 in the vertical reflectance reduction region 3 is formed in a checkered shape. By forming them in a checkered shape, a vertical reflectance reduction effect similar to that of the second embodiment can be obtained.
【００２７】図３において、市松模様の黒い部分はＡｌ
層４であり、白い部分はギャップ部分である。本発明の
位置合わせマークの第４の実施例を図４を用いて説明す
る。同図(a)は本実施例による位置合わせマーク２２の
平面図、同図(b) は本実施例による位置合わせマーク２
２のＣ−Ｃ断面図である。In FIG. 3, the checkered black portion is Al.
In the layer 4, the white portion is a gap portion. A fourth embodiment of the alignment mark of the present invention will be described with reference to FIG. 2A is a plan view of the alignment mark 22 according to the present embodiment, and FIG. 2B is a plan view of the alignment mark 2 according to the present embodiment.
FIG. 2 is a sectional view taken along line CC of FIG.
【００２８】ＰＳＧ層８上部に段差形成用のＡｌ層１４
が形成され、ＰＳＧ層１６を介して位置検出用ターゲッ
ト２が形成され、位置検出用ターゲット２と同層でＡｌ
層１４上部にＰＳＧ層１６を介してストライプ構造のＡ
ｌ層４が形成されている。Ａｌ層１４が段差となり、Ｐ
ＳＧ層１６上のＡｌ層４は傾斜している。An Al layer 14 for forming a step is formed on the PSG layer 8.
Is formed, the target 2 for position detection is formed via the PSG layer 16, and Al is formed in the same layer as the target 2 for position detection.
A of a stripe structure is formed on the layer 14 via the PSG layer 16.
An l layer 4 is formed. The Al layer 14 becomes a step, and P
The Al layer 4 on the SG layer 16 is inclined.
【００２９】位置検出用ターゲット２とＡｌ層４の上部
に、カバー膜６が形成されている。ストライプ構造で傾
斜しているＡｌ層４により垂直反射率減少領域３のカバ
ー膜６は傾斜面を有し、Ａｌ層４間のギャップにより凹
部形状を有する。A cover film 6 is formed on the position detection target 2 and the Al layer 4. The cover film 6 in the vertical reflectance reduction region 3 has an inclined surface due to the Al layer 4 inclined in a stripe structure, and has a concave shape due to a gap between the Al layers 4.
【００３０】本実施例は、Ａｌ層４及びその上部のカバ
ー膜６において、水平面を極力減らすことにより垂直反
射率を減らすことを特徴としている。本発明の位置合わ
せマークの第５の実施例を図５を用いて説明する。同図
(a)は本実施例による位置合わせマーク２３の平面図、
同図(b) は本実施例による位置合わせマーク２３のＤ−
Ｄ断面図である。The present embodiment is characterized in that in the Al layer 4 and the cover film 6 thereover, the vertical reflectance is reduced by reducing the horizontal plane as much as possible. A fifth embodiment of the alignment mark of the present invention will be described with reference to FIG. Same figure
(a) is a plan view of the alignment mark 23 according to the present embodiment,
FIG. 3B shows the D-position of the alignment mark 23 according to the present embodiment.
It is D sectional drawing.
【００３１】ＰＳＧ層８上部に段差形成用のＡｌ層１４
が形成され、Ａｌ層１４上部のＰＳＧ層１６にコンタク
トホールが形成されている。ＰＳＧ層１６を介して位置
検出用ターゲット２が形成され、位置検出用ターゲット
２と同層でＡｌ層１４上部に、ＰＳＧ層１６のコンタク
トホールを介してＡｌ層４がコンタクトしている。Ａｌ
層４はコンタクトホールのため中央部で凹部を形成して
いる。Ａｌ層１４中央部の凹部と周辺部のエッジ部及び
Ａｌ層４間のギャップにより、垂直反射率減少領域３の
カバー膜６は凹凸部を形成する。An Al layer 14 for forming a step is formed on the PSG layer 8.
Is formed, and a contact hole is formed in the PSG layer 16 above the Al layer 14. The position detection target 2 is formed via the PSG layer 16, and the Al layer 4 is in contact with the position detection target 2 above the Al layer 14 via the contact hole of the PSG layer 16 in the same layer as the position detection target 2. Al
The layer 4 has a recess at the center for the contact hole. Due to the gap between the concave portion at the center of the Al layer 14, the edge at the peripheral portion, and the Al layer 4, the cover film 6 in the vertical reflectance reduction region 3 forms an uneven portion.
【００３２】本実施例は、第４の実施例と同様にＡｌ層
４及びその上部のカバー膜６において、水平面を極力減
らすことにより垂直反射率を減らすことを特徴としてい
る。なお、Ａｌ層４は、その材質をＡｌでなくポリシリ
コン、ＰＳＧ等で形成してもある程度の効果を得られ
る。This embodiment is characterized in that, as in the fourth embodiment, in the Al layer 4 and the cover film 6 thereon, the vertical reflectance is reduced by reducing the horizontal plane as much as possible. The Al layer 4 can obtain a certain effect even if the material is formed of polysilicon, PSG or the like instead of Al.
【００３３】図６に、上述した本発明の位置合わせマー
クの位置検出用ターゲット２の形状の例を示す。尚、同
図(a) 乃至(d) の何れも垂直反射率減少領域３のＡｌ層
をドット形状としたもので、上記本発明の位置合わせマ
ークの第２の実施例に該当する。同図(a) はＬ字ターゲ
ットパターン、同図(b) はＩ字ターゲットパターン、同
図(c) はＩＩ字ターゲットパターン、同図(d) は＋字タ
ーゲットパターンを示す。FIG. 6 shows an example of the shape of the target 2 for detecting the position of the alignment mark according to the present invention. 3A to 3D, the Al layer in the vertical reflectance reduction area 3 is formed in a dot shape, and corresponds to the second embodiment of the alignment mark of the present invention. 14A shows an L-shaped target pattern, FIG. 14B shows an I-shaped target pattern, FIG. 14C shows a II-shaped target pattern, and FIG. 14D shows a + -shaped target pattern.
【００３４】図７に、本発明の位置合わせマークを用い
た反射率測定データを示す。同図で、(a) ，(b) ，(c)
は何れも本発明の散乱パターンが形成された位置合わせ
マークの反射率曲線であり、(a′) ，(b′) ，(c′) は
従来の散乱パターンの無い位置合わせマークの反射率曲
線である。また、(a) ，(a′) はカバー膜が標準の厚さ
のものであり、(b) ，(b′) は標準に対し−0.1 μｍの
もの、(c) ，(c′) は標準に対し＋0.1 μｍのものであ
る。FIG. 7 shows reflectance measurement data using the alignment mark of the present invention. In the figure, (a), (b), (c)
Are the reflectance curves of the alignment mark on which the scattering pattern of the present invention is formed, and (a '), (b'), (c ') are the reflectance curves of the conventional alignment mark without the scattering pattern. It is. (A) and (a ') have a standard thickness of the cover film, (b) and (b') have a thickness of -0.1 μm with respect to the standard, and (c) and (c ') have a standard thickness. It is +0.1 μm with respect to the standard.
【００３５】同図(a) ，(b) ，(c) から明らかなよう
に、本発明の散乱パターンが形成されている位置合わせ
マークは、反射率がカバー膜厚に影響されず、カバー膜
厚が標準よりも薄くても厚くてもターゲットパターン領
域と散乱パターン領域とでコントラスト差が大きい。As is clear from FIGS. 4A, 4B and 4C, the alignment mark on which the scattering pattern of the present invention is formed has a reflectivity which is not affected by the cover film thickness and the cover film has a reflectivity. Regardless of whether the thickness is smaller or larger than the standard, the contrast difference between the target pattern region and the scattering pattern region is large.
【００３６】これに対し、同図(a′) ，(b′) ，(c′)
から明らかなように、従来の散乱パターンが無い位置合
わせマークは、カバー膜厚が標準よりも薄くても厚くて
も反射率が変化してしまい、ターゲットパターン領域と
フィールド領域とでコントラスト差が小さい。On the other hand, in the figures (a '), (b'), (c ')
As is clear from the above, in the conventional alignment mark having no scattering pattern, the reflectance changes even if the cover film thickness is smaller or larger than the standard, and the contrast difference between the target pattern region and the field region is small. .
【００３７】本発明の位置合わせマークの第６の実施例
を図８を用いて説明する。同図(a)は本実施例による位
置合わせマーク２４の平面図、同図(b) は本実施例によ
る位置合わせマーク２４のＥ−Ｅ断面図である。A sixth embodiment of the alignment mark according to the present invention will be described with reference to FIG. FIG. 7A is a plan view of the alignment mark 24 according to the present embodiment, and FIG. 7B is a cross-sectional view of the alignment mark 24 according to the present embodiment taken along line E-E.
【００３８】フィールド酸化膜１０上部にＰＳＧ層８が
形成されている。ＰＳＧ層８上部に位置検出用ターゲッ
ト２と垂直反射領域１８が形成されている。位置検出用
ターゲット２は、レーザ光走査方向に対して垂直方向に
伸びたＡｌ層２０のストライプ構造で形成されている。
垂直反射領域１８のレーザ光走査方向の幅は、レーザ光
のスポット径の約２倍程度である。位置検出用ターゲッ
ト２と垂直反射領域１８の上部に、ＰＳＧのカバー膜６
が形成されている。ストライプ構造のＡｌ層２０により
位置検出用ターゲット２のカバー膜６は凹凸形状になっ
ている。The PSG layer 8 is formed on the field oxide film 10. The position detection target 2 and the vertical reflection area 18 are formed on the PSG layer 8. The position detection target 2 is formed in a stripe structure of an Al layer 20 extending in a direction perpendicular to the laser light scanning direction.
The width of the vertical reflection region 18 in the laser light scanning direction is about twice the spot diameter of the laser light. A PSG cover film 6 is formed on the position detection target 2 and the vertical reflection area 18.
Are formed. The cover film 6 of the target 2 for position detection has an uneven shape due to the Al layer 20 having a stripe structure.
【００３９】次に動作を説明する。走査されたレーザ光
が垂直反射領域１８に到達すると、垂直反射領域１８は
レーザビーム径に対し広い面積を有し、かつ水平である
ので垂直反射率は高い。Next, the operation will be described. When the scanned laser beam reaches the vertical reflection area 18, the vertical reflection area 18 has a large area with respect to the laser beam diameter and is horizontal, so that the vertical reflectance is high.
【００４０】位置検出用のレーザ光が位置検出用ターゲ
ット２に到達すると、レーザ光はカバー膜６及びストラ
イプ構造のＡｌ層２０で反射する。位置検出用ターゲッ
ト２のカバー膜６の表面は、ストライプ構造のＡｌ層２
０により凹凸形状になっている。従って、カバー膜６の
凹凸形状の表面及びＡｌ層２０のエッジ部分でレーザ光
は散乱され、垂直に反射する成分が著しく減少する。ま
た、Ａｌ層２０はレーザ光のスポット径に比して十分細
いストライプであるので、Ａｌ層２０の平坦部分よりエ
ッジ部分での散乱の割合が大きく、垂直反射率は下が
る。位置検出用ターゲット２の垂直反射光の方が垂直反
射領域１８で垂直に反射されてくる光強度よりも著しく
弱い。従って、位置検出用ターゲット２と垂直反射領域
１８の垂直反射率の差が大きくなるため常にコントラス
トの良い反射率波形を得ることができる。When the laser beam for position detection reaches the target 2 for position detection, the laser beam is reflected by the cover film 6 and the Al layer 20 having a stripe structure. The surface of the cover film 6 of the target 2 for position detection is an Al layer 2 having a stripe structure.
0 indicates an uneven shape. Therefore, the laser light is scattered on the uneven surface of the cover film 6 and the edge portion of the Al layer 20, and the vertically reflected component is significantly reduced. In addition, since the Al layer 20 is a stripe that is sufficiently thinner than the spot diameter of the laser beam, the ratio of scattering at the edge portion is higher than that at the flat portion of the Al layer 20, and the vertical reflectance is reduced. The vertical reflected light from the position detection target 2 is significantly weaker than the light intensity that is vertically reflected in the vertical reflective area 18. Therefore, the difference between the vertical reflectance of the position detection target 2 and the vertical reflectance of the vertical reflection area 18 becomes large, so that a reflectance waveform with good contrast can always be obtained.
【００４１】本実施例の位置合わせマーク２４は、凹凸
部を有する位置検出用ターゲットで位置検出光を散乱し
垂直反射を減少させ、凸平面部を有する垂直反射領域で
位置検出光を垂直反射させることを特徴としている。す
なわち、凸平面部と凹凸部の役割が第１の実施例と逆の
関係になっている。従って、垂直反射を減少させる位置
検出用ターゲットの凹凸部は、ストライプ形状以外に、
第２乃至第５の実施例で用いたドットや市松形状等で形
成してもよい。The alignment mark 24 of this embodiment scatters position detection light by a position detection target having an uneven portion to reduce vertical reflection, and vertically reflects the position detection light in a vertical reflection region having a convex flat portion. It is characterized by: That is, the roles of the convex flat portion and the concave / convex portion are opposite to those of the first embodiment. Therefore, the uneven portion of the position detection target for reducing the vertical reflection, in addition to the stripe shape,
The dots and checkered shapes used in the second to fifth embodiments may be formed.
【００４２】このように、本実施例によれば、カバー膜
厚のロット間のばらつきに関係なくコントラストの高い
位置合わせパターンの反射波形が得られ、これによりレ
ーザトリマ等の位置合わせ精度の向上が図られる。ま
た、従来カバー膜の膜厚の差で多重反射が起こりコント
ラストが悪化するため、Ａｌの位置合わせパターン上の
カバー膜をエッチングしていたが、この工程も不要とな
る。また、垂直反射率減少領域とした位置検出用ターゲ
ット２の部分は、Ｌ字パターン、Ｉ字パターン、ＩＩ字
パターン、＋字パターン等に形成できる。As described above, according to the present embodiment, a reflection waveform of an alignment pattern having a high contrast can be obtained irrespective of the variation of the cover film thickness between lots, thereby improving the alignment accuracy of a laser trimmer or the like. Can be In addition, since the multiple reflection is caused due to the difference in the thickness of the cover film and the contrast is deteriorated, the cover film on the Al alignment pattern is etched, but this step is not required. Further, the portion of the position detection target 2 which is the vertical reflectance reduction area can be formed in an L-shaped pattern, an I-shaped pattern, a II-shaped pattern, a + -shaped pattern, or the like.
【００４３】本発明の位置合わせマークは上記実施例に
限らず種々の変形が可能である。例えば、垂直反射率減
少領域３のパターン形成用材質はＡｌ以外でも、散乱効
果を大きく取れれば他の材料を用いてもよい。The alignment mark of the present invention is not limited to the above embodiment, but can be variously modified. For example, the material for pattern formation of the vertical reflectance reduction region 3 may be other than Al, as long as the scattering effect can be increased.
【００４４】また、第２の実施例のドット形状は他の形
状、例えば正方形又はそれに近い円或いは長方形等でも
よい。次に、本発明の位置合わせマークを用いるレーザ
トリミング技術について、ＩＣチップの冗長用ビットの
フューズを切断する場合を例として説明する。Further, the dot shape in the second embodiment may be another shape, for example, a square or a circle or a rectangle close thereto. Next, the laser trimming technique using the alignment mark according to the present invention will be described by taking as an example a case where a fuse of a redundant bit of an IC chip is cut.
【００４５】図９に、冗長用ビット２６の極めて簡単な
回路を例示する。同図に示すように、ａ点と接地したｃ
点間にフューズ２７と抵抗２８を直列接続し、中間のｂ
点から分岐してインバータ２９を接続する。フューズ２
７の抵抗値をＲ、抵抗２８の抵抗値を２Ｒとしてａ点の
電圧をＶccとすれば、ｂ点の電位はフューズ２７の切断
前は２／３Ｖcc、切断後は０となる。これを「１」と
「０」に対応させることができ、フューズ２７の切断加
工をアドレス記憶ＲＯＭの形成過程に用いることができ
る。FIG. 9 illustrates a very simple circuit of the redundancy bit 26. As shown in FIG.
A fuse 27 and a resistor 28 are connected in series between the points, and an intermediate b
Branching from a point, the inverter 29 is connected. Fuse 2
Assuming that the resistance value of the resistor 7 is R, the resistance value of the resistor 28 is 2R, and the voltage at the point a is Vcc, the potential at the point b is 2/3 Vcc before the fuse 27 is cut and 0 after the fuse 27 is cut. This can be made to correspond to “1” and “0”, and the cutting of the fuse 27 can be used in the process of forming the address storage ROM.
【００４６】図１０に位置合わせマークと冗長用ビット
が形成された半導体装置の、冗長用ビットのフューズ部
分で切断された極めて模式的な断面図を示す。半導体基
板１２上にフィールド酸化膜１０が形成され、次にフィ
ールド酸化膜１０上にＰＳＧ層８が形成される。そし
て、ＰＳＧ層８上に冗長用ビット２６のポリシリコン等
を用いたフューズ２７部分が設けられ、後ＰＳＧ層８′
が積層される。次に、冗長用ビット２６形成領域外のＰ
ＳＧ層８′上部には、本発明の位置合わせマークの第１
の実施例と全く同じＡｌ層４の平坦部分に形成された位
置検出用ターゲット２とＡｌ層４のストライプ構造で形
成された垂直反射率減少領域３が形成され、その上部に
は例えばＰＳＧ或いはプラズマ窒化膜等のカバー膜６が
形成される。FIG. 10 is a very schematic cross-sectional view of the semiconductor device in which the alignment mark and the redundancy bit are formed, which is cut at the fuse portion of the redundancy bit. A field oxide film 10 is formed on a semiconductor substrate 12, and then a PSG layer 8 is formed on the field oxide film 10. Then, a fuse 27 using polysilicon or the like for the redundant bit 26 is provided on the PSG layer 8, and the PSG layer 8 '
Are laminated. Next, P outside the region for forming the redundancy bit 26 is set.
On the SG layer 8 ', the first alignment mark of the present invention is provided.
The position detection target 2 formed on the flat portion of the Al layer 4 and the vertical reflectance reduction region 3 formed by the stripe structure of the Al layer 4 are formed exactly as in the embodiment of FIG. A cover film 6 such as a nitride film is formed.
【００４７】図１１には、冗長用ビット２６が形成され
ているＩＣチップ３０内に、位置合わせマーク３１が配
置される例を示す。同図には冗長用ビット２６のフュー
ズ２７部分を模式的に例示してある。この例では、位置
合わせマーク３１の位置検出用ターゲット２のターゲッ
トパターンはＩ字パターンであり、ＩＣチップ３０内の
四隅にＸ軸用ターゲット３２ａとＹ軸用ターゲット３２
ｂの対が４個設けられている。FIG. 11 shows an example in which the alignment mark 31 is arranged in the IC chip 30 on which the redundant bit 26 is formed. FIG. 3 schematically illustrates a fuse 27 portion of the redundant bit 26. In this example, the target pattern of the position detection target 2 of the alignment mark 31 is an I-shaped pattern, and the X-axis target 32a and the Y-axis target 32
Four pairs of b are provided.
【００４８】図１３は、本発明の位置合わせマークを用
いるレーザトリミング技術に使用されるレーザトリミン
グ装置３４の一例の構成図であり、同図を参照して以下
説明する。クリプトンアークランプ等の励起用光源３５
ａ、Ｈｄ：ＹＡＧ結晶等の活性媒質であるレーザロッド
３５ｂ、共振器を形成する反射鏡３５ｃ等から成るレー
ザ光源３６からは、コヒーレントな平行光が出射され
る。Ｑスイッチ３７は冗長用ビット２６のフューズ２７
を切断する際、スイッチがＯＮされて時間幅が狭く尖頭
出力の大きい単一パルス（ジャイアントパルス）を発振
させる。減衰器３８はレーザ光の強度を必要に応じ（例
えば位置合わせ時）減衰させ、ビームエクスパンダ３９
は細い平行光線束を太い平行光線束に変換させる。FIG. 13 is a block diagram of an example of a laser trimming device 34 used for the laser trimming technique using the alignment mark according to the present invention, which will be described below with reference to FIG. Light source 35 for excitation such as krypton arc lamp
a, Coherent parallel light is emitted from a laser light source 36 including a laser rod 35b as an active medium such as an Hd: YAG crystal and a reflecting mirror 35c forming a resonator. The Q switch 37 is connected to the fuse 27 of the redundant bit 26.
Is turned on, a single pulse (giant pulse) having a narrow time width and a large peak output is oscillated. The attenuator 38 attenuates the intensity of the laser beam as needed (for example, at the time of positioning), and a beam expander 39.
Converts a thin parallel light beam into a thick parallel light beam.
【００４９】第１のハーフミラー４０は、レーザ光源３
６からＱスイッチ３７、減衰器３８、ビームエクスパン
ダ３９を経て入射してくるレーザ光を一部透過して入射
光パワーメータ４１に入射させ、反射光をフォーカスコ
ントロールを行う対物レンズ４２に向かわせる。The first half mirror 40 is provided with the laser light source 3
A part of the laser light incident from 6 through the Q switch 37, the attenuator 38, and the beam expander 39 is partially transmitted and made incident on the incident light power meter 41, and the reflected light is directed to the objective lens 42 which performs focus control. .
【００５０】フォーカスコントロールされた入射光は、
ＸＹステージ４３上に載置された冗長用ビット２６及び
位置合わせマーク３１が配置されているＩＣチップ３０
が形成されているウェハ４４上に照射される。上記Ｑス
イッチ３７、減衰器３８、ビームエクスパンダ３９、第
１のハーフミラー４０及び対物レンズ４２は、レーザ光
照射手段３６′を構成する。The incident light whose focus has been controlled is
IC chip 30 on which redundancy bit 26 and alignment mark 31 placed on XY stage 43 are arranged
Is irradiated on the wafer 44 on which is formed. The Q switch 37, the attenuator 38, the beam expander 39, the first half mirror 40, and the objective lens 42 constitute a laser beam irradiation unit 36 '.
【００５１】第２のハーフミラー４５は、入射光路を戻
り対物レンズ４２を通過して進むウェハ４４からの反射
光の一部を反射させてモニタＴＶカメラ４６に入射さ
せ、透過光を反射光パワーメータ４７に入射させる。モ
ニタＴＶカメラ４６により位置合わせを含むトリミング
時のウェハ４４上の状況が把握される。The second half mirror 45 reflects a part of the reflected light from the wafer 44 returning from the incident optical path and passing through the objective lens 42 to be incident on the monitor TV camera 46, and transmits the transmitted light to the reflected light power. The light enters the meter 47. The monitor TV camera 46 grasps the situation on the wafer 44 at the time of trimming including alignment.
【００５２】入射光パワーメータ４１、反射光パワーメ
ータ４７は、各々入射光、垂直反射光の強度を検出し、
その検出強度を反射率算出回路４８に出力する。反射率
算出回路４８では、垂直反射光強度／入射光強度＝反射
率を算出し、反射率データを装置全体を統括制御する演
算処理手段４９に出力する。The incident light power meter 41 and the reflected light power meter 47 detect the intensity of the incident light and the intensity of the vertically reflected light, respectively.
The detected intensity is output to the reflectance calculating circuit 48. The reflectance calculating circuit 48 calculates the vertical reflected light intensity / incident light intensity = reflectance, and outputs the reflectance data to the arithmetic processing means 49 for controlling the entire apparatus.
【００５３】演算処理手段４９に接続される記憶手段５
０のうちの第１記憶部５０ａは冗長用チップ，アドレス
データ等のプライマリーテストデータを格納し、第２記
憶部５０ｂは、位置合わせマークの位置検出用ターゲッ
トの座標、冗長用ビット２６のフューズ座標等の設計パ
ターンデータを格納し、ＲＯＭ５０ｃは演算処理手段４
９が装置に対して各種制御を行うときのシステムプログ
ラムを格納する。Storage means 5 connected to arithmetic processing means 49
The first storage unit 50a of 0 stores primary test data such as a redundancy chip and address data, and the second storage unit 50b stores coordinates of a target for position detection of an alignment mark and fuse coordinates of a redundancy bit 26. And the like, and the ROM 50c stores the arithmetic processing means 4
9 stores a system program for performing various controls on the apparatus.
【００５４】演算処理手段４９は、反射率算出回路４８
で算出された反射率からＸ軸用ターゲット３２ａ、Ｙ軸
用ターゲット３２ｂの中心の座標を装置上座標で求め、
記憶手段５０に格納されている各種データを適宜読み出
し、反射率から求めた位置合わせマーク３１の装置上座
標での座標と予め記憶されている設計上座標での座標と
の比較から装置上座標と設計上座標との変換係数を求
め、該変換係数と予め記憶されている冗長用ビット２６
の切断するフューズ２７の設計上座標での座標から切断
するフューズ２７の位置を装置上座標で求め、これらの
データに基づきレーザ光を照射してフューズ２７を切断
する他、装置全体を統括制御する。The arithmetic processing means 49 includes a reflectance calculating circuit 48
The coordinates of the center of the X-axis target 32a and the center of the Y-axis target 32b are obtained as coordinates on the apparatus from the reflectance calculated in
Various data stored in the storage means 50 are appropriately read, and the coordinates on the device of the alignment mark 31 determined from the reflectance are compared with the coordinates on the device in advance and the coordinates on the device are calculated from the comparison. A conversion coefficient with respect to the coordinates is obtained by design, and the conversion coefficient and the redundancy bit 26 stored in advance are calculated.
The position of the fuse 27 to be cut is determined by coordinates on the apparatus from the coordinates of the fuse 27 to be cut in design coordinates, and the fuse 27 is cut by irradiating a laser beam based on these data, and the entire apparatus is controlled overall. .
【００５５】記憶手段５０内に設けられているＲＡＭ５
０ｄは、演算処理回路４９で算出される変換係数、切断
するフューズの装置上座標での位置等のデータを一旦格
納し、必要に応じ演算処理回路４９からの読み出しに応
ずる。RAM 5 provided in storage means 50
0d temporarily stores data such as the conversion coefficient calculated by the arithmetic processing circuit 49 and the position of the fuse to be cut at the coordinates on the device, and responds to reading from the arithmetic processing circuit 49 as necessary.
【００５６】ステージ駆動手段５１は、演算処理手段４
９の指示によりＸＹステージ４３をＸ方向、Ｙ方向に移
動させ、ステージ上に載置されるウェハ４４の冗長用ビ
ット２６の切断するフューズ２７の位置を光学系のレー
ザ光照射位置に一致させる。The stage driving means 51 includes the arithmetic processing means 4
The XY stage 43 is moved in the X and Y directions according to the instruction of 9, and the position of the fuse 27 at which the redundant bit 26 of the wafer 44 mounted on the stage is cut coincides with the laser beam irradiation position of the optical system.
【００５７】光源駆動手段５２は、演算処理手段４９の
指示により、レーザパルスの出射時或いは位置合わせ時
に応じて、Ｑスイッチ３７、減衰器３８をＯＮ，ＯＦＦ
させ、レーザ光の光強度の調節を行う。The light source driving means 52 turns on and off the Q switch 37 and the attenuator 38 in accordance with the instruction of the arithmetic processing means 49 at the time of emitting a laser pulse or at the time of positioning.
Then, the light intensity of the laser light is adjusted.
【００５８】以下、図１４に示す処理手順を参照して、
レーザトリミング装置３４の動作を説明する。先ず、位
置合わせを行う、位置合わせはウエハ４４に形成されて
いるチップ３０上に配置された位置合わせマーク３１の
ポイントを装置上座標で検出することにより行われる。
ここで、図１２に一例を示すようにポイント３３とはＸ
軸用ターゲット３２ａの中心とＹ軸用ターゲット３２ｂ
の位置検出用ターゲット２の中心を延長した線のクロス
する点をいうものとする。チップ３０の四隅に位置合わ
せマーク３１が配設されていれば、４個のポイントがあ
ることになる。尚、少なくとも２個検出すれば良く、そ
れ以上検出すれば位置合わせの精度が増す。各ポイント
の検出は、各々のＸ軸用ターゲットの検出とＹ軸用ター
ゲットの検出により行われる。Hereinafter, referring to the processing procedure shown in FIG.
The operation of the laser trimming device 34 will be described. First, the alignment is performed. The alignment is performed by detecting the point of the alignment mark 31 arranged on the chip 30 formed on the wafer 44 by the coordinates on the apparatus.
Here, as shown in an example in FIG.
Center of axis target 32a and Y axis target 32b
Of the line extending from the center of the target 2 for position detection. If the alignment marks 31 are provided at the four corners of the chip 30, there will be four points. In addition, it is sufficient to detect at least two, and if more than two are detected, the accuracy of positioning is increased. The detection of each point is performed by detecting each X-axis target and each Y-axis target.
【００５９】ステップ（以下、ＳＴとする）１は第１ポ
イントの検出であり、ステップＳＴ１ｘのＸ軸用ターゲ
ット検出と、ステップＳＴ１ｙのＹ軸用ターゲット検出
とよりなる。Step (hereinafter, referred to as ST) 1 is the detection of the first point, which includes detection of an X-axis target in step ST1x and detection of a Y-axis target in step ST1y.
【００６０】図１５にステップＳＴ１ｘのＸ軸用ターゲ
ット検出の処理手順を示す。ステップＳＴ１x1では、反
射率算出回路４８により反射率の測定とターゲットの中
心を装置上座標で求めることが行われる。即ち、ステー
ジ駆動手段５１を作動させＸＹステージ４３をＸ方向に
動かし、光源駆動手段５２を作動させターゲットの予想
位置の前後±20乃至80μｍの区間を線状にレーザ光の走
査をしながらウェハ４４上にレーザ光を照射し、該区間
を一回走査する間に垂直反射光強度／入射光強度で求め
る反射率のディジタル情報を約1024個取り込む。このと
き、位置合わせマーク３１の散乱パターンとターゲット
パターンの反射率の差から装置上座標のターゲット幅が
求まる。この装置上座標で求めたターゲット幅は、位置
合わせマーク３０の位置検出用ターゲット２のエッジ部
分の散乱から厳密には設計上ターゲット幅と一致してい
ない。反射率を測定して求めたターゲット幅と設計上タ
ーゲット幅と比較して略一致していればそのターゲット
の中心の座標を装置上座標で求める。FIG. 15 shows a processing procedure for detecting the X-axis target in step ST1x. In step ST1 x1 , the reflectance calculation circuit 48 measures the reflectance and obtains the center of the target by coordinates on the apparatus. That is, the stage driving means 51 is operated to move the XY stage 43 in the X direction, and the light source driving means 52 is operated to scan the laser beam linearly in a range of ± 20 to 80 μm before and after the expected position of the target. The upper portion is irradiated with a laser beam, and during scanning of the section once, about 1024 pieces of digital information of the reflectance determined by the ratio of the vertical reflected light intensity / incident light intensity are captured. At this time, the target width of the coordinates on the apparatus is determined from the difference between the scattering pattern of the alignment mark 31 and the reflectance of the target pattern. The target width obtained by the coordinates on the apparatus does not exactly match the target width due to the design due to the scattering of the edge of the position detection target 2 of the alignment mark 30. If the target width obtained by measuring the reflectance is substantially equal to the target width in design, the coordinates of the center of the target are obtained as coordinates on the apparatus.
【００６１】ステップＳＴ１x2では、ステージ駆動手段
５１を作動させＸＹステージ４３をＹ方向に約５〜７μ
ｍ動かして前走査位置とは別の位置でステップＳＴ１x1
と同様な処理を行いターゲットの中心の座標を装置上座
標で求める。In step ST1 x2 , the stage driving means 51 is operated to move the XY stage 43 by about 5 to 7 μm in the Y direction.
Step ST1 x1 at a position different from the pre-scanning position
Then, the coordinates of the center of the target are obtained as coordinates on the apparatus.
【００６２】ステップＳＴ１x3では、上記で求めた２つ
のターゲットの中心の座標の差を求め、その差が設定誤
差（例えば0.3 μｍ）内にあるかどうか判定が行われ
る。その差が誤差内になければ設定誤差内になるまで、
ＸＹステージ４３をＹ方向に約５〜７μｍ動かして上記
ステップを繰り返す。設定誤差内になれば次のステップ
ＳＴ１X4に進む。In step ST1 x3 , the difference between the coordinates of the centers of the two targets determined above is determined, and it is determined whether or not the difference is within a set error (for example, 0.3 μm). If the difference is not within the error,
The above steps are repeated by moving the XY stage 43 in the Y direction by about 5 to 7 μm. If it is within the set error, the process proceeds to the next step ST1 X4 .
【００６３】ステップＳＴ１X4では、上記ステップで求
めたターゲットの中心位置の座標のうち、誤差が最小と
なる２測定位置の座標の平均を算出し、その値をＸ軸用
ターゲット３２ａの即ち測定ポイントの装置上座標のＸ
座標とする。In step ST1 X4 , of the coordinates of the center position of the target obtained in the above step, the average of the coordinates of the two measurement positions where the error is minimized is calculated, and the calculated value is used as the measurement point of the X-axis target 32a. X of the coordinates on the device
Coordinates.
【００６４】上記ステップＳＴ１X1乃至ステップＳＴ１
X4のステップにより第１ポイントの装置上座標でのＸ座
標が求まる。また、Ｙ軸用ターゲット検出のステップＳ
Ｔ１ｙでも、上記Ｘ軸用ターゲット３２ａ検出のステッ
プＳＴ１ｘの操作でＸ軸とＹ軸を入れ換えるだけの同様
な操作が行われてＹ軸用ターゲット３２ｂの装置上座標
でのＹ座標が検出され、結局、ステップＳＴ１で第１ポ
イントの装置上座標でのＸ．Ｙ座標が求まる。Steps ST1 X1 to ST1
By the step of X4 , the X coordinate of the first point in the on-device coordinates is obtained. Step S for detecting the Y-axis target
At T1y, the same operation is performed as in the step ST1x for detecting the X-axis target 32a, except that the X-axis and the Y-axis are interchanged, and the Y-coordinate of the Y-axis target 32b in the on-device coordinates is detected. , At step ST1, the X.D. The Y coordinate is obtained.
【００６５】ステップＳＴ２，ステップＳＴ３，ステッ
プＳＴ４で行われる操作はステップＳＴ１と略同様であ
るのでその説明を省略する。少なくともステップＳＴ１
及びステップＳＴ２、或いは必要に応じてステップＳＴ
３，ステップＳＴ４の操作を加えることで、ＸＹステー
ジ４３に載置されているウェハ４４内のチップ３０の第
１ポイント及び第２ポイントの装置上座標での各Ｘ，Ｙ
座標が求まり、さらにそれに加えて第３ポイント、第４
ポイントの装置上座標での各Ｘ，Ｙ座標が求まる。The operations performed in step ST2, step ST3, and step ST4 are substantially the same as those in step ST1, and a description thereof will be omitted. At least step ST1
And step ST2 or, if necessary, step ST2.
3. By adding the operations of step ST4, the X and Y coordinates of the first point and the second point of the chip 30 in the wafer 44 mounted on the XY stage 43 in the coordinates on the apparatus.
The coordinates are obtained, and the third point, the fourth point,
The X and Y coordinates of the point on the device coordinates are obtained.
【００６６】次に、ステップＳＴ５では、装置上座標と
設計上座標との変換係数が算出される。これは、上記し
たステップＳＴ１及びステップＳＴ２の少なくとも２つ
のステップから得られた装置上座標での各ポイントの座
標と、予め記憶されている設計上座標での各ポイントの
座標とを比較することにより行われる。例えば、第１ポ
イントと第２ポイントとの装置上座標での座標間の距離
及び方向と、予め記憶されている設計上座標での第１ポ
イントと第２ポイントとの座標間の距離及び方向とを比
較すれば、製造段階で生じた半導体装置の素子パターン
の伸縮，拡張の程度が把握できるとともに、装置上座標
と設計上座標の変換係数が算出できる。Next, in step ST5, a conversion coefficient between the coordinates on the apparatus and the coordinates on the design is calculated. This is done by comparing the coordinates of each point in the on-device coordinates obtained from at least two of the above-described steps ST1 and ST2 with the coordinates of each point in the previously stored design coordinates. Done. For example, the distance and the direction between the coordinates of the first point and the second point in the coordinates on the device, the distance and the direction between the coordinates of the first point and the second point in the previously stored design coordinates, and By comparison, the degree of expansion and contraction and expansion of the element pattern of the semiconductor device at the manufacturing stage can be grasped, and the conversion coefficient between the on-device coordinates and the design coordinates can be calculated.
【００６７】次に、ステップＳＴ６では、予め第１記憶
部５０ａに記憶されているプライマリーテストの冗長用
チップ，アドレスデータ及び予め第２記憶部５０ｂに記
憶されている設計上フューズ座標データから、切断する
フューズ２７の設計上座標での座標を読み出す。Next, in step ST6, cutting is performed from the redundant chip and address data of the primary test previously stored in the first storage section 50a and the design fuse coordinate data previously stored in the second storage section 50b. The coordinates in the design coordinates of the fuse 27 to be read are read out.
【００６８】次に、ステップＳＴ７では、ステップＳＴ
５で算出された装置上座標と設計上座標の変換係数と、
ステップＳＴ６で読み出された切断するフューズ２７の
設計上座標での座標から、切断するフューズ２７の位置
を装置上座標での座標で求める。そして、求めたデータ
をステップＳＴ８で一旦ＲＡＭ５０ｄのファイルに収納
する。Next, in step ST7, step ST
A conversion coefficient between the on-device coordinates and the design coordinates calculated in 5;
The position of the fuse 27 to be cut is determined by the coordinates on the device from the coordinates of the fuse 27 to be cut which are read in step ST6 in design coordinates. Then, the obtained data is temporarily stored in a file of the RAM 50d in step ST8.
【００６９】次に、ステップＳＴ８でファイルされたデ
ータに従い、ステップＳＴ９でステージ駆動手段５１に
よりＸＹステージ４３のコントロールを行いウェハ４４
上の冗長チップ２６の切断するヒューズ２７の位置にレ
ーザ光の照射位置を合わせ、レーザパルスを出射する。
そして、ファイルに従いＸＹステージコントロール及び
レーザパルス出射を繰り返す。Next, according to the data filed in step ST8, the XY stage 43 is controlled by the stage driving means 51 in step ST9, and the wafer 44 is controlled.
The irradiation position of the laser light is adjusted to the position of the fuse 27 to be cut in the upper redundant chip 26, and a laser pulse is emitted.
Then, XY stage control and laser pulse emission are repeated according to the file.
【００７０】このように、上記の例では、位置合わせマ
ークで反射されるレーザ光の反射率を測定して、該反射
率の変化から位置合わせマークのポイントの座標を少な
くとも２個装置上座標で求めるとともに、該ポイントの
反射率測定で求められた装置上座標と予め記憶されてい
る設計上座標での座標を比較して装置上座標と設計上座
標との変換係数を算出し、該変換係数と予め記憶されて
いるプライマリーテストの冗長チップ、アドレスデータ
及び設計上フューズの設計上座標での座標データから、
切断するフューズの位置を装置上座標で高精度に求めて
正確にレーザ光を出射する。そのため、冗長用ビットの
フューズ切断不良を発生させない。As described above , in the above example , the reflectivity of the laser beam reflected by the alignment mark is measured, and at least two coordinates of the position of the alignment mark are expressed in coordinates on the apparatus from the change in the reflectivity. The conversion coefficient between the on-device coordinates and the design coordinates is calculated by comparing the on-device coordinates obtained by the reflectance measurement of the point with the coordinates of the pre-stored design coordinates. From the redundant chip of the primary test stored in advance, the address data, and the coordinate data at the design coordinates of the design fuse,
The position of the fuse to be cut is determined with high precision in the coordinates on the apparatus, and laser light is emitted accurately. For this reason, fuse cutting failure of the redundancy bit does not occur.
【００７１】尚、上記実施例では、位置合わせマークを
冗長用ビットのフューズ切断用の位置合わせマークとし
て説明したが、本発明の位置合わせマークは半導体装置
のレーザトリミング用として広く適用可能であり、必ず
しも冗長用ビットのフューズ切断にのみ用いられるもの
ではない。In the above embodiment, the alignment mark is
Although described as an alignment mark for fuse cutting of a redundant bit, the alignment mark of the present invention can be widely applied for laser trimming of a semiconductor device , and is always required.
Not intended to be used only in the fuse cutting redundant bit servant.
【００７２】[0072]
【発明の効果】以上の通り、本発明のレーザトリミング
用位置合わせマーク及びこの位置合わせマークを有する
半導体装置によれば、レーザトリミング時の位置合わせ
において、その位置合わせマークにおけるターゲットパ
ターンとバックグランドとで垂直反射光強度を確実に異
ならせて、カバー膜の厚さにかかわらず反射率のコント
ラスト差を大きくできるので、ＳＮ比が改善され正確な
位置合わせができるようになる。As described above, the laser trimming of the present invention is performed.
With alignment mark for use and this alignment mark
According to the semiconductor device , at the time of alignment at the time of laser trimming , the target mark at the alignment mark is used.
Make sure that the vertical reflected light intensity differs between the turn and the background.
In other words, since the contrast difference in reflectance can be increased regardless of the thickness of the cover film , the S / N ratio can be improved and accurate positioning can be performed.
【００７３】また、本発明の半導体装置の製造方法にお
いては、高精度にトリミング位置を求めて正確にレーザ
光を出射できるので、トリミングの不良ひいては半導体
装置の製造不良を発生させない。[0073] In the method of manufacturing the semi-conductor device of the present invention, it is possible to accurately emit a laser beam to seek a trimming position with high accuracy, not to cause manufacturing defects of the defective therefore the semiconductor device of the trimming.
【図１】本発明の位置合わせマークの第１の実施例を示
す図であり、（ａ）は平面図、（ｂ）は断面図である。FIG. 1 is a view showing a first embodiment of an alignment mark according to the present invention, wherein (a) is a plan view and (b) is a cross-sectional view.
【図２】本発明の位置合わせマークの第２の実施例を示
す図であり、（ａ）は平面図，（ｂ）は断面図である。FIGS. 2A and 2B are views showing a second embodiment of the alignment mark of the present invention, wherein FIG. 2A is a plan view and FIG.
【図３】本発明の位置合わせマークの第３の実施例を示
す平面図である。FIG. 3 is a plan view showing a third embodiment of the alignment mark of the present invention.
【図４】本発明の位置合わせマークの第４の実施例を示
す図であり、（ａ）は平面図，（ｂ）は断面図である。FIGS. 4A and 4B are diagrams showing a fourth embodiment of the alignment mark of the present invention, wherein FIG. 4A is a plan view and FIG. 4B is a cross-sectional view.
【図５】本発明の位置合わせマークの第５の実施例を示
す図であり、（ａ）は平面図．（ｂ）は断面図である。FIG. 5 is a view showing a fifth embodiment of an alignment mark according to the present invention, wherein (a) is a plan view. (B) is a sectional view.
【図６】本発明の位置合わせマークのターゲットパター
ンの例を示す図であり、（ａ）はＬ字ターゲットパター
ン、（ｂ）はＩ字ターゲットパターン、（ｃ）はＩＩ字
ターゲットパターン、（ｄ）は十字ターゲットパターン
である。6A and 6B are diagrams illustrating examples of target patterns of alignment marks according to the present invention, wherein FIG. 6A illustrates an L-shaped target pattern, FIG. 6B illustrates an I-shaped target pattern, FIG. ) Is a cross target pattern.
【図７】本発明と従来例の位置合わせマークの反射率測
定データを示す図である。FIG. 7 is a diagram showing reflectance measurement data of alignment marks of the present invention and a conventional example.
【図８】本発明の位置合わせマークの第６の実施例を示
す図であり、（ａ）は平面図、（ｂ）は断面図である。8A and 8B are views showing a sixth embodiment of the alignment mark of the present invention, wherein FIG. 8A is a plan view and FIG. 8B is a sectional view.
【図９】冗長用ビットの極めて簡単な回路例を示す図で
ある。FIG. 9 is a diagram showing an example of a very simple circuit of redundant bits.
【図１０】冗長用ビットのフューズと位置合わせマーク
が形成されている半導体装置の断面図である。FIG. 10 is a cross-sectional view of a semiconductor device in which fuses for redundant bits and alignment marks are formed.
【図１１】チップ内のターゲット配列例を示す図であ
る。FIG. 11 is a diagram showing an example of a target array in a chip.
【図１２】ポイントの説明図である。FIG. 12 is an explanatory diagram of points.
【図１３】本発明の位置合わせマークを用いるレーザト
リミング技術に使用されるレーザトリミング装置の一構
成例を示す図である。FIG. 13 shows a laser beam using the alignment mark of the present invention.
Ichi構 laser trimming device for use in trimming technology
It is a figure showing an example.
【図１４】位置合わせからレーザ光出射までの処理手順
を示す図である。FIG. 14 is a diagram showing a processing procedure from positioning to laser light emission.
【図１５】Ｘ軸用ターゲット検出の処理手順を示す図で
ある。FIG. 15 is a diagram showing a processing procedure of X-axis target detection.
１，１１，２１，２２，２３，２４，３１ 位置合
わせマーク ２ 位置検出用ターゲット ３ 垂直反射率減少領域 ４ Ａｌ層 ６ カバー膜 ８ 第１のＰＳＧ層 ８′ 第２のＰＳＧ層 １０ フィールド酸化膜 １２ 基板 １４ Ａｌ層 １６ ＰＳＧ層 １８ 垂直反射領域 ２０ Ａｌ層 ２６ 穴長用ビット ２７ フューズ ３０ チップ ３１ 位置合わせマーク ３４ レーザトリミング装置 ３６ レーザ光源 ３６′ レーザ光照射手段 ４３ ＸＹステージ ４８ 反射率算出回路 ４９ 演算処理手段 ５０ 記憶手段 ５１ 光源駆動手段 ５２ ステージ駆動手段1, 11, 21, 22, 23, 24, 31 Alignment mark 2 Position detection target 3 Vertical reflectance reduction area 4 Al layer 6 Cover film 8 First PSG layer 8 'Second PSG layer 10 Field oxide film REFERENCE SIGNS LIST 12 substrate 14 Al layer 16 PSG layer 18 vertical reflection area 20 Al layer 26 bit for hole length 27 fuse 30 chip 31 alignment mark 34 laser trimming device 36 laser light source 36 ′ laser light irradiation means 43 XY stage 48 reflectance calculation circuit 49 Arithmetic processing means 50 storage means 51 light source driving means 52 stage driving means
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−260818（ＪＰ，Ａ) 特開 昭62−18714（ＪＰ，Ａ) 特開 昭58−90728（ＪＰ，Ａ) 特開 昭59−225521（ＪＰ，Ａ) 特開 昭62−136853（ＪＰ，Ａ) 実開 昭56−149445（ＪＰ，Ｕ) 実開 平２−92933（ＪＰ，Ｕ) ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-1-260818 (JP, A) JP-A-62-18714 (JP, A) JP-A-58-90728 (JP, A) JP-A-59-1987 225521 (JP, A) JP-A-62-136853 (JP, A) JP-A-56-149445 (JP, U) JP-A-2-92933 (JP, U)
Claims (8)
と、該高反射領域に隣接して配置され前記位置検出光を
散乱させて垂直反射を減少させる低反射領域とを備える
レーザトリミング用位置合わせマークにおいて、 前記高反射領域に位置し、前記位置検出光のスポット径
よりも大きなサイズの平坦面を有する第１の光反射膜
と、 前記低反射領域に位置し、前記スポット径よりも小さな
幅を有する複数の第２の光反射膜と、 前記第１、第２の光反射膜を覆い、前記第１の光反射膜
上で平坦面となり、前記複数の第２の光反射膜上で該複
数の第２の光反射膜の凹凸に対応する凹凸面となる透明
なカバー膜と、 を備えることを特徴とするレーザトリミング用位置合わ
せマーク。1. A laser trimming position comprising: a high reflection area for vertically reflecting position detection light; and a low reflection area disposed adjacent to the high reflection area for scattering the position detection light to reduce vertical reflection. In the alignment mark, a first light reflection film that is located in the high reflection area and has a flat surface having a size larger than the spot diameter of the position detection light, and is located in the low reflection area and smaller than the spot diameter. A plurality of second light-reflecting films having a width, the first light-reflecting films covering the first and second light-reflecting films, and a flat surface on the first light-reflecting films; the plurality of second alignment marks laser trimming, characterized in that it comprises a transparency cover film ing and uneven surface corresponding to the unevenness of the light reflecting film.
検出光の走査方向に対して垂直方向に伸びたストライプ
状に形成されていることを特徴とする請求項１記載のレ
ーザトリミング用位置合わせマーク。2. The laser trimming according to claim 1, wherein the plurality of second light reflecting films are formed in a stripe shape extending in a direction perpendicular to a scanning direction of the position detection light. Alignment mark.
ターンに形成されていることを特徴とする請求項１記載
のレーザトリミング用位置合わせマーク。3. The alignment mark for laser trimming according to claim 1, wherein said plurality of second light reflecting films are formed in a dot pattern.
パターンに形成されていることを特徴とする請求項１記
載のレーザトリミング用位置合わせマーク。4. The alignment mark for laser trimming according to claim 1, wherein said plurality of second light reflecting films are formed in a checkered pattern.
プ状に形成された段差形成用の膜の上部にストライプ状
の反射膜を傾斜して形成したものであることを特徴とす
る請求項１記載のレーザトリミング用位置合わせマー
ク。5. The method according to claim 1, wherein the plurality of second light-reflecting films are formed by forming a stripe-shaped reflection film at an upper portion of a stripe-shaped step-forming film. Item 7. A positioning mark for laser trimming according to Item 1.
に形成された段差形成用の膜の上部に、その中央部で凹
凸を有する反射膜をコンタクトさせたものであることを
特徴とする請求項１記載のレーザトリミング用位置合わ
せマーク。6. The plurality of second light reflection films are formed by contacting a reflection film having unevenness at a central portion thereof on an upper portion of a dot-shaped film for forming a step. The alignment mark for laser trimming according to claim 1.
と、該高反射領域に隣接して配置され前記位置検出光を
散乱させて垂直反射を減少させる低反射領域とからな
り、前記高反射領域と前記低反射領域のどちらか一方を
ターゲットパターンとし他方を背景部とするレーザトリ
ミング用位置合わせマークを有する半導体装置におい
て、 該位置合わせマークは、 前記高反射領域に位置し、前記位置検出光のスポット径
よりも大きなサイズの平坦面を有する第１の光反射膜
と、 前記低反射領域に位置し、前記スポット径よりも小さな
幅を有する複数の第２の光反射膜と、 前記第１、第２の光反射膜を覆い、前記第１の光反射膜
上で平坦面となり、前記複数の第２の光反射膜上で該複
数の第２の光反射膜の凹凸に対応する凹凸面となる透明
なカバー膜と、 を備えることを特徴とする半導体装置。7. A high-reflection area that vertically reflects the position detection light and a low-reflection area that is disposed adjacent to the high-reflection area and scatters the position detection light to reduce the vertical reflection. In a semiconductor device having a laser trimming alignment mark in which one of a region and the low reflection region is a target pattern and the other is a background portion, the alignment mark is located in the high reflection region, and the position detection light A first light reflection film having a flat surface having a size larger than the spot diameter; a plurality of second light reflection films located in the low reflection region and having a width smaller than the spot diameter; An uneven surface which covers the second light reflecting film, becomes a flat surface on the first light reflecting film, and corresponds to the unevenness of the plurality of second light reflecting films on the plurality of second light reflecting films. door name Ru transparency of hippopotamus A semiconductor device comprising: the film.
工程と、 前記フューズ部分以外の領域に高反射率の光反射膜を形
成する工程と、 該光反射膜をパターニングして、位置検出光のスポット
径よりも大きなサイズの平坦面を有する第１の光反射膜
と、前記スポット径よりも小さな幅を有する複数の第２
の光反射膜とを形成する工程と、 前記第１の光反射膜上及び前記複数の第２の光反射膜上
に、前記第１の光反射膜上で平坦面となり、前記複数の
第２の光反射膜上で該複数の第２の光反射膜の凹凸に対
応する凹凸面となる透明なカバー膜を形成することによ
り、前記第１の光反射膜の存在する領域を前記位置検出
光を垂直反射させる高反射領域とし、前記複数の第２の
光反射膜の存在する領域を前記位置検出光を散乱させて
垂直反射を減少させる低反射領域とする工程と、 前記高反射領域及び前記低反射領域に位置検出光を略垂
直に照射して、その垂直反射光強度から前記フューズの
装置上座標での位置を算出する工程と、 該フューズにレーザ光を照射して切断する工程と、 を有することを特徴とする半導体装置の製造方法。8. A step of forming a fuse portion on the semiconductor substrate, a step of forming a light-reflecting film having a high reflectance in a region other than the fuse portion, and patterning the light-reflecting film to obtain a position detection light. A first light reflecting film having a flat surface having a size larger than the spot diameter, and a plurality of second light reflecting films having a width smaller than the spot diameter;
Forming a light reflecting film on the first light reflecting film and the plurality of second light reflecting films on the first light reflecting film, forming a flat surface on the first light reflecting film, by forming a light reflective layer on the plurality of second concave-convex surface and name Ru transparency cover film corresponding to the irregularities of the light reflection film, the position of the presence area of the first light reflecting layer A step of forming a high-reflection area for vertically reflecting the detection light and a low-reflection area for reducing the vertical reflection by scattering the position detection light, where the plurality of second light reflection films are present; Irradiating the low-reflection region with position detection light substantially vertically, calculating the position of the fuse in the coordinates on the apparatus from the intensity of the vertically reflected light, and irradiating the fuse with laser light to cut the fuse. A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3047024A JP2855868B2 (en) | 1990-03-12 | 1991-03-12 | Laser trimming alignment mark, semiconductor device, and method of manufacturing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6059390 | 1990-03-12 | ||
| JP2-60593 | 1990-03-12 | ||
| JP3047024A JP2855868B2 (en) | 1990-03-12 | 1991-03-12 | Laser trimming alignment mark, semiconductor device, and method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330710A JPH04330710A (en) | 1992-11-18 |
| JP2855868B2 true JP2855868B2 (en) | 1999-02-10 |
Family
ID=26387179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3047024A Expired - Fee Related JP2855868B2 (en) | 1990-03-12 | 1991-03-12 | Laser trimming alignment mark, semiconductor device, and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2855868B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001006387A (en) | 1999-06-18 | 2001-01-12 | Mitsubishi Electric Corp | Semiconductor device provided with test circuit and test device for semiconductor device |
| JP3970546B2 (en) | 2001-04-13 | 2007-09-05 | 沖電気工業株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| TWI253682B (en) | 2001-05-23 | 2006-04-21 | Asml Netherlands Bv | Substrate provided with an alignment mark, method of designing a mask, computer program, mask for exposing said mark, device manufacturing method, and device manufactured thereby |
| US6933523B2 (en) * | 2003-03-28 | 2005-08-23 | Freescale Semiconductor, Inc. | Semiconductor alignment aid |
| JP5425363B2 (en) * | 2006-11-28 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device and display device |
| JP2010054604A (en) * | 2008-08-26 | 2010-03-11 | Fujifilm Corp | Method for manufacturing patterned body |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5494881A (en) * | 1978-01-12 | 1979-07-26 | Nippon Telegr & Teleph Corp <Ntt> | Exposure method |
| JPS56149445U (en) * | 1981-02-19 | 1981-11-10 | ||
| JPS5890728A (en) * | 1981-11-25 | 1983-05-30 | Nippon Telegr & Teleph Corp <Ntt> | Mark for alignment on semiconductor wafer and manufacture thereof |
| JPS59202632A (en) * | 1983-04-30 | 1984-11-16 | Fuji Electric Corp Res & Dev Ltd | Photomask |
| JPS59225521A (en) * | 1983-06-04 | 1984-12-18 | Nippon Gakki Seizo Kk | Wafer mark detection |
| JPS6218714A (en) * | 1985-07-18 | 1987-01-27 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for alignment mark |
| JPS62136853A (en) * | 1985-12-11 | 1987-06-19 | Hitachi Ltd | Laser working apparatus |
| JPH01260818A (en) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | Putting structure of alignment mark |
| JPH0292933U (en) * | 1989-01-10 | 1990-07-24 |
-
1991
- 1991-03-12 JP JP3047024A patent/JP2855868B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04330710A (en) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950002171B1 (en) | Alignment mark and semiconductor device | |
| US5461237A (en) | Surface-position setting apparatus | |
| US6376329B1 (en) | Semiconductor wafer alignment using backside illumination | |
| KR100277110B1 (en) | Exposure device | |
| JP2009505838A (en) | Method and system for positioning a laser beam spot on a semiconductor integrated circuit using a processing target as a measurement target | |
| JPH07335721A (en) | Semiconductor device with alignment mark | |
| JP3477777B2 (en) | Projection exposure apparatus and method | |
| JP2855868B2 (en) | Laser trimming alignment mark, semiconductor device, and method of manufacturing semiconductor device | |
| TW200307172A (en) | Mask substrate and its manufacturing method | |
| KR101429632B1 (en) | Laser processing of light reflective multilayer target structure | |
| US20030046821A1 (en) | Reticle, and pattern positional accuracy measurement device and method | |
| JP3050746B2 (en) | Laser repair device and its position checking method | |
| JP2796347B2 (en) | Projection exposure method and apparatus | |
| JPH04162337A (en) | Electron beam device | |
| JP2861927B2 (en) | Method and apparatus for detecting inclination or height of optical multilayer object | |
| JPH07218234A (en) | Size measuring method for fine pattern | |
| JP3003671B2 (en) | Method and apparatus for detecting height of sample surface | |
| JPH11183138A (en) | Method and device for measuring pattern dimension | |
| JP2808957B2 (en) | Position detecting method and exposure apparatus using the same | |
| JPH06236837A (en) | Surface position detecting method and projection-exposure device using thereof | |
| JP3166267B2 (en) | Photomask substrate surface height measurement method | |
| JP2925168B2 (en) | Position detecting device and method | |
| Smart et al. | Laser Targeting Considerations In Redundant Memory Repair | |
| JP3481704B2 (en) | Height measuring method and device | |
| JPH0770577B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950214 |
|
| LAPS | Cancellation because of no payment of annual fees |